DE102010025966A1 - Interposer und Verfahren zum Herstellen von Löchern in einem Interposer - Google Patents

Interposer und Verfahren zum Herstellen von Löchern in einem Interposer Download PDF

Info

Publication number
DE102010025966A1
DE102010025966A1 DE102010025966A DE102010025966A DE102010025966A1 DE 102010025966 A1 DE102010025966 A1 DE 102010025966A1 DE 102010025966 A DE102010025966 A DE 102010025966A DE 102010025966 A DE102010025966 A DE 102010025966A DE 102010025966 A1 DE102010025966 A1 DE 102010025966A1
Authority
DE
Germany
Prior art keywords
holes
base substrate
glass
range
interposer according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010025966A
Other languages
English (en)
Other versions
DE102010025966B4 (de
Inventor
Oliver Jackl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schott AG
Original Assignee
Schott AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE102010025966A priority Critical patent/DE102010025966B4/de
Application filed by Schott AG filed Critical Schott AG
Priority to KR1020137001035A priority patent/KR101598260B1/ko
Priority to EP11730223.2A priority patent/EP2589072A2/de
Priority to US13/807,386 priority patent/US20130210245A1/en
Priority to CN201180032797.8A priority patent/CN102971838B/zh
Priority to KR1020167001285A priority patent/KR101726982B1/ko
Priority to JP2013517092A priority patent/JP6208010B2/ja
Priority to PCT/EP2011/003300 priority patent/WO2012000685A2/de
Publication of DE102010025966A1 publication Critical patent/DE102010025966A1/de
Application granted granted Critical
Publication of DE102010025966B4 publication Critical patent/DE102010025966B4/de
Priority to JP2016132647A priority patent/JP6841607B2/ja
Priority to JP2018235537A priority patent/JP2019041133A/ja
Priority to US16/256,093 priority patent/US20190157218A1/en
Priority to US16/600,191 priority patent/US11744015B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0093—Working by laser beam, e.g. welding, cutting or boring combined with mechanical machining or metal-working covered by other subclasses than B23K
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/12—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure
    • B23K26/126—Working by laser beam, e.g. welding, cutting or boring in a special atmosphere, e.g. in an enclosure in an atmosphere of gases chemically reacting with the workpiece
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/14—Working by laser beam, e.g. welding, cutting or boring using a fluid stream, e.g. a jet of gas, in conjunction with the laser beam; Nozzles therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B23K26/384—Removing material by boring or cutting by boring of specially shaped holes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B23K2103/42—Plastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Glass Compositions (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Interposer zur elektrischen Verbindung zwischen einem CPU-Chip und einer Schaltungsplatte. Ein plattenförmiges Basissubstrat (1) aus Glas weist einen Wärmeausdehnungskoeffizienten im Bereich zwischen 3,1·10–6 und 3,4·10–6 und Löcher (12) in einer Anzahl auf, die im Bereich zwischen 10 und 10.000 cm–2 liegt. Es gibt Löcher (12) mit Durchmessern, die im Bereich zwischen 20 μm und 200 μm liegen können. Auf der einen Plattenseite verlaufen Leiterbahnen (13), die sich jeweils bis in die Löcher (12) hinein und durch diese hindurch auf die andere Plattenseite erstrecken, um Anschlusspunkte für den Chip zu bilden.

Description

  • Gebiet der Erfindung
  • Die Erfindung bezieht sich auf Interposer zur elektrischen Verbindung der Anschlüsse eines CPU-Chips mit einer Schaltungsplatte, ferner auf Verfahren, die bei einem kritischen Herstellungsschritt der Interposer benutzt werden.
  • Hintergrund der Erfindung
  • Ein CPU-Chip als Prozessorkern hat typischerweise auf seiner Unterseite auf relativ kleiner Fläche verteilt mehrere Hundert Kontaktpunkte in engem Abstand zueinander. Wegen dieses engen Abstandes können diese Kontaktpunkte nicht direkt auf eine Schaltungsplatte, das sogenannte Motherboard, montiert werden. Es wird deshalb ein Zwischenteil angewendet, mit welchem die Kontaktierungsbasis verbreitert werden kann. Als Zwischenteil wird häufig eine mit Epoximaterial ummantelte Glasfasermatte eingesetzt, die mit einer Anzahl von Löchern versehen ist. Auf der Oberfläche der Glasfasermatte laufen Leiterbahnen, die in die jeweiligen Löcher hineinführen, um diese zu verfüllen, und auf der anderen Seite der Glasfasermatte bis zu den Anschlusskontakten des Prozessorkerns führen. Um dies zu bewerkstelligen, wird sowohl um den Prozessorkern als auch zwischen dem Prozessorkern und der Glasfasermatte eine Hinterfüllung (underfill) aufgebracht, welche die Leitungen schützt und den Prozessorkern und die Glasfasermatte mechanisch miteinander verbindet. Der Prozessorkern und die Glasfasermatte weisen jedoch unterschiedliche Wärmeausdehnungen auf. So hat die Glasfasermatte einen Ausdehnungskoeffizienten von 15 bis 17 × 10–6, während der Kernprozessor auf Siliziumbasis einen Wärmeausdehnungsfaktor von 3,2 bis 3,3 × 10–6 aufweist. Bei Auftreten von Erwärmung kommt es deshalb zu differentiellen Ausdehnungen zwischen dem Kernprozessor und der Glasfasermatte und damit zu mechanischen Spannungen zwischen diesen beiden Komponenten. Dies kann sich schädlich auf die Kontaktverbindungen auswirken, vor allem dann, wenn die beiden Komponenten nicht überall flächig miteinander verbunden sind. Dann können die Kontaktstellen leicht brechen.
  • Die Anwendung der Glasfasermatte ist mit einem weiteren Nachteil behaftet, der mit dem mechanischen Bohren der Löcher in der Glasfasermatte zusammenhängt. Der Lochdurchmesser ist auf 250 bis 450 μm begrenzt.
  • Eine weitere Möglichkeit des Aufbaus und der Herstellung von Verbindungsstrukturen, die in der Art von Interposern genutzt werden könnten, wird in WO 02/058135 A2 aufgezeigt. Es wird die Wafertechnologie mit Erzeugung von Löchern und Gräben in dielektrischem Material angewendet, beispielsweise Siliziumdioxid, und Auffüllen der Löcher und Gräben mit Leitungsschichten. Diese Herstellungsweise von Kontaktverbindungen ist jedoch sehr teuer.
  • Eine ähnliche Technologie wird in DE 103 01 291 B3 vermittelt. Es werden Vertiefungen in Substraten geätzt und durch Leiterbahnen aus Metall aufgefüllt, wobei auch Kontakte durch Löcher hindurchreichen. Diese Technik ist aufwendig und teuer.
  • Allgemeine Erfindungsbeschreibung
  • Der Erfindung liegt die Aufgabe, zugrunde, einen Interposer zur elektrischen Verbindung zwischen einem CPU-Chip und einer Schaltungsplatte zu schaffen, der wirtschaftlich herstellbar ist, dabei die Herstellung von Mikrolöchern in der Größenordnung von 20 μm und 200 μm Lochdurchmesser ermöglicht und der Interposerkörper eine Wärmeausdehnung ähnlich zu der des CPU-Chipmaterials aufweist.
  • Bei dem neuen Interposer sollen folgende Forderungen erfüllt werden können:
    Viele kleine Löcher (10 bis 10.000) sollen pro Interposer bei engen Toleranzen der Löcher zueinander untergebracht werden können. Dabei muss auch ein Lochabstand bis herab zu 30 μm eingehalten werden können. Der Lochdurchmesser soll bis zu einer Größe von 20 μm herabreichen können. Das Verhältnis zwischen Dicke des Interposers und Lochdurchmesser, der sogenannte Aspekt, soll zwischen 1 und 10 liegen können. Der Mittelpunktabstand der Löcher soll zwischen 120 μm und 400 μm betragen können. Die Lochform soll am Locheintritt und -austritt konisch oder kraterförmig, in der Lochlaibungsmitte aber möglichst zylindrisch ausgebildet sein. Die Lochwände sollen glatt (feuerpoliert) sein. Gegebenenfalls soll auch ein Wulst von maximal 5 mm Wulsthöhe um den Lochrand herum entstehen.
  • Der erfindungsgemäße Interposer zeichnet sich dadurch aus, dass sein plattenförmiges Basissubstrat aus Glas besteht, dessen Wärmeausdehnungskoeffizient im Bereich zwischen 3,1 × 10–6 und 3,4 × 10–6 liegt. Chipplatten auf Siliziumbasis weisen einen Ausdehnungskoeffizienten zwischen 3,2 × 10–6 und 3,3 × 10–6 auf. Zwischen Interposer und CPU-Chip sind deshalb keine großen mechanischen Spannungen zu erwarten, die auf unterschiedlichem Wärmeausdehnungsverhalten beruhen.
  • Die Anzahl der Löcher im Interposer wird nach den jeweiligen Erfordernissen gewählt und kann bis zu 10.000 Löcher pro cm2 liegen. Eine übliche Lochanzahl liegt im Bereich von 1000 bis 3000. Der Lochmittenabstand der Löcher liegt im Bereich von 50 μm und 700 μm. Um den Anforderungen der Miniaturisierung von Bauteilen Rechnung zu tragen, gibt es Löcher, deren Durchmesser im Bereich zwischen 20 μm und 200 μm liegt. Um die elektrische Verbindung zwischen dem CPU-Chip und seiner Schaltungsplatte herzustellen, verlaufen Leiterbahnen auf einer der Plattenseiten des Interposers bis in die Löcher hinein und durch diese hindurch, um Anschlusspunkte für den CPU-Chip zu bilden.
  • Das Glas des Basissubstrats sollte einen Alkaligehalt von weniger als 700 ppm enthalten. Solches Glas weist, wie gefordert, einen niedrigen Wärmeausdehnungskoeffizienten und infolge des hohen dielektrischen Wertes sehr gute signalisolierende Eigenschaften auf. Ferner wird die Gefahr der Kontamination von Siliziumprozessoren mit Alkalien weitgehend vermieden.
  • Aus Gründen des Umweltschutzes enthält die Glaszusammensetzung einen Arsen- oder Antimongehalt von weniger als 50 ppm.
  • Interposer weisen eine Plattendicke auf, die unterhalb von 1 mm liegt, aber 30 μm nicht unterschreitet. Die Lochanzahl eines Interposers wird nach den Bedürfnissen gewählt und liegt in der Größenordnung von 1000 bis 3000 Löchern/cm2. Mit der Erfindung wird avisiert, Interposer mit Mikrolöchern unterhalb von 100 μm am Markt anzubieten. Die Löcher sind demnach eng gepackt, wobei der Mittelabstand der Löcher im Bereich zwischen 150 μm und 400 μm liegen kann. Der Lochkantenabstand der Löcher soll aber 30 μm nicht unterschreiten. Die Löcher müssen nicht alle den gleichen Durchmesser aufweisen, es ist möglich, dass Löcher unterschiedlichen Durchmessers in dem plattenförmigen Basissubstrat vorhanden sind. Das Verhältnis der Glasplattendicke zum Lochdurchmesser, der sogenannte Aspekt, kann in einem breiten Bereich von 0,1 bis 25 gewählt werden, wobei ein Aspektverhältnis von 1 bis 10 bevorzugt wird. Die Löcher sind im Allgemeinen schlank zylindrisch gestaltet, können aber am Locheingang und Lochausgang mit abgerundet-gebrochenen Kanten ausgestattet sein.
  • Um Löcher exakt zu positionieren, deren Durchmesser im Bereich zwischen 20 μm und 200 μm liegen können, bedient man sich fokussierter Laserimpulse in einem Wellenlängenbereich der Transparenz des Glases, so dass die Laserstrahlen in das Glas eindringen und nicht bereits in den Randschichten des Glases absorbiert werden. Es wird Laserstrahlung sehr hoher Strahlungsintensität benutzt, damit es entlang von filamentartigen Kanälen zu lokaler, athermischer Zerstörung des Glases kommt. Diese filamentartigen Kanäle werden anschließend auf gewünschten Durchmesser der Löcher aufgeweitet, wobei man sich dielektrischer Durchbrüche bedienen kann, die zur elektrothermischen Aufheizung und Verdampfung des Lochrandmaterials führen, und/oder die filamentartigen Kanäle werden durch Zufuhr reaktiver Gase aufgeweitet.
  • Die vorgesehenen Lochungsstellen können auch durch HF-Ankopplungsmaterial exakt markiert werden, das auf das Basissubstrat punktförmig aufgedruckt wird. Solche markierten Stellen werden durch HF-Energie aufgeheizt, um im Bereich der vorgesehenen Löcher die Durchbruchsfestigkeit gegenüber elektrischer Hochspannung zu erniedrigen und schließlich an diesen Stellen zu dielektrischen Durchbrüchen zu gelangen. Die Durchbruchsstellen können durch zugeführtes Ätzgas aufgeweitet werden.
  • Die Herstellung der Leiterbahnen auf dem plattenförmigen Glassubstrat und durch die Löcher hindurch erfolgt nach bekannten Verfahrensmustern und muss hier nicht weiter beschrieben werden.
  • Kurze Beschreibung der Zeichnung
  • Ausführungsbeispiele der Erfindung werden anhand der Zeichnung beschrieben. Dabei zeigt:
  • 1 eine schematische Darstellung einer Herstellungsart eines Interposers im Längsschnitt und.
  • 2 eine zweite Herstellungsart.
  • Detaillierte Beschreibung
  • In einem ersten Verfahrensschritt werden Lochungsstellen 10 auf einem plattenförmigen Glassubstrat 1 durch fokussierte Laserimpulse 41 markiert, die von einer Anordnung 4 von Lasern 40 ausgehen. Die Strahlungsintensität dieser Laser ist so stark, dass es zu lokaler, athermischer Zerstörung entlang eines filamentartigen Kanals 11 im Glas kommt.
  • In einem zweiten Verfahrensschritt werden die filamentartigen Kanäle 11 zu Löchern 12 aufgeweitet. Man kann sich dabei gegenüberstehender Elektroden 6 und 7 bedienen, denen Hochspannungsenergie zugeführt wird, was zu dielektrischen Durchbrüchen durch das Glassubstrat entlang der filamentartigen Kanäle 11 führt. Diese Durchbrüche erweitern sich durch elektrothermische Aufheizung und Verdampfung von Lochmaterial, bis der Vorgang bei Erreichen des gewünschten Lochdurchmessers durch Abschalten der Energiezufuhr gestoppt wird.
  • Alternativ oder zusätzlich kann man auch die filamentartigen Kanäle 11 durch reaktive Gase aufweiten, wie durch Düsen 20, 30 dargestellt, die das Gas auf die Lochungsstellen 10 richten.
  • Im nächsten Verfahrensschritt werden auf der Oberseite der Glasplatte 1 Leitungsbahnen 13 zu den Lochungsstellen 10 hin aufgebracht, und die Löcher 12 werden durch leitendes Material 14 verfüllt, um auf der Unterseite der Platte die Anschlüsse zu den Kontaktpunkten eines CPU-Chips oder dergleichen zu vervollständigen. (Zur Montage auf dem Motherboard wird die Glasplatte 1 gewendet.)
  • 2 zeigt eine weitere Möglichkeit der Herstellung von Mikrolöchern. Die Lochungsstellen 10 werden durch präzise aufgedrucktes HF-Ankopplungsmaterial markiert. An diesen Stellen 10 wird Hochfrequenzenergie mittels Elektroden 2, 3 eingekoppelt, so dass sich die Ankopplungspunkte selbst und das Glasmaterial zwischen den oberseitigen Ankopplungspunkten und den unterseitigen Ankopplungspunkten erwärmt, was zu einer Erniedrigung der Durchschlagsfestigkeit des Materials führt. Bei Anlage von Hochspannung kommt es zu dielektrischen Durchbrüchen entlang von schmalen Kanälen 11. Durch weitere Zufuhr von Hochspannungsenergie können diese schmalen Kanäle 11 auf die Größe der Löcher 12 aufgeweitet werden.
  • Es ist aber auch möglich, die Aufweitung der schmalen Kanäle 11 infolge dielektrischer Durchbrüche durch reaktives Gas vorzunehmen, das durch Düsen 20, 30 zugeführt wird.
  • Schließlich werden auf der Oberseite des Glassubstrats Leitungsbahnen 13 zu den Löchern 12 aufgebracht, und die Löcher werden mit Leitungsmaterial 14 verfüllt, um, bei gewendeter Glasplatte 1, die Anschlüsse für den CPU-Chip herzustellen.
  • Es sei bemerkt, dass Interposer nicht einzeln hergestellt werden müssen, sondern Glassubstratplatten für eine Vielzahl von Interposern verarbeitet werden können, indem die großformatigen Glassubstratplatten zerschnitten werden, um die einzelnen Interposer zu gewinnen. Es können Formate der Glassubstratplatten mit Kantenlängen von 0,2 m auf 3 m (oder kleiner) verarbeitet werden. Rundscheibenformate können Abmessungen bis zu 1 m aufweisen.
  • Ausführungsbeispiele
  • Aus herkömmlichen, von unvermeidlichen Verunreinigungen abgesehen im wesentlichen alkalifreien Rohstoffen wurden bei 1620° Celsius Gläser in Pt/Ir-Tiegeln erschmolzen. Die Schmelze wurde anderthalb Stunden bei dieser Temperatur geläutert, anschließend in induktiv bezeigte Platintiegel umgegossen und zur Homogenisierung 30 Minuten bei 1550° Celsius gerührt.
  • Die Tabelle zeigt fünfzehn Beispiele geeigneter Gläser mit ihren Zusammensetzungen (in Gew.-% auf Oxidbasis) und ihre wichtigsten Eigenschaften. Das Läutermittel SnO2 (Beispiele 1–8, 11, 12, 14, 15) bzw. As2O3 (Beispiele 9, 10, 13) mit einem Anteil von 0,3 Gew.-% ist nicht aufgeführt. Folgende Eigenschaften sind angegeben:
    • – der thermische Ausdehnungskoeffizient α20/300 (10–6/K)
    • – die Dichte ρ (g/cm3)
    • – die dilatometrische Transformationstemperatur Tg (°C) nach DIN 52324
    • – die Temperatur bei der Viskosität 104 dPas (bezeichnet als T4 (°C)
    • – die Temperatur bei der Viskosität 102 dPas (bezeichnet als T2 (°C), berechnet aus der Vogel-Fulcher-Tammann-Gleichung
    • – eine Säurebeständigkeit „HCl” als Gewichtsverslust (Abtragswert) von allseitig polierten Glasplättchen der Abmessungen 50 mm × 50 mm × 2 mm nach Behandlung mit 5%iger Salzsäure für 24 Stunden bei 95°C (mg/cm2).
    • – eine Beständigkeit „BHF” gegenüber gepufferter Fluorwasserstoffsäure als Gewichtsverlust (Abtragswert) von allseitig polierten Glasplättchen der Abmessungen 50 mm × 50 mm × 2 mm nach Behandlung mit 10% NH4F·HF für 20 min. bei 23°C (mg/cm2)
    • – der Brechwert nd
  • Beispiele:
  • Zusammensetzungen (in Gew.-% auf Oxidbasis) und wesentliche Eigenschaften von erfindungsgemäßen Gläsern
    1 2 3 4 5 6
    SiO2 60,0 60,0 59,9 58,9 59,9 61,0
    B2O3 7,5 7,5 7,5 8,5 7,5 9,5
    Al2O3 21,5 21,5 21,5 21,5 21,5 18,4
    MgO 2,9 2,9 2,0 2,0 2,9 2,2
    CaO 3,8 2,8 3,8 3,8 4,8 4,1
    BaO 4,0 5,0 5,0 5,0 3,1 4,5
    ZnO - - - - - -
    α20/300 (10–6/K) 3,07 3,00 3,01 3,08 3,13 3,11
    ρ (g/cm3) 2,48 2,48 2,48 2,48 2,47 2,45
    Tg (°C) 747 748 752 741 743 729
    T4 (°C) 1312 1318 1315 1308 1292 1313
    T2 (°C) 1672 1678 1691 1668 1662 1700
    nd 1,520 1,518 1,519 1,519 1,521 1,515
    HCl (mg/cm2) 1,05 n. b. 0,85 n. b. 1,1 n. b.
    BHF (mg/cm2) 0,57 0,58 0,55 0,55 0,56 0,49
    7 8 9 10 11 12
    SiO2 58,5 62,8 63,5 63,5 59,7 59,0
    B2O3 7,7 8,2 10,0 10,0 10,0 9,0
    Al2O3 22,7 16,5 15,4 15,4 18,5 17,2
    MgO 2,8 0,5 2,0 1,0 2,0
    CaO 2,0 4,2 5,6 6,6 8,3 9,0
    BaO 5,0 7,5 3,2 3,2 3,2 3,5
    ZnO 1,0 - - - - -
    α20/300 (10–6/K) 2,89 3,19 3,24 3,34 3,44 3,76
    ρ (g/cm3) 2,50 2,49 2,42 2,43 2,46 2,50
    Tg (°C) 748 725 711 719 714 711
    T4 (°C) 1314 1325 1320 1327 1281 1257
    T2 (°C) 1674 1699 n. b. n. b. 1650 1615
    nd 1,520 1,513 1,511 1,512 1,520 1,526
    HCl (mg/cm2) n. b. 0,30 0,89 n. b. n. b. 0,72
    BHF (mg/cm2) 0,62 0,45 0,43 0,40 0,44 0,49
    13 14 15
    SiO2 61,4 59,5 63,9
    B2O3 8,2 10,0 10,4
    Al2O3 16,0 16,7 14,6
    MgO 2,8 0,7 2,9
    CaO 7,9 8,5 4,8
    BaO 3,4 3,8 3,1
    ZnO - 0,5 -
    α20/300 (10–6/K) 3,75 3,60 3,21
    ρ (g/cm3) 2,48 2,48 2,41
    Tg (°C) 709 702 701
    T4 (°C) 1273 1260 1311
    T2 (°C) 1629 1629 n. b.
    nd 1,523 1,522 n. b.
    HCl (mg/cm2) 0,41 0,97 n. b.
    BHF (mg/cm2) 0,74 0,47 n. b.
    n. b. = nicht bestimmt
  • Wie die Ausführungsbeispiele verdeutlichen, besitzen die Gläser folgende vorteile Eigenschaften:
    • – eine thermische Dehnung α20/300 zwischen 2,8 × 10–6/K und 3,8 × 10–6/K, in bevorzugten Ausführungen ≤ 3,6 × 10–6/K, in besonders bevorzugten Ausführungen < 3,2 × 10–6/K, damit angepasst an das Ausdehnungsverhalten von amorphen und auch zunehmend polykristallinem Silicium.
    • – mit Tg > 700°C eine hohe Transformationstemperatur, also eine hohe Temperaturbeständigkeit. Dies ist wesentlich für einen möglichst geringen herstellungsbedingten Schrumpf („compaction”) und für die Verwendung der Gläser als Substrate für Beschichtungen mit amorphen Si-Schichten und deren anschließende Temperung.
    • – mit ρ < 2,600 g/cm3 eine geringe Dichte
    • – eine Temperatur bei der Viskosität 104 dPas (Verarbeitungstemperatur VA) von maximal 1350°C, und eine Temperatur bei der Viskosität 102 dPas von maximal 1720°C, was hinsichtlich der Heißformgebung sowie Schmezlbarkeit eine geeignete Viskositätskennlinie bedeutet.
    • – mit nd ≤ 1,526 einen geringen Brechwert.
    • – eine hohe chemische Beständigkeit dokumentiert u. a. durch gute Beständigkeit gegenüber gepufferter Flußsäurelösung.
  • Die Gläser weisen eine hohe Temperaturwechselbeständigkeit und eine gute Entglasungsstabilität auf. Die Gläser sind als Flachgläser mit den verschiedenen Ziehverfahren, z. B. Micro-sheet-Down-draw-, Up-draw- oder Overflowfusion-Verfahren und in bevorzugter Ausführung, wenn sie frei von AS2O3 und Sb2O3 sind, auch mit dem Floatverfahren herstellbar.
  • Mit diesen Eigenschaften sind die Gläser hervorragend geeignet für die Verwendung als Substratglas bei der Herstellung von Interposern.
  • Durch den Einsatz des Basissubstrats aus alkaliarmem Glas und mit einem Wärmeausdehnungskoeffizienten sehr nahe an dem des Chips aus Siliziummaterial werden Schwierigkeiten infolge unterschiedlicher Wärmeausdehnung von Interposer und CPU-Chip weitgehend vermieden. Wenn benachbarte, miteinander verbundene Materialschichten oder -platten sich nur wenig unterschiedlich erwärmen und der Wärmeausdehnungskoeffizient wenig unterschiedlich ist, treten weniger mechanische Spannungen zwischen diesen verbundenen Schichten oder Platten auf, und es kommt nicht zu Verwerfungen oder zu Rissen zwischen den Schichten oder Platten.
  • Interposer, welche dichter mit Löchern gegenüber bisherigen Interposern besetzt sind, nehmen kleinere Substratgrößen ein, wodurch das Ausmaß unterschiedlicher Dehnungen und Schrumpfungen der beteiligten Schichten oder Platten und damit die Gefahr des sich Verwerfens und damit der Rissbildung zwischen den beteiligten Schichten oder Platten noch weiter verringert wird.
  • Schließlich sind Kostensenkungen auch deshalb zu erwarten, weil (bei verringerter Interposergröße und Lochgröße) weniger Material an Glas und an Leitungsmaterial zur Auffüllung der Löcher verwendet werden muss.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 02/058135 A2 [0004]
    • DE 10301291 B3 [0005]
  • Zitierte Nicht-Patentliteratur
    • DIN 52324 [0028]

Claims (17)

  1. Interposer zur elektrischen Verbindung zwischen einem CPU-Chip und einer Schaltungsplatte, mit folgenden Merkmalen: ein plattenförmiges Basissubstrat (1) aus Glas mit einer ersten und einer zweiten Plattenseite; das Basissubstrat (1) weist einen Wärmeausdehnungskoeffizienten im Bereich zwischen 3,1·10–6 und 3,4·10–6 auf; das Basissubstrat weist Löcher (12) quer zu den Plattenseiten in einer Anzahl auf, die im Bereich zwischen 10 und 10.000 cm 2 liegt; es gibt Löcher (12) mit Durchmessern, die im Bereich zwischen 20 μm und 200 μm liegen können; der Abstand der Löcher (12), gemessen von Lochmitte zu Lochmitte, liegt im Bereich zwischen 50 μm und 700 μm; auf der ersten Plattenseite verlaufen Leiterbahnen (13), die sich jeweils bis in die Löcher (12) hinein und durch diese hindurch (14) auf die zweite Plattenseite erstrecken, um an den Anschlüssen des CPU-Chips kontaktiert zu werden.
  2. Interposer nach Anspruch 1, wobei das Glas des Basissubstrates einen Alkaligehalt weniger als 700 ppm enthält.
  3. Interposer nach Anspruch 1 oder 2, wobei das Glas des Basissubstrates einen Arsen- oder Antimongehalt von weniger als 50 ppm enthält.
  4. Interposer nach einem der Ansprüche 1 bis 3, wobei der Wärmeausdehnungskoeffizient bei 3,2·10–6 liegt.
  5. Interposer nach einem der Ansprüche 1 bis 4, wobei die Plattendicke des Substrates (1) im Bereich zwischen 30 μm und 1000 μm liegt.
  6. Interposer nach einem der Ansprüche 1 bis 5, wobei die Lochanzahl im Bereich zwischen 1000 bis 3000 cm–2 liegt.
  7. Interposer nach einem der Ansprüche 1 bis 6, wobei der Durchmesser der Löcher (12) maximal 100 μm beträgt,
  8. Interposer nach einem der Ansprüche 1 bis 7, wobei der Mittenabstand der Löcher (12) (12) im Bereich zwischen 150 μm und 400 μm liegt.
  9. Interposer nach einem der Ansprüche 1 bis 8, wobei der Lochkantenabstand der Löcher (12) wenigstens 30 μm beträgt.
  10. Interposer nach einem der Ansprüche 1 bis 9, wobei Löcher (12) unterschiedlichen Durchmessers in dem plattenförmigen Basissubstrat (1) vorhanden sind.
  11. Interposer nach einem der Ansprüche 1 bis 10, wobei folgende Abmessungsverhältnisse eingehalten werden: Lochmittenabstand zu Lochdurchmesser im Bereich von 1 bis 10; Lochkantenabstand zu Lochdurchmesser im Bereich von 1 bis 9; Plattendicke des Substrats zu Lochdurchmesser im Bereich von 0,1 bis 25.
  12. Interposer nach einem der Ansprüche 1 bis 11, wobei die Lochkanten zwischen Platenseite des Basissubstrats und Lochlaibung abgerundet-gebrochen sind.
  13. Verfahren zur Herstellung von Löchern in einem Interposer nach einem der Ansprüche 1 bis 12, mit folgenden Schritten: a) Bereitstellen des zu lochenden Basissubstrates (1) aus Glas; b) Ausrichten einer Vielfach-Laserstrahlanordnung (4) auf vorbestimmte Lochungsstellen (10) des Basissubstrates (1); c) Auslösen von fokussierten Laserimpulsen (41) in einem Wellenlängenbereich zwischen 1600 und 200 nm, in welchem das Glas wenigstens teilweise transparent ist, und mit einer Strahlungsintensität, die zu lokaler, athermischer Zerstörung des Glases entlang jeweils eines filamentartigen Kanals (11) führt; d) Aufweiten der filamentartigen Kanäle (11) auf gewünschten Durchmesser der Löcher (12).
  14. Verfahren nach Anspruch 13, wobei die Aufweitung der filamentartigen Kanäle (11) durch elektrothermische Aufheizung und Verdampfung von Lochmaterial infolge dielektrischer Durchbrüche erfolgt.
  15. Verfahren nach Anspruch 13, wobei die Aufweitung der filamentartigen Kanäle (11) durch reaktive Gase erfolgt.
  16. Verfahren zur Herstellung von Löchern in einem Interposer nach einem der Ansprüche 1 bis 12, mit folgenden Schritten: a) beidseitiges Bedrucken des Basissubstrats (1) aus Glas mit HF-Ankopplungsmaterial, punktförmig an vorgesehenen Lochungsstellen (10); b) Verbringen des bedruckten Basissubstrates (1) in einen Bearbeitungsraum, der von plattenförmigen HF-Elektroden (2, 3) flankiert wird; c) Beaufschlagen des Basissubstrates (1) mit HF-Energie, die vorwiegend das punktförmig aufgebrachte HF-Ankopplungsmaterial erwärmt, bis dort Erweichung des Materials des Basissubstrates stattfindet; d) Erzeugen hoher Spannung zwischen den Elektroden (2, 3), um schmale Kanäle (11) infolge dielektrischer Durchbrüche, ausgehend von den HF Ankopplungspunkten, zu erzeugen.
  17. Verfahren nach Anspruch 16, wobei eine Aufweitung der schmalen Kanäle (11) infolge dielektrischer Durchbrüche zu Löchern (12) durch tiefes, reaktives Ionen-Ätzen erfolgt.
DE102010025966A 2010-07-02 2010-07-02 Interposer und Verfahren zum Herstellen von Löchern in einem Interposer Active DE102010025966B4 (de)

Priority Applications (12)

Application Number Priority Date Filing Date Title
DE102010025966A DE102010025966B4 (de) 2010-07-02 2010-07-02 Interposer und Verfahren zum Herstellen von Löchern in einem Interposer
PCT/EP2011/003300 WO2012000685A2 (de) 2010-07-02 2011-07-04 Interposer und verfahren zur herstellung von löchern in einem interposer
US13/807,386 US20130210245A1 (en) 2010-07-02 2011-07-04 Interposer and method for producing holes in an interposer
CN201180032797.8A CN102971838B (zh) 2010-07-02 2011-07-04 内插板和用于在内插板中制造孔的方法
KR1020167001285A KR101726982B1 (ko) 2010-07-02 2011-07-04 인터포저 및 인터포저에 구멍을 형성하는 방법
JP2013517092A JP6208010B2 (ja) 2010-07-02 2011-07-04 インターポーザおよびインターポーザに孔を生成する方法
KR1020137001035A KR101598260B1 (ko) 2010-07-02 2011-07-04 인터포저 및 인터포저에 구멍을 형성하는 방법
EP11730223.2A EP2589072A2 (de) 2010-07-02 2011-07-04 Interposer und verfahren zur herstellung von löchern in einem interposer
JP2016132647A JP6841607B2 (ja) 2010-07-02 2016-07-04 インターポーザおよびインターポーザに孔を生成する方法
JP2018235537A JP2019041133A (ja) 2010-07-02 2018-12-17 インターポーザおよびインターポーザに孔を生成する方法
US16/256,093 US20190157218A1 (en) 2010-07-02 2019-01-24 Interposer and method for producing holes in an interposer
US16/600,191 US11744015B2 (en) 2010-07-02 2019-10-11 Interposer and method for producing holes in an interposer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010025966A DE102010025966B4 (de) 2010-07-02 2010-07-02 Interposer und Verfahren zum Herstellen von Löchern in einem Interposer

Publications (2)

Publication Number Publication Date
DE102010025966A1 true DE102010025966A1 (de) 2012-01-05
DE102010025966B4 DE102010025966B4 (de) 2012-03-08

Family

ID=44561381

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010025966A Active DE102010025966B4 (de) 2010-07-02 2010-07-02 Interposer und Verfahren zum Herstellen von Löchern in einem Interposer

Country Status (7)

Country Link
US (2) US20130210245A1 (de)
EP (1) EP2589072A2 (de)
JP (3) JP6208010B2 (de)
KR (2) KR101726982B1 (de)
CN (1) CN102971838B (de)
DE (1) DE102010025966B4 (de)
WO (1) WO2012000685A2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI547454B (zh) * 2011-05-31 2016-09-01 康寧公司 於玻璃中高速製造微孔洞的方法
EP2754524B1 (de) 2013-01-15 2015-11-25 Corning Laser Technologies GmbH Verfahren und Vorrichtung zum laserbasierten Bearbeiten von flächigen Substraten, d.h. Wafer oder Glaselement, unter Verwendung einer Laserstrahlbrennlinie
EP2781296B1 (de) 2013-03-21 2020-10-21 Corning Laser Technologies GmbH Vorrichtung und verfahren zum ausschneiden von konturen aus flächigen substraten mittels laser
EP2964417B1 (de) 2013-04-04 2022-01-12 LPKF Laser & Electronics AG Verfahren zum einbringen von durchbrechungen in ein substrat
CN105189024B (zh) 2013-04-04 2018-01-30 Lpkf激光电子股份公司 用于分离基板的方法和装置
DE102013103370A1 (de) 2013-04-04 2014-10-09 Lpkf Laser & Electronics Ag Verfahren zum Einbringen von Durchbrechungen in ein Glassubstrat sowie ein derart hergestelltes Glassubstrat
US11556039B2 (en) 2013-12-17 2023-01-17 Corning Incorporated Electrochromic coated glass articles and methods for laser processing the same
US9517963B2 (en) 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
JP2015146401A (ja) * 2014-02-04 2015-08-13 大日本印刷株式会社 ガラスインターポーザー
US9815144B2 (en) 2014-07-08 2017-11-14 Corning Incorporated Methods and apparatuses for laser processing materials
TWI659793B (zh) 2014-07-14 2019-05-21 美商康寧公司 用於使用可調整雷射束焦線來處理透明材料的系統及方法
US11610784B2 (en) 2014-09-16 2023-03-21 Lpkf Laser & Electronics Se Method for introducing at least one cutout or aperture into a sheetlike workpiece
DE102014113339A1 (de) 2014-09-16 2016-03-17 Lpkf Laser & Electronics Ag Verfahren zur Erzeugung von Ausnehmungen in einem Material
KR102546692B1 (ko) 2015-03-24 2023-06-22 코닝 인코포레이티드 디스플레이 유리 조성물의 레이저 절단 및 가공
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10730783B2 (en) 2016-09-30 2020-08-04 Corning Incorporated Apparatuses and methods for laser processing transparent workpieces using non-axisymmetric beam spots
KR102428350B1 (ko) 2016-10-24 2022-08-02 코닝 인코포레이티드 시트형 유리 기판의 레이저 기반 기계 가공을 위한 기판 프로세싱 스테이션
KR102356415B1 (ko) 2017-03-06 2022-02-08 엘피케이에프 레이저 앤드 일렉트로닉스 악티엔게젤샤프트 전자기 방사선과 후속 에칭공정을 이용해 재료 안으로 적어도 하나의 리세스를 도입하기 위한 방법
WO2018210519A1 (de) * 2017-05-19 2018-11-22 Schott Ag Bauteil, umfassend glas oder glaskeramik, mit entlang einer vorgegebenen trennlinie angeordneten vorschädigungen, verfahren und vorrichtung zur herstellung des bauteils und dessen verwendung
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
EP3776035B1 (de) 2018-04-03 2022-11-09 Corning Research & Development Corporation Wellenleitersubstrate und wellenleitersubstratverbindungsanordnungen mit wellenleitern und ausrichtungsmerkmalen und verfahren zur herstellung davon
EP3776036B1 (de) 2018-04-03 2023-04-26 Corning Research & Development Corporation Wellenleitersubstrate und wellenleitersubstratanordnungen mit wellenleiterlenkungsschemata und verfahren zur herstellung davon
US11609395B2 (en) 2021-01-11 2023-03-21 Corning Research & Development Corporation Waveguide substrates and assemblies including the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216207A (en) * 1991-02-27 1993-06-01 David Sarnoff Research Center, Inc. Low temperature co-fired multilayer ceramic circuit boards with silver conductors
WO2002058135A2 (en) 2000-12-28 2002-07-25 Intel Corporation Interconnect structures and a method of electroless introduction of interconnect structures
US20020180015A1 (en) * 2001-05-31 2002-12-05 Yoshihide Yamaguchi Semiconductor module
DE10301291B3 (de) 2003-01-15 2004-08-26 Infineon Technologies Ag Verfahren zum Einbringen von eine unterschiedliche Dimensionierung aufweisenden Strukturen in ein Substrat
US7550321B2 (en) * 2004-09-02 2009-06-23 Intel Corporation Substrate having a functionally gradient coefficient of thermal expansion
US20090321114A1 (en) * 2008-06-30 2009-12-31 Hiroyuki Takahashi Electrical inspection substrate unit and manufacturing method therefore

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3483373A (en) 1966-07-28 1969-12-09 Siemens Ag Airlock assembly for corpuscular ray devices
US3562009A (en) 1967-02-14 1971-02-09 Western Electric Co Method of providing electrically conductive substrate through-holes
US3783237A (en) 1972-11-06 1974-01-01 Reynolds Tobacco Co R Apparatus for electrically perforating sheet material
DE2802315A1 (de) 1978-01-20 1979-07-26 Hauni Werke Koerber & Co Kg Vorrichtung zum perforieren von bahnen aus umhuellungsmaterial fuer zigaretten oder andere stabfoermige rauchartikel
DE2830326A1 (de) 1978-07-10 1980-01-24 Schmidt Kufeke K P Anordnung zum feinstperforieren folienartiger materialbahnen mittels hochspannungsimpulsen
FR2475064B1 (fr) 1980-01-31 1987-06-26 Inoue Japax Res Procede et dispositif de traitement par etincelage d'une piece conductrice de l'electricite
DE3111402A1 (de) 1980-03-25 1982-04-29 Walter Winston Duley "verfahren und vorrichtung zur laserstrahl-bearbeitung von werkstuecken"
US4662969A (en) * 1985-01-14 1987-05-05 General Motors Corporation Microwave method of perforating a polymer film
US4777338A (en) 1987-04-08 1988-10-11 Cross James D Perforation of synthetic plastic films
DE3742770A1 (de) 1987-12-17 1989-06-29 Akzo Gmbh Mikro-/ultrafiltrationsmembranen mit definierter porengroesse durch bestrahlung mit gepulsten lasern und verfahren zur herstellung
FR2677271A1 (fr) 1991-06-04 1992-12-11 Commissariat Energie Atomique Procede de realisation de membranes microporeuses.
US5367143A (en) 1992-12-30 1994-11-22 International Business Machines Corporation Apparatus and method for multi-beam drilling
JP2529811B2 (ja) 1993-07-28 1996-09-04 栄電子工業株式会社 小径穴加工装置及びそれを使用する小径穴加工方法
JP2607346B2 (ja) 1994-03-04 1997-05-07 栄電子工業株式会社 基板材料の小径穴加工方法
JP2572201B2 (ja) 1994-03-04 1997-01-16 栄電子工業株式会社 基板材料の小径穴加工方法及び装置
JP2614697B2 (ja) 1994-03-29 1997-05-28 栄電子工業株式会社 小径穴加工装置及びそれを使用する小径穴加工方法
JP2989271B2 (ja) * 1995-07-12 1999-12-13 ホーヤ株式会社 ベアチップ搭載ボード、ベアチップ搭載ボードの製造方法及びベアチップの電極形成方法
WO1997003460A1 (fr) 1995-07-12 1997-01-30 Hoya Corporation Carte comportant une puce nue, procede de fabrication de la carte et procede de creation d'une electrode de puce nue
US5770889A (en) * 1995-12-29 1998-06-23 Lsi Logic Corporation Systems having advanced pre-formed planar structures
CN1161899A (zh) 1996-03-13 1997-10-15 严跃 高分子薄膜微孔加工法
JPH09255351A (ja) * 1996-03-26 1997-09-30 Nippon Sheet Glass Co Ltd ガラス板の孔あけ方法および装置
JP4004596B2 (ja) 1997-08-05 2007-11-07 一成 高木 プラスチックフィルムの製造方法
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
JP3844868B2 (ja) 1998-01-12 2006-11-15 株式会社東芝 レーザ・放電複合加工方法および装置
US7205181B1 (en) * 1998-03-20 2007-04-17 Mcsp, Llc Method of forming hermetic wafer scale integrated circuit structure
TW508704B (en) * 1998-12-16 2002-11-01 Seiko Epson Corp Semiconductor chip
JP4497147B2 (ja) * 1998-12-16 2010-07-07 セイコーエプソン株式会社 半導体チップの製造方法、半導体装置の製造方法、回路基板の製造方法及び電子機器の製造方法
JP3792445B2 (ja) 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US7247035B2 (en) * 2000-06-20 2007-07-24 Nanonexus, Inc. Enhanced stress metal spring contactor
CN1376100A (zh) 1999-09-28 2002-10-23 住友重机械工业株式会社 激光钻孔的加工方法及其加工装置
JP2001266094A (ja) * 2000-03-15 2001-09-28 Toshiba Corp 非接触通信装置及び非接触通信装置の制御方法
JP3796099B2 (ja) * 2000-05-12 2006-07-12 新光電気工業株式会社 半導体装置用インターポーザー、その製造方法および半導体装置
JP3797068B2 (ja) 2000-07-10 2006-07-12 セイコーエプソン株式会社 レーザによる微細加工方法
US6399892B1 (en) 2000-09-19 2002-06-04 International Business Machines Corporation CTE compensated chip interposer
JP3860000B2 (ja) * 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP2003249606A (ja) * 2002-02-25 2003-09-05 Sony Corp 半導体装置及びインターポーザー
JP3999999B2 (ja) 2002-04-19 2007-10-31 新日本製鐵株式会社 レーザ表面加工装置
JP4138529B2 (ja) * 2003-02-24 2008-08-27 浜松ホトニクス株式会社 半導体装置、及びそれを用いた放射線検出器
US20060094584A1 (en) 2003-01-10 2006-05-04 Masanori Shojiya Glass for laser processing
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP2004288839A (ja) 2003-03-20 2004-10-14 Fujikura Ltd 反応性イオンエッチング装置
JP2004306137A (ja) 2003-03-27 2004-11-04 Kyocera Corp 貫通孔の形成方法
US6984583B2 (en) * 2003-09-16 2006-01-10 Micron Technology, Inc. Stereolithographic method for forming insulative coatings for via holes in semiconductor devices
TW200522833A (en) * 2003-09-24 2005-07-01 Ibiden Co Ltd Interposer and multilayer printed wiring board
KR100784454B1 (ko) * 2003-11-07 2007-12-11 신꼬오덴기 고교 가부시키가이샤 전자 장치 및 그 제조 방법
JPWO2005074003A1 (ja) * 2004-01-28 2007-09-13 国立大学法人京都大学 レーザ分析装置及び方法
US20060060238A1 (en) 2004-02-05 2006-03-23 Advent Solar, Inc. Process and fabrication methods for emitter wrap through back contact solar cells
JP2005228834A (ja) 2004-02-12 2005-08-25 Ibiden Co Ltd プラズマ発生装置用電極埋設部材
KR100971104B1 (ko) * 2004-02-24 2010-07-20 이비덴 가부시키가이샤 반도체 탑재용 기판
US8759707B2 (en) 2004-04-01 2014-06-24 Picodrill Sa Manufacturing and use of microperforated substrates
US7109068B2 (en) * 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
CN101646301B (zh) * 2004-12-15 2011-09-07 揖斐电株式会社 印刷电路板
JP3966329B2 (ja) 2005-01-24 2007-08-29 セイコーエプソン株式会社 インクジェットヘッドの製造方法
JP2006239718A (ja) * 2005-03-01 2006-09-14 Kyoto Univ ナノ空孔周期配列体の作製方法及びその装置
WO2006132151A1 (ja) * 2005-06-06 2006-12-14 Rohm Co., Ltd. インタポーザおよび半導体装置
TWI379724B (en) * 2006-02-03 2012-12-21 Gsi Group Corp Laser-based method and system for removing one or more target link structures
JP4394667B2 (ja) 2006-08-22 2010-01-06 日本碍子株式会社 ヒータ付き静電チャックの製造方法
JP2008066481A (ja) 2006-09-06 2008-03-21 Shinko Electric Ind Co Ltd パッケージ、半導体装置、パッケージの製造方法及び半導体装置の製造方法
JP5003082B2 (ja) * 2006-09-26 2012-08-15 富士通株式会社 インターポーザ及びその製造方法
JP5124121B2 (ja) * 2006-10-02 2013-01-23 株式会社アルバック ガラス基板のエッチング方法
WO2008105535A1 (ja) 2007-03-01 2008-09-04 Nec Corporation 半導体装置及びその製造方法
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
WO2009074338A1 (en) 2007-12-12 2009-06-18 Picodrill Sa Manufacturing of optical structures by electrothermal focussing
US20090033337A1 (en) 2007-08-03 2009-02-05 Pasco Robert W Temporary chip attach test carrier utilizing an interposer
US8258620B2 (en) * 2007-08-10 2012-09-04 Sanyo Electric Co., Ltd. Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module
US7763965B2 (en) * 2007-09-25 2010-07-27 International Business Machines Corporation Stress relief structures for silicon interposers
WO2009041159A1 (ja) * 2007-09-28 2009-04-02 Sanyo Electric Co., Ltd. 素子搭載用基板及びその製造方法、回路装置及びその製造方法、携帯機器
WO2009059786A1 (en) 2007-11-09 2009-05-14 Picodrill Sa Electrothermal focussing for the production of micro-structured substrates
JP5079475B2 (ja) * 2007-12-05 2012-11-21 新光電気工業株式会社 電子部品実装用パッケージ
WO2009110288A1 (ja) 2008-03-04 2009-09-11 日本電気株式会社 貫通電極付きキャパシタおよびその製造方法、並びに半導体装置
US7833808B2 (en) 2008-03-24 2010-11-16 Palo Alto Research Center Incorporated Methods for forming multiple-layer electrode structures for silicon photovoltaic cells
CN201257685Y (zh) 2008-06-26 2009-06-17 高田山 膏药离子打孔头
SG172796A1 (en) 2009-02-02 2011-08-29 Asahi Glass Co Ltd Glass substrate for semiconductor device member, and process for producing glass substrate for semiconductor device member
US8039957B2 (en) * 2009-03-11 2011-10-18 Raytheon Company System for improving flip chip performance
US20100244276A1 (en) * 2009-03-25 2010-09-30 Lsi Corporation Three-dimensional electronics package
US8624374B2 (en) * 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8674513B2 (en) * 2010-05-13 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for substrate
DE102010025968B4 (de) 2010-07-02 2016-06-02 Schott Ag Erzeugung von Mikrolöchern
DE102010025967B4 (de) 2010-07-02 2015-12-10 Schott Ag Verfahren zur Erzeugung einer Vielzahl von Löchern, Vorrichtung hierzu und Glas-Interposer
DE102010025969A1 (de) * 2010-07-02 2012-01-05 Schott Ag Locherzeugung mit Mehrfach-Elektroden
WO2012129708A1 (de) 2011-03-30 2012-10-04 Selfrag Ag Elektrodenanordnung für eine elektrodynamische fragmentierungsanlage
EP2564999A1 (de) * 2011-08-31 2013-03-06 Asahi Glass Company, Limited Verfahren zur Erzeugung eines Lochs oder einer Aussparung hoher Qualität in einem Substrat

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216207A (en) * 1991-02-27 1993-06-01 David Sarnoff Research Center, Inc. Low temperature co-fired multilayer ceramic circuit boards with silver conductors
WO2002058135A2 (en) 2000-12-28 2002-07-25 Intel Corporation Interconnect structures and a method of electroless introduction of interconnect structures
US20020180015A1 (en) * 2001-05-31 2002-12-05 Yoshihide Yamaguchi Semiconductor module
DE10301291B3 (de) 2003-01-15 2004-08-26 Infineon Technologies Ag Verfahren zum Einbringen von eine unterschiedliche Dimensionierung aufweisenden Strukturen in ein Substrat
US7550321B2 (en) * 2004-09-02 2009-06-23 Intel Corporation Substrate having a functionally gradient coefficient of thermal expansion
US20090321114A1 (en) * 2008-06-30 2009-12-31 Hiroyuki Takahashi Electrical inspection substrate unit and manufacturing method therefore

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DIN 52324
Marcinkevicius, Andrius [u.a.]:Femtosecondlaser-assisted three-dimensional microfabrication in silica, In: Optics Letters Vol. 26, No. 5, March 1, 2001, pp.277-279 *

Also Published As

Publication number Publication date
US20200045817A1 (en) 2020-02-06
WO2012000685A2 (de) 2012-01-05
JP2016195270A (ja) 2016-11-17
JP2013531380A (ja) 2013-08-01
JP6208010B2 (ja) 2017-10-04
KR101726982B1 (ko) 2017-04-13
DE102010025966B4 (de) 2012-03-08
KR20130040224A (ko) 2013-04-23
KR101598260B1 (ko) 2016-02-26
CN102971838A (zh) 2013-03-13
CN102971838B (zh) 2015-11-25
JP2019041133A (ja) 2019-03-14
KR20160013259A (ko) 2016-02-03
US20130210245A1 (en) 2013-08-15
US11744015B2 (en) 2023-08-29
WO2012000685A3 (de) 2012-03-08
EP2589072A2 (de) 2013-05-08
JP6841607B2 (ja) 2021-03-10

Similar Documents

Publication Publication Date Title
DE102010025966B4 (de) Interposer und Verfahren zum Herstellen von Löchern in einem Interposer
DE102017209770B4 (de) Leistungsmodul mit doppelseitiger Kühlung
DE10157443B4 (de) Glas-Keramikzusammensetzung für ein elektronisches Keramikbauteil, Verwendung der Glas-Keramikzusammensetzung für ein elektronisches Keramikbauteil und Vefahren zur Herstellung eines elektronischen Vielschicht-Keramikbauteils
DE60011515T2 (de) Herstellung von Keramiksubstraten und ungesintertes Keramiksubstrat
DE112006002451B4 (de) Keramisches mehrlagiges Substrat, keramisches mehrlagiges Modul und Verfahren zum Herstellen desselben
DE2745582A1 (de) Verfahren zur herstellung einer optischen schaltung aus einer keramik- glasstruktur
DE112017007131T5 (de) Lithiumhaltiges Aluminiumsilicatglas mit niedriger Ausdehnung nach chemischem Vorspannen
DE112007001868B4 (de) Glaskeramikzusammensetzung, gesinterter Glaskeramikkörper und elektronische Komponente aus monolithischer Keramik
DE112011100505T5 (de) Verfahren zur herstellung eines fotoaktiven substrats, das zur mikrofertigung geeignet ist
DE3324933A1 (de) Keramische mehrschicht-leiterplatte
DE3701973C2 (de)
DE112011104339T5 (de) Glas mit hohem Brechungsindex
DE1640457B1 (de) Elektrische Verbindungen in Schaltkreisanordnungen und Verfahren zu ihrer Herstellung
WO2000050946A1 (de) Leiterplatte für electrische und optische signale sowie verfahren zu deren herstellung
WO2012152364A1 (de) Substrat mit elektrisch neutralem bereich
DE102008007338B4 (de) Keramikpulver für einen Rohling, mehrschichtiges Keramiksubstrat und Verfahren zur Herstellung eines mehrschichtigen Keramiksubstrats
EP1325673B1 (de) Leiterplatte sowie verfahren zum herstellen einer solchen leiterplatte und eines schichtverbundmaterials für eine solche leiterplatte
WO2016034539A1 (de) Elektrisches bauelement, bauelementanordnung und verfahren zur herstellung eines elektrischen bauelements sowie einer bauelementanordnung
EP2954554B1 (de) Mehrebenenmetallisierung auf einem keramiksubstrat
DE4243040A1 (de)
DE102018215686A1 (de) Leiterplatte und Planer Transformatorgebiet der Erfindung
DE102004047033A1 (de) Substrat
WO2015140316A1 (de) Verstärkungsstrukturen mit wärmeleitfähigkeitserhöhender beschichtung in harzmatrix und von beschichtung getrennte elektrische leiterstruktur
DE2548736B2 (de) Composit-passivierungsglas auf der basis pbo-b tief 2 o tief 3-(sio tief 2-al tief 2 o tief 3) mit einem thermischen ausdehnungskoeffizienten (200-300 grad c) zwischen 40 und 60.10 hoch -7 / grad c fuer silicium-halbleiterbauelemente mit aufschmelztemperaturen von hoechstens 600 grad c
DE102023118519A1 (de) Leistungsmodul für ein fahrzeug und ein verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120609