JP4497147B2

JP4497147B2 - 半導体チップの製造方法、半導体装置の製造方法、回路基板の製造方法及び電子機器の製造方法

Info

Publication number: JP4497147B2
Application number: JP2006262245A
Authority: JP
Inventors: 一成梅津; 淳尼子; 克治荒川; 真一四谷
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-12-16
Filing date: 2006-09-27
Publication date: 2010-07-07
Anticipated expiration: 2019-12-16
Also published as: JP2006352171A

Description

本発明は、半導体チップの製造方法、半導体チップを含んだ半導体装置の製造方法、半導体装置が組み込まれた回路基板の製造方法、及び回路基板が実装された電子機器の製造方法に関し、特に金属バンプを形成するためのスルーホールの加工に関する。

近年、マルチメディア・情報機器の進展には著しいものがあり、電子機器は、小型軽量化・大容量化とともにデータ処理の高速化が進んでいる。それに伴って、マイクロプロセッサやメモリの性能も著しく向上している。しかし、その周辺部分の技術進歩は相対的に立ち遅れており、例えば３００ＭＨｚを超えるような周波数のＣＰＵクロックはキャッシュメモリまでの配線ノイズ、信号遅延による誤動作及び不要輻射が生じ易くなっており、システム全体の性能を周辺部が制限している状況になっている。

このような問題を解決するには、クロストーク、信号遅延等の電気特性の改善が必要である。そのためのアプローチの１つとして、従来、基板上に２次元的に並べられていたＬＳＩチップや部品を３次元に実装して、チップ間の配線長を短縮し、電気的性能の向上や単位面積当たりの集積度の向上を図る方法が提案されている。

３次元実装については例えば特開平８−２６４７１２号公報、特開平５−６３１３７号公報等により提案されているものがある。これらのものは、半導体ウェハを重ねて導電材料を埋め込んだスルーホールによってチップの電極同士を接続することにより３次元の実装を実現している。しかしながら、このスルーホールは穴径１０μｍ、板厚（長さ）数百μｍ程度の貫通穴であるが、その穴をどのようにして開けるかについては明示されていない。

このスルーホールの生成に際してはレーザ加工やエッチングが考えられる。しかし、レーザ加工の場合には、加工飛散物（ドロスやデブリ等と呼ばれている）が電極周辺に付着してしまい信頼性が低下する。また、基材の損傷（われ、ひび）防止の観点からパルス当たりのエネルギーを大きくできないのでスルーホールを生成するためには多くのパルスを必要とし、そのため加工時間が長くなる。一方、エッチングの場合には、異方性エッチング技術を用いたとしても、結晶異方性のために高アスペクト比の構造のものを生成することができない。

本発明は、高アスペクト比・高信頼性の上下導通構造を有する半導体チップの製造方法、その半導体チップを含んだ半導体装置の製造方法、回路基板の製造方法及び電子機器の製造方法を提供することを目的とする。

本発明に係る半導体チップの製造方法は、面方位が（１００）面のシリコン基板からなる結晶性基板にレーザ光を斜めに照射して先行穴を形成する工程と、ＫＯＨ水溶液又は有機アルカリエッチング液による異方性エッチングを行って前記先行穴を拡大してスルーホールを形成する工程とを有する。
また、本発明に係る半導体チップの製造方法は、前記スルーホールの内壁に絶縁膜を形成する工程と、前記内壁が絶縁されたスルーホールに導電材を形成して、前記結晶性基板の一方の面側と他方の面側とを電気的に導通状態にする金属バンプを形成する工程と
を更に有する。
また、本発明に係る半導体チップの製造方法は、前記結晶性基板に形成された電極パッド部分にレーザ光を照射して先行穴を形成し、前記電極パッドと前記金属バンプとを電気的に接続する。
また、本発明に係る半導体チップの製造方法は、前記結晶性基板の一方の面側及び他方の面側にそれぞれ保護膜を形成し、前記保護膜を介して前記結晶性基板にレーザ光を照射する。
また、本発明に係る半導体チップの製造方法は、前記電極パッドが形成された側の面からレーザ光を照射する。
また、本発明に係る半導体チップの製造方法は、前記電極パッドが形成された側とは反対側の面からレーザ光を照射する。
また、本発明に係る半導体チップの製造方法は、前記結晶性基板の電極パッドが形成された側の面及びその反対側の面からレーザ光を照射する。
また、本発明に係る半導体チップの製造方法は、中央部に開口部を有する電極パッドを保護膜で覆い、レーザ光を前記保護膜を介して前記開口部を通過させる。
また、本発明に係る半導体チップの製造方法は、前記電極パッドと前記結晶性基板の表面との間にパターン化された保護膜を形成し、その保護膜の形状により異方性エッチングのエッチング形状を規制する。
また、本発明に係る半導体チップの製造方法は、レーザ光を位相格子により分岐させて基板に照射する。
また、本発明に係る半導体チップの製造方法は、レーザ光をランダム偏光に変換して基板に照射する。
また、本発明に係る半導体チップの製造方法は、レーザ光を円偏光させて前記結晶性基板に照射する。

また、本発明に係る半導体装置の製造方法は、面方位が（１００）面のシリコン基板からなる結晶性基板に斜めにレーザ光を照射して先行穴を形成する工程と、ＫＯＨ水溶液又は有機アルカリエッチング液による異方性エッチングを行って前記先行穴を拡大してスルーホールを形成する工程と、前記スルーホールの内壁に絶縁膜を形成する工程と、前記内壁が絶縁されたスルーホールに導電材を形成して、前記結晶性基板の一方の面側と他方の面側とを電気的に導通状態にする金属バンプを形成する工程とを含んだ製造方法により半導体チップを製造し、そして、その半導体チップを積層して半導体装置を製造する。
また、本発明に係る回路基板の製造方法は、面方位が（１００）面のシリコン基板からなる結晶性基板に斜めにレーザ光を照射して先行穴を形成する工程と、ＫＯＨ水溶液又は有機アルカリエッチング液による異方性エッチングを行って前記先行穴を拡大してスルーホールを形成する工程と、前記スルーホールの内壁に絶縁膜を形成する工程と、前記内壁が絶縁されたスルーホールに導電材を形成して、前記結晶性基板の一方の面側と他方の面側とを電気的に導通状態にする金属バンプを形成する工程とを含んだ製造方法により半導体チップを製造し、その半導体チップを積層して半導体装置を製造し、そして、その半導体装置を組み込んで回路基板を製造する。
また、本発明に係る電子機器の製造方法は、面方位が（１００）面のシリコン基板からなる結晶性基板に斜めにレーザ光を照射して先行穴を形成する工程と、ＫＯＨ水溶液又は有機アルカリエッチング液による異方性エッチングを行って前記先行穴を拡大してスルーホールを形成する工程と、前記スルーホールの内壁に絶縁膜を形成する工程と、前記内壁が絶縁されたスルーホールに導電材を形成して、前記結晶性基板の一方の面側と他方の面側とを電気的に導通状態にする金属バンプを形成する工程とを含んだ製造方法により半導体チップを製造し、その半導体チップを積層して半導体装置を製造し、その半導体装置を組み込んで回路基板を製造し、そして、その回路基板を搭載して電子機器を製造する。

本発明においてはその態様に応じて例えば次のような利点がある。
（１）レーザ光を照射して先行穴を形成してから異方性エッチングを行ってスルーホールを形成するようにしたことから、厚みに対して細い穴を開けることが難しいという制約がなく、高アスペクト比のスルーホールが得られる。
（２）また、レーザ加工のみによりスルーホールを生成する場合には加工時間が長くかかるが、異方性エッチングにより先行穴を拡大してスルーホールを形成するようにしたことから、バッチ処理が可能となり加工時間の短縮化が可能になっている。また、スルーホールの径のバラツキが少なく均一化される。
（３）また、スルーホールの穴径（穴幅）の拡大は保護膜の開口寸法や、異方性エッチングの時間を調整することにより任意に調整することができる。
（４）更に、レーザ光の照射によって発生するドロスや内壁に残る加工屑が異方性エッチングの際に自動的に取り除かれる。
（５）レーザ加工による内壁面の荒れやレーザによる熱的な変質が異方性エッチングにより除去されてシリコンの滑らかな結晶面が露出する。そのため、絶縁膜形成工程において形成する絶縁膜にピンホールができないように確実に形成でき、なおかつ、必要最小限の厚さにできる。
（６）結晶性基板はその表面側及び裏面側にそれぞれ保護膜が形成され、保護膜を介して結晶性基板にレーザ光を照射する。このレーザ光の照射は、電極パッドが形成された側の面、電極パッドが形成された側の反対側の面又はその両側の面からなされる。レーザ光の照射によりエッチングしたい箇所を露出させることができるので、フォトリソグラフィーによる工程が省略され、製造コストの削減が可能になっている。また、レーザ光の照射により発生するドロスは異方性エッチングの際に除去される。更に、上記の保護膜は異方性エッチングの際に、半導体チップに形成されている各種素子の保護膜を兼ねることができる。

（７）電極パッドはその中央部に開口部を有し且つ保護膜で覆われており、レーザ光はその開口部を通過する。このため、電極パッドはレーザ光によって削られることがなく、異方性エッチングの際にエッチングされることが避けられる。
（８）電極パッドと基板との間にパターン化された保護膜が形成され、その保護膜の形状により異方性エッチングのエッチング形状を規制する。このため、保護膜の形状により任意のエッチング形状が得られ、任意の形状のスルーホールが得られる。
（９）レーザ光を位相格子により分岐させて基板に照射するので、同時に複数箇所の先行穴を開けることができることから、加工時間を大幅に短縮することができる。
（１０）レーザ光を円偏光させて基板に照射するので、先行穴の加工曲がりが抑えられ、穴径の不要な拡大を抑えることができる。また、先行穴の加工曲がりが抑えられるので、それだけ穴位置の精度が高くなり信頼性が高められる。さらにまた、これにより電極パットも小さくできる。レーザ光を円偏光させる代わりに、レーザ光をランダム偏光に変換しても同様の効果が得られる。
（１１）表面に電極パッドが形成された基板の電極パッド部分にレーザ光を照射して先行穴を形成してからエッチングを行って先行穴を拡大してスルーホールを形成するようにしたので、結晶性を有しない基板であっても所定の効果（高アスペクト比・高信頼性の上下導通構造を有する半導体チップを効率よく製造できる）が得られる。
（１２）半導体チップを積層して半導体装置を製造する。このため、この半導体装置の製造方法は上記の利点を含んだものとなる。更に、ＬＳＩチップを３次元的に実現できるので、配線長が短くなり電気的性能が向上し（高速化、不要な輻射波の減少、誤動作の減少）、また、単位面積当たりの集積度も向上するため、各種電子機器を小型化できる。半導体チップ同士を直接積層して半導体装置を製造するので、ピラミッド状ではなく、直方体状に積層することができ、この点からも単位面積当たりの集積度が向上する。

実施形態１．
図１Ａは本発明の実施形態１に係る半導体チップの製造方法（その１）を示した工程図である。この製造方法においては、図１Ａに示されるように、面方位が（１１０）面を有するシリコン基板１上に酸化膜２をパターンニングして形成して、レーザー光により貫通穴（先行穴）３を開ける。そして、異方性エッチングを施すと、面方位（１１１）面が現れて止まるまでエッチングが進行して、図示のような高アスペクト比のスルーホール４が形成される。
ところが、比較例として挙げられた図１Ｂに示されるように、異方性エッチングのみを施した場合には面方位（１１１）面でエッチングが止まる（表面とのなす角度３５．４度）。このため、板厚ｔと開口Ｌとの関係がｔ＞約０．７Ｌであるとスルーホールが生成できない。

図２Ａは本発明の実施形態１に係る半導体チップの製造方法（その２）を示した工程図である。この製造方法においては、図２Ａに示されるように、面方位が（１００）面を有するシリコン基板５上に酸化膜２をパターンニングして形成して、レーザ光により貫通穴３を開ける。そして、異方性エッチングを施すと、面方位（１１１）面が現れて止まるまでエッチングが進行して、図示のような高アスペクト比のスルーホール６が形成される。
ところが、比較例として挙げられた図２Ｂに示されるように、異方性エッチングのみを施した場合には、面方位（１１１）面でエッチングが止まる（表面とのなす角度５４．７度）。このため、板厚ｔと開口Ｌとの関係がｔ＞約１．４Ｌであるとスルーホールが生成できない。

なお、図１Ａ及び図２Ａでは、結晶面でエッチングがきれいに止まっているが、このことはレーザ照射により結晶性が劣化した部分が除去されていることを示している。換言すると、スルーホール以外の部分（例えば素子部分）には劣化がないことを示している。
図３は本発明に係る半導体装置４０の正面図である。この半導体装置４０は、半導体チップ２９が図示のように積層されて構成されている。なお、この半導体装置４０は、半導体チップ２９同士が金属バンプ３０を介して電気的に接続されて積層されており、その点において、１枚のリードフレームの両面に半導体チップが配置されたようなデバイスとは異なる。そして、この半導体チップ２９は、例えばＤＲＡＭ、ＳＲＡＭ、フラッシュメモリ等の記憶装置、ロジック回路等から構成され、それぞれ又は相互に積層することで、例えばシステムＬＳＩを構成することができる。

図４Ａは製造途中の半導体チップの部分平面図、図４Ｂは図４ＡのＢ−Ｂ断面図、図４Ｃは図４ＡのＣ−Ｃ断面図である。面方位が（１００）面のシリコン基板１０には、トランジスタ、抵抗素子、配線などを含む素子領域９及び電極パッドとしてのアルミニウム膜１２が形成されている。このアルミニウム膜１２は、酸化膜１１を介してシリコン基板１０上に形成されており、また、素子領域９と電気的に接続されている。

図５〜図７は図３の半導体装置の製造方法の工程図であり、この工程図を参照しながらその製造方法を説明する。
（ａ）図４Ａ〜図４Ｃに示される状態の、面方位が（１００）面のシリコン基板１０におけるアルミニウム膜１２上に耐Ｓｉエッチング膜となる酸化シリコン膜１３をＣＶＤ法（又はＰＶＤ法）にて形成する。ここでは酸化シリコン膜１３を用いた例を示したが、耐Ｓｉエッチング膜としての特性を有する酸化膜であればこれに限るものではない。例えば窒化シリコン膜を用いることができる。このことは次の（ｂ）においても同様である。
（ｂ）シリコン基板１０の裏面にも同様にして酸化シリコン膜１４をＣＶＤ法（又はＰＶＤ法）にて形成する。なお、これ以前の工程で裏面の研削加工等を行い、基板自体を薄くすることもできる。
（ｃ）レーザ光を照射してアルミ膜１２を貫通する先行穴１５をシリコン基板１０に形成する。このとき、レーザ光の入射部及び出射部の周辺にはドロス１６が発生する。このレーザ光の条件等は後述する実施例において記載されている。
（ｄ）異方性エッチングを行って先行穴１５の径を更に大きくする。このときのアルミ膜１２のレーザ光の照射により形成された穴も、エッチングによりその径が大きくなる（後退する）。この異方性エッチングの条件は後述する実施例において記載されている。

（ｅ）異方性エッチングにより形成された孔１７の内壁に酸化シリコン膜１８をＣＶＤ法（又はＰＶＤ法）にて形成する。このとき、アルミ膜１２の穴の内壁にも酸化膜１２ａが形成されることになる。カバレッジの点を考慮すれば、両側の面から酸化シリコンを形成することが好ましい。なお、本実施形態１においてはこの酸化膜１２ａのために、図６（ｉ）以降の処理が必要になっている。酸化膜１２ａは絶縁性があれば良く、酸化膜１２ａの代わりに、窒化シリコンやポリイミドやテフロン（登録商標）などでもよい。但し、伝搬遅延特性を考慮すれば低誘電率材料の方が望ましい。
（ｆ）銅メッキを施してシリコン基板１０の表面及び裏面に銅メッキ層１９及び２０をそれぞれ形成するとともに、内壁に酸化シリコン膜１８が形成された孔１７に銅メッキ材２０ａを充填する。
（ｇ）銅メッキ層１９及び２０の上に、フォトリソグラフィ技術によりフォトレジスト２１及び２２をそれぞれ形成する。
（ｈ）フォトエッチングを行って、銅メッキ層１９及び２０の内、フォトレジスト２１及び２２により覆われた箇所を除いた他の部分を除去する。

（ｉ）フォトリソグラフィ技術によりレジスト２３及び２４を形成する。レジスト２３については、アルミ膜１２の上に位置する酸化シリコン膜１３の一部が外部に露出するように形成されている。
（ｊ）外部に露出した酸化シリコン膜１３をドライエッチングを行って除去する。このドライエッチングにより酸化シリコン膜１３の一部がアルミ膜１２の上に残ることになる（これには符号１２ａが付記されている）。
（ｋ）レジスト２３及び２４を剥離する。
（ｌ）全面に銅メッキ（無電解）を施して銅メッキ層２５，２６を形成する。
（ｍ）銅メッキ層２５，２６の上にレジスト２７，２８をそれぞれ形成する。
（ｎ）フォトエッチングによりレジスト２７，２８の内側にある銅メッキ層２５，２６を除いて、これらの銅メッキ層２５，２６を除去する。以上の処理により半導体チップ（ＩＣチップ）２９が出来上がることとなる。
（ｏ）そして、銅メッキ層１９，２５、銅メッキ材２０ａ及び銅メッキ層２０，２６から構成される金属バンプ３０にハンダ３１又は金を付着する。なお、ハンダ３１の代わりに、異方性導電膜（ＡＣＦ）、ボールバンプ、導電接着剤等を用いてもよい。
（ｐ）ハンダ３１の上に、上記と同様にして形成された半導体チップ２９を載せて溶着する。以上の処理を繰り返すことにより図３の多層構造の半導体装置４０が得られる。
なお、上記の説明は面方位が（１００）面のシリコン基板１０についてなされたが、面方位が（１１０）面のシリコン基板についても同様に適用される。また、先行穴を生成する際に、シリコン基板１０の表面からレーザ光を照射した例について説明したが、これは裏面側から照射してもよい。その場合には表面側の穴径が小さくなり、金属バンプのサイズを小さくできる。

実施形態２．
図８は本発明の実施形態２の工程説明図であり、これは図５（ａ）に対応している。本実施形態２においては、電極パッドとして金膜４１を用いている。金膜４１には実施形態１の図５（ｄ）における酸化膜１２ａが形成されないので、本字形態２では図６（ｉ）〜図７（ｎ）の処理は不要となっている。

実施形態３．
図９は本発明の実施形態３の工程説明図であり、これは図５（ｂ）（ｃ）に対応している。本実施形態３においては、アルミ膜１２の中央部に孔１２ｂを予め設けておく。このようにアルミ膜１２に孔１２ｂを設けているので、レーザ光４２の照射の際に後退しない。そして、アルミ膜１２が酸化シリコン膜１１，１３によって覆われているので、異方性エッチングの際にエッチングされず（後退しない）、また、酸化シリコン膜１８を形成する際に酸化膜１２ａが発生しない。このため、本実施形態３においても図６（ｉ）〜図７（ｎ）の処理は不要となっている。

実施形態４．
図１０は本発明の実施形態４の工程説明図であり、これは図５（ａ）に対応している。本実施形態４においては、図９の例と同様にアルミ膜１２の中央部に孔１２ｂを予め設けておくとともに、酸化シリコン膜１１をパターン化してシリコン基板１０の一部を露出させておく。このようにすることでアルミ膜１２の後退が避けられるとともに、異方性エッチングの際のエッチングパターン（スルーホールの形状）が規格化される。

実施形態５．
図１１は上記の各実施形態においてレーザ光によりシリコン基板１０に先行穴１５を開ける際の装置の構成を示した図である。レーザ光源５０からのレーザ光４２は、ビームエクスパンダ５１及び反射ミラー５２を経て位相格子５３に到達する。そして、位相格子５３で分岐されてシリコン基板１０に照射される。

図１２Ａ及び図１２Ｂはこのときの状態を示す説明図である。レーザ光４２は位相格子５３にてこの例では４分岐されてシリコン基板１０に照射されて先行穴１５を開ける。この分岐は、例えば最初にＸ方向に分岐し、次に方向を切り替えて（位相格子５３とシリコン基板１０との相対移動により）Ｙ方向に分岐させる。或いは、位相格子５３によりＸ方向とＹ方向とを同時に分岐させるようにしてもよい。このようにして同時に複数の先行穴１５を開けることができるので、加工時間の短縮化が可能になっている。さらには、２次元的な分岐も可能であり、この場合には１チップ又は１ウェーハを一括で加工することもできる。

実施形態６．
図１３は上記の各実施形態においてレーザ光によりシリコン基板１０に先行穴１５を開ける際の装置の構成を示した図であり、ここではビームエクスパンダ５１の出射側にλ／４偏光板５６が設けられており、レーザ光４２を円偏光させている。

図１４Ａは図１３の装置によりレーザ光を円偏光させたときの加工穴の状態を示した説明図である。図１４Ｂはレーザ光をランダム偏光に変換したときの加工穴の状態を示した説明図である。図示のように先行穴１５が曲がらず真っ直ぐに形成されていることが分かる。図１４Ｃ及び図１４Ｄはレーザ光を直線偏光させた場合の加工穴の状態を示した説明図である。図示のように、先行穴１５が曲がって歪んでいることが分かる。これは、内壁に対してＰ偏光とＳ偏光とでは吸収率が異なるため起こる現象であると考えられ（図１５Ａ及び図１５Ｂ参照）、一旦いずれかの方向に偏って加工が促進されればスルーホールの導光効果によりさらにその偏りが促進されるためであると考えられる。これに対して、レーザ光をランダム偏光に変換させた場合やレーザ光を円偏光させた場合には、Ｓ偏光・Ｐ偏光がランダムに照射され、Ｓ偏光・Ｐ偏光の偏りがないため、スルーホールが曲がっていくという現象を効果的に抑制することができる。

図１５Ａ及び図１５Ｂは直線偏光とＳｉに対するレーザ光吸収率との関係を示した図である。これらの図からＰ偏光の方がＳ偏光よりも吸収率が高い（特に８０°前後で高くなる）。このため、直線偏光の場合は曲がる可能性が高くなると考えられる。

実施形態７．
上述の例はいずれもシリコン基板に垂直穴をレーザ加工してエッチングする例について説明しているが、本発明はそれに限定されるものではなく、レーザ加工により斜めの穴を形成するようにしてもよい。その具体例は図３０〜図３７において詳細に図示されているが、面方位が（１００）面のシリコン基板に斜め穴をレーザ加工により生成した場合には、面方位（１１０）面のシリコン基板の場合と同様に、次のような利点がある。
・内部で広がらないストレートな穴が形成できるので、穴間ピッチをより小さくできる。
・穴幅は酸化膜の寸法と同じにできるので、エッチング時間で穴幅を制御する必要がない。
・穴断面形状は面方位（１１１）面で規定できるので、形状のバラツキがない。

実施形態８．
図１６は上述の実施形態に係る半導体装置を実装した回路基板の説明図である。回路基板１００には例えばガラスエポキシ樹脂基板等の有機系基板を用いるのが一般的である。回路基板１００には例えば銅等からなる配線パターンが所望の回路となるように形成されていて、それらの配線パターンと上述の半導体装置４０の外部端子とを機械的に接続することで、それらの電気的導通を図る。そして、その回路基板１００を搭載した電子機器として、図１７にはノート型パーソナルコンピュータ２００、図１８には携帯電話３００が示されている。

次に、上述の実施形態の具体例を実施例として説明する。
実施例１．
図１９及び図２０はレーザ光を照射して先行穴を生成した時の特性図である。図１９は１ｋＨｚでのレーザのショット数と穴深さとの関係をレーザパワー（５ｍＷ〜２０００ｍＷ）をパラメータにして示している。図２０は１ｋＨｚでのレーザのショット数と穴幅との関係をレーザパワー（５ｍＷ〜２０００ｍＷ）をパラメータにして示している。いずれも、高アスペクト比の先行穴が得られていることが分かる。なお、このときのレーザは、第２高調波のＱスイッチＹＡＧレーザを用い、光学系は集光レンズｆ１００を用いている。

実施例２．
また、上記の実施形態１において異方性エッチングにより先行穴を拡径した際のエッチングの条件は次のとおりである。
＜エッチングの条件＞
エッチング液：ＫＯＨ水溶液
濃度：３５％重量
薬液温度：８０℃
エッチング時間：１時間（短ければ細穴、長ければ全て（１１１）面が出現
＜ウェハー条件＞
材質：Ｓｉ（１００）（面方位（１００）面の結晶性シリコン。以下においても同様
に表現する。）
板厚：板厚５５０μｍ
なお、エッチング液としては、ＫＯＨ水溶液に代えて有機アルカリエッチング液、例えばヒドラジン、ＥＰＷ（エチレンジアミン−ピロカテコール−水）、ＴＭＡＨ（水酸化テトラメチルアンモニウム）等、を用いることができる。

実施例３．
図２１Ａ、図２１Ｂ及び図２１Ｃはレーザ光（円偏光が施されている）を照射して先行穴を形成したときのレーザ入射面、孔測断面、レーザ出射面及び孔測断面（切断観察面）の拡大図である。図２１Ａ及び図２１Ｂのレーザ入射面及びレーザ出射面はそれぞれ円形となっており、その近傍にドロスが発生している。また、図２１Ｃの先行穴はその直線性（板厚５５０μｍ）に優れたものとなっている。なお、図２１Ａ及び図２１Ｂの図の下部に示されている、例えば図２１Ａ「×２．００Ｋ」は２０００倍に拡大されていることを意味し、図２１Ｂの「×２００」は２００倍に拡大されていることを意味する。また、図２１Ａの「１５．０μｍ」はその近傍に記されているドットの左端から右端までの距離を示している（この例では全ドット分で１５μｍである）。こうしたことは後述の他の図においても同様である。

実施例４．
図２２Ａ及び図２２Ｂは、レーザ光を照射して先行穴を生成した際に発生したドロスのエッチング前の状態とエッチング後の状態を示した図である（上述の図５（ｃ）（ｄ）に対応）。エッチング処理を施した後にはドロスが除去されていることが分かる。
＜レーザ条件＞
レーザ波長：５３２μｍ
集光レンズ：ｆ１００ｍｍ
ランプ電流：２８Ａ＜加工条件＞
発振周波数：１ｋＨｚ
パワー：３００ｍＷ
ショット数：３００ショット
直線偏光方向：図の左右方向（磁場）
＜ウェハー条件＞
材質：Ｓｉ（１００）
板厚：５５０μｍ
表面状態：酸化膜付き
＜エッチング条件＞
エッチング液：ＫＯＨ水溶液
濃度／温度：３５％／８０°Ｃ
エッチング時間：１時間

実施例５．
図２３Ａ、図２３Ｂ及び図２３Ｃは、エッチング処理後の加工穴の状態を示した入射面、断面（切断観察面）及び出射面をそれぞれ示している。このときのときのレーザの仕様等は次のとおりである。
＜レーザ条件＞
レーザ波長：５３２μｍ
集光レンズ：ｆ１００ｍｍ
ランプ電流：２８Ａ
＜加工条件＞
発振周波数：１ｋＨｚ
パワー：３００ｍＷ
ショット数：３００ショット
＜ウェハー条件＞
材質：Ｓｉ（１００）
板厚：５５０μｍ
表面状態：酸化膜付き
＜エッチング条件＞
エッチング液：ＫＯＨ水溶液
濃度／温度：３５％／８０°Ｃ
エッチング時間：１時間

実施例６．
本実施例においてはエッチングの処理時間と先行穴の形状との関係を調べた。このときのレーザの仕様等は次のとおりである。
＜レーザ条件＞
レーザ波長：５３２μｍ
集光レンズ：ｆ１００ｍｍ
ランプ電流：２８Ａ
＜加工条件＞
発振周波数：１ｋＨｚ
ショット数：５０、５００、５０００
＜ウェハー条件＞
材質：Ｓｉ（１００）
板厚：５５０μｍ
酸化膜：１．５μｍ
酸化膜パターン：なし
＜エッチング条件＞
エッチング液：ＫＯＨ水溶液
濃度／温度：３５％／８０°Ｃ

図２４Ａ、図２４Ｂ及び図２４Ｃはエッチング処理を１５分施したときの各先行穴（レーザショット数５０，５００、５０００）の状態を示した断面（切断観察面）をそれぞれ示している。
図２５Ａ、図２５Ｂ及び図２５Ｃはエッチング処理を３０分施したときの各先行穴（レーザショット数５０，５００、５０００）の状態を示した断面（切断観察面）をそれぞれ示している。
図２６Ａ図、図２６Ｂ及び図２６Ｃはエッチング処理を６０分施したときの各先行穴（レーザショット数５０，５００、５０００）の状態を示した断面（切断観察面）をそれぞれ示している。
図２７Ａ図、図２７Ｂ及び図２７Ｃはエッチング処理を９０分施したときの各先行穴（レーザショット数５０，５００、５０００）の状態を示した断面（切断観察面）をそれぞれ示している。
図２８Ａ図、図２８Ｂ及び図２８Ｃはエッチング処理を１２０分施したときの各先行穴（レーザショット数５０，５００、５０００）の状態を示した断面（切断観察面）をそれぞれ示している。
上記の図から明らかなように、エッチング時間を制御することにより先行穴の形状を制御することができることが分かる。

実施例７．
図２９Ａは及び図２９Ｂは、面方位（１１０）面を有するシリコン基板に酸化膜を形成した後にレーザを照射してその後にエッチング処理を施した時の断面（切断観察面）を示している。図２９Ａはレーザ未貫通穴にエッチング処理を施したときのものであり、図２９Ｂはレーザ貫通穴にエッチング処理を施したときのものである。いずれの場合においても、面方位（１１１）面が出現し、真っ直ぐな先行穴が得られている。

実施例８．
次に、レーザ加工により斜めの穴を形成した場合の例を垂直穴との対比において説明する。
図３０は面方位（１００）面のシリコン基板５に斜め４５度の穴をレーザ加工してエッチングした場合の平面図である。図３１Ａは図３０のＡ−Ａ断面図であり、図３１Ｂは図３０のＢ−Ｂ断面図である。ここでは、面方位（１１１）面が出現してエッチングが止まった時の形状が示されている。なお、図においては、斜めの穴の例として貫通穴６０及び止まり穴（未貫通穴）６１の例が示されている。
図３２は面方位（１００）面のシリコン基板５に垂直度の穴をレーザ加工してエッチングした場合の平面図である。図３３Ａは図３２のＡ−Ａ断面図、図３３Ｂは図３２のＢ−Ｂ断面図であり、図３３Ｃは図３２のＣ−Ｃ断面図である。ここでも面方位（１１１）面が出現してエッチングが止まった時の形状が示されている。

図３４は面方位（１１０）面のシリコン基板１に垂直度の穴をレーザ加工してエッチングした場合の平面図である。図３５Ａは図３４のＡ−Ａ断面図、図３５Ｂは図３４のＢ−Ｂ断面図であり、図３３Ｃは図３２のＣ−Ｃ断面図である。ここでも面方位（１１１）面が出現してエッチングが止まった時の形状が示されている。
図３６及び図３７は図３１Ａ又は図３１Ｂに対応した貫通穴６０及び止まり穴（未貫通穴）６１の断面（切断観察面）を示している。
これらの図から面方位が（１００）面を有するシリコン基板に斜め穴をレーザ加工により生成した場合には上述の実施形態７で述べた利点があることが分かる。

本発明の実施形態１に係る半導体の製造方法（その１）を示した工程図である。図１Ａの比較例を示した工程図である。本発明の実施形態１に係る半導体の製造方法（その２）を示した工程図である。図２Ａの比較例を示した工程図である。本発明に係る半導体装置の正面図である。製造途中の半導体チップの部分断面図である。図４ＡのＢ−Ｂ断面図である。図４ＡのＣ−Ｃ断面図である。図３の半導体装置の製造方法の工程図（その１）である。図３の半導体装置の製造方法の工程図（その２）である。図３の半導体装置の製造方法の工程図（その３）である。本発明の実施形態２の工程説明図である。本発明の実施形態３の工程説明図である。本発明の実施形態４の工程説明図である。上記の各実施形態においてレーザ光によりシリコン基板に先行穴を開ける際の装置の構成例を示した図である。図１１の装置による加工状態は示す説明図（その１）である。図１１の装置による加工状態は示す説明図（その２）である。上記の各実施形態においてレーザ光によりシリコン基板に先行穴を開ける際の装置の他の構成を示した図である。図１３の装置によりレーザ光を円偏光させたときの先行穴の状態を示した説明図である。図１３の装置によりレーザ光をランダム偏光に変換したときの先行穴の状態を示した説明図である。図１３の装置によりレーザ光を直線偏光（Ｓ偏光）させたときの先行穴の状態を示した説明図である。図１３の装置によりレーザ光を直線偏光（Ｓ偏光）させたときの先行穴の状態を示した説明図である。偏光（Ｐ／Ｓ）とＳｉのレーザ光吸収率の関係を示した図である。偏光（Ｐ／Ｓ）とＳｉのレーザ光吸収率の関係を示した図である。上述の実施形態に係る半導体装置を実装した回路基板の説明図である。図１６の回路基板が実装されたノート型パーソナルコンピュータの斜視図である。図１６の回路基板が実装された携帯電話の斜視図である。レーザ光を照射して先行穴を生成した時の特性図である。レーザ光を照射して先行穴を生成した時の特性図である。実施例３として、レーザ光を照射して先行穴を形成したときのレーザ入射面の拡大図である。実施例３として、レーザ光を照射して先行穴を形成したときのレーザ出射面の拡大図である。実施例３として、レーザ光を照射して先行穴を形成したときの穴側断面（切断観察面）の拡大図である。実施例４として、レーザ光を照射して生成されたドロスのエッチング前の状態を示した図である。実施例４として、レーザ光を照射して生成されたドロスのエッチング後の状態を示した図である。実施例５として、エッチング処理後の加工穴の入射面を示した図である。実施例５として、エッチング処理後の加工穴の断面（切断観察面）を示した図である。実施例５として、エッチング処理後の加工穴の出射面を示した図である。実施例６として、エッチング処理を１５分施したときの各先行穴の断面（切断観察面）を示した図（ショット数５０）である。実施例６として、エッチング処理を１５分施したときの各先行穴の断面（切断観察面）を示した図（ショット数５００）である。実施例６として、エッチング処理を１５分施したときの各先行穴の断面（切断観察面）をそれぞれ示した図（ショット数５０００）である。実施例６として、エッチング処理を３０分施したときの各先行穴の断面（切断観察面）を示した図（ショット数５０）である。実施例６として、エッチング処理を３０分施したときの各先行穴の断面（切断観察面）を示した図（ショット数５００）である。エッチング処理を３０分施したときの各先行穴の断面（切断観察面）を示した図（ショット数５０００）である。実施例６として、エッチング処理を６０分施したときの各先行穴の断面（切断観察面）を示した図（ショット数５０）である。実施例６として、エッチング処理を６０分施したときの各先行穴の断面（切断観察面）を示した図（ショット数５００）である。実施例６として、エッチング処理を６０分施したときの各先行穴の断面（切断観察面）を示した図（ショット数５０００）である。実施例６として、エッチング処理を９０分施したときの各先行穴の断面（切断観察面）を示した図（ショット数５０）である。実施例６として、エッチング処理を９０分施したときの各先行穴の断面（切断観察面）を示した図（ショット数５００）である。実施例６として、エッチング処理を９０分施したときの各先行穴の断面（切断観察面）を示した図（ショット数５０００）である。実施例６として、エッチング処理を１２０分施したときの各先行穴の断面（切断観察面）を示した図（ショット数５０）である。実施例６として、エッチング処理を１２０分施したときの各先行穴の断面（切断観察面）を示した図（ショット数５００）である。実施例６として、エッチング処理を１２０分施したときの各先行穴の断面（切断観察面）を示した図（ショット数５０００）である。面方位（１１０）面のシリコン基板に酸化膜を形成した後にレーザを照射し（レーザ未貫通）その後にエッチング処理を施した時の断面（切断観察面）を示した図である。面方位（１１０）面のシリコン基板に酸化膜を形成した後にレーザを照射し（レーザ貫通）その後にエッチング処理を施した時の断面（切断観察面）を示した図である。面方位（１００）面のシリコン基板に斜め４５度の穴をレーザ加工してエッチングした場合の平面図である。図３０のＡ−Ａ断面図である。図３０のＢ−Ｂ断面図である。面方位（１００）面のシリコン基板に垂直度の穴をレーザ加工してエッチングした場合の平面図である。図３２のＡ−Ａ断面図である。図３２のＢ−Ｂ断面図である。図３２のＣ−Ｃ断面図である。面方位（１１０）面のシリコン基板に垂直度の穴をレーザ加工してエッチングした場合の平面図である。図３４のＡ−Ａ断面図である。図３４のＢ−Ｂ断面図である。図３４のＣ−Ｃ断面図である。貫通穴及び止まり穴（未貫通穴）の断面（切断観察面）を示した図である。貫通穴及び止まり穴（未貫通穴）の断面（切断観察面）を示した図である。

Claims

面方位が（１００）面のシリコン基板上に、絶縁膜を介してトランジスタ、抵抗素子、配線を含む素子領域及び素子領域と電気的に接続されている電極パッドとしてのアルミニウム膜を形成する第１の工程と、
前記電極パッドが形成された前記シリコン基板上にＣＶＤ法にて耐Ｓｉエッチング膜を形成する第２の工程と、
前記電極パッドが形成された前記シリコン基板の裏面にＣＶＤ法にて耐Ｓｉエッチング膜を形成する第３の工程と、
レーザ光を照射して前記電極パッドと前記絶縁膜と前記シリコン基板とを貫通する先行穴を、シリコン基板に形成する第４の工程と、
ＫＯＨ水溶液又は有機アルカリエッチング液による異方性エッチングを行って前記先行穴を拡大してスルーホールを形成する第５の工程と、
前記スルーホールの内壁にＣＶＤ法にて絶縁膜を形成する第６の工程と、
銅メッキを施して前記シリコン基板の表面及び裏面に銅メッキ層をそれぞれ形成するとともに、内壁に酸化シリコン膜が形成された孔に銅メッキ材を充填して、前記内壁が絶縁されたスルーホールに導電材を形成して、前記シリコン基板の一方の面側と他方の面側とを電気的に導通状態にする金属バンプを形成する第７の工程とを有し、第１の工程から第７の工程までを順次実施することを特徴とする半導体チップの製造方法。