CN1741707B - 包括具有高介电常数的嵌入式电容器的印刷电路板及其制造方法 - Google Patents

Abstract

所公开的是一种包括嵌入式电容器的PCB及其制造方法。电介质层是使用具有高电容的陶瓷材料而形成的，由此确保电容器的每个都具有对应于去耦芯片电容器电容的高介电常数。

Description

包括具有高介电常数的嵌入式电容器的印刷电路板及其制造方法

技术领域

本发明一般涉及一种包括嵌入式电容器的印刷电路板(PCB)及其制造方法，更具体而言，涉及一种包括嵌入式电容器的PCB，在其中使用具有高电容的陶瓷材料来形成电介质层，由此确保电容器的每个都具有对应于去耦芯片电容器电容的高介电常数；以及其制造方法。

背景技术

典型地，分立芯片电阻器或分立芯片电容器已被频繁地安装在大多数印刷电路板(PCB)上，但最近正在开发其中嵌入了诸如电阻器或电容器的无源部件的PCB。

依照一种采用新材料(物质)的新过程，通过在PCB的外表面上或在PCB的内层中安装诸如电阻器或电容器的无源部件，一种用于制造包括在其中嵌入的无源部件的PCB的技术实现了对常规芯片电阻器或芯片电容器的替代。换句话说，包括在其中嵌入的无源部件的PCB具有这样的结构：在其中例如电容器的无源部件被嵌入在PCB的内层中或者被安装在PCB的外表面上，并且如果作为无源部件的电容器被与PCB集成以用作PCB的一个部分而不管基片的尺寸，则该电容器被称为“嵌入式电容器”，而所得到的PCB被称为“包括嵌入式电容器的PCB”。包括在其中嵌入的电容器的PCB的最重要的特点之一是由于所述电容器已在PCB中被安装为PCB的部分，因此没有必要在PCB的表面上安装电容器。

总体而言，制造包括在其中嵌入的电容器的PCB的技术可被分类成三种方法，并且以下将给出对这三种方法的描述。

首先，有一种制造聚合物厚膜型电容器的方法，在其中进行对聚合物电容器糊(paste)的施加和热硬化，即干燥，以制造电容器。在以上方法中，在聚合物电容器糊被施加于PCB的内层上并被干燥之后，铜糊被印刷在所得到的PCB上并被干燥以形成电极，由此制成嵌入式电容器。

第二种方法是将陶瓷填充的光敏树脂施加在PCB上以制造分立型嵌入式电容器，并且USA的Motorola Inc.拥有对相关技术的专利。详细地，包含陶瓷粉的光敏树脂被施加于PCB上，铜箔被层积于所得到的PCB上以形成上和下电极，电路图形被形成，并且光敏树脂被蚀刻以制造分立型电容器。

第三种方法是将具有电容特征的附加电介质层插入在PCB的内层中以替换常规情况下安装在PCB表面上的去耦电容器，由此制造电容器，并且USA的Sanmina Corp.拥有对相关技术的专利。依照第三种方法，包括电源电极和接地电极的电介质层被插入到PCB的内层中以制造功率分配型去耦电容器。

以上三种方法已通过各种过程而实现，并且每个过程都是以不同方式实现的。然而，针对包括嵌入式电容器的PCB的市场尚未被激活。因此，对以上方法的标准化尚未被实现，但其商业化正在发展中。

以下将参考附图给出对包括嵌入式电容器的常规PCB及其制造方法的详述。

首先，以下将描述图1a到1e的常规技术。

图1a到1e说明了包括聚合物厚膜型嵌入式电容器的常规PCB的生产。聚合物电容器糊被施加并热干燥(或硬化)以产生包括聚合物厚膜型嵌入式电容器的PCB。

在第一步骤中，干膜被施加于PCB的由FR-4制成的内层42的铜箔上，被曝光和显影，并且所得到的铜箔被蚀刻以形成用于正电极(+)的铜箔44a、44b、用于负电极(-)的铜箔43a、43b以及间隙(参考图1a)。

在第二步骤中，由包含具有高介电常数的陶瓷粉的聚合物制成的电容器糊45a、45b通过丝网印刷技术而施加于用于负电极(-)的铜箔43a、43b上，然后被干燥或硬化(参考图1b)。就此而言，丝网印刷技术是这样一种方法：使用挤压将诸如墨的介质传递经过模板丝网以将图形转录到基片的表面上。

此时，电容器糊45a、45b被填塞到用于正电极(+)的铜箔44a、44b和用于负电极(-)的铜箔43a、43b之间的间隙中。

在第三步骤中，正电极(+)46a、46b依照丝网印刷技术使用诸如银或铜的导电性糊而被形成，被干燥并且硬化(参考图1c)。

在第四步骤中，依照第一到第三步骤在PCB的内层42上形成的电容器层被插入在绝缘层47a、47b之间，并且经历层积过程(参考图1d)。

在第五步骤中，PCB的内层上的电容器通过TH(通孔)和LBVH(laserblind via holes，激光盲通路孔)而连接于在基片的外侧上安装的集成电路芯片(IC芯片)52a、52b的正端子(+)51a、51b和负端子(-)50a、50b，由此用作嵌入式电容器(参考图1e)。

将参考图2a到2f而给出对常规第二种技术的描述。

图2a到2f说明了包括通过施加光敏树脂而形成的分立型嵌入式电容器的常规PCB的生产。如被授予Motorola Inc.的U.S.Pat.No.6,349,456中所公开的，分立型嵌入式电容器是通过在PCB上施加陶瓷填充的光敏树脂而形成的。

在第一步骤中，包含陶瓷粉的光敏电介质树脂14被施加于其上已形成了导电性层12的PCB 10上，被曝光和热干燥(参考图2a)。

在第二步骤中，铜箔16被层积于经干燥的光敏电介质树脂14上(参考图2b)。就此而言，参考数字18表示牺牲层，其通过在铜箔16的上侧上镀锡而形成以被用作铜蚀刻抗蚀剂(copper etching resist)。

在第三步骤中，干膜被层积于牺牲层18的上侧上，被曝光和显影以蚀刻牺牲层18和铜箔16的一部分，由此形成上电极20(参考图2c)。

在第四步骤中，位于上电极20以下的光敏电介质树脂14被曝光然后被蚀刻。此时，上铜电极20被用作光敏电介质树脂14的光掩模(参考图2d)。

在第五步骤中，经蚀刻的光敏电介质树脂22之下的导电性层12被蚀刻以形成下电极24(参考图2e)。

在第六步骤中，通过第一到第五步骤形成的PCB10的内层的电容器层32被插入在绝缘层26之间，并且金属层30被层积于所得到的结构上(参考图2f)。

PCB的内层中的电容器32通过TH(通孔)和LBVH(激光盲通路孔)而连接于在PCB的外侧上安装的集成电路芯片的电源端子和接地端子，由此产生包括分立型嵌入式电容器的PCB。

将参考图3a到3c来描述第三种常规技术。

图3a到3c说明了包括通过插入具有电容特征的附加电介质层而形成的嵌入式电容器的常规PCB的生产。如在被授予USA的Sanmina Corp的U.S.Pat.No.5,079,069、5,261,153和5,800,575中所公开的，具有电容特征的附加电介质层被插入到PCB的内层中以产生嵌入式电容器，作为对安装在PCB的表面上的去耦电容器的替代。

在第一步骤中，具有高介电常数并被插入在铜箔63a、63b之间的铜涂敷积层61被涂敷了干膜，被曝光并显影以蚀刻铜箔63a、63b，由此形成电容器的电源电极和间隙(参考图3a)。

在第二步骤中，经历第一步骤的PCB的内层61被插入在绝缘层64a、64b之间并经历层积过程，并且外部铜箔65a、65b被层积于所得到的PCB上(参考图3b)。

在第三步骤中，PCB的内层中的电容器通过TH(通孔)和LBVH(激光盲通路孔)而连接于在PCB的外侧上安装的集成电路芯片68a、68b的电源端子和接地端子，由此用作功率分配型去耦电容器。(参考图3c)。就此而言，参考数字67a、67b表示接地和电源电极之间的间隙。间隙的每个都具有预定宽度，从而使当通孔或通路孔被形成通过PCB时，铜箔不碰到通孔或通路孔。

同时，由于嵌入式电容器具有电容器被嵌入在PCB中的结构，芯片电容器所占用的面积可被减小。这样，嵌入式电容器的优点在于，芯片的安装密度可增加，并且没有必要在PCB的表面上安装芯片电容器。

在常规技术中，处于高频率的器件之间的长连接长度导致电寄生负载的发生，由此降低了商品(goods)的电性能。另外，连接的数量由于焊料而增加，从而导致商品的差的可靠性。然而，常规嵌入式电容器的优点在于，器件之间的连接长度被减小，从而抑制了电寄生元件的出现。这样，电性能被提高。

然而，常规嵌入式电容器的材料是例如聚合物或填充了陶瓷的光敏树脂。这样，它被有用地应用于PCB过程，但具有过低的介电常数以至于不能被用作对芯片电容器的替代。

通常，电容取决于电容器的面积和厚度，并且根据以下的方程1来计算。

方程1

$C={\mathrm{\ϵ}}_r{\mathrm{\ϵ}}_0\left(\frac{A}{D}\right)$

其中，ε_r是电介质的介电常数，ε₀是具有值8.855×10^-8的常数，A是电介质的表面面积，而D是电介质的厚度。电介质的介电常数必须是高的，从而确保具有高电容的电容器，并且电介质的较小厚度和较大表面面积导致电容器的较高电容。

如果厚度是10μm，则常规的双峰聚合物陶瓷络合物具有5-7nF/cm²的电容。

例如，被授予3M Co.的U.S.Pat.No.6,274,224采用了具有8-10μm厚度的薄膜型合成物，其包括BaTiO₃陶瓷粉和热固性塑料环氧或聚酰亚胺，它们在被用作电源和接地电极的铜箔之间被相互混合。此时，每单位面积的电容是10nF/in²。

此外，在第三种常规技术中，由于嵌入式电容器层的低介电常数，电容是低的。例如，在如图3a中所示具有10-50μm厚度的薄膜型电容器中，Sanmina Corp.所采用的材料由被用作电源和接地电极的铜箔之间具有25μm或50μm厚度的FR-4电介质物质制成。此时，由于FR-4的介电常数是4-5，在实际中每单位面积的电容是0.5-1nF/in²。

如以上所述，常规嵌入式电容器的每单位面积的电容是0.5-1nF/in²或10nF/in²，这明显低于传统的去耦分立芯片电容器，即100nF/in²，因此，对常规嵌入式电容器的实现有许多限制。

此外，在常规技术中，电介质层被层积于基片的整个侧面上并且电极在电路形成过程中被形成，或者图形化是通过曝光过程使用光敏绝缘层来进行的。然而，这些过程导致增加的生产成本，这是因为另外进行了上和下电极的形成以及用于图形化绝缘层的曝光和蚀刻过程。

发明内容

因此，已针对现有技术中存在的以上优点而进行了本发明，并且本发明的目的是提供一种包括嵌入式电容器的PCB，在其中使用具有高电容的陶瓷材料来形成电介质层，由此提供每个都具有对应于去耦芯片电容器的电容的高介电常数的电容器；以及其制造方法。

本发明的另一个目的是提供一种包括每个都具有高介电常数的嵌入式电容器的PCB以及其制造方法，在其中仅所需部分由陶瓷材料制成以形成电介质薄膜(或厚膜)，由此产生嵌入式电容器。因此，昂贵原材料的损失被减小，并且不必要的过程，如蚀刻电介质过程，可被省略，因此，材料成本被减小并且确保了容易的生产。

以上目的可通过提供一种包括每个都具有高介电常数的嵌入式电容器的PCB来实现，其包括由绝缘材料制成的第一绝缘层以使上和下部分彼此电绝缘。该PCB亦包括由第一导电性材料制成的电路层，其被层积在第一绝缘层的一侧上并且在其中，包括嵌入式电容器的多个下电极的电路图形被形成。多个第二绝缘层被层积于电路层的下电极上，并且由陶瓷材料制成。多个上电极被层积于第二绝缘层上，并且由第二导电性材料制成。第三绝缘层被层积于电路层和上电极上，并且包括用于将上电极电连接于外部元件的通孔。

此外，本发明提供了一种包括每个都具有高介电常数的嵌入式电容器的PCB，其包括由第一绝缘材料制成的第一绝缘层以使上和下部分彼此电绝缘。该PCB亦包括由第一导电性材料制成的第一电路层，其被层积在第一绝缘层的一侧上并且在其中，包括嵌入式电容器的多个下电极的第一电路图形被形成且第二绝缘材料被填塞于第一电路图形之间。第二绝缘层被层积于第一电路层上，并且由陶瓷材料制成。由第二导电性材料制成的第二电路层被层积于第二绝缘层上。此时，包括对应于下电极的多个上电极的第二电路图形被形成于第二电路层上。第三绝缘层被层积于第二电路层上，并且包括用于将上电极电连接于外部元件的通孔。

此外，本发明提供了一种制造PCB的方法，该PCB包括每个都具有高介电常数的嵌入式电容器，所述方法包括：第一步骤：在覆铜积层的一侧上的铜箔上形成包括嵌入式电容器的多个下电极的电路图形；第二步骤：在覆铜积层上层积在其中对应于下电极的部分被开口的掩模以形成嵌入式电容器的绝缘层，并且通过热喷涂过程来喷涂陶瓷电介质以形成陶瓷膜；第三步骤：在被形成于第二步骤中的陶瓷膜上形成上电极，随后去除掩模；以及第四步骤：在其上形成了嵌入式电容器的覆铜积层上层积绝缘层，并且形成用于将上电极电连接于外部元件的通孔。

另外，本发明提供了一种制造PCB的方法，该PCB包括每个都具有高介电常数的嵌入式电容器，所述方法包括：第一步骤：在覆铜积层的一侧上的铜箔上形成包括嵌入式电容器的多个下电极的第一电路图形，并且将绝缘材料填塞于第一电路图形之间；第二步骤：通过热喷涂过程在覆铜积层上喷涂陶瓷电介质以形成陶瓷膜；第三步骤：在被形成于第二步骤中的陶瓷膜的一部分上形成包括对应于下电极的上电极的第二电路图形；以及第四步骤：在被形成于第三步骤中的第二电路图形上层积绝缘层，并且形成用于将上电极电连接于外部元件的通孔。

附图说明

从结合附图进行以下详述将较为清楚地理解本发明的以上和其它目的、特点和其它优点，在附图中：

图1a到1e说明包括聚合物厚膜型嵌入式电容器的常规PCB的生产；

图2a到2f说明包括通过施加光敏树脂而形成的分立型嵌入式电容器的常规PCB的生产；

图3a到3c说明包括通过插入具有电容特征的附加电介质层而形成的嵌入式电容器的常规PCB的生产；

图4a和4b是依照本发明的第一和第二实施例包括具有高介电常数的嵌入式电容器的PCB的断面图；

图5a到5e说明依照本发明第一实施例包括每个都具有高介电常数的嵌入式电容器的PCB的生产；

图6a和6b说明在本发明中采用的热喷涂过程；

图7a到7f说明依照本发明第二实施例包括每个都具有高介电常数的嵌入式电容器的PCB的生产；并且

图8a到8f说明依照本发明第三实施例包括每个都具有高介电常数的嵌入式电容器的PCB的生产。

具体实施方式

以下将参照附图给出对依照本发明包括每个都具有高介电常数的嵌入式电容器的PCB及其制造方法的描述。

图4a是依照本发明第一实施例包括每个都具有高介电常数的嵌入式电容器的PCB的断面图。

参考图4a，包括经图形化的铜箔的电路层112a、112b被形成于构成芯层110的绝缘层111的两侧上。

此时，嵌入式电容器120a、120b、120c、120d的下电极121a、121b、121c、121d被形成于电路层112a、112b中。

嵌入式电容器120a、120b、120c、120d包括被形成于电路层112a、112b中的下电极121a、121b、121c、121d，由陶瓷材料制成并被层积于下电极121a、121b、121c、121d上的绝缘层122a、122b、122c、122d，以及被层积于绝缘层122a、122b、122c、122d的上电极123a、123b、123c、123d。

嵌入式电容器120a、120b、120c、120d亦可包括在被形成于电路层112a、112b中的下电极121a、121b、121c、121d和绝缘层122a、122b、122c、122d之间由诸如Cr、Pt或Ta的粘附金属组成的粘附金属层，从而增加下电极和绝缘层之间的界面粘附。此外，嵌入式电容器120a、120b、120c、120d亦可包括在绝缘层122a、122b、122c、122d和上电极123a、123b、123c、123d之间由诸如Cr、Pt、Ta的粘附金属组成的粘附金属层，从而增加绝缘层和上电极之间的界面粘附。

绝缘层131a、131b被形成于电路层112a、112b和嵌入式电容器120a、120b、120c、120d上，并且用于提供上电极123a、123b、123c、123d和外部元件之间的电连接的盲通路孔(blind via hole)134a、134b、134c、134d被形成通过绝缘层131a、131b。

树脂133a、133b、133c、133d被填塞到盲通路孔134a、134b、134c、134d中，并且镍-金镀层136a、136b、136c、136d和光刻胶(photoresist)135a、135b被形成于盲通路孔134a、134b、134c、134d的外部。

图4b是依照本发明第二实施例包括每个都具有高介电常数的嵌入式电容器的PCB的断面图。

参考图4b，包括经图形化的铜箔的电路层112a、112b被形成于构成芯层110的绝缘层111的两侧上。绝缘体113a、113b，例如树脂被填塞到其上不形成有电路图形的电路层112a、112b的一部分中。

此时，嵌入式电容器120a、120b、120c、120d的下电极121a、121b、121c、121d被形成于电路层112a、112b中。

由陶瓷材料制成的绝缘层122a、122b被层积于电路层112a、112b上。

其上形成了电路图形的电路层125a、125b被形成于绝缘层122a、122b上，并且对应于下电极121a、121b、121c、121d的上电极123a、123b、123c、123d被形成于电路层125a、125b上。

嵌入式电容器120a、120b、120c、120d包括被形成于电路层112a、112b中的下电极121a、121b、121c、121d，由陶瓷材料制成并被层积于电路层112a、112b上的绝缘层122a、122b，以及被形成于在绝缘层122a、122b上层积的电路层125a、125b中的上电极123a、123b、123c、123d。另外，该嵌入式电容器亦可包括在下电极和绝缘层之间以及绝缘层和上电极之间由粘附金属组成的粘附金属层，从而增加下电极和绝缘层之间以及绝缘层和上电极之间的界面粘附。

绝缘层131a、131b被形成于电路层112a、112b和嵌入式电容器120a、120b、120c、120d上，并且用于提供上电极123a、123b、123c、123d和外部元件之间的电连接的盲通路孔134a、134b、134c、134d被形成通过绝缘层131a、131b。

树脂133a、133b、133c、133d被填塞到盲通路孔134a、134b、134c、134d中，并且镍-金镀层136a、136b、136c、136d和光刻胶135a、135b被形成于盲通路孔134a、134b、134c、134d的外部。

图5a到5e说明了依照本发明第一实施例包括每个都具有高介电常数的嵌入式电容器的PCB的生产。

如图5a中所示，包括绝缘层211和被形成于绝缘层211两侧上的铜箔212a、212b的覆铜积层210被提供以制造依照本发明第一实施例包括每个都具有高介电常数的嵌入式电容器的PCB。

覆铜积层210的绝缘层211由树脂制成。尽管树脂具有极佳的电特性，但它具有差的机械强度并且其取决于温度的尺度变化不理想地是金属的十倍大。为避免所述缺点，纸、玻璃纤维、玻璃非织纤维(glass non-woven)等被用作加强材料。加强材料的使用是为了增加树脂的纵向和横向强度并减小取决于温度的尺度变化。

通常，电解铜箔被用于铜箔212a、212b。铜箔212a、212b以这样的方式被形成：使铜箔212a、212b与树脂进行化学反应以部分透入到树脂中，从而增加对树脂的界面粘附。

如图5b中所示，线路图形依照光刻过程而被形成于铜箔212a、212b上。此时，嵌入式电容器220a-220d的下电极221a-221d被同时形成。

光刻过程以层积的顺序被进行以便于施加光敏材料、进行曝光和显影。光刻过程可被分类成照相过程和丝网印刷过程。

线路图形是根据光刻法使用诸如D/F的光敏剂而转移到铜箔212a、212b上的，而铜箔212a、212b是采用光敏剂作为抗蚀剂使用线路图形来图形化的。换句话说，进行光刻过程以在基片上形成采用光敏剂的抗蚀剂的图形，并且蚀刻剂被喷涂在所得到的基片上以去除除了受抗蚀剂保护的铜箔的部分(即形成线路图形的部分)以外的铜箔。所使用的抗蚀剂然后被剥落，由此产生经图形化的铜箔212a、212b。

如图5c中所示，电容器图形化掩模215a、215b被层积于覆铜积层210的两侧上(有可能在一侧以及两侧上进行层积)以图形化电容器220a-220d。此时，电容器图形化掩模215a、215b可由金属、玻璃、塑料等制成。

另外，电介质陶瓷粉通过热喷涂过程而熔化并喷涂到电容器图形化掩模215a、215b上以形成嵌入式电容器220a-220d的电介质薄膜(或厚膜)222a-222d。

热喷涂过程是这样的过程，其包括使用高温热源来熔化纳米尺寸的喷涂材料粉，随后将熔化的粉以高速度喷涂到母料上以在母料上形成薄膜。

图6a和6b说明了在本发明中所采用的热喷涂过程。

参照图6a，使用热喷枪310将熔化的纳米尺寸的粉喷涂到母料320以形成薄膜，其中电容器图形化掩模322a、322b被施加于覆铜积层321上。

此时，进行作为预处理过程的清洁、喷吹(blasting)和接合涂敷(bondcoating)过程。就此而言，诸如Cr、Pt或Ta的粘附金属可被用作接合涂敷过程中的原材料。

此外，喷涂过程是使用热喷枪310来进行的。此时，枪310和母料320之间的距离以及枪或母料的移动速度在喷涂过程中被控制以调节膜的厚度。具体而言，枪310的贫嘴和母料320之间的距离在喷涂过程中是很重要的，并且取决于器件的类型、功率水平、喷涂材料的类型等。

还有，母料320和电介质薄膜之间的界面粘附取决于清洁过程、粗糙度以及熔融薄膜和母料320的表面之间的化学亲合性。

例如，优选的是枪310和母料320之间的距离为3-4英寸，枪310或母料320的移动速度为1-2m/秒，空气过滤器可被用于清洁过程，并且粗糙度为纳米尺寸的粉的尺寸的大约1/5。

将参考图6b给出对纳米尺寸的粉(本发明中具有高介电常数的陶瓷粉)的变换的描述，该变换是由使用热喷枪310将熔化的纳米尺寸的粉喷涂到母料320上而导致的。

从几nm到几μm的电介质粒(陶瓷粉)被熔化在热喷枪310中，然后以高温度和压力被喷涂到母料320上。

熔化的电介质粒粘附于母料320，并且被暴露于室温，从而产生烧结(sintered)的结晶电介质薄膜222a-222d。

此时，用于电介质陶瓷粉的材料的实例包括SrTiO₃、BaTiO₃、(Ba，Sr)TiO₃、Pb(Zr，Ti)O₃、(Pb，La)(Zr，Ti)O₃、Pb(Ti_1/3Nb_2/3)O₃、Ta₂O₅和Al₂O₃。

同时，在依照热喷涂过程在下电极221a-221d上形成电介质薄膜222a-222d之后，依照热喷涂过程来形成上电极223a-223d。

此时，作为预处理过程的清洁、喷吹和接合涂敷过程被进行以提高电介质薄膜222a-222d和上电极223a-223d之间的界面粘附。就此而言，诸如Cr、Pt和Ta的粘附金属可被用作接合涂敷过程中的原材料。

此时，可通过无电和电解镀铜过程而不是热喷涂过程来形成上电极223a-223d。

无电镀过程是提供导电性给诸如树脂、陶瓷和玻璃的绝缘体的表面的仅有镀过程。

由于无电镀铜过程是镀绝缘体的过程，难以预期由带电离子导致的反应。无电镀铜过程是通过淀积反应来实现的，并且该淀积反应由催化剂来促进。

在进行无电镀铜过程以提供导电性之后，使用电解来进行电解镀铜过程。电解镀铜过程的优点在于容易形成厚镀膜并且电解镀铜层的物理特性优于无电镀铜层。

参考图5d，在嵌入式电容器220a-220d被形成于覆铜积层210上之后，掩模215a、215b被去除。

此外，在其中铜箔232a、232b的每个被形成于每个绝缘层231a、231b的一侧上的RCC 230a、230b被层积于所得到的覆铜积层的两侧上。

参考图5e，通路孔233a-233d和镀铜层234a-234d被形成以提供导电性给上电极223a-223d。

另外，电路图形被形成于铜箔232a、232b上，阻焊剂235a、235b被形成，并且镍-金镀层236a-236d被形成以增加通路孔233a-233d的导电性。

图7a到7f说明了依照本发明第二实施例包括每个都具有高介电常数的嵌入式电容器的PCB的生产。

如图7a中所示，包括绝缘层411和被形成于绝缘层411两侧上的铜箔412a、412b的覆铜积层410被提供以制造依照本发明第二实施例包括每个都具有高介电常数的嵌入式电容器的PCB。

如图7b中所示，线路图形依照光刻过程而被形成于铜箔412a、412b上。此时，嵌入式电容器420a-420d的下电极421a-421d被同时形成。

如图7c中所示，电容器图形化掩模415a、415b被层积于覆铜积层410的两侧上(有可能在一侧以及两侧上进行层积)以图形化电容器420a-420d。此时，电容器图形化掩模415a、415b可由金属、玻璃、塑料等制成。

另外，电介质陶瓷粉通过热喷涂过程而熔化并喷涂到电容器图形化掩模415a、415b上以形成嵌入式电容器420a-420d的电介质薄膜(或厚膜)422a-422d。

此时，进行作为预处理过程的清洁、喷吹和接合涂敷过程。就此而言，诸如Cr、Pt和Ta的粘附金属可被用作接合涂敷过程中的原材料。

此外，用于电介质陶瓷粉的材料的实例包括SrTiO₃、BaTiO₃、(Ba，Sr)TiO₃、Pb(Zr，Ti)O₃、(Pb，La)(Zr，Ti)O₃、Pb(Ti_1/3Nb_2/3)O₃、Ta₂O₅和Al₂O₃。

同时，在通过热喷涂过程在下电极421a-421d上形成电介质薄膜422a-422d之后，依照热喷涂过程来形成上电极423a-423d。

此时，作为预处理过程的清洁、喷吹和接合涂敷过程被进行以提高电介质薄膜422a-422d和上电极423a-423d之间的界面粘附。就此而言，诸如Cr、Pt或Ta的粘附金属可被用作接合涂敷过程(bond coating process)中的原材料。

此时，可通过无电和电解镀铜过程而不是热喷涂过程来形成上电极423a-423d。

参考图7d，在嵌入式电容器420a-420d被形成于覆铜积层410上之后，掩模415a、415b被去除。

此外，与第一实施例不同，树脂425a、425b是使用真空印刷过程而均匀地施加于覆铜积层上的。这起到防止在第一实施例中出现的一些问题的作用，也就是说，由于在RCC的层积中局部出现的应力而造成的被施加于嵌入式电容器420a-420d的力的偏置而导致的裂缝的产生，或者由于B-阶(B-stage)RCC的层积而导致的孔隙缺陷或空隙的产生，其对填塞树脂到嵌入式电容器420a-420d的角落的边缘部分中产生干扰。

参考图7e，在其中铜箔432a、432b的每个被形成于每个绝缘层431a、431b的一侧上的RCC 430a、430b被层积于所得到的覆铜积层的两侧上。

参考图7f，通路孔433a-433d和镀铜层434a-434d被形成以提供导电性给上电极423a-423d。

另外，电路图形被形成于铜箔432a、432b上，阻焊剂435a、435b被形成，并且镍-金镀层436a-436d被形成以增加通路孔433a-433d的导电性。

图8a到8f说明了依照本发明第三实施例包括每个都具有高介电常数的嵌入式电容器的PCB的生产。

如图8a中所示，包括绝缘层511和被形成于绝缘层511两侧上的铜箔512a、512b的覆铜积层510被提供以制造依照本发明第三实施例包括每个都具有高介电常数的嵌入式电容器的PCB。

如图8b中所示，线路图形依照光刻过程而被形成于铜箔512a、512b上。此时，嵌入式电容器520a-520d的下电极521a-521d被同时形成。

如图8c中所示，树脂515a、515b依照真空印刷过程而被形成于其上形成了电路的覆铜积层510上。对树脂515a、515b进行平整化增加了其对陶瓷材料的界面粘附。

参考图8d，与本发明的第一和第二实施例不同，电介质陶瓷粉通过热喷涂过程而熔化并喷涂到作为母料的覆铜积层510上而不使用掩模，以形成嵌入式电容器520a-520d的电介质薄膜(或厚膜)522a、522b。

此时，进行作为预处理过程的清洁、喷吹和接合涂敷过程。就此而言，诸如Cr、Pt或Ta的粘附金属可被用作接合涂敷过程中的原材料。

此外，用于电介质陶瓷粉的材料的实例包括SrTiO₃、BaTiO₃、(Ba，Sr)TiO₃、Pb(Zr，Ti)O₃、(Pb，La)(Zr，Ti)O₃、Pb(Ti_1/3Nb_2/3)O₃、Ta₂O₅和Al₂O₃。

同时，在依照热喷涂过程在下电极521a-521d上形成电介质薄膜522a、522b之后，电路层525a、525b是使用热喷涂过程而形成的，然后被图形化以形成上电极523a-523d。

此时，作为预处理过程的清洁、喷吹和接合涂敷过程被进行以提高电介质薄膜522a、522b和上电极523a-523d之间的界面粘附。就此而言，诸如Cr、P t和Ta的粘附金属可被用作接合涂敷过程中的原材料。

此时，可通过无电和电解镀铜过程而不是热喷涂过程来形成上电极523a-523d。

参考图8f，在其中铜箔532a、532b的每个被形成于每个绝缘层531a、531b的一侧上的RCC 530a、530b被层积于所得到的覆铜积层的两侧上。

此外，通路孔533a-533d和镀铜层534a-534d被形成以提供导电性给上电极523a-523d。

另外，电路图形被形成于铜箔532a、532b上，阻焊剂535a、535b被形成，并且镍-金镀层536a-536d被形成以增加通路孔533a-533d的导电性。

如以上所述，本发明提供了这样一种包括嵌入式电容器的PCB以及其制造方法，在其中糊仅被填塞于所需部分中以产生嵌入式电容器。因此，昂贵原材料的损失被减小，并且不必要的过程，如对电介质的蚀刻过程，可被省略，因此，材料成本被减小并且确保了容易的生产。

此外，本发明提供了这样一种包括嵌入式电容器的PCB以及其制造方法，在其中具有一致高度和面积的电容器的电容是通过使用通过FR-4覆铜积层而形成的通路孔来确保的。

另外，本发明提供了这样一种包括嵌入式电容器的PCB以及其制造方法，在其中电路和嵌入式电容器可被同时形成于公用的PCB层中而无需使用用于形成电容器的附加PCB层。

Claims (8)

1.一种制造包括具有高介电常数的嵌入式电容器的印刷电路板的方法，包括：

第一步骤：在覆铜积层的一侧上的铜箔上形成包括嵌入式电容器的多个下电极的电路图形；

第二步骤：在覆铜积层上层积在其中对应于下电极的部分被开口的掩模以形成嵌入式电容器的绝缘层，并且通过热喷涂过程来喷涂陶瓷电介质以形成陶瓷膜；

第三步骤：在形成于第二步骤中的陶瓷膜上形成上电极，随后去除掩模；以及

第四步骤：在其上形成有嵌入式电容器的覆铜积层上层积绝缘层，并且形成用于将上电极电连接于外部元件的通孔。

2.权利要求1的方法，进一步包括第五步骤：在第一步骤之后进行预处理以提高界面粘附。

3.权利要求1的方法，其中在第二步骤中通过热喷涂过程来喷涂陶瓷电介质是在这样的条件下进行的：热喷枪和母料之间的距离是3-4英寸，热喷枪或母料的移动速度是1-2m/秒，空气过滤器被用于清洁过程，并且粗糙度是纳米尺寸的粉的尺寸的大约1/5。

4.权利要求1的方法，其中第二步骤中的陶瓷电介质的材料是从一组中选择的至少一个，该组由SrTiO₃、BaTiO₃、(Ba，Sr)TiO₃、Pb(Zr，Ti)O₃、(Pb，La)(Zr，Ti)O₃、Pb(Ti_1/3Nb_2/3)O₃、Ta₂O₅和A1₂O₃组成。

5.权利要求1的方法，进一步包括第六步骤：在第二步骤之后进行预处理以提高界面粘附。

6.权利要求1的方法，其中上电极是在第三步骤中通过热喷涂过程而形成的。

7.权利要求1的方法，其中上电极是在第三步骤中通过镀铜过程而形成的。

8.权利要求1的方法，进一步包括第七步骤：在第三步骤之后将绝缘层层积到与嵌入式电容器相同的高度。

Images