JP4000143B2 - 高誘電率のキャパシタを内蔵したプリント基板およびその製造方法 - Google Patents
高誘電率のキャパシタを内蔵したプリント基板およびその製造方法 Download PDFInfo
- Publication number
- JP4000143B2 JP4000143B2 JP2004340762A JP2004340762A JP4000143B2 JP 4000143 B2 JP4000143 B2 JP 4000143B2 JP 2004340762 A JP2004340762 A JP 2004340762A JP 2004340762 A JP2004340762 A JP 2004340762A JP 4000143 B2 JP4000143 B2 JP 4000143B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- built
- printed circuit
- circuit board
- dielectric constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 160
- 238000004519 manufacturing process Methods 0.000 title claims description 63
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 64
- 239000011889 copper foil Substances 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 41
- 229910052802 copper Inorganic materials 0.000 claims description 39
- 239000010949 copper Substances 0.000 claims description 39
- 239000000919 ceramic Substances 0.000 claims description 30
- 238000007751 thermal spraying Methods 0.000 claims description 25
- 238000007747 plating Methods 0.000 claims description 23
- 239000000853 adhesive Substances 0.000 claims description 15
- 230000001070 adhesive effect Effects 0.000 claims description 15
- 239000000843 powder Substances 0.000 claims description 15
- 239000007921 spray Substances 0.000 claims description 10
- 229910052726 zirconium Inorganic materials 0.000 claims description 10
- 229910010293 ceramic material Inorganic materials 0.000 claims description 9
- 229910002367 SrTiO Inorganic materials 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 5
- 229910052746 lanthanum Inorganic materials 0.000 claims description 5
- 229910052745 lead Inorganic materials 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000005507 spraying Methods 0.000 claims description 4
- 238000001914 filtration Methods 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 230000007613 environmental effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 119
- 229920005989 resin Polymers 0.000 description 35
- 239000011347 resin Substances 0.000 description 35
- 239000010408 film Substances 0.000 description 22
- 239000011248 coating agent Substances 0.000 description 19
- 238000000576 coating method Methods 0.000 description 19
- 239000010409 thin film Substances 0.000 description 17
- 239000002184 metal Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 16
- 229920000642 polymer Polymers 0.000 description 13
- 238000000059 patterning Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 229910052804 chromium Inorganic materials 0.000 description 8
- 229910052697 platinum Inorganic materials 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 238000005422 blasting Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 6
- 238000000746 purification Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000011858 nanopowder Substances 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000012792 core layer Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010419 fine particle Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000002203 pretreatment Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002902 bimodal effect Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 239000000123 paper Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0568—Resist used for applying paste, ink or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1333—Deposition techniques, e.g. coating
- H05K2203/1366—Spraying coating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/42—Piezoelectric device making
Description
本発明はキャパシタ内蔵型プリント基板およびその製造方法に係り、より詳しくは高い静電容量を有するセラミック材料で誘電層を形成することにより、減結合チップキャパシタの静電容量に相当する高誘電率のキャパシタを内蔵したプリント基板およびその製造方法に関するものである。
これまで、大部分のプリント基板（ＰＣＢ）の表面には、一般の個別チップ抵抗（Discrete Chip Resistor）または一般の個別チップキャパシタが実装されているが、最近、抵抗またはキャパシタなどの受動素子を内蔵したプリント基板が開発されている。
このような受動素子内蔵型プリント基板技術は、新材料（新物質）および工程を用いて、基板の外部または内層に抵抗またはキャパシタなどの受動素子を挿入することで、既存のチップ抵抗およびチップキャパシタの役割を代替する技術である。言い換えれば、受動素子内蔵型プリント基板は、基板自体の内層または外部に受動素子、例えばキャパシタが埋め込まれている形態であって、基板自体の大きさにかかわらず、受動素子のキャパシタがプリント基板の一部として統合されていると、これを“内蔵型キャパシタ”といい、このような基板をキャパシタ内蔵型プリント基板（Embedded Capacitor PCB）という。このようなキャパシタ内蔵型プリント基板の最も重要な特徴は、キャパシタがプリント基板の一部として本来備わっているため、基板表面に実装する必要がないことである。
一方、現在までのキャパシタ内蔵型プリント基板技術は３通りの方法に分類できるが、以下にその方法を説明する。
一つ目の方法として、重合体キャパシタペーストを塗布し、熱硬化、すなわち乾燥させてキャパシタを具現する重合体厚膜型（Polymer Thick Film Type）キャパシタを具現する方法がある。この方法は、プリント基板の内層に重合体キャパシタペーストを塗布し、これを乾燥させた後、電極を形成するように、銅ペーストの印刷および乾燥を行うことにより、内蔵型キャパシタを製造するものである。
二つ目の方法として、セラミック充填感光性樹脂（ceramic filled photo-dielectric resin）をプリント基板にコートして個別内蔵型キャパシタ（embedded discrete type capacitor）を具現する方法で、米国モトローラ社が関連特許技術を保有している。この方法は、セラミック粉末を含有する感光性樹脂を基板にコートした後、銅箔を積層させてそれぞれの上部電極および下部電極を形成した後、回路パターンを形成し、感光性樹脂を食刻することで、個別キャパシタを具現する。
三つ目の方法として、プリント基板の表面に実装される減結合キャパシタを代替可能にするため、プリント基板の内層に、容量特性を有する別途の誘電層を介在してキャパシタを具現する方法で、米国サンミナ社（Sanmina）が関連特許技術を保有している。この方法は、プリント基板の内層に、電源電極および接地電極からなる誘電層を介在させることで、電源分散型減結合キャパシタ（power distributed decoupling capacitor）を具現している。
前述した３通りの技術別に多くの工程が開発されており、それぞれの工程によって具現方法に違いがあるが、現在のキャパシタ内蔵型プリント基板の市場は大きく形成されていない。したがって、全世界的にこれら技術に対する標準化は未だなされていなく、商用化に適した程度の工程技術は未だ開発中にある実情である。
以下、添付図面に基づいて従来のキャパシタ内蔵型プリント基板およびその製造方法を具体的に説明する。
まず、従来の第１の技術について、図１ａ〜図１ｅを参照して説明する。
図１ａ〜図１ｅは従来技術による重合体厚膜型キャパシタを内蔵したプリント基板の製造方法を示す図である。これによると、重合体キャパシタペーストを塗布し、熱乾燥（または硬化）させることで、重合体厚膜型キャパシタを内蔵したプリント基板を具現する。
第１ステップにおいて、ＦＲ−４からなるＰＣＢ内層４２の銅箔にドライフィルムを被せ、露光および現像工程を経た後、前記銅箔を食刻して、正（＋）の電極用銅箔４４ａ、４４ｂおよび負（−）の電極用銅箔４３ａ、４３ｂとその間の隙間を形成する（図１ａ）。
第２ステップにおいて、前記のように形成された負（−）の電極用銅箔４３ａ、４３ｂに高誘電率のセラミック粉末を含有した重合体からなったキャパシタペースト４５ａ、４５ｂをスクリーン印刷法で塗布した後、これを乾燥または硬化させる（図１ｂ）。ここで、スクリーン印刷とは、スクィーズ（squeeze）でインクなどの媒体をステンシルスクリーンに通過させて基板表面上にパターンを転写する方法である。
この際、前記キャパシタペースト４５ａ、４５ｂは、前記正（＋）の電極用銅箔４４ａ、４４ｂと負（−）の電極用銅箔４３ａ、４３ｂ間の隙間までも覆うことになる。
つぎに、第３ステップにおいて、銀および銅のような導体ペーストからスクリーン印刷法で正（＋）の電極４６ａ、４６ｂを形成させた後、乾燥または硬化させる（図１ｃ）。
第４ステップにおいて、前記ＰＣＢの内層に前記第１ステップないし第３ステップの過程を行わせてなるキャパシタ層を絶縁体４７ａ、４７ｂ間に介在させた後、積層させる（図１ｄ）。
つぎに、第５ステップにおいて、前記積層された製品に対し、通孔（Through Hole；ＴＨ）およびレーザブラインドビアホール（Laser Blind Via Hole；ＬＢＶＨ）４９ａ、４９ｂを用いて、基板の内層のキャパシタを基板の外部に実装されている集積回路チップ５２ａ、５２ｂの正（＋）の端子５１ａ、５１ｂと負（−）の端子５０ａ、５０ｂを連結して、内蔵型キャパシタとしての役割をさせる（図１ｅ）。
つぎに、従来の第２の技術について、図２ａ〜図２ｆを参照して説明する。
図２ａ〜図２ｆは従来技術による、感光性樹脂のコーティングにより形成された個別キャパシタを内蔵したプリント基板の製造方法を示す図である。ここでは、セラミック充填感光性樹脂（ceramic filled photo-dielectric resin）をプリント基板にコートして個別内蔵型キャパシタを具現する。これについては、特許文献１（モトローラ社に付与された特許）を参照する。
第１ステップにおいて、上部に導体層１２が形成されたプリント基板１０に、セラミック粉末を含有した感光性誘電体樹脂１４をコートした後、露光および熱乾燥を行う（図２ａ）。
第２ステップにおいて、前記のように乾燥された感光性誘電体樹脂１４上に銅箔１６を積層する（図２ｂ）。ここで、図面符号１８は銅箔食刻レジストとして使用するため、銅箔１６の上部にスズを鍍金した犠牲層を示す。
第３ステップにおいて、ドライフィルムを前記のように犠牲層１８の上部に積層し、露光および現像により犠牲層１８と銅箔１６の上部を食刻して上部電極２０を形成する（図２ｃ）。
第４ステップにおいて、前記上部電極２０下層の感光性樹脂１４を露光させた後、前記感光性誘電体樹脂２２を食刻する。このときに形成された上部銅電極２０は感光性誘電体樹脂１４の感光レジストとして用いられる（図２ｄ）。
第５ステップにおいて、前記食刻された感光性誘電体樹脂２２下層の導体層１２を食刻して下部電極２４を形成する(図２ｅ)。
最後の第６ステップにおいて、プリント基板の内層１０に前記第１ステップないし第５ステップの過程を行わせてなるキャパシタ層３２を絶縁体２６間に介在させた後、金属層３０を積層する（図２ｆ）。
その後、このように積層された製品に対し、通孔（ＴＨ）およびレーザブラインドビアホール（ＬＢＶＨ）を用いて、プリント基板の内層のキャパシタ３２をプリント基板の外部に実装されている集積回路チップの電源端子および接地端子と連結することで、個別内蔵型キャパシタを有するプリント基板を製造する。
つぎに、従来の第３の技術について図３ａ〜図３ｃを参照して説明する。
図３ａ〜図３ｃは従来技術による容量特性を有する別途の誘電層を挿入して形成したキャパシタを内蔵したプリント基板の製造方法を示す図である。この方法は、プリント基板の内層に容量特性を有する別途の誘電層を挿入することにより、前記プリント基板の表面に実装された減結合キャパシタを代替する内蔵型キャパシタを具現する。これについては、特許文献２（米国サンミナ社に付与された特許）、特許文献３および特許文献４を参照する。
第１ステップにおいて、銅箔層６３ａと銅箔層６３ｂ間の高誘電率の銅箔コーティング積層板（copper Coated Laminate）６１にドライフィルムを被せ、露光および現像工程により前記銅箔層６３ａ、６３ｂをそれぞれ食刻することで、キャパシタの電源電極および隙間を形成する（図３ａ）。
第２ステップにおいて、前記プリント基板の内層６１に前記第１ステップを行わせてなる製品を絶縁体６４ａ、６４ｂ間に介在させて積層し、前記プリント基板の内層に外層銅箔６５ａ、６５ｂを積層させる（図３ｂ）。
第３ステップにおいて、前記のように積層された製品に対し、通孔（ＴＨ）およびレーザブラインドビアホール（ＬＢＶＨ）を用いて、プリント基板の内層のキャパシタを前記プリント基板の外部に実装された集積回路チップ６８ａ、６８ｂの電源端子および接地端子に連結させることで、電源分散型減結合キャパシタの役割をさせる（図３ｃ）。ここで、図面符号６７ａ、６７ｂはそれぞれ接地電極および電源電極間の隙間を示すもので、前記通孔またはビアホールがこの部分を通過する場合、接触しないほどの離隔距離を有する。
一方、前記のような内蔵型キャパシタは、キャパシタが基板の内部に挿入されているため、チップキャパシタが占める面積を減らすことができるので、チップの実装密度を高めることができるだけでなく、表面にチップキャパシタを実装する必要がないという利点がある。
また、従来技術によると、高周波において素子間の接続距離が長くて電気的寄生成分を誘発して製品の電気的性能を低下させ、半田づけによる接続数が多くなるにつれて製品の信頼性に問題を引き起こしたが、内蔵型キャパシタを使用すると、素子間の接続長が短くなって電気的寄生成分を減少させることにより、電気的性能の向上を期待することができる効果がある。
しかし、従来技術による内蔵型キャパシタは、その使用材料が一例として重合体材料であり、あるいは感光性樹脂にセラミックが充填された形態であるため、プリント基板プロセス（PCB process）に適用するには適するが、チップキャパシタの役割に代えるには誘電容量があまり少ないという問題点があった。
一般に、容量はキャパシタの面積と厚さによって決定されるもので、下記の数学式１のように計算される。
ここで、εrは誘電体の誘電率（dielectric constant）、ε0は８．８５５×１０-8の定数、Ａは誘電体の表面積、Ｄは誘電体の厚さを示す。すなわち、高容量のキャパシタを具現するためには誘電体の誘電率が高くなければならず、誘電体の厚さが小さいほどかつ表面積が大きいほど高容量のキャパシタが得られる。
従来技術による前記二つのモード(bimodal)の重合体セラミック合成物の容量は、厚さが１０μｍの場合、５〜７ｎＦ／ｃｍ2が得られる。
例えば、特許文献５（３Ｍ社に付与された特許）の場合、電源電極と接地電極として使用される銅箔間に、ＢａＴｉＯ3セラミック粉末と熱硬化性プラスチックのエポキシまたはポリイミドを混合した合成物形態の厚さ８〜１０μｍの薄膜型を使用するが、この場合、単位面積当たり容量の値は１０ｎＦ／ｉｎ2である。
そして、前述した従来技術のうち、第３の技術においても、内蔵型キャパシタ層の低誘電率による低容量を有する。一例として、図３ａに示す１０〜５０μｍの厚さを有する薄膜型の場合、サンミナ社の資材、電源電極および接地電極として使用される銅箔間に厚さ２５μｍまたは５０μｍのＦＲ−４誘電物質で構成され、この場合、ＦＲ−４の誘電率が４〜５であるので、実際の単位面積当たり容量の値は０．５〜１ｎＦ／ｉｎ2である。
このように、従来技術の内蔵型キャパシタの単位面積当たり容量の値は０．５〜１ｎＦ／ｉｎ2または１０ｎＦ／ｉｎ2であるが、これは一般に使用されている減結合用個別チップキャパシタの１００ｎＦ／ｉｎ2に比べてかなり低いものであるため、内蔵型キャパシタの具現に多くの限界があるという問題点がある。
また、従来技術によると、基板全体に誘電層を形成し、回路形成工程で電極を形成し、あるいは感光性絶縁層で露光工程によりパターニングを行う方法を使用する。この方法は、上部電極および下部電極の形成工程だけでなく、絶縁層のパターン工程である露光およびエッチングが付け加わるため、工程費用が増加する原因となる。
したがって、本発明は前記のような問題点を解決するためになされたもので、その目的は、高静電容量を有するセラミック材料で誘電層を形成することにより、減結合チップキャパシタの静電容量に相応する高誘電率のキャパシタを内蔵したプリント基板およびその製造方法を提供することにある。
また、本発明のほかの目的は、所望部分にだけセラミック材料で誘電層薄膜（厚膜）を形成して内蔵型キャパシタを具現することにより、高価の原資材の損失を減らし、誘電体食刻のような不要な工程をなくして材料費を節減し、製造工程を容易にした高誘電率のキャパシタを内蔵したプリント基板およびその製造方法を提供することにある。
前記目的を達成するため、本発明は、上側と下側間の電気的絶縁のための絶縁材料からなった第１絶縁層と、前記第１絶縁層の一側に積層され、多数の内蔵型キャパシタの下部電極を含む回路パターンが形成された伝導性物質の回路層と、前記回路層のそれぞれの下部電極上に積層される、セラミック材料からなった多数の第２絶縁層と、前記多数の第２絶縁層にそれぞれ積層される、伝導性物質からなった多数の上部電極と、前記回路層と前記多数の上部電極に積層され、前記上部電極と外部間の電気的接続を提供するための通孔を有する第３絶縁層とを含んでなる高誘電率のキャパシタを内蔵したプリント基板を提供する。
また、前記目的を達成するため、本発明は、銅張積層板の一側銅箔に、内蔵型キャパシタの多数の下部電極を含む回路パターンを形成する第１ステップと、前記多数の下部電極に対応するそれぞれの部分が開いた内蔵型キャパシタの絶縁層形成のためのマスクを前記銅張積層板に積層し、熱溶射法でセラミック誘電体を噴射してセラミック膜を形成する第２ステップと、前記第２ステップで形成されたセラミック膜に上部電極を形成した後、マスクを除去する第３ステップと、前記内蔵型キャパシタが形成された銅張積層板に絶縁層を積層し、前記上部電極の外部との電気的接続を提供するための通孔を形成する第４ステップとを含んでなる高誘電率のキャパシタを内蔵したプリント基板の製造方法を提供する。
また、前記目的を達成するため、本発明は、銅張積層板の一側銅箔に、内蔵型キャパシタの多数の下部電極を含む回路パターンを形成し、回路パターンの間を絶縁材料で充填する第１ステップと、前記銅張積層板に熱溶射法でセラミック誘電体を噴射してセラミック膜を形成する第２ステップと、前記第２ステップで形成されたセラミック膜上に前記多数の下部電極に対応するそれぞれの部分に対応上部電極を含む回路パターンを形成する第３ステップと、前記第３ステップで形成された回路パターンに絶縁層を積層し、前記上部電極の外部との電気的接続を提供するための通孔を形成する第４ステップとを含んでなる高誘電率のキャパシタを内蔵したプリント基板の製造方法を提供する。
以上のような本発明によるキャパシタ内蔵型プリント基板およびその製造方法は、所望部分にだけペーストを充填して内蔵型キャパシタを具現することにより、高価の原資材損失を減らし、誘電体食刻のような不要な工程をなくして材料費を節減し、製造工程を容易にする。
また、本発明は、ＦＲ−４銅張積層板に形成されたビアホールにより、所定高さおよび広さを有し、より正確な容量を有するキャパシタを確保することができる。
また、本発明は、キャパシタを具現するための付加の新たなプリント基板層の必要なしで既存のプリント基板層に回路および内蔵型キャパシタを同時に具現することができる。
以下、添付図面に基づいて本発明の実施例による高誘電率のキャパシタ内蔵型プリント基板およびその製造方法を説明する。
図４ａは本発明の一実施例による高誘電率のキャパシタを内蔵したプリント基板の断面図である。
同図に示すように、コア層１１０を構成する絶縁層１１１の両側に銅箔の回路パターンが形成された回路層１１２ａ、１１２ｂが形成されている。
ここで、回路層１１２ａ、１１２ｂには、内蔵型キャパシタ１２０ａ、１２０ｂ、１２０ｃ、１２０ｄの下部電極１２１ａ、１２１ｂ、１２１ｃ、１２１ｄが形成されている。
内蔵型キャパシタ１２０ａ、１２０ｂ、１２０ｃ、１２０ｄは、回路層１１２ａ、１１２ｂに形成された下部電極１２１ａ、１２１ｂ、１２１ｃ、１２１ｄと、下部電極１２１ａ、１２１ｂ、１２１ｃ、１２１ｄに積層されたセラミック材料の絶縁層１２２ａ、１２２ｂ、１２２ｃ、１２２ｄと、絶縁層１２２ａ、１２２ｂ、１２２ｃ、１２２ｄに積層された上部電極１２３ａ、１２３ｂ、１２３ｃ、１２３ｄとからなる。
内蔵型キャパシタ１２０ａ、１２０ｂ、１２０ｃ、１２０ｄの回路層１１２ａ、１１２ｂに形成された下部電極１２１ａ、１２１ｂ、１２１ｃ、１２１ｄと絶縁層１２２ａ、１２２ｂ、１２２ｃ、１２２ｄ間には、界面接着力を増大させるため、Ｃｒ、Ｐｔ、Ｔａなどの接着金属からなった接着金属層をさらに含むことができ、絶縁層１２２ａ、１２２ｂ、１２２ｃ、１２２ｄと上部電極１２３ａ、１２３ｂ、１２３ｃ、１２３ｄ間にも、界面接着力を増大させるため、Ｃｒ、Ｐｔ、Ｔａなどの接着金属からなった接着金属層をさらに含むことができる。
回路層１１２ａ、１１２ｂおよび内蔵型キャパシタ１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ上には絶縁層１３１ａ、１３１ｂが形成され、絶縁層１３１ａ、１３１ｂは、上部電極１２３ａ、１２３ｂ、１２３ｃ、１２３ｄと外部間の電気的接続を提供するためのブラインドビアホール１３４ａ、１３４ｂ、１３４ｃ、１３４ｄを含んでいる。
ブラインドビアホール１３４ａ、１３４ｂ、１３４ｃ、１３４ｄには樹脂１３３ａ、１３３ｂ、１３３ｃ、１３３ｄが充填され、その外部にはニッケル−金の鍍金層１３６ａ、１３６ｂ、１３６ｃ、１３６ｄとフォトレジスト１３５ａ、１３５ｂが形成されている。
図４ｂは本発明のほかの実施例による高誘電率のキャパシタを内蔵したプリント基板の断面図である。
同図に示すように、コア層１１０を構成する絶縁層１１１の両側に銅箔の回路パターンが形成された回路層１１２ａ、１１２ｂが形成されている。回路層１１２ａ、１１２ｂにおいて、回路パターンが形成されていない領域は樹脂などの絶縁材１１３ａ、１１３ｂで充填されている。
ここで、回路層１１２ａ、１１２ｂには、内蔵型キャパシタ１２０ａ、１２０ｂ、１２０ｃ、１２０ｄの下部電極１２１ａ、１２１ｂ、１２１ｃ、１２１ｄが形成されている。
回路層１１２ａ、１２２ｂ上には、セラミック材料の絶縁層１２２ａ、１２２ｂが広く積層されている。
絶縁層１２２ａ、１２２ｂには、回路パターンの形成された回路層１２５ａ、１２５ｂが形成され、回路層１２５ａ、１２５ｂには、前記下部電極１２１ａ、１２１ｂ、１２１ｃ、１２１ｄに対応して形成された上部電極１２３ａ、１２３ｂ、１２３ｃ、１２３ｄが形成される。
内蔵型キャパシタ１２０ａ、１２０ｂ、１２０ｃ、１２０ｄは、回路層１１２ａ、１１２ｂに形成された下部電極１２１ａ、１２１ｂ、１２１ｃ、１２１ｄと、回路層１１２ａ、１１２ｂに積層されたセラミック材の絶縁層１２２ａ、１２２ｂと、絶縁層１２２ａ、１２２ｂに積層された回路層１２５ａ、１２５ｂに形成された上部電極１２３ａ、１２３ｂ、１２３ｃ、１２３ｄとからなる。
内蔵型キャパシタ１２０ａ、１２０ｂ、１２０ｃ、１２０ｄの下部電極１２１ａ、１２１ｂ、１２１ｃ、１２１ｄと絶縁層１２２ａ、１２２ｂ間、および絶縁層１２２ａ、１２２ｂと上部電極１２３ａ、１２３ｂ、１２３ｃ、１２３ｄ間には、界面接着力を増大させるための接着金属からなった接着金属層をさらに含むことができる。
回路層１１２ａ、１１２ｂおよび内蔵型キャパシタ１２０ａ、１２０ｂ、１２０ｃ、１２０ｄ上には絶縁層１３１ａ、１３１ｂが形成され、絶縁層１３１ａ、１３１ｂは、上部電極１２３ａ、１２３ｂ、１２３ｃ、１２３ｄと外部間の電気的接続を提供するためのブラインドビアホール１３４ａ、１３４ｂ、１３４ｃ、１３４ｄを含んでいる。
ブラインドビアホール１３４ａ、１３４ｂ、１３４ｃ、１３４ｄには樹脂１３３ａ、１３３ｂ、１３３ｃ、１３３ｄが充填され、その外部にはニッケル−金の鍍金層１３６ａ、１３６ｂ、１３６ｃ、１３６ｄがとフォトレジスト１３５ａ、１３５ｂが形成されている。
図５ａ〜図５ｅは本発明の一実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
まず、本発明の一実施例による高誘電率のキャパシタを内蔵したプリント基板を製造するためには、図５ａに示すように、絶縁層２１１と、絶縁層２１１の両側に設けられる銅箔２１２ａ、２１２ｂとからなる銅張積層板２１０を準備する。
銅張積層板２１０の絶縁層２１１の材料としては樹脂が使用される。樹脂は、電気的特性には優れているが、機械的強度が足りなく、温度による寸法変化が金属の１０倍くらいと大きい欠点がある。このような欠点を補完するため、紙、ガラス繊維、ガラス不織布などが補強基材として使用される。補強基材を使用することにより、樹脂の縦横方向への強度が増大し、温度による寸法変化も減少する。
銅箔２１２ａ、２１２ｂとしては、通常電解銅箔が使用される。樹脂との接着力を高めるため、銅箔２１２ａ、２１２ｂの形成の際、銅箔２１２ａ、２１２ｂが樹脂と化学的に反応して樹脂を食い込むようにする。
その後、図５ｂに示すように、銅箔２１２ａ、２１２ｂに画像形成工程で配線パターンを形成する。この際、内蔵型キャパシタ２２０ａ〜２２０ｄの下部電極２２１ａ〜２２１ｄも同時に形成する。
画像形成工程は、感光性材料を塗布するラミネーション、露光および現像の順に進行される。画像形成工程は、写真法とスクリーン印刷法に分類される。
このような画像形成工程により、Ｄ／Ｆのような感光材により配線パターンが銅箔２１２ａ、２１２ｂに転写されると、感光材による配線パターンを腐食レジストとして用いて銅箔２１２ａ、２１２ｂの配線パターンを形成する。すなわち、まず、画像形成工程を行って感光材による腐食レジストのパターンを基板上に形成し、腐食液を噴霧することで、腐食レジストにより保護される領域（つまり、配線パターンとなる部分）を除いた残りの領域の銅箔を除去し、役割を果たした腐食レジストを剥離して、最終に銅箔２１２ａ、２１２ｂの配線パターンを形成する。
その後、図５ｃに示すように、銅張積層板２１０の両面（この実施例では両面に対して説明するが、片面も可能である）に、キャパシタ２２０ａ〜２２０ｄのパターニングのためのキャパシタパターニングマスク２１５ａ、２１５ｂを積層する。この際、キャパシタパターニングマスク２１５ａ、２１５ｂの材料としては、金属、ガラス、プラスチックなどを使用することができる。
そして、熱溶射法（thermal spray process）で誘電体セラミック粉末を溶融させてキャパシタパターニングマスク２１５ａ、２１５ｂに噴射することにより、内蔵型キャパシタ２２０ａ〜２２０ｄの誘電薄膜（厚膜も可能である）２２２ａ〜２２２ｄを形成する。
熱溶射法は、ナノオーダーの粒径の噴射材の粉末を高温の熱源で溶融させた後、母材に高速で噴射させて母材に薄膜を形成する技法である。
図６ａは本発明に用いられる熱溶射法を説明するための模式図、図６ｂは本発明に用いられる熱溶射法の概念図である。
図６ａに示すように、銅張積層板３２１にキャパシタマスク３２２ａ、３２２ｂが設けられた母材３２０に熱溶射銃（thermal spray gun）３１０で溶融ナノ粉末を噴射して薄膜を形成する。
この際、前処理として、浄化処理（cleaning）、ブラスティング（blasting）、中間コーティング（bond coating）を行う。ここで、中間コーティングの材料としては、Ｃｒ、Ｐｔ、Ｔａなどの接着金属を使用することができる。
その後、熱溶射銃３１０により溶射を行う。この溶射において、膜の厚さは、銃３１０と母材３２０間の距離、移動速度などの条件により調節される。特に、溶射銃３１０のノズルと母材３２０間の距離は非常に重要なもので、装備、電電レベル、溶射材料などによって決定される。
そして、母材３２０と誘電薄膜間の付着力は清浄さ、粗さ、母材３２０の表面と溶着薄膜の化学的な親和力によって決定される。
一例として、銃３１０と母材３２０間の距離は３〜４インチが適当であり、銃３１０または母材３２０の移動速度は１〜ｍ／秒が適当であり、浄化のための環境は空気フィルタリングが可能な雰囲気であればよく、粗さはナノ粉末の１／５くらいがよい。
このような熱溶射銃３１０により母材３２０にナノ粉末の溶融液を噴射するときに生じるナノ粉末（この実施例では、高誘電率のセラミック粉末）の変化を図６ｂに基づいて説明するとつぎのようである。
まず、数ｎｍ〜数μｍの誘電体微粒子（この実施例では、セラミック粉末）は熱溶射銃３１０の内部で溶融された後、高温、高圧で母材３２０に向かって溶射される。
すると、溶融された誘電体微粒子は母材３２０に付く（付着する）。この際、溶融誘電体微粒子が常温に露出することにより、結晶性の誘電体薄膜２２２ａ〜２２２ｄに焼結される。
この際、誘電体粉末として使用される材料は、ＳｒＴｉＯ3、ＢａＴｉＯ3、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、Ｐｂ（Ｔｉ1/3Ｎｂ2/3）Ｏ3、Ｔａ2Ｏ5、およびＡｌ2Ｏ3などがある。
熱溶射方法により下部電極２２１ａ〜２２１ｄ上に誘電薄膜２２２ａ〜２２２ｄが形成された後、同じ熱溶射法で上部電極２２３ａ〜２２３ｄを形成する。
この際にも、誘電薄膜２２２ａ〜２２２ｄと上部電極２２３ａ〜２２３ｄ間の接着力向上のため、前処理として浄化、ブラスティング、中間コーティングを行う。ここで、中間コーティングの材料としては、Ｃｒ、Ｐｔ、Ｔａなどの接着金属を使用することができる。
ここで、上部電極２２３ａ〜２２３ｄは、熱溶射法で形成しなく、無電解銅鍍金および電解銅鍍金により形成することもできる。
無電解鍍金は、樹脂、セラミック、ガラスなどのような絶縁体の表面に導電性を付与するための唯一の鍍金方法である。
無電解銅鍍金は絶縁体に対する鍍金であるので、電気を帯びたイオンによる反応を期待することができない。無電解銅鍍金は析出反応によりなされ、析出反応は触媒により促進される。
このような無電解銅鍍金により導電性が付与されたので、ついで電気分解を用いる電荷銅鍍金を行う。電解銅鍍金は厚い鍍金皮膜を形成しやすく、膜の物性も無電解銅鍍金に比べて優れている。
つぎに、図５ｄに示すように、銅張積層板２１０上に内蔵型キャパシタ２２０ａ〜２２０ｄが出来上がったので、マスク２１５ａ、２１５ｂを除去する。
そして、絶縁層２３１ａ、２３１ｂの一面に銅箔２３２ａ、２３２ｂが形成されたＲＣＣ２３０ａ、２３０ｂを両側に積層する。
その後、図５ｅに示すように、ビアホール２３３ａ〜２３３ｄを加工し、銅鍍金層２３４ａ〜２３４ｄを形成することで、上部電極２２３ａ〜２２３ｄに導電性を付与する。
そして、銅箔層２３２ａ、２３２ｂに回路パターンを形成し、ソルダレジスト２３５ａ、２３５ｂを形成した後、ニッケル−金の鍍金層２３６ａ〜２３６ｄを形成することで、ビアホール２３３ａ〜２３３ｄに導電性を増大させる。
図７ａ〜図７ｆは本発明の第２実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
まず、本発明の第２実施例による高誘電率のキャパシタを内蔵したプリント基板を製造するためには、図７ａに示すように、絶縁層４１１と、絶縁層４１１の両側に設けられる銅箔４１２ａ、４１２ｂとからなった銅張積層板４１０を準備する。
その後、図７ｂに示すように、銅箔４１２ａ、４１２ｂに画像形成工程で配線パターンを形成する。この際、内蔵型キャパシタ４２０ａ〜４２０ｄの下部電極４２１ａ〜４２１ｄも同時に形成する。
ついで、図７ｃに示すように、銅張積層板４１０の両面（この実施例では両面に対して説明するが、片面も可能である）に、キャパシタ４２０ａ〜４２０ｄのパターニングのためのキャパシタパターニングマスク４１５ａ、４１５ｂを積層する。この際、キャパシタパターニングマスク４１５ａ、４１５ｂの材料としては、金属、ガラス、プラスチックなどを使用することができる。
そして、熱溶射法で誘電体セラミック粉末を溶融させてキャパシタパターニングマスク４１５ａ、４１５ｂに噴射することにより、内蔵型キャパシタ４２０ａ〜４２０ｄの誘電薄膜（厚膜も可能である）４２２ａ〜４２２ｄを形成する。
この際、前処理として、浄化処理、ブラスティング、中間コーティングを行う。ここで、中間コーティングの材料としては、Ｃｒ、Ｐｔ、Ｔａなどの接着金属を使用することができる。
誘電体粉末として使用される材料は、ＳｒＴｉＯ3、ＢａＴｉＯ3、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、Ｐｂ（Ｔｉ1/3Ｎｂ2/3）Ｏ3、Ｔａ2Ｏ5、およびＡｌ2Ｏ3などがある。
熱溶射方法により下部電極４２１ａ〜４２１ｄ上に誘電薄膜４２２ａ〜４２２ｄが形成された後、同じ熱溶射法で上部電極４２３ａ〜４２３ｄを形成する。
この際にも、誘電薄膜４２２ａ〜４２２ｄと上部電極４２３ａ〜４２３ｄ間の接着力向上のため、前処理として浄化、ブラスティング、中間コーティングを行う。ここで、中間コーティングの材料としては、Ｃｒ、Ｐｔ、Ｔａなどの接着金属を使用することができる。
ここで、上部電極４２３ａ〜４２３ｄは、熱溶射法で形成しなく、無電解銅鍍金および電解銅鍍金により形成することもできる。
ついで、図７ｄに示すように、銅張積層板４１０上に内蔵型キャパシタ４２０ａ〜４２０ｄが出来上がったので、マスク４１５ａ、４１５ｂを除去する。
その後、本発明の一実施例とは異なり、真空プリントにより樹脂４２５ａ、４２５ｂを平らに充填させる。こうすることにより、本発明の一実施例の場合、ＲＣＣを充填することによって部分的に応力が生じて内部キャパシタ４２０ａ〜４２０ｄに均一でない力が作用してクラックを発生させるか、あるいは積層時にＢステージＲＣＣが内蔵型キャパシタ４２０ａ〜４２０ｄの角部のエッジ部に樹脂が全く充填されなくて生じる空隙欠陥が発生することを防止する役割をする。
その後、図７ｅに示すように、絶縁層４３１ａ、４３１ｂの片面に銅箔４３２ａ、４３２ｂが形成されたＲＣＣ４３０ａ、４３０ｂを両側に積層する。
ついで、図７ｆに示すように、ビアホール４３３ａ〜４３３ｄを加工し銅鍍金層４３４ａ〜４３４ｄを形成して上部電極４２３ａ〜４２３ｄに導電性を付与する。
そして、銅箔層４３２ａ、４３２ｂに回路パターンを形成し、ソルダレジスト４３５ａ、４３５ｂを形成した後、ニッケル−金の鍍金層４３６ａ〜４３６ｄを形成してビアホール４３３ａ〜４３３ｄに導電性を増大させる。
図８ａないし図８ｆは本発明の第３実施例による高誘電率のキャパシタを内蔵したプリント基板の製造方法を示す断面図である。
まず、本発明の第３実施例による高誘電率のキャパシタを内蔵したプリント基板を製造するためには、図８ａに示すように、絶縁層５１１と、絶縁層５１１の両側に設けられる銅箔５１２ａ、５１２ｂとからなった銅張積層板５１０を準備する。
その後、図８ｂに示すように、銅箔５１２ａ、５１２ｂに画像形成工程で配線パターンを形成する。この際、内蔵型キャパシタ５２０ａ〜５２０ｄの下部電極５２１ａ〜５２１ｄも同時に形成する。
ついで、図８ｃに示すように、回路が形成された銅張積層板５１０に真空プリントで樹脂５１５ａ、５１５ｂを充填する。このような樹脂５１５ａ、５１５ｂによる平坦化は、セラミック材料の境界面の接合力を増大させる。
ところで、図８ｄに示すように、本発明の第１実施例および第２実施例とは異なり、マスクを使用しないで熱溶射法で誘電体セラミック粉末を溶融させて母材の銅張積層板５１０に噴射することにより、内蔵型キャパシタ５２０ａ〜５２０ｄの誘電薄膜（厚膜も可能である）５２２ａ〜５２２ｄを形成する。
この際、前処理として、浄化処理、ブラスティング、中間コーティングを行う。ここで、中間コーティングの材料としては、Ｃｒ、Ｐｔ、Ｔａなどの接着金属を使用することができる。
誘電体粉末として使用される材料は、ＳｒＴｉＯ3、ＢａＴｉＯ3、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、Ｐｂ（Ｔｉ1/3Ｎｂ2/3）Ｏ3、Ｔａ2Ｏ5、およびＡｌ2Ｏ3などがある。
熱溶射方法により下部電極５２１ａ〜５２１ｄ上に誘電薄膜５２２ａ〜５２２ｄが形成された後、同じ熱溶射法で回路層５２５ａ、５２５ｂを形成し、回路層５２５ａ、５２５ｂをパターニングして上部電極５２３ａ〜５２３ｄを形成する。
この際にも、誘電薄膜５２２ａ〜５２２ｄと上部電極５２３ａ〜５２３ｄ間の接着力向上のため、前処理として浄化、ブラスティング、中間コーティングを行う。ここで、中間コーティングの材料としては、Ｃｒ、Ｐｔ、Ｔａなどの接着金属を使用することができる。
ここで、上部電極５２３ａ〜５２３ｄは、熱溶射法で形成しなく、無電解銅鍍金および電解銅鍍金により形成することもできる。
ついで、図８ｆに示すように、絶縁層５３１ａ、５３１ｂの片面に銅箔５３２ａ、５３２ｂが形成されたＲＣＣ５３０ａ、５３０ｂを両側に積層する。
ついで、ビアホール５３３ａ〜５３３ｄを加工し銅鍍金層５３４ａ〜５３４ｄを形成して上部電極５２３ａ〜５２３ｄに導電性を付与する。
そして、銅箔層５３２ａ、５３２ｂに回路パターンを形成し、ソルダレジスト５３５ａ、５３５ｂを形成した後、ニッケル−金の鍍金層５３６ａ〜５３６ｄを形成してビアホール５３３ａ〜５３３ｄに導電性を増大させる。
１１０ コア層
１１１、２１１、４１１、５１１ 絶縁層
１１２ａ、１１２ｂ 回路層
１２０ａ〜１２０ｄ、２２０ａ〜２２０ｄ、４２０ａ〜４２０ｄ、５２０ａ〜５２０ｄ 内蔵型キャパシタ
１２１ａ〜１２１ｄ、２２１ａ〜２２１ｄ、４２１ａ〜４２１ｄ、５２１ａ〜５２１ｄ 下部電極
１２２ａ〜１２２ｄ、５３１ａ、５３１ｂ 絶縁層
１２３ａ〜１２３ｄ、２２３ａ〜２２３ｄ、４２３ａ〜４２３ｄ、５２３ａ〜５２３ｄ 上部電極
１３１ａ、１３１ｂ、４３１ａ、４３１ｂ 絶縁層
１３３ａ〜１３３ｄ、５１５ａ、５１５ｂ 樹脂
１３４ａ〜１３４ｄ ブラインドビアホール
１３５ａ、１３５ｂ フォトレジスト
１３６ａ〜１３６ｄ、２３６ａ〜２３６ｄ、４３６ａ〜４３６ｄ、５３６ａ〜５３６ｄ ニッケル−金の鍍金層
２１０、３２１、４１０、５１０ 銅張積層板
２１２ａ、２１２ｂ、２３２ａ、２３２ｂ、４１２ａ、４１２ｂ、４３２ａ、４３２ｂ、５１２ａ、５１２ｂ、５３２ａ、５３２ｂ 銅箔層
２１５ａ、２１５ｂ、３２２ａ、３２２ｂ、４１５ａ、４１５ｂ キャパシタパターニングマスク
２２２ａ〜２２２ｄ、４２２ａ〜４２２ｄ、５２２ａ、５２２ｂ 誘電体薄膜
２３０ａ、２３０ｂ、４３０ａ、４３０ｂ、５３０ａ、５３０ｂ ＲＣＣ
２３１ａ、２３１ｂ 絶縁層
２３３ａ〜２３３ｄ、４３３ａ〜４３３ｄ、５３３ａ〜５３３ｄ ビアホール
２３４ａ〜２３４ｄ、４３４ａ〜４３４ｄ、５３４ａ〜５３４ｄ 銅鍍金層
２３５ａ、２３５ｂ、４３５ａ、４３５ｂ、５３５ａ、５３５ｂ ソルダレジスト
３１０ 熱溶射銃
３２０ 母材
４２５ａ、４２５ｂ 樹脂
１１１、２１１、４１１、５１１ 絶縁層
１１２ａ、１１２ｂ 回路層
１２０ａ〜１２０ｄ、２２０ａ〜２２０ｄ、４２０ａ〜４２０ｄ、５２０ａ〜５２０ｄ 内蔵型キャパシタ
１２１ａ〜１２１ｄ、２２１ａ〜２２１ｄ、４２１ａ〜４２１ｄ、５２１ａ〜５２１ｄ 下部電極
１２２ａ〜１２２ｄ、５３１ａ、５３１ｂ 絶縁層
１２３ａ〜１２３ｄ、２２３ａ〜２２３ｄ、４２３ａ〜４２３ｄ、５２３ａ〜５２３ｄ 上部電極
１３１ａ、１３１ｂ、４３１ａ、４３１ｂ 絶縁層
１３３ａ〜１３３ｄ、５１５ａ、５１５ｂ 樹脂
１３４ａ〜１３４ｄ ブラインドビアホール
１３５ａ、１３５ｂ フォトレジスト
１３６ａ〜１３６ｄ、２３６ａ〜２３６ｄ、４３６ａ〜４３６ｄ、５３６ａ〜５３６ｄ ニッケル−金の鍍金層
２１０、３２１、４１０、５１０ 銅張積層板
２１２ａ、２１２ｂ、２３２ａ、２３２ｂ、４１２ａ、４１２ｂ、４３２ａ、４３２ｂ、５１２ａ、５１２ｂ、５３２ａ、５３２ｂ 銅箔層
２１５ａ、２１５ｂ、３２２ａ、３２２ｂ、４１５ａ、４１５ｂ キャパシタパターニングマスク
２２２ａ〜２２２ｄ、４２２ａ〜４２２ｄ、５２２ａ、５２２ｂ 誘電体薄膜
２３０ａ、２３０ｂ、４３０ａ、４３０ｂ、５３０ａ、５３０ｂ ＲＣＣ
２３１ａ、２３１ｂ 絶縁層
２３３ａ〜２３３ｄ、４３３ａ〜４３３ｄ、５３３ａ〜５３３ｄ ビアホール
２３４ａ〜２３４ｄ、４３４ａ〜４３４ｄ、５３４ａ〜５３４ｄ 銅鍍金層
２３５ａ、２３５ｂ、４３５ａ、４３５ｂ、５３５ａ、５３５ｂ ソルダレジスト
３１０ 熱溶射銃
３２０ 母材
４２５ａ、４２５ｂ 樹脂
Claims (13)
- 銅張積層板の一側銅箔に、内蔵型キャパシタの多数の下部電極を含む回路パターンを形成する第１ステップと、
前記多数の下部電極に対応するそれぞれの部分が開いた内蔵型キャパシタの絶縁層形成のためのマスクを前記銅張積層板に積層し、熱溶射法でセラミック誘電体を噴射してセラミック膜を形成する第２ステップと、
前記第２ステップで形成されたセラミック膜に上部電極を形成した後、マスクを除去する第３ステップと、
前記内蔵型キャパシタが形成された銅張積層板に絶縁層を積層し、前記上部電極の外部との電気的接続を提供するための通孔を形成する第４ステップとを含んでなることを特徴とする高誘電率のキャパシタを内蔵したプリント基板の製造方法。 - 前記第１ステップの後、界面接着力を増大させるための前処理を行う第５ステップをさらに含むことを特徴とする請求項１記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
- 前記第２ステップの熱溶射法でセラミック粉末を噴射するときの条件は、熱溶射銃と母材間の距離が３〜４インチ、銃または母材の移動速度が１〜２ｍ／秒、浄化のための環境が空気フィルタリング可能な雰囲気、粗さがナノオーダーの粒径の１／５程度であることを特徴とする請求項１記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
- 前記第２ステップのセラミック材料が、ＳｒＴｉＯ3、ＢａＴｉＯ3、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、Ｐｂ（Ｔｉ1/3Ｎｂ2/3）Ｏ3、Ｔａ2Ｏ5、およびＡｌ2Ｏ3のなかで少なくとも１種を含むことを特徴とする請求項１記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
- 前記第２ステップの後、界面接着力を増大させるための前処理を行う第６ステップをさらに含むことを特徴とする請求項１記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
- 前記第３ステップの上部電極が熱溶射法により形成されることを特徴とする請求項１記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
- 前記第３ステップの上部電極が銅鍍金により形成されることを特徴とする請求項１記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
- 前記第３ステップの後、絶縁層を前記形成された内蔵型キャパシタの高さに積層する第７ステップをさらに含むことを特徴とする請求項１記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
- 銅張積層板の一側銅箔に、内蔵型キャパシタの多数の下部電極を含む回路パターンを形成し、回路パターンの間を絶縁材料で充填する第１ステップと、
前記銅張積層板に熱溶射法でセラミック誘電体を噴射してセラミック膜を形成する第２ステップと、
前記第２ステップで形成されたセラミック膜上に前記多数の下部電極に対応するそれぞれの部分に対応上部電極を含む回路パターンを形成する第３ステップと、
前記第３ステップで形成された回路パターンに絶縁層を積層し、前記上部電極の外部との電気的接続を提供するための通孔を形成する第４ステップとを含んでなることを特徴とする高誘電率のキャパシタを内蔵したプリント基板の製造方法。 - 前記第１ステップの後、界面接着力を増大させるための前処理を行う第５ステップをさらに含むことを特徴とする請求項９記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
- 前記第２ステップの熱溶射法でセラミック粉末を噴射するときの条件は、熱溶射銃と母材間の距離が３〜４インチ、銃または母材の移動速度が１〜２ｍ／秒、浄化のための環境が空気フィルタリング可能な雰囲気、粗さがナノオーダーの粒径の１／５程度であることを特徴とする請求項９記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
- 前記第２ステップのセラミック材料が、ＳｒＴｉＯ3、ＢａＴｉＯ3、（Ｂａ，Ｓｒ）ＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、Ｐｂ（Ｔｉ1/3Ｎｂ2/3）Ｏ3、Ｔａ2Ｏ5、およびＡｌ2Ｏ3のなかで少なくとも１種を含むことを特徴とする請求項９記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
- 前記第２ステップの後、界面接着力を増大させるための前処理を行う第６ステップをさらに含むことを特徴とする請求項１記載の高誘電率のキャパシタを内蔵したプリント基板の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040067487A KR100619367B1 (ko) | 2004-08-26 | 2004-08-26 | 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006066854A JP2006066854A (ja) | 2006-03-09 |
| JP4000143B2 true JP4000143B2 (ja) | 2007-10-31 |
Family
ID=36093886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004340762A Expired - Fee Related JP4000143B2 (ja) | 2004-08-26 | 2004-11-25 | 高誘電率のキャパシタを内蔵したプリント基板およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7351915B2 (ja) |
| JP (1) | JP4000143B2 (ja) |
| KR (1) | KR100619367B1 (ja) |
| CN (1) | CN1741707B (ja) |
Families Citing this family (63)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100619367B1 (ko) * | 2004-08-26 | 2006-09-08 | 삼성전기주식회사 | 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법 |
| KR100645625B1 (ko) * | 2004-12-01 | 2006-11-15 | 삼성전기주식회사 | 커패시터 내장형 인쇄회로기판 및 그 제조방법 |
| KR100716810B1 (ko) * | 2005-03-18 | 2007-05-09 | 삼성전기주식회사 | 블라인드 비아홀을 구비한 커패시터 내장형 인쇄회로기판및 그 제조 방법 |
| US7468545B2 (en) * | 2005-05-06 | 2008-12-23 | Megica Corporation | Post passivation structure for a semiconductor device and packaging process for same |
| US7582556B2 (en) * | 2005-06-24 | 2009-09-01 | Megica Corporation | Circuitry component and method for forming the same |
| TW200746940A (en) * | 2005-10-14 | 2007-12-16 | Ibiden Co Ltd | Printed wiring board |
| US7504706B2 (en) * | 2005-10-21 | 2009-03-17 | E. I. Du Pont De Nemours | Packaging having an array of embedded capacitors for power delivery and decoupling in the mid-frequency range and methods of forming thereof |
| US7919804B2 (en) * | 2005-11-08 | 2011-04-05 | Oracle America, Inc. | Power distribution for high-speed integrated circuits |
| KR100656751B1 (ko) * | 2005-12-13 | 2006-12-13 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
| TWI295102B (en) * | 2006-01-13 | 2008-03-21 | Ind Tech Res Inst | Multi-functional substrate structure |
| US7336501B2 (en) * | 2006-06-26 | 2008-02-26 | Ibiden Co., Ltd. | Wiring board with built-in capacitor |
| KR100764389B1 (ko) * | 2006-07-12 | 2007-10-05 | 삼성전기주식회사 | 캐패시터 내장형 세라믹 기판 제조방법 |
| JP4591709B2 (ja) * | 2006-07-14 | 2010-12-01 | 信越化学工業株式会社 | キャパシタ |
| KR100856326B1 (ko) * | 2006-07-19 | 2008-09-03 | 삼성전기주식회사 | 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판 |
| TWI327361B (en) * | 2006-07-28 | 2010-07-11 | Unimicron Technology Corp | Circuit board structure having passive component and stack structure thereof |
| KR100763345B1 (ko) * | 2006-08-30 | 2007-10-04 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판의 제조방법 |
| KR100878414B1 (ko) * | 2006-10-27 | 2009-01-13 | 삼성전기주식회사 | 캐패시터 내장형 인쇄회로기판 및 제조방법 |
| KR100735339B1 (ko) * | 2006-12-29 | 2007-07-04 | 삼성전기주식회사 | 박막 캐패시터 내장형 배선 기판의 제조방법 |
| US8059423B2 (en) * | 2007-02-06 | 2011-11-15 | Sanmina-Sci Corporation | Enhanced localized distributive capacitance for circuit boards |
| CN101467501B (zh) * | 2007-02-06 | 2011-07-20 | 揖斐电株式会社 | 印制电路板及该印制电路板的制造方法 |
| KR100967056B1 (ko) * | 2007-03-29 | 2010-06-29 | 삼성전기주식회사 | 박막 캐패시터 및 박막 캐패시터 내장형 인쇄회로기판 |
| KR100856209B1 (ko) * | 2007-05-04 | 2008-09-03 | 삼성전자주식회사 | 집적회로가 내장된 인쇄회로기판 및 그 제조방법 |
| CN101309552B (zh) * | 2007-05-17 | 2010-08-25 | 楠梓电子股份有限公司 | 电路板的导通构造及其制造方法 |
| KR100891370B1 (ko) * | 2007-05-31 | 2009-04-02 | 전자부품연구원 | 커패시터 내장형 인쇄회로기판의 제조방법 |
| KR100882266B1 (ko) * | 2007-11-07 | 2009-02-06 | 삼성전기주식회사 | 캐패시터 내장형 인쇄회로기판의 제조방법 |
| KR100882608B1 (ko) * | 2007-09-28 | 2009-02-12 | 삼성전기주식회사 | 캐비티 캐패시터의 제작 방법 및 캐비티 캐패시터가 내장된인쇄회로기판 |
| KR101494214B1 (ko) * | 2007-10-05 | 2015-02-17 | 삼성디스플레이 주식회사 | 백라이트 어셈블리 및 이를 구비한 표시 장치 |
| JP2009094333A (ja) * | 2007-10-10 | 2009-04-30 | Nippon Mektron Ltd | キャパシタを内蔵したプリント配線板およびその製造方法 |
| TW200919676A (en) * | 2007-10-17 | 2009-05-01 | Phoenix Prec Technology Corp | Packaging substrate structure having capacitor embedded therein and method for manufacturing the same |
| US20090223700A1 (en) * | 2008-03-05 | 2009-09-10 | Honeywell International Inc. | Thin flexible circuits |
| US8199462B2 (en) | 2008-09-08 | 2012-06-12 | Avx Corporation | Solid electrolytic capacitor for embedding into a circuit board |
| KR101024241B1 (ko) | 2008-12-26 | 2011-03-29 | 주식회사 하이닉스반도체 | 반도체 장치 및 그를 포함하는 반도체 패키지 |
| US7786839B2 (en) * | 2008-12-28 | 2010-08-31 | Pratt & Whitney Rocketdyne, Inc. | Passive electrical components with inorganic dielectric coating layer |
| KR101609597B1 (ko) * | 2009-02-16 | 2016-04-07 | 삼성디스플레이 주식회사 | 회로기판 및 이를 갖는 표시패널 어셈블리 |
| CN102461347B (zh) | 2009-05-01 | 2016-03-16 | 3M创新有限公司 | 无源电制品 |
| US8279583B2 (en) * | 2009-05-29 | 2012-10-02 | Avx Corporation | Anode for an electrolytic capacitor that contains individual components connected by a refractory metal paste |
| US8441777B2 (en) * | 2009-05-29 | 2013-05-14 | Avx Corporation | Solid electrolytic capacitor with facedown terminations |
| US10283443B2 (en) * | 2009-11-10 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Chip package having integrated capacitor |
| KR101084252B1 (ko) * | 2010-03-05 | 2011-11-17 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판 및 그 제조방법 |
| JP5757163B2 (ja) * | 2011-06-02 | 2015-07-29 | ソニー株式会社 | 多層配線基板およびその製造方法、並びに半導体装置 |
| US8680403B2 (en) | 2011-09-08 | 2014-03-25 | Texas Instruments Incorporated | Apparatus for broadband matching |
| KR20130075168A (ko) * | 2011-12-27 | 2013-07-05 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
| GB2509296B (en) * | 2012-09-25 | 2016-10-26 | Cambridge Silicon Radio Ltd | Composite reconstituted wafer structures |
| US10028394B2 (en) * | 2012-12-17 | 2018-07-17 | Intel Corporation | Electrical interconnect formed through buildup process |
| JP5401617B1 (ja) * | 2013-01-24 | 2014-01-29 | 有限会社 ナプラ | 受動素子内蔵基板 |
| CN103358631B (zh) * | 2013-07-19 | 2016-05-25 | 广东生益科技股份有限公司 | 一种埋容材料用介质层、埋容材料、制备方法及其用途 |
| CN104582265B (zh) * | 2013-10-14 | 2018-10-19 | 珠海方正科技高密电子有限公司 | 一种埋入电容的实现方法及电路板 |
| CN106257661B (zh) * | 2015-06-16 | 2019-03-05 | 华为技术有限公司 | 芯片封装载板、芯片和电路板 |
| CN106341945B (zh) * | 2015-07-07 | 2019-02-19 | 庆鼎精密电子（淮安）有限公司 | 一种柔性线路板及其制作方法 |
| KR102434435B1 (ko) | 2015-10-26 | 2022-08-19 | 삼성전자주식회사 | 인쇄회로기판 및 이를 가지는 반도체 패키지 |
| US9545008B1 (en) | 2016-03-24 | 2017-01-10 | Avx Corporation | Solid electrolytic capacitor for embedding into a circuit board |
| JP6756134B2 (ja) * | 2016-03-30 | 2020-09-16 | Tdk株式会社 | 薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法 |
| JP6512366B2 (ja) * | 2016-04-20 | 2019-05-15 | 富士通株式会社 | 回路基板、回路基板の製造方法及び電子装置 |
| JP2018186198A (ja) * | 2017-04-26 | 2018-11-22 | 富士通株式会社 | 基板および基板の製造方法 |
| JP7238771B2 (ja) | 2017-05-31 | 2023-03-14 | Tdk株式会社 | 薄膜コンデンサ及び薄膜コンデンサの製造方法 |
| EP3489646A1 (en) * | 2017-11-23 | 2019-05-29 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Determining a physical quantity by means of a native component carrier |
| CN110087392B (zh) * | 2018-01-25 | 2021-08-10 | 欣兴电子股份有限公司 | 线路板结构及其制作方法 |
| CN108336071B (zh) * | 2018-02-12 | 2019-09-24 | 湖州一力电子有限公司 | 一种石墨烯电容及其制造方法 |
| EP3627671A1 (de) | 2018-09-21 | 2020-03-25 | Siemens Aktiengesellschaft | Verfahren zur herstellung einer wickelkopfanordnung für eine elektrische rotierende maschine |
| CN109650878B (zh) * | 2019-01-10 | 2021-08-24 | 陕西科技大学 | 一种无铅宽频下巨介电低损耗高绝缘电阻陶瓷材料及其制备方法 |
| CN110602873B (zh) * | 2019-09-16 | 2020-10-09 | 西北核技术研究院 | 一种印制电路板电路吸收或发射功率降低方法及预测方法 |
| CN111641016A (zh) * | 2020-04-30 | 2020-09-08 | 深圳第三代半导体研究院 | 一种陶瓷滤波器表面电极制备方法 |
| CN113853069A (zh) * | 2020-06-28 | 2021-12-28 | 庆鼎精密电子（淮安）有限公司 | 电路板中间体的制造方法、电路板及其制造方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6030091B2 (ja) | 1979-09-29 | 1985-07-15 | 富士通株式会社 | マイクロ波用ｍｏｍコンデンサの製造方法 |
| JPS6062186A (ja) | 1983-09-14 | 1985-04-10 | 宮田 致良 | 絶縁物と導電物等の溶射により電気回路等を構成する方法 |
| GB2185437B (en) * | 1985-12-26 | 1989-12-06 | Hitachi Chemical Co Ltd | Ceramic coated laminate and process for producing the same |
| JP2767799B2 (ja) | 1988-03-04 | 1998-06-18 | 松下電器産業株式会社 | 高誘電率材料とコンデンサ及びコンデンサの誘電体膜形成方法 |
| US5324407A (en) * | 1989-06-30 | 1994-06-28 | Eltech Systems Corporation | Substrate of improved plasma sprayed surface morphology and its use as an electrode in an electrolytic cell |
| US5314601A (en) * | 1989-06-30 | 1994-05-24 | Eltech Systems Corporation | Electrodes of improved service life |
| US5079069A (en) | 1989-08-23 | 1992-01-07 | Zycon Corporation | Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture |
| US5162977A (en) * | 1991-08-27 | 1992-11-10 | Storage Technology Corporation | Printed circuit board having an integrated decoupling capacitive element |
| US5261153A (en) | 1992-04-06 | 1993-11-16 | Zycon Corporation | In situ method for forming a capacitive PCB |
| US5800575A (en) | 1992-04-06 | 1998-09-01 | Zycon Corporation | In situ method of forming a bypass capacitor element internally within a capacitive PCB |
| JP3709602B2 (ja) | 1996-02-29 | 2005-10-26 | 富士通株式会社 | 薄膜多層回路基板とその製造方法 |
| JP3704196B2 (ja) * | 1996-03-14 | 2005-10-05 | 日本特殊陶業株式会社 | セラミック配線板の形成方法 |
| US6068782A (en) * | 1998-02-11 | 2000-05-30 | Ormet Corporation | Individual embedded capacitors for laminated printed circuit boards |
| JP3362776B2 (ja) | 1999-02-02 | 2003-01-07 | 日本電気株式会社 | 薄膜コンデンサ、薄膜コンデンサ内蔵基板および薄膜コンデンサの製造方法 |
| US6238741B1 (en) | 1998-12-07 | 2001-05-29 | International Business Machines Corporation | Single mask screening process |
| US6349456B1 (en) | 1998-12-31 | 2002-02-26 | Motorola, Inc. | Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes |
| US6274224B1 (en) | 1999-02-01 | 2001-08-14 | 3M Innovative Properties Company | Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article |
| KR100376482B1 (ko) * | 1999-12-17 | 2003-03-17 | 삼성전기주식회사 | 캐패시터 내장형 인쇄회로기판 제조방법 |
| US6395996B1 (en) * | 2000-05-16 | 2002-05-28 | Silicon Integrated Systems Corporation | Multi-layered substrate with a built-in capacitor design |
| US6407929B1 (en) * | 2000-06-29 | 2002-06-18 | Intel Corporation | Electronic package having embedded capacitors and method of fabrication therefor |
| JP3786028B2 (ja) | 2002-02-19 | 2006-06-14 | 日本ビクター株式会社 | コンデンサ素子を有するプリント基板の製造方法 |
| WO2004056160A1 (en) | 2002-12-13 | 2004-07-01 | E.I. Du Pont De Nemours And Company | Printed wiring boards having low inductance embedded capacitors and methods of making same |
| US7100277B2 (en) * | 2004-07-01 | 2006-09-05 | E. I. Du Pont De Nemours And Company | Methods of forming printed circuit boards having embedded thick film capacitors |
| KR100619367B1 (ko) * | 2004-08-26 | 2006-09-08 | 삼성전기주식회사 | 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법 |
-
2004
- 2004-08-26 KR KR1020040067487A patent/KR100619367B1/ko not_active IP Right Cessation
- 2004-11-25 JP JP2004340762A patent/JP4000143B2/ja not_active Expired - Fee Related
- 2004-11-29 US US10/999,442 patent/US7351915B2/en not_active Expired - Fee Related
- 2004-12-06 CN CN2004100969558A patent/CN1741707B/zh not_active Expired - Fee Related
-
2007
- 2007-03-02 US US11/681,457 patent/US20070146980A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN1741707A (zh) | 2006-03-01 |
| US20060044734A1 (en) | 2006-03-02 |
| US20070146980A1 (en) | 2007-06-28 |
| US7351915B2 (en) | 2008-04-01 |
| CN1741707B (zh) | 2010-04-14 |
| KR20060019037A (ko) | 2006-03-03 |
| KR100619367B1 (ko) | 2006-09-08 |
| JP2006066854A (ja) | 2006-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4000143B2 (ja) | 高誘電率のキャパシタを内蔵したプリント基板およびその製造方法 | |
| US7570491B2 (en) | Printed circuit board with embedded capacitors therein, and process for manufacturing the same | |
| US7326858B2 (en) | Printed circuit board with embedded capacitors and manufacturing method thereof | |
| US6910266B2 (en) | Printed circuit board with embedded capacitors therein, and process for manufacturing the same | |
| US7282394B2 (en) | Printed circuit board including embedded chips and method of fabricating the same using plating | |
| JP2006245574A (ja) | チップ内蔵型プリント回路基板およびその製造方法 | |
| JP2005142523A (ja) | 埋設抵抗を有する印刷回路基板の製造方法 | |
| JP2007535123A (ja) | モジュール式電子アッセンブリーおよび製造方法 | |
| JP2004152904A (ja) | 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法 | |
| EP1229770B1 (en) | Method for manufacturing printed-circuit board | |
| US7189598B2 (en) | Wiring board, method of manufacturing the same, semiconductor device, and electronic instrument | |
| KR100835660B1 (ko) | 커패시터, 그 제조방법 및 커패시터가 내장된 인쇄회로기판 | |
| JPH11195552A (ja) | 薄型コンデンサとその製造方法 | |
| KR101020735B1 (ko) | 임베디드 캐패시터를 포함하는 인쇄회로 기판 제조 방법 | |
| JP2004087991A (ja) | 多層配線基板の製造方法 | |
| JP4501570B2 (ja) | キャパシタ内蔵多層配線基板の製造方法 | |
| JPH1126939A (ja) | 多層配線基板 | |
| JPH114080A (ja) | 多層配線基板 | |
| US20040192039A1 (en) | Method of fabricating a multi-layer circuit structure having embedded polymer resistors | |
| KR100596137B1 (ko) | 수동 소자 내장형 인쇄회로기판 및 그의 제조 방법 | |
| JPH09214090A (ja) | プリント配線板およびその製造方法 | |
| JPH05235196A (ja) | 焼成配線基板の製造方法 | |
| JPH1093247A (ja) | 多層配線基板 | |
| JP2006108126A (ja) | プリント配線板およびその製造方法 | |
| JPH02142198A (ja) | セラミック多層配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070514 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070810 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |