KR100891370B1 - 커패시터 내장형 인쇄회로기판의 제조방법 - Google Patents

Abstract

본 발명은 커패시터 내장형 인쇄회로기판의 제조방법에 관한 것으로서, 지지층 상부에 커패시터를 형성하고, 지지층 상부에 커패시터를 감싸며 절연층을 형성하며, 절연층 상부에 회로 패턴을 형성하고, 커패시터 상부에 절연층 및 회로 패턴을 관통하는 비아홀을 형성한 후, 비아홀 내부에 도전성 물질을 충진하며, 지지층을 제거하여 커패시터를 인쇄회로기판에 내장하는 것을 특징으로 한다.

본 발명에 의하면, 열팽창 계수 차이로 인한 휨 발생을 억제할 수 있고, 커패시터 내장형 인쇄회로기판의 제조 공정 과정에서 평탄한 상태를 유지할 수 있어 핸들링 공정을 원활히 수행할 수 있으며, 그로 인해 종래의 핸들링 공정 수행시 커패시터에 크랙이 발생하는 것을 방지할 수 있고, 층간 얼라인 수행시 얼라인 오차 발생율을 줄일 수 있다.

커패시터, 인쇄회로기판, 빌드업, 솔더 범프, 얼라인

Description

커패시터 내장형 인쇄회로기판의 제조방법{ Fabricating method for capacitor embeded print circuit board }

도 1a 내지 도 1e는 본 발명의 커패시터 내장형 인쇄회로기판의 제조방법의 일 실시예를 나타낸 단면도.

도 2a 내지 도 2e는 본 발명의 커패시터 내장형 인쇄회로기판의 제조방법의 다른 실시예를 나타낸 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

100 : 지지층 110 : 커패시터

120 : 제1 회로 패턴 130 : 절연층

140 : 금속층 145 : 제2 회로 패턴

150 : 비아홀 155 : 도전성 물질

본 발명은 커패시터 내장형 인쇄회로기판의 제조방법에 관한 것이다.

커패시터는 디지털 회로, 아날로그 회로, 고주파 회로 등의 전자 회로에서 커플링 및 디커플링(Coupling & Decoupling), 필터(Filter), 임피던스 매 칭(Impedance Matching) 및 신호 매칭(Signal Matching), 차지 펌프(Charge Pump) 및 복조(Demodulation) 등 다양한 목적으로 사용되는 수동 소자이다.

커패시터는 용량 및 온도 안정성에 따라, 온도 안정성은 낮지만 용량이 큰 B(A) 특성 및 F 특성 MLCC(Multilayer Ceramic Capacitor)와 같은 커패시터와, 용량은 작지만 온도 안정성이 높은 C 특성 MLCC와 같은 커패시터로 크게 분류할 수 있다.

전자는 주로 디커플링 및 바이패스(Bypass) 등의 목적으로 사용되며, 후자는 신호 매칭 및 임피던스 매칭 등의 목적으로 사용된다.

커패시터는 일반적으로 칩, 디스크 등의 다양한 형태로 제조되어 인쇄회로기판의 표면에 실장되어 사용되었으나, 최근 다음과 같은 요인으로 인해 커패시터를 인쇄회로기판 내부에 내장하려는 다양한 시도가 이루어지고 있다.

1) 전자기기의 소형화 및 복합화에 따라, 인쇄회로기판에 수동 소자들이 실장될 수 있는 면적이 줄어듦

2) 전자기기의 고속화에 의한 사용 주파수가 높아짐에 따라, 수동 소자와 IC 사이에 도체 및 솔더(Solder) 등 여러 가지 요인으로 인해 기생임피던스(Parasitic Impedance)가 발생함

그러나, 종래의 커패시터 내장형 인쇄회로기판 제조방법의 경우 다음과 같은 문제점이 있다.

첫째, 종래의 커패시터 내장형 인쇄회로기판 제조방법에 의하면 동박과 동박 상에 코팅되는 유전율 재료 간의 열팽창 계수 차이로 인해 휨이 발생하며, 이러한 휨은 핸들링 수행시 코팅된 유전율 재료에 크랙을 발생시키는 결과를 초래한다.

즉, 종래의 커패시터 내장형 인쇄회로기판의 제조방법은 동박 상에 커패시터 페이스트를 스크린 인쇄 공정을 통해 도포한 후, 약 1000℃의 온도에서 소성시켜 형성하였는데, 이 경우 제조 공정이 얇은 동박 상에서 이루어지므로 취급상의 어려움이 있으며, 특히 고 유전율 소재와 동박 간의 열팽창 계수 차이에 의해 휨이 발생하면 핸들링 수행시 고 유전율 재료에 크랙(Crack)이 발생한다는 문제점이 있다.

둘째, 종래의 커패시터 내장형 인쇄회로기판 제조방법에 의하면 다층 인쇄회로기판을 제조할 때, 얇은 동박 상에서 층간 얼라인(Align)을 수행하게 되므로 휨 등의 변형으로 인해 얼라인 오차 발생율이 크다는 문제점이 있다.

셋째, 종래의 커패시터 내장형 인쇄회로기판 제조방법에 의하면 부품 조립 등의 패키징을 위해 솔더나 금속 범프 등을 형성할 때, 얼라인 공정 및 마스킹 공정 후에 추가적으로 솔더나 금속 범프 등을 형성하는 공정을 수행해야 하기 때문에 제조 공정이 복잡해지고 제조 비용이 많이 들어간다는 문제점이 있다.

따라서, 본 발명의 목적은 충분한 두께를 가지는 금속 지지층 상에 커패시터를 형성하여 제조 공정에서 매우 평탄한 상태를 유지하도록 함으로써, 열팽창 계수 차이에 의한 휨을 억제하고 크랙의 발생을 방지하는 커패시터 내장형 인쇄회로기판의 제조방법을 제공하는 데 있다.

본 발명의 다른 목적은 지지층 상에 커패시터를 형성한 후, 지지층을 이용하여 솔더 범프를 형성함으로써, 제조 공정을 단순화하는 커패시터 내장형 인쇄회로기판의 제조방법을 제공하는 데 있다.

본 발명의 커패시터 내장형 인쇄회로기판의 제조방법의 바람직한 실시예는, 지지층 상부에 커패시터를 형성하는 단계와, 상기 지지층 상부에 커패시터를 감싸며 절연층을 형성하는 단계와, 상기 절연층 상부에 회로 패턴을 형성하는 단계와, 상기 커패시터 상부에 상기 절연층 및 회로 패턴을 관통하는 비아홀을 형성한 후, 상기 비아홀 내부에 도전성 물질을 충진하는 단계와, 상기 지지층을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

또한, 상기 지지층을 제거하기 전에, 상기 지지층 하부에 마스크를 형성한 후, 상기 마스크가 형성되지 않은 부분의 지지층을 제거하는 단계와, 상기 지지층이 제거된 부분에 솔더 범프를 형성한 후, 남아있는 지지층 및 마스크를 제거하는 단계와, 상기 솔더 범프를 리플로우(Reflow) 시키는 단계를 더 포함하는 것을 특징으로 한다.

또한, 상기 지지층의 두께는 500㎛ ~ 2000㎛인 것을 특징으로 한다.

또한, 상기 지지층은 Ni 또는 Sn으로 이루어지거나 이들의 합금으로 이루어지는 것을 특징으로 한다.

또한, 상기 지지층은 구리로 이루어지는 제1 금속 지지층과, 상기 제1 금속 지지층 상부에 형성되며 Ni 또는 Sn으로 이루어지거나 이들의 합금으로 이루어지는 제2 금속 지지층으로 이루어지는 것을 특징으로 한다.

이하, 도 1 및 도 2를 참조하여 본 발명의 커패시터 내장형 인쇄회로기판의 제조방법에 대해 상세히 설명한다. 본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

도 1a 내지 도 1e는 본 발명의 커패시터 내장형 인쇄회로기판의 제조방법의 일 실시예를 나타낸 단면도이다.

이에 도시된 바와 같이, 먼저 지지층(100) 상부에 커패시터(110) 및 제1 회로 패턴(120)을 형성한다(도 1a).

여기서, 상기 지지층(100)은 커패시터 내장형 인쇄회로기판의 제조 과정에서 평탄한 상태를 제공하기 위해 500㎛ ~ 2000㎛의 충분한 두께를 가지는 것이 바람직하다.

상기 지지층(100)은 단일 금속 지지층으로서 Ni 또는 Sn으로 이루어지거나, 이들의 합금으로 이루어질 수 있다.

그리고 상기 지지층(100)은 제1 금속 지지층과, 상기 제1 금속 지지층 상부에 형성되는 제2 금속 지지층의 2중 층으로 이루어질 수 있다.

이때, 제1 금속 지지층은 구리(Cu)로 이루어지고, 제2 금속 지지층은 Ni 또는 Sn으로 이루어지거나 이들의 합금으로 이루어지는 것이 바람직하다.

한편, 상기 지지층(100) 상부에 형성되는 커패시터(110)는 아래에 기술된 방법에 의해 형성할 수 있으며, 그 외에 다양한 방법으로 형성할 수 있다.

1) 먼저 상기 지지층(100) 상부에 동박을 형성한 후, 동박을 패턴화하여 상기 지지층(100) 상부에 커패시터의 하부 전극(111)을 형성한다. 이때, 상기 지지층 (100)상부에 제1 회로 패턴(120)을 함께 형성할 수도 있다.

다음으로, 상기 커패시터의 하부 전극(111) 상에 높은 유전 상수의 세라믹 분말을 함유한 중합체로 이루어진 커패시터 페이스트(114)를 스크린 인쇄(Screen Printing) 기술을 이용하여 도포한 후, 이를 건조 또는 경화시킨다.

이어서, 상기 커패시터 페이스트(114) 상에 은(Ag) 또는 구리(Cu)와 같은 도체 페이스트(Conductive Paste)를 스크린 인쇄 기술을 이용하여 도포한 후, 이를 건조 또는 경화시켜 커패시터의 상부 전극(117)을 형성한다.

2) 먼저 상기 지지층(100) 상부에 제1 금속층(111)을 형성하고, 제1 금속층 (111)상부에 세라믹 분말이 함유된 감광성 유전체 수지(114)를 코팅한 후, 노광 및 열 건조시킨다.

이어서, 상기 감광성 유전체 수지(114) 상부에 제2 금속층(117)을 형성한다.

다음으로, 상기 제2 금속층(117) 상부에 포토 레지스트를 형성한 후, 포토 레지스트를 패턴화한다.

연이어, 상기 패턴된 포토 레지스트를 식각 마스크로 하여 상기 제2 금속층(117)부터 상기 제1 금속층(111)까지 식각하여 상기 지지층(100) 상부에 커패시터(110)를 형성한다.

다음으로, 상기 지지층(100) 상부에 상기 커패시터(110) 및 제1 회로 패턴(120)을 감싸며 절연층(130)을 형성하고, 상기 절연층(130) 상부에 금속층(140)을 형성한다(도 1b).

상기 절연층(130)은 일반적으로 반경화상태의 프리프레그(Prepreg)가 사용되는데, 상기 프리프레그는 소정의 열과 압력에서 경화되는 유리 섬유와 열경화성 수지의 합성 물질로 이루어진다.

상기 금속층(140)은 회로 패턴을 형성하기 위해 구리(Cu)로 이루어지는 것이 바람직하다.

이어서, 포토 리소그래피 공정을 사용하여 상기 절연층(130) 상부에 제2 회로 패턴(145)을 형성한다(도 1c).

즉, 상기 금속층(140) 상부에 포토 레지스트(Photo Resist)를 도포한 후, 포토 레지스트를 패턴화하고, 패턴된 포토 레지스트를 식각 마스크로 하여 상기 금속층(140)을 식각 함으로써, 상기 절연층(130) 상부에 제2 회로 패턴(145)을 형성한 다.

이때, 제2 회로 패턴(145) 상에 금 도금 또는 OSP(Organic Solderability Preservative) 등의 표면 처리를 수행할 수 있다.

연이어, 상기 커패시터(110) 및 제1 회로 패턴(120)의 상부에 상기 제2 회로 패턴(145) 및 절연층(130)을 관통하는 비아홀(150)을 형성하고, 상기 비아홀(150)을 도전성 물질(155)로 충진시킨다(도 1d).

상기 비아홀(150)은 레이저 드릴(Laser Drill) 또는 기계식 드릴(Mechanical Drill)을 이용하여 형성할 수 있다.

이후, 빌드-업(Build-Up) 공정을 이용하여 절연층 및 금속층을 적층하고 도전성 물질이 충진된 비아홀을 형성하는 공정을 반복적으로 수행하여 원하는 층수를 올림으로써, 다층 인쇄회로기판을 형성할 수 있다.

다음으로, 상기 지지층(100)을 제거한다(도 1e).

이때, 상기 커패시터의 하부 전극(111) 및 제1 회로 패턴(120)에 영향을 주지 않고 상기 지지층(100)만 선택적으로 제거하기 위해, 상기 지지층(100)은 상기 커패시터의 하부 전극(111) 및 제1 회로 패턴(120)을 이루는 금속과 다른 금속으로 형성한다.

이와 같이, 본 발명에 의하면 충분한 두께를 가지는 지지층 상에 커패시터를 형성함으로써, 열팽창 계수 차이로 인한 휨 발생을 억제할 수 있으며, 커패시터 내 장형 인쇄회로기판의 제조 공정 과정에서 평탄한 상태를 유지할 수 있어 핸들링 공정을 원활히 수행할 수 있다.

따라서, 종래의 핸들링 공정 수행시 커패시터에 크랙이 발생하는 것을 방지할 수 있고, 층간 얼라인 수행시 얼라인 오차 발생율을 줄일 수 있다.

도 2a 내지 도 2e는 본 발명의 커패시터 내장형 인쇄회로기판의 제조방법의 다른 실시예를 나타낸 단면도이다.

이에 도시된 바와 같이, 지지층(200) 상부에 커패시터(210) 및 제1 회로 패턴(220)을 형성하고, 상기 지지층(200) 상부에 커패시터(210) 및 제1 회로 패턴(220)을 감싸며 절연층(230)을 형성하며, 상기 절연층(230) 상부에 제2 회로 패턴(245)을 형성한 후, 상기 커패시터(210) 및 제1 회로 패턴(220)의 상부에 상기 제2 회로 패턴(245) 및 절연층(230)을 관통하며 도전성 물질(255)이 충진된 비아홀(250)을 형성한다(도 2a).

다음으로, 상기 지지층(200) 하부에 마스크(260)를 형성한다(도 2b).

즉, 상기 지지층(200) 하부에 포토 레지스트를 도포한 후, 포토 레지스트를 패턴화하여 솔더 범프(Solder Bump)(미도시)가 형성될 부분(205)이 노출되도록 마스크(260)를 형성한다.

여기서, 상기 지지층(200)은 구리(Cu)로 이루어지는 제1 금속 지지층과, 상기 제1 금속 지지층 상부에 형성되며 니켈(Ni)로 이루어지는 제2 금속 지지층으로 이루어지는 것이 바람직한데, 이는 니켈보다는 구리가 포토 레지스트와의 밀착력이 좋기 때문이다.

이어서, 솔더 범프가 형성될 부분(205)의 지지층(200)을 제거한 후, 지지층(200)이 제거된 부분에 솔더 범프(270)를 형성한다(도 2c).

이때, 상기 지지층(200)은 습식 식각 또는 건식 식각 등으로 제거하거나 레이저를 이용하여 제거할 수도 있다.

상기 솔더 범프(270)는 납과 주석의 합금, 주석과 은의 합금 또는 구리 중에서 선택된 어느 하나의 물질로 이루어지며, 스크린 인쇄법 또는 도금법에 의해 형성한다.

연이어, 남아있는 지지층(200) 및 마스크(260)를 제거하여 솔더 범프(270)를 돌출시킨 후(도 2d), 리플로우(Reflow) 공정을 수행하여 구형의 솔더 범프(275)를 형성한다(도 2e).

이와 같이, 본 발명에 의하면 별도의 추가 공정 없이 지지층(200)을 제거하는 과정 속에서 솔더 범프(270)를 형성할 수 있으므로, 제조 공정을 단순화할 수 있고 제조 비용을 줄일 수 있다.

이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대 하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.

그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

이와 같이, 본 발명에 의하면 충분한 두께를 가지는 지지층 상에 커패시터를 형성함으로써, 열팽창 계수 차이로 인한 휨 발생을 억제할 수 있고, 커패시터 내장형 인쇄회로기판의 제조 공정 과정에서 평탄한 상태를 유지할 수 있어 핸들링 공정을 원활히 수행할 수 있으며, 그로 인해 종래의 핸들링 공정 수행시 커패시터에 크랙이 발생하는 것을 방지할 수 있고, 층간 얼라인 수행시 얼라인 오차 발생율을 줄일 수 있다.

또한, 본 발명에 의하면 별도의 추가 공정 없이 지지층을 제거하는 과정 속에서 솔더 범프를 형성할 수 있으므로, 제조 공정을 단순화할 수 있고 제조 비용을 줄일 수 있다.

Claims (11)

1. 지지층 상부에 커패시터를 형성하는 단계;

   상기 지지층 상부에 커패시터를 감싸며 절연층을 형성하는 단계;

   상기 절연층 상부에 회로 패턴을 형성하는 단계;

   상기 커패시터 상부에 상기 절연층 및 회로 패턴을 관통하는 비아홀을 형성한 후, 상기 비아홀 내부에 도전성 물질을 충진하는 단계; 및

   상기 지지층을 제거하는 단계를 포함하여 이루어지며,

   상기 지지층 상부에 커패시터를 형성하는 단계는,

   상기 지지층 상부에 동박을 형성한 후, 상기 동박을 패턴화하여 커패시터의 하부 전극을 형성하는 단계;

   상기 하부 전극 상에 커패시터 페이스트를 도포한 후, 상기 커패시터 페이스트를 경화시키는 단계; 및

   상기 커패시터 페이스트 상에 도체 페이스트를 도포한 후, 상기 도체 페이스트를 경화시켜 커패시터의 상부 전극을 형성하는 단계를 포함하여 이루어지는 커패시터 내장형 인쇄회로기판의 제조방법.
2. 삭제
3. 제1항에 있어서,

   상기 지지층을 제거하기 전에,

   상기 지지층 하부에 마스크를 형성한 후, 상기 마스크가 형성되지 않은 부분의 지지층을 제거하는 단계; 및

   상기 지지층이 제거된 부분에 솔더 범프를 형성한 후, 남아있는 지지층 및 마스크를 제거하는 단계를 포함하여 이루어지는 커패시터 내장형 인쇄회로기판의 제조방법.
4. 제3항에 있어서,

   상기 남아있는 지지층 및 마스크를 제거한 이후,

   상기 솔더 범프를 리플로우(Reflow) 시키는 단계를 더 포함하는 것을 특징으로 하는 커패시터 내장형 인쇄회로기판의 제조방법.
5. 제1항, 제3항, 제4항 중 어느 하나의 항에 있어서,

   상기 지지층의 두께는 500㎛ ~ 2000㎛인 것을 특징으로 하는 커패시터 내장형 인쇄회로기판의 제조방법.
6. 제1항, 제3항, 제4항 중 어느 하나의 항에 있어서,

   상기 지지층은 Ni 또는 Sn으로 이루어지거나 이들의 합금으로 이루어지는 것을 특징으로 하는 커패시터 내장형 인쇄회로기판의 제조방법.
7. 제1항, 제3항, 제4항 중 어느 하나의 항에 있어서,

   상기 지지층은,

   제1 금속 지지층과, 상기 제1 금속 지지층 상부에 형성되는 제2 금속 지지층으로 이루어지고,

   상기 제1 금속 지지층은 구리로 이루어지고, 상기 제2 금속 지지층은 Ni 또는 Sn으로 이루어지거나 이들의 합금으로 이루어지는 것을 특징으로 하는 커패시터 내장형 인쇄회로기판의 제조방법.
8. 삭제
9. 삭제
10. 제1항에 있어서,

    상기 커패시터 페이스트 및 도체 페이스트는 스크린 인쇄법을 이용하여 도포하는 것을 특징으로 하는 커패시터 내장형 인쇄회로기판의 제조방법.
11. 지지층 상부에 커패시터를 형성하는 단계;

    상기 지지층 상부에 커패시터를 감싸며 절연층을 형성하는 단계;

    상기 절연층 상부에 회로 패턴을 형성하는 단계;

    상기 커패시터 상부에 상기 절연층 및 회로 패턴을 관통하는 비아홀을 형성한 후, 상기 비아홀 내부에 도전성 물질을 충진하는 단계; 및

    상기 지지층을 제거하는 단계를 포함하여 이루어지며,

    상기 지지층 상부에 커패시터를 형성하는 단계는,

    상기 지지층 상부에 제1 금속층, 감광성 유전체 수지층 및 제2 금속층을 순차적으로 적층하는 단계; 및

    포토 리소그래피 공정을 이용하여 상기 제2 금속층부터 상기 제1 금속층까지 식각하여 커패시터를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 커패시터 내장형 인쇄회로기판의 제조방법.

Images