CN1706046A - 开关元件、驱动开关元件的方法、可重写的逻辑集成电路以及存储元件 - Google Patents

开关元件、驱动开关元件的方法、可重写的逻辑集成电路以及存储元件 Download PDF

Info

Publication number
CN1706046A
CN1706046A CNA2004800013896A CN200480001389A CN1706046A CN 1706046 A CN1706046 A CN 1706046A CN A2004800013896 A CNA2004800013896 A CN A2004800013896A CN 200480001389 A CN200480001389 A CN 200480001389A CN 1706046 A CN1706046 A CN 1706046A
Authority
CN
China
Prior art keywords
electrode
switch element
ion conductor
voltage
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800013896A
Other languages
English (en)
Other versions
CN100407440C (zh
Inventor
阪本利司
川浦久雄
砂村润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1706046A publication Critical patent/CN1706046A/zh
Application granted granted Critical
Publication of CN100407440C publication Critical patent/CN100407440C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

一个开关元件，包括：用于传导使用于电化学反应中的金属离子的一个离子导体，在接触离子导体的同时彼此分开一个规定距离提供的第一电极和第二电极，和与离子导体接触提供的第三电极。当引起切换到接通状态的一个电压被施加到第三电极时，一个金属被第一电极与第二电极之间的金属离子沉淀，从而电连接第一和第二电极。当引起切换到关闭状态的一个电压被施加到第三电极时，沉淀的金属溶解，因此，从而电断开第一和第二电极。

Description

开关元件、驱动开关元件的方法、可重写的逻辑集成电路以及存储元件
技术领域
本发明涉及一种利用电化学反应的开关元件、一种驱动该开关元件的方法、一种FPL(场可编程逻辑：可重写逻辑集成电路)电路以及一个使用该开关元件的存储元件。
背景技术
存储器集成电路的具有非易失功能的开关元件即使当它们的电源被关掉时也能够保持开或关，开关元件包括作为第一常规示例的一个反熔丝元件和作为第二常规示例的EEPROM(电可擦可编程只读存储器)。
基于电化学反应用于执行非易失功能的开关元件包括作为第三常规示例的一个计时器(或者一个电化学时间开关装置)和作为第四常规示例的一个PCRAM(可编程导体随机访问存储器)。
作为第一常规示例的反熔丝元件是具有双态(即，电学上开和关状态)的一个开关元件，并且能够按照电气或物理过程不可逆转地从关闭状态转变为接通状态。作为第一常规示例的反熔丝元件在美国专利No.5,070,384和美国专利No.5,387,812中被公开。反熔丝元件通常形成在两个互连之间。当在互连之间选择性地施加一个高压时反熔丝元件被编程(从关闭状态转变为接通状态)，电互连所述互连。即使在电压关闭之后，反熔丝元件依然保持在接通状态。
在美国专利No.4,203,158中公开的作为第二常规示例的EEPROM具有布置在控制栅极和晶体管通道层之间的一个浮动栅极。当浮动栅极储存电荷时，即当它被充电时，或者当浮动栅电极放出电荷时，即当它被放电时，晶体管的门限电压改变。通过以流经氧化膜的隧道电流的形式把电子射入浮动栅极中或者从浮动栅极中放出电子浮动栅极来充电或放电浮动栅极。由于浮动栅极被一个绝缘膜包裹，所以储存在其中的电荷在EEPROM被切断之后未被丢失。因此，EEPROM具有非易失能力。
近年来，反熔丝元件和EEPROMs被使用于FPL电路中，FPL电路是那些能够对于每个应用改变硬件配置的集成电路。FPL电路的一个示例在日本公开专利公布No.8-78532中被公开。所公开的FPL电路有多个逻辑电路块、互连所述逻辑电路块的互连以及用于改变互连连接的反熔丝元件。反熔丝元件被使用作为编程元件。用户选择的反熔丝元件连接互连。因此，对于选择反熔丝元件连接互连元件，FPL电路提供一个不同的硬件配置。FPL电路提供许多优点，因为它们比ASIC(特定应用集成电路)更多用途并且能够在短周转时间内很便宜地制成，并且正在定位一个迅速发展的市场。
作为第三常规示例的计时器具有一个由直流电源、负荷以及第一和第二内部电极组成的一个闭环。第一和第二内部电极的一部分浸入电解液中并被电镀，而第一和第二内部电极之一被切断，设置计时器的时间。作为第三常规示例的计时器在日本公开实用新型公布No.2-91133中被公开。
在美国专利No.6,348,365中公开的作为第四常规示例的电子元件是利用银锗化物/硒化物的一个PCRAM，银锗化物/硒化物是作为用于传导离子的材料的一种银离子传导的离子传导材料(名词″离子传导的材料″与使用于本说明书中的″离子导体″具有相同的含意)。
附图的图1是示出在美国专利No.6,348,365中公开的PCRAM结构的示意截面图。如图1所示，绝缘材料81、传导材料82和绝缘材料83接连着布置在半导体衬底87上，而绝缘材料83部分地具有一个凹进去的结构(凹槽结构)。离子传导材料86和金属材料84被布置在凹进去的结构中，而电极85被布置在金属材料84和绝缘材料83上。当在电极85和传导材料82之间施加一个电压时，被称为树枝状晶体(dendrite)的一个电流通路在离子传导材料86的表面上产生，从而把电极85和传导材料82彼此电连接。当施加一个反向电压时，树枝状晶体把电极85和传导材料82彼此电绝缘。
作为第一常规示例的反熔丝元件是主要在FPL电路中使用的一个开关元件。由于接通阻抗(它是在反熔丝元件处于接通状态时反熔丝元件的阻抗)很小(大约50Ω)，所以反熔丝元件有一个小的信号延迟时间。可是，由于反熔丝元件不是可重编程的，所以它有问题。因此，当FPL电路被编程时，在它处于运行中时它不满足用于调试程序以及改变程序的需要。
虽然作为第二常规示例的EEPROM是可重编程的，但是它的集成水平目前很低并且它的接通阻抗是好几个kΩ的一个大值，因为它被MOS(金属氧化物半导体)晶体管的阻抗限制。虽然EEPROM被广泛使用作为非易失性存储器，但是它的集成水平被绝缘膜的宽度所限制，使其难以进一步集成EEPROM。另外，当EEPROM使用于FPL电路中时，由于接通阻抗大，它容易引起信号延迟。
作为第三常规示例的计时器是用于测量直到电极被电镀过程溶解为止时的时间的设备，电镀过程是以电化学反应为基础。计时器无法操作为用于在开和关状态之间切换的一个开关元件。
作为第四常规示例的电子元件基本上是应用电化学反应的一个两端子开关。两端子开关在开和关状态之间的切换由开关两端子之间施加的一个电压来控制。当在开和关状态之间发生切换时，一个电流流经开关，并且开关消耗大量的电功率。开关需要厚的互连并且还需要具有大驱动功率的一个晶体管，其中厚的互连能够抵抗引起开和关状态之间的切换所需要的电流。即使开关本身可以被集成，也难以集成互连和外设电路。
发明内容
本发明的一个目的是提供一种开关元件、一种驱动该开关元件的方法和一个FPL电路以及一个使用开关元件的存储元件，其中开关元件能够被高度集成、即使当开关元件被切断时也能够保持接通状态和关闭状态之中任何一个状态、当它处于接通状态时具有一个低阻抗，并可以被编程为导通状态和关闭状态两者之一。
根据本发明的开关元件具有：能够在其中传导金属离子的一个离子导体，与离子导体接触布置的第一电极和第二电极，和与离子导体接触布置并包括金属离子的第三电极，其中，第一电极和第二电极之间的极间距离L1、第一电极和第三电极之间的极间距离L2以及第二电极和第三电极之间的极间距离L3满足按照所述表达式的条件：
L1＜L2×2和L1＜L3×2。
根据本发明，金属可以凝结在第一电极和第二电极之间，并且通过控制施加到第三电极的电压，可以溶解凝结的金属。开关元件可以在第一电极和第二电极被电互连的状态与第一电极和第二电极没有电互连的状态之间切换。
在根据本发明的开关元件中，第一电极和第二电极之间的极间距离可以是0.5μm或更少。如果第一电极和第二电极之间的极间距离是0.5μm或更少，那么根据本发明的开关元件可以被合并到各个集成电路中。
根据本发明的开关元件可以被布置在覆盖着绝缘膜或绝缘衬底的一个衬底上。根据这种布置的一个方面，第一电极和第二电极可以被布置在衬底上以使它们彼此分开，并且第一电极和第二电极之间的极间距离可以是0.5μm或更少，离子导体可以被布置来覆盖第一电极和第二电极，并且第三电极可以被布置在离子导体上。根据另一方面，第三电极可以被布置在衬底上，离子导体可以被布置在第三电极上，第一电极和第二电极可以彼此空间分开地被布置在离子导体上，并且第一电极和第二电极之间的极间距离可以是0.5μm或更少。根据另一方面，第一电极可以被布置在衬底上，离子导体可以被布置在第一电极上，第二电极和第三电极可以被布置在离子导体上，并且第一电极和第二电极之间的极间距离可以等于或大于离子导体的膜厚度。对于这些方面之中任何一个，与半导体元件结合的一个集成电路可以很容易形成。
在根据本发明的开关元件中，所述第一电极和所述第二电极之间的电特性通过把一个电压施加到所述第三电极来控制。所述电特性可以表示电传导性。
在根据本发明的开关元件中，所述第一电极和所述第二电极可以被电互连以便通过施加一个电压到所述第三电极来把开关元件带入接通状态，所述电压相对于所述第一电极和所述第二电极中的至少一个是正的，并且所述第一电极和所述第二电极可以彼此绝缘以便通过施加一个电压到所述第三电极来把开关元件带入关闭状态，所述电压相对于所述第一电极和所述第二电极中的至少一个是负的。
在根据本发明的开关元件中，第二电极可以包括基于电化学反应可溶解到离子导体中的一个金属。在这种情况下，所述第一电极和所述第二电极可以被电互连以便通过施加一个相对于所述第一电极为正的电压到所述第二电极或者施加一个相对于所述第一电极和所述第二电极中的至少一个是正的电压到所述第三电极来把开关元件带入接通状态；并且所述第一电极和所述第二电极可以彼此绝缘以便通过施加一个相对于所述第一电极是负的电压到所述第二电极或者施加一个相对于所述第一电极和所述第二电极中的至少一个是负的电压到所述第三电极来把开关元件带入关闭状态。
在根据本发明的开关元件中，第一电极、第二电极和第三电极中至少一个在它与离子导体接触保持的一个表面上具有一个尖的部分。
在根据本发明的开关元件中，所述离子导体包括一个硫化物(calcogenide)材料或金属离子玻璃或者金属离子非晶半导体，所述硫化物材料包括属于周期表6B组中的一个元素。
在根据本发明的开关元件中，离子导体和第三电极分别由铜硫化物和铜制成或者分别由银硫化物和银制成；和第一电极和第二电极与离子导体接触保持的部分由诸如铂、铝、金、钛、钨、钒、铌、钽、铬或钼之类的金属、金属氮化物、或者金属硅化物、或者它们的组合制成。
驱动根据本发明的开关元件的方法具有基于施加到所述第三电极上的电压和/或电压被施加到所述第三电极上的时间来控制所述电特性的步骤。
驱动根据本发明的开关元件的方法具有如下步骤：取决于施加到第三电极上的极性，选择性地把开关元件带入接通状态和关闭状态中；和通过停止把电压施加到第三电极上来把开关元件保持在接通状态或关闭状态。当引起所述开关元件在所述接通状态和所述关闭状态之间转变时，可以测量第一电极和第二电极之间的传导性，并且基于传导性的变化可以控制施加到所述第三电极上的电压。
一个根据本发明的可重写逻辑集成电路合并了根据本发明的开关元件作为编程开关。
一个具有存储单元的根据本发明的存储装置，所述存储单元每一个都包括根据本发明的开关元件和或者一个金属氧化物半导体(MOS)晶体管或者一个二极管。存储单元可以包括一个金属氧化物半导体晶体管，开关元件具有连接到金属氧化物半导体晶体管漏极的第二电极、连接到第一位线的第一电极、以及连接到第一字线的第三电极；和金属氧化物半导体晶体管可以具有连接到不同于第一位线的第二位线上的一个源极以及连接到不同于所述第一字线的第二字线上的一个栅极。
根据本发明的开关元件是利用了电化学反应的开关元件，并且具有：能够在其中传导使用于电化学反应中的金属离子的一个离子导体，与离子导体接触布置并且彼此空出一个预确定距离的第一电极和第二电极，以及与离子导体接触布置的第三电极，当使开关元件转变到接通状态的一个电压被施加到第三电极时由于金属离子用于凝结第一电极和第二电极之间的一个金属，并且当使开关元件转变到关闭状态的一个电压被施加到第三电极时溶解凝结的金属以便把第一电极和第二电极彼此电断开。
根据本发明，当用于使开关元件转变到接通状态的一个电压被施加到第三电极时，离子导体中的金属离子通过电化学反应被吸引到第一电极和第二电极，在这些电极的表面上凝结金属以便利用在这些电极之间凝结的金属把第一电极和第二电极电互连。当用于使开关元件转变到关闭状态的一个电压被施加到第三电极时，在第一电极和第二电极之间凝结的金属作为金属离子被溶解到离子导体中，把第一电极和第二电极彼此电断开。在接通状态，由于第一电极和第二电极通过金属互连，所以使得第一电极和第二电极之间的阻抗较小。
在根据本发明的开关元件中，当开关元件已经被带入接通状态或关闭状态之后停止对第三电极的电压施加时，开关元件保持在那个状态中。
根据本发明，即使当在开关元件已经被带入接通状态中之后没有电压施加到所述第三电极上时，第一电极和第二电极通过凝结的金属保持电互连。即使当在开关元件已经被带入处于关闭状态中之后没有电压施加到所述第三电极上时，第一电极和第二电极保持电断开。因此，开关元件是反映非易失性的，保持接通状态或关闭状态中的信息。
根据本发明的开关元件是利用了电化学反应的开关元件，并且具有：能够在其中传导使用于电化学反应中的金属离子的一个离子导体，与离子导体接触布置的第一电极，与离子导体接触布置并且与第一电极空出一个预确定距离的第二电极，当使开关元件转变到接通状态的一个电压被施加到第二电极时由于金属离子用于凝结一个金属以便把第二电极电连接到第一电极，并且当使开关元件转变到关闭状态的一个电压被施加到第二电极时溶解凝结的金属以便把第二电极与第二电极电断开，和与离子导体接触布置的第三电极，当相对于第一电极为正的一个电压被施加到第三电极时用于增加在第一电极和第二电极之间流动的电流，当相对于第一电极为负的一个电压被施加到第三电极时用于减少在第一电极和第二电极之间流动的电流。
根据本发明，当用于使开关元件转变到接通状态的一个电压被施加到第二电极时，离子导体中的金属离子通过电化学反应被吸引到第一电极和第二电极，在这些电极的表面上凝结金属以便利用在这些电极之间凝结的金属把第一电极和第二电极电互连。当相对于所述第一电极为正的一个电压被施加到第三电极时，第一电极和第二电极之间凝结的金属量增加，这增加了在它们之间流动的电流。当相对于所述第一电极为负的一个电压被施加到第三电极时，第一电极和第二电极之间凝结的金属量减少，这减少了在它们之间流动的电流。当用于使开关元件转变到关闭状态的一个电压被施加到第三电极时，在第一电极和第二电极之间凝结的金属作为金属离子被溶解到离子导体中，把第一电极和第二电极彼此电断开。因此，接通状态和关闭状态能够通过把电压施加到第二电极上来控制，电流的幅值能够通过把电压施加到第三电极上来控制。
根据本发明的开关元件是利用了电化学反应的开关元件，并且具有：能够在其中传导使用于电化学反应中的金属离子的一个离子导体，与离子导体接触布置的第一电极，与离子导体接触布置并且与第一电极空出一个预确定距离的第二电极，当一个预定电压被施加到第二电极一个预定时间时由于金属离子用于凝结金属，和与离子导体接触布置的第三电极，当相对于第一电极为正的一个电压被施加到第三电极时用于增加在第一电极和第二电极之间流动的电流，当在预定电压已被施加到第二电极上所述预定时间之后一个用于使开关元件转变到接通状态的电压被施加到第三电极时由于金属离子用于凝结金属以便电互连第一电极和第二电极。
根据本发明，当在在第一电极和第二电极通过电化学反应凝结的金属互连之前电压已被施加到第二电极上之后用于使开关元件转变到接通状态的一个电压被施加到第三电极时，第一电极和第二电极彼此电连接。因此，当第一电极和第二电极彼此电连接时，防止流动一个过大的电流，并且开关元件消费的电功率降低。
在根据本发明的开关元件中，第三电极可以包括用于提供金属离子给离子导体的材料，第一电极和第二电极与离子导体接触保持的部分可以由不与离子导体起反应的材料制成。
根据本发明，由于通过电化学反应从第三电极提供金属离子给离子导体，所以离子传导性提高，这提高了开关元件在接通状态和关闭状态之间转变的速度。
在根据本发明的开关元件中，第三电极和第二电极可以包括用于提供金属离子给离子导体的材料，而第一电极与离子导体接触保持的部分可以由不与离子导体起反应的材料制成。
根据本发明，由于通过电化学反应从第三电极提供金属离子给第二电极，所以离子传导性提高，这提高了开关元件在接通状态和关闭状态之间转变的速度。
在根据本发明的开关元件中，第一电极和第二电极可以在与第三电极的平面模型并行的一个平面中形成，第一电极和第二电极中的至少一个可以具有一个有尖部分的平面模型，并且第一电极和第二电极之间的最短距离可以由从电极之一的尖部到另一电极的距离来表示。
根据本发明，由于电极之间的最短距离等于从电极之一的尖部到另一电极的距离，所以当铜至少在所述尖部附近凝结时具有尖部的电极被电连接到另外一个电极。因此，不需要过多的铜被凝结，这使得开关元件以一个较高的速度从关闭状态转变到接通状态。因为所述尖部附近的金属可以溶解用于把开关元件带入关闭状态中，所以也允许开关元件以较高的速度从接通状态转变到关闭状态。
将达到上述目的的根据本发明的可重写逻辑集成电路结合根据本发明的上述开关元件的任何一个作为编程开关。根据本发明，通过使开关元件使用作为处于接通状态或关闭状态的编程元件可以自由地建立一个逻辑电路。
将达到上述目的的根据本发明的存储装置具有根据本发明的上述开关元件的任何一个以及一个晶体管，用于读取表示开关元件处于接通状态还是处于关闭状态的信息。根据本发明，在开关元件基于一个电化学反应已经被带入接通状态或者关闭状态中之后，即使没有电压施加到所述第三电极上时，所述开关元件也保持在那个状态中。存储装置因此能被使用作为一个非易失性存储器。
因此根据本发明，这里提供一个开关元件，通过把一个预定电压应用到第三电极和第二电极中的至少一个上，所述开关元件能够被设置为希望的接通状态或关闭状态，并且当它处于接通状态时它是非易失性的并且具有较小阻抗。此外，因为根据本发明的开关元件是一个简单而精密的构造，它能够以一个比在此以前小得多的设计而被制成。
如果根据本发明的开关元件被合并在一个FPL电路中，那么该FPL电路是可重编程的并且能够以高速操作。
如果根据本发明的开关元件被使用作为存储装置中的信息存储装置，那么该存储装置可用作为具有高读写速度的非易失性存储器。因为根据本发明的开关元件是一个简单而精密的构造，该存储装置能够被制成为一个高度集成的高速存储器装置。
利用根据本发明的制造工艺，使用用于制造半导体集成电路的传统技术，所述开关元件能够被坚实而精确地制成。因此，能够以很低的成本生产所述开关元件以及合并了开关元件的FPL电路和存储装置。
附图说明
图1是作为第四常规示例的电子元件的示意截面图；
图2是示出根据本发明的开关元件结构的截面图；
图3A是示出根据本发明的开关元件的电气特性的曲线图；
图3B是示出根据本发明的开关元件的电气特性的曲线图；
图4是说明根据本发明的开关元件的电化学反应的视图；
图5是示出根据本发明的开关元件结构的截面图；
图6A是示出源极和漏极的平面模型示例的平面图；
图6A是示出源极和漏极的平面模型另一示例的平面图；
图7是栅极电压的反馈控制顺序的流程图；
图8A是根据第一实施例的开关元件的另一结构的截面图；
图8B是根据第一实施例的开关元件的另一结构的截面图；
图8A是根据第一实施例的开关元件的还有另一个结构的截面图；
图9是示出根据第一实施例的开关元件的电气特性曲线图，其中，离子导体由阳极极化产生的铜硫化物制成；
图10是示出根据第一实施例的开关元件的电气特性曲线图，其中，离子导体由激光烧蚀产生的铜硫化物制成；
图11是示出根据本发明第二实施例的开关元件结构的截面图；
图12是示出根据本发明的开关元件被应用到FPL电路上时开关元件结构截面图；
和图13是包括根据本发明的开关元件和金属氧化物半导体晶体管的一个存储装置的电路图。
具体实施方式
根据本发明的开关元件其特征如下：控制施加到第三电极上的电压以便凝结第一电极和第二电极之间的凝结金属从而电互连第一电极和第二电极，即，实现接通状态。在第一电极和第二电极之间凝结的金属被溶解以便断开第一电极和第二电极，即实现关闭状态。即使电压不再被施加到第三电极上，则这些状态的每一个都还被保持。
下面将描述本发明的配置。在如下描述以及图2、3A、3B、5、6A、6B、8A、8B、8C、9、10、11和12中，第一电极对应于源极，第二电极对应于漏极，而第三电极对应于栅极。
图2是示出根据本发明的开关元件结构的截面图。
如图2所示，根据本发明的开关元件具有被布置在衬底5上并且彼此相隔一个预定距离的源极1和漏极2，与源极1和漏极2接触布置并且包括电化学反应的金属离子的离子导体4，以及被布置在离子导体4上的栅极3，其中衬底5包括覆盖着硅氧化膜作为绝缘膜的硅衬底。栅极3用来根据施加到栅极3上的电压幅值来控制源极1和漏极2之间的传导性。源极1、漏极2和栅极3彼此电绝缘。
栅极3包括用于基于电化学反应提供金属离子给离子导体4的材料。源极电极1和漏极电极2与离子导体4接触保持的部分由不与离子导体4起电化反应的材料制成。因此，源极1和漏极2不提供金属离子给离子导体4。
下面将描述如此构造的开关元件的操作。
当相对于源极1和漏极2为正的一个电压被施加到栅极电极3上时，金属在源极1和漏极2上凝结，由于金属离子的减少反应，源极1和漏极2彼此位置接近。凝结在极间缝隙6中的金属电互连源极1和漏极2，于是开关元件转变到接通状态，其中通过极间缝隙6，源极1和漏极2彼此相隔预定的距离。当相对于源极1和漏极2为负的一个电压被施加到栅极3上时，凝结在极间缝隙6中的金属被使氧化成为金属离子，它们溶解到离子导体4中。金属现在从极间缝隙6中去掉，使得开关元件转变到关闭状态。极间缝隙6表示源极1和漏极2之间的最短距离。
即使电压不再被施加到栅极3上，则开关元件的开和关状态也被保持。在接通状态达到之后，金属取决于电压被施加到栅极3上的时间以及所施加的电压而凝结或溶解，这使得施加到栅极到3上的电压控制源极1和漏极2之间的传导性。
如果源极1和漏极2之间的极间距离被表示为L1，源极1和栅极3之间的极间距离被表示为L2，漏极2和栅极3之间的极间距离被表示为L3，那么源极1、漏极2和栅极3可以被定位以便满足根据如下表达式(1)的条件：
                L1＜L2×2和L1＜L3×2           (1)
对于被构造来满足根据表达式(1)的条件的开关元件，当从源极1和漏极2中产生金属时，在源极和漏极通过产生的金属电互连之前源极和栅极或者漏极和栅极基本上被阻止电互连。
源极1、漏极2和栅极3可以被定位来满足根据如下表达式(2)的条件：
                L1＜L2×1和L1＜L3×1           (2)
对于被构造来满足根据表达式(2)的条件的开关元件，当从源极和漏极任何一个中产生金属时，在源极和漏极通过产生的金属电互连之前源极和栅极或者漏极和栅极基本上被阻止电互连。如果源极1和漏极2之间的导电性由施加到栅极3上的电压控制，则满足根据表达式(2)条件的布置使其能够提高被施加到栅极3上的电压的可变界限。
此外，源极1、漏极2和栅极3可以被定位来满足根据如下表达式(3)的条件：
L1＜L2×1/2和L1＜L3×1/2        (3)
对于被构造来满足根据表达式(3)满足的开关元件，通过从源极和/或漏极中产生的金属可靠地阻止源极和栅极或者漏极和栅极被电互连。
源极1和漏极2之间的极间距离L1越小，则施加到栅极3上的电压就越低，这允许开关元件消耗较少的电功率并且还允许开关元件在接通状态和关闭状态之间更快地切换。如果极间距离L1是0.5μm或更少，那么根据本发明的开关元件可以被合并到各个集成电路中。可是，如果极间距离L1太小，当电压被施加在源极和漏极之间时流动的泄漏电流增加。极间距离L1可以如此设置以使泄漏电流将是源极和漏极之间流动的电流的1/10或更少。
下面将描述如图2所示的开关元件的电气特性。
图3A和3B是示出开关元件的电气特性的曲线图。在图3A和3B中，横轴表示栅极电压，它是施加到如图2所示开关元件的栅极3上的电压，而纵轴表示漏极电流，它是在源极1和漏极2之间流动的电流。
在用于如图3A所示进行测量的开关元件中，离子导体4包括铜硫化物水溶液，源极1和漏极2由不可溶解到离子导体4中的铂(Pt)制成，而栅极3由能够与离子导体4起电化反应的铜(Cu)制成。
如图3A所示，当在漏极2和源极1之间施加一个恒定电压并且在栅极3和源极1之间的电位差反复变化，漏极2和源极1之间的传导性出现磁滞现象。下面将详细描述滞后传导性。
在没有施加的电压的初始状态中，开关元件处于关闭状态中并且几乎没有漏极电流流动。当施加到栅极3上的栅极电压在关闭状态中从0V正向改变为+0.3V时，大约1.2mA的漏极电流流动，使开关元件转变到接通状态。当栅极电压在接通状态中负改变为-0.16V时，几乎没有漏极电流流动，使开关元件转变到关闭状态。因此，当栅极电压在范围约从-0.16V到+0.3V的范围中时，没有切换转移发生，并且开关元件稳定地保持在接通状态或关闭状态中。通过反复地变化栅极从而使开关元件在接通状态和关闭状态之间转变多少次都是可能的。
下面将描述如图3A所示开关元件在接通状态和关闭状态之间转变的原因。
图4是说明铜由于电化学反应的凝结和分解的视图。
如图4所示，一个金电极和一个铜电极浸入硫酸铜和硫酸的混合溶液形式的离子导体中，并且一个电压从电压源被施加给作为正电极的铜电极和作为负电极的金电极。由于混合溶液是氧化亚铜溶液，所以铜电极的铜作为铜离子被溶解到离子导体中，并且铜凝结在金电极上。铜因此通过这样一个电化学反应被凝结和溶解。
根据本发明的开关元件利用如图4所示的电化学反应。如图4所示的铜电极对应于如图2所示的栅极3，并且如图4所示的金电极对应于如图2所示的源极1和漏极2。
将相对于如图2所示的开关元件描述如图4所示的电化学反应。
当铜通过上述电化学反应凝结在源极1和漏极2的表面上时，极间缝隙6被填充，电互连源极1和漏极2从而使开关元件转变到接通状态。如图3A所示在开关元件已经转变到接通状态之后当使得施加的栅极电压大于+0.3V时，栅极的漏极电流增加。这意味着源极1和漏极2之间的传导性随着凝结的铜量的增加而增加。
当凝结在极间缝隙6中的铜通过电化学反应溶解到离子导体4中时，铜从极间缝隙6中移走，电断开源极1和漏极2，使开关元件转变到关闭状态。
下面将描述在接通状态和关闭状态之间的切换速度。
当从栅极3中溶解的铜离子移动到源极1或漏极2的表面并且与电子耦合时，铜被凝结，电互连源极1和漏极2。当填充源极1和漏极2之间的极间缝隙6的铜溶解时，源极1和漏极2彼此电断开。在接通状态和关闭状态之间的切换速度因此由金属离子在离子导体4中移动的速度和电化学反应速率来确定。金属离子在离子导体4中移动的速度取决于离子传导性和栅极电压。
下面将描述如图3B所示展现电气特性的开关元件。
在用于如图3B所示进行测量的开关元件中，离子导体4包括铜硫化物水溶液，源极1由铂(Pt)制成，而栅极3和漏极2由能够与离子导体4起电化反应的铜(Cu)制成。
如图3B所示，当在漏极2和源极1之间施加一个恒定电压并且在栅极3和源极1之间的电位差反复变化，漏极2和源极1之间的传导性陈现磁滞现象。下面将详细描述滞后传导性。
在没有施加的电压的初始状态中，开关元件处于关闭状态中并且几乎没有漏极电流流动。当施加到栅极3上的栅极电压在关闭状态中从0V正向改变为+0.75V时，大约2mA的漏极电流流动，使开关元件转变到接通状态。当栅极电压在接通状态中负改变为-0.4V时，几乎没有漏极电流流动，使开关元件转变到关闭状态。因此，当栅极电压在范围约从-0.4V到+0.75V的范围中时，没有切换转移发生，并且开关元件稳定地保持在接通状态或关闭状态中。通过反复地变化栅极从而使开关元件在接通状态和关闭状态之间转变多少次都是可能的。
在如图3A和3B所示用于进行测量的开关元件的布置中，由于漏极由能够与离子导体4起电化反应的铜制成，所以通过在漏极和源极之间施加一个电压可以使开关元件转变到接通状态或关闭状态。
在上面的示例中，离子导体4包括硫酸铜和硫酸的混合水溶液形式的电解液。可是，其它形式的离子导体4也产生如上所述的相同效果。离子导体一般说来划分成两种类型，即：液态的和固态的。液态的离子导体是上述的电解液，而固态的离子导体是金属离子在其中能够象在溶液中那样自由移动的一个固态电解质。如果开关元件被合并到集成电路中，那么固态的离子导体适合使用在该开关元件中。具体地说，银离子和铜离子展现一个适当的固态电解质的离子传导性，例如：银硫化物或铜硫化物。发明人已经发现像硫酸铜和硫酸混合水溶液中的铜离子一样，银硫化物中的银离子以及铜硫化物中的铜离子基于接通状态和关闭状态之间的转移而展现一个切换现象。除了包括属于周期表组6B的元素在内的硫化物之外，银离子和铜离子在其中移动的已知材料包括金属离子的玻璃以及金属离子的非晶半导体。
基于上述工作原理的元素至今在本领域是未知的，本发明者已经首次设计并验证了这些元素的机理。
第一实施例：
根据本发明的开关元件，下面将描述一个采用固态电解质作为离子导体的开关元件。
图5是示出根据本发明的开关元件结构的截面图。如图5所示，开关元件10具有被布置在衬底15上的栅极13、被布置在栅极13上的离子导体14、以及被布置在离子导体4上的源极11和漏极12，其中衬底15包括覆盖着作为绝缘膜的硅氧化膜。源极11和漏极12被布置在一个平面内，它们之间有一个规定的100nm或更少的缝隙。源极11、漏极12和栅极13彼此电绝缘。
栅极13包括用于基于电化学反应提供金属离子给离子导体14的材料。优选地，离子导体14将包括一个具有尽可能小的电子传导性的固态电解质，因为电子传导性越大则当开关元件10处于关闭状态时流动的泄漏电流越大。源极11和漏极12与离子导体14接触保持的部分由不与离子导体14起电化反应的材料制成。因此，源极11和漏极12不提供金属离子给离子导体14，虽然它们保持与离子导体14接触。
不与离子导体14起反应的材料包括诸如铂、铝、金、钛、钨、钒、铌、钽、铬或钼之类的金属等等。几乎不起化学反应和电离的材料可以是上述金属的氮化物或诸如上述金属的硅化物之类的硅复合物(硅化物)。源极11和漏极12与离子导体14接触保持的部分不需要由共同的材料制成，但是它们每一个都可以用任意上述金属和复合物之一制成。
下面将描述源极11和漏极12的平面模型。
图6A和6B是示出源极11和漏极12平面模型示例的平面图。
在图6A中，源极11和漏极12的平面模型在外形上是矩形，并且这两个电极之间的缝隙被定义在它们的两个平行侧面之间。
在图6B中，源极11和漏极12的平面模型在外形上是多边形，并且在这两个电极之间的表示它们之间最短距离的缝隙被定义在模型各自的顶点的之间。在这种情况下，由于源极11和漏极12通过凝结在模型顶点之间的铜电互连，所以不需要过度地凝结铜，并且开关元件被允许比如图6A所示的源极11和漏极12的平面模型更快地转变到接通状态。当凝结的铜被溶解以便电断开源极11和漏极12时，开关元件也更快转变到关闭状态。虽然源极1和漏极2之间的缝隙被示出为定义在图6B中它们的模型的顶点之间，但是一个顶点可以替换成该模型的一个侧面。这样一个修改仍然考虑允许开关元件比如图6A所示的平面模型更快地转变到开和关状态。这两个电极在外形上不需要是多边形，但是电极之中任何一个可以具有像上述顶点那样的一个尖部。
下面将描述具有上述结构的开关元件的操作。
源极11接地，+0.1V的电压被施加到漏极12，并且一个正电压被施加到栅极13。源极1和漏极2之间流动的漏极电流被观察，使开关元件转变到接通状态。在开关元件已经转变到接通状态之后，当施加到栅极13的栅极电压增加时，漏极电流增加。当一个负电压被施加到栅极13时，漏极电流减少，使开关元件转变到关闭状态。
为了使开关元件在接通状态和关闭状态之间转变，施加栅极电压的时间周期或者所施加的电压可以根据如下反馈控制过程被控制以便把源极11和漏极12之间的阻抗均衡到一个期望的目标阻抗：
图7是用于控制栅极电压的反馈控制过程的流程图。在一个实验中，由个人计算机(下文称作PC)执行反馈控制过程。PC具有用于根据程序执行预定处理的CPU(中央处理单元)和用于储存程序的存储器。
如图7所示，当一个预定电压被施加到栅极3(步骤S101)时，PC读取充当漏极电流的输出电流(步骤S102)，由所施加的电压值和读出的输出电流值确定两个电极之间的阻抗，并把确定的阻抗与一个预置目标阻抗进行比较(步骤S103)。PC把施加到栅极13上的电压值、电压被施加到栅极13上的时间、以及确定的阻抗作为数据储存在存储器中。
如果在步骤S103确定的阻抗与一个预定范围内的目标阻抗相符，那么PC结束电压的施加(步骤S104)。如果在步骤S103确定的阻抗没有落于预定范围内，那么控制返回到施加电压的步骤S101。
根据如图7所示的流程图执行一个处理周期所需要的时间大约是100ms。可是，如果使用一个专用电路，那么执行一个处理周期所需要的时间可以降低到100ns或更短。
通过因此反馈施加到栅极的电压值，不但使开关元件在接通状态和关闭状态之间可靠地转变，而且开关元件的接通阻抗及其关闭阻抗(当它处于关闭状态中时开关元件的阻抗)能够被更精确地确定。
下面将描述制造上述结构的开关元件的过程。
在半导体衬底上形成厚度为300nm的硅氧化膜之后，通过真空蒸镀在硅氧化膜上形成厚度为150nm的铜膜。然后，通过平版印刷术在铜膜上形成具有预定模型的保护层，然后没有覆盖保护层的铜膜的区域通过离子磨碎被移走，从而形成栅极13。因此，通过阳极极化在栅极13上形成厚度为100nm的铜硫化物的离子导体14。
下面将详细描述阳极极化。在包含0.025mol/L钠硫化物的水溶液中，包括铜作为要被硫化的金属的栅极13被使用作为阳极而金电极被使用作为阴极。当一个电压被施加在栅极13和金电极之间时，水溶液中的硫离子被吸引到阳极，而栅极13的表面上的铜由于一个电化学反应变成了铜硫化物。同时通过测量离子电流监视硫化过程，离子导体14形成一个期望膜厚度。
在形成离子导体14之后，通过喷涂在离子导体14上形成厚度为10nm的钛膜，然后通过真空蒸镀在钛膜上形成厚度为100nm的金膜。在通过平版印刷术在金膜上形成具有预定模型的一个保护层之后，该组合被干蚀刻来形成源极11和漏极12。其后，保护层被去掉。当源极11和漏极12形成时，它们之间定义了具有100nm或更少尺寸的一个极间缝隙。
虽然在上面的示例中通过喷涂形成钛膜，但是它也可以通过真空蒸镀来形成。卸除(Lift-off)可以被使用代替干蚀刻来形成源极11和漏极12。
除了阳极极化之外的方法可以被使用来形成铜硫化物。例如，铜可以在200度或更高的温度在气态与硫起反应来形成铜硫化物。可替代地，一个铜硫化物膜可以通过激光烧蚀来产生。
根据本实施例，在覆盖着硅氧化膜的衬底15上形成开关元件。可是，根据本实施例的开关元件可以在绝缘膜上形成并且在衬底表面上互连形成，其中此绝缘膜覆盖MOS晶体管。这是因为即使在绝缘膜上形成开关元件，它基本上不影响金属氧化物半导体晶体管的特性和互连，因为在制造开关元件的过程中热处理在400度或更低的温度上执行。在开关元件上形成的绝缘膜上形成另一开关元件也是可能的。因此，根据本发明的开关元件允许合并了该开关元件的一个电路被高度集成。
如图5所示的开关元件的结构只有说明性的。不偏离本发明的范围的其它结构的开关元件是可能的。开关元件的其它结构如图8A到8C所示。
在图8A中，开关元件是一个凹进去的结构，在其中如图5所示的开关元件的离子导体与栅极被嵌入在绝缘层26中。一个开口被定义在覆盖着硅氧化膜的衬底25上面，并且栅极23和离子导体24接连着布置在开口中。源极21和漏极22被布置在离子导体24上。源极21和漏极22之间的缝隙或距离与如图5所示的相同。对于所述凹进去的结构，如果形成多个开关元件，则电绝缘相邻开关元件的绝缘层26具有互相齐平横卧的上表面，允许互连连接到源极21和漏极22在绝缘层26上以便是平坦的并因此更不容易被破坏。
在图8B中，如图8A所示的开关元件中的栅极、源极和漏极被纵向颠倒。这种布置其特征在于：离子导体34也被布置在源极31和漏极32之间的缝隙中。
在图8C中，源极41和栅极43被布置在一个互连层中，并且漏极42被布置在不同的一个互连层中，所述不同于上述互连层的一个互连层通过离子导体44而被定位。漏极42和源极41之间的缝隙大小可以由离子导体44的膜厚度来确立。
图9示出了根据本实施例的开关元件的电气特性，其中铜硫化物由阳极极化产生。源极11接地，+0.1V的电压被施加到漏极12，并且一个正电压被施加到栅极13。源极和漏极之间流动的漏极电流被观察，使开关元件转变到接通状态。当一个负电压被施加到栅极时，漏极电流减少，使开关元件转变到关闭状态。然后，在开关元件已经转变到关闭状态之后，当一个正栅极电压被施加时，在源极和漏极之间流动的电流增加。
图10示出了根据本实施例的开关元件的电气特性，其中铜硫化物通过激光烧蚀产生。源极11接地，+0.01V的电压被施加到漏极12，并且一个正电压被施加到栅极13。源极和漏极之间流动的漏极电流被观察，使开关元件转变到接通状态。当一个负电压被施加到栅极时，漏极电流减少，使开关元件转变到关闭状态。然后，在开关元件已经转变到关闭状态之后，当一个正栅极电压被施加时，在源极和漏极之间流动的电流增加。
第二实施例：
本实施例其特征在于：第一实施例中的漏极由与栅极材料相同的材料形成。
下面将描述根据本发明的开关元件的布置。
图11是根据本实施例的开关元件结构的截面图。
如图11所示，开关元件50具有被布置在覆盖着绝缘膜的衬底55上的栅极53、被布置在栅极53上的离子导体54、以及被布置在离子导体54上的源极51和漏极52。源极51、漏极52和栅极53彼此电绝缘。
源极51和漏极52被布置在一个平面内。栅极53和漏极52包括用于基于电化学反应提供金属离子给离子导体54的材料。源极51和离子导体54中的每一个由与第一实施例的材料相同的材料制成，并且将不在下面详细描述。
下面将描述基于源极51和漏极52的两极开关元件的操作。
当源极51接地并且一个正电压被施加到漏极52时，由于凝结在源极51和漏极52之间的铜产生一个金属丝，电互连源极51和漏极52以便把开关元件带入接通状态。在开关元件已被带入接通状态中之后，一个负电压被施加到漏极52，把源极51和漏极52之间的金属丝溶解到离子导体54中，断开源极51和漏极52以便把开关元件带入关闭状态。
在本领域中已经公开了类似于上述两极开关元件的一个布置的操作(应用物理文集，Vol.82，No.18，第3032到3034页)。本实施例在于漏极电流的幅值由栅极53控制。
下面将描述上述布置的开关元件的操作。
在电压被施加到漏极52以便把源极51和漏极52与金属丝互连之后，从而如上所述把开关元件带入接通状态中，一个正电压被施加到栅极53，这减少了接通阻抗并且增加了漏极电流。接通阻抗降低和漏极电流增加的原因如下：当源极51和漏极52被互连而开关元件被带入接通状态时，因为接通阻抗被降低，所以电压更不容易被施加到漏极52，从而不增加凝结的铜量。可是，当一个正电压被施加到栅极53时，它在源极51和漏极52之间凝结更多的铜，从而减少接通阻抗。
在开关元件已被带入接通状态中之后，当一个负电压被施加到栅极53时，漏极电流被降低，因此去掉了金属丝从而增加接通阻抗并且进一步把开关元件带入关闭状态。
根据一个特定示例，如果接通阻抗具有10Ω的数值而漏极电压具有0.1V的数值，那么漏极电流具有一个10mA的数值。在具有精密互连宽度的半导体集成电路中当前10mA的数值很高，倾向于烧掉互连(除非它们足够厚)，并且由于互连中的原子的运动(电迁移)而倾向于断掉互连。当开关元件处于接通状态时一个电压被施加到栅极53时，控制接通阻抗以便防止一个过大的漏极电流流动是可能的。
当一个预定正电压被施加到漏极电流52一个预定时间周期时刚巧一个金属丝互连源极51和漏极52之前，一个电压被施加到栅极53以便把开关元件带入接通状态中。在这个时候，施加到栅极53的电压可以很小，从而解决两极开关元件的问题，其中当开关元件被带入接通状态中时一个太大的漏极电流流动。必须预先检查施加到漏极52的预定正电压以及刚好在金属丝互连源极51和漏极52之前时它被施加的预定时间周期，并且还必须设置定时以便把电压施加到栅极53。
在本实施例中，一个电压可以被施加在源极51和漏极52之间，或者一个电压可以被施加到栅极53以便电互连源极51和漏极52。
下面将描述制造根据本发明的开关元件的过程。制造过程中和第一实施例相同的的那些步骤在下面将不被详细描述。
在象第一实施例那样形成栅极53和离子导体54之后，通过喷涂形成一个厚度为10nm的钛膜，并且通过真空蒸镀形成一个厚度为100nm的金膜。然后，通过平版印刷术在金膜上形成具有预定模型的保护层，然后所述组合被干蚀刻来形成源极51并且保护层被去掉。其后，通过真空蒸镀形成一个厚度为100nm的铜膜。然后，通过平版印刷术在铜膜上形成具有预定模型的保护层。其后，没有覆盖着保护层的铜膜区域通过离子磨碎而被去掉，从而形成漏极52，并且保护层被去掉。源极51和漏极52之间的缝隙具有100nm或更少的尺寸。
虽然在上面的示例中通过喷涂形成钛膜，但是它也可以通过真空蒸镀来形成。卸除(可以被使用代替干蚀刻来形成源极51和漏极52。象第一实施例那样，除了阳极极化之外的方法可以被使用来形成铜硫化物。
根据本实施例的开关元件只有说明性的。不偏离本发明的范围的其它结构的开关元件是可能的。除了漏极用与栅极相同的材料制造之外，在上面相对于第一实施例描述的结构、布局和制造方法可以被应用到本实施例。
第三实施例：
下面将描述合并了根据本发明开关元件的FPL电路布置。
象背景技术中描述的那样，FPL电路具有多个逻辑电路块，互连所述逻辑电路块的一些互连，以及用于改变互连连接的反熔丝元件。根据本实施例，代替作为反熔丝元件，根据本发明的开关元件被使用作为编程元件。
图12是示出根据本发明的开关元件被应用到FPL电路上时开关元件结构截面图。
除了图8A中的源极21被替换成互连A61以及图8A中的漏极22被替换成互连B62之外，如图12所示的结构类似于如图8A所示得第一实施例。
下面将描述如图12所示的开关元件的操作。
互连A61、B62接地，并且一个正电压被施加到栅极63或者一个负电压被施加到互连A61、B62并且栅极63接地，在互连A61、B62之间凝结铜以便把互连A61、B62彼此电连接。互连A61、B62接地，并且一个负电压被施加到栅极63或者一个正电压被施加到互连A61、B62并且栅极63接地，溶解在互连A61、B62之间凝结的铜以便把互连A61、B62彼此电断开。
使用在FPL电路中的开关元件可以是如图8A所示的第一实施例的结构或者是第二实施例的结构。
下面将描述制造如图12所示开关元件的过程。制造过程中和第一及第二实施例相同的的那些步骤在下面将不被详细描述。
在已经形成逻辑电路块和外设电路的衬底上形成绝缘层65。然后，具有一个定义在其中的开口的绝缘层64形成在绝缘层65上，并且栅极63和离子导体24接连着形成在所述开口中。其后，互连A61、B62分别代替如图8A所示的源极21和漏极22而被形成。
在一个实验中，结合了根据本发明开关元件的FPL电路能够至少执行好几百万个重写周期。由于开关元件的接通阻抗很小，所以由FPL电路引起的任何信号延迟很小。FPL电路比使用常规反熔丝元件的FPL电路好——因为它是可重写的，并且比使用EEPROM的FPL电路好——因为它引起一个较小的信号延迟。
第四实施例：
下面将描述采用根据本发明的开关元件作为信息存储手段的存储装置布置。
图13是使用根据本发明的开关元件的一个存储装置的电路图。
如图13所示，存储装置包括具有存储单元阵列的存储器陈列70、位线73a到73z、字线74a到74y以及字线75a到75y。像其它存储单元一样，存储单元76具有单元选择金属氧化物半导体晶体管71和开关元件72。每一个位线和每一个字线分别连接到解码器电路和驱动电路(未示出)。位线由相邻的存储单元共享。存储器阵列70和包括解码器电路与驱动器电路在内的外设电路(未示出)组成一个集成存储电路。
在存储单元76中，金属氧化物半导体晶体管具有一个连接到位线73a的源极和连接到字线74a的栅极。开关元件72具有连接到位线73b的源极和连接到字线75a的栅极。开关元件72的漏极连接到金属氧化物半导体晶体管71的漏极。
下面将描述如此构造的存储装置的操作。储存的信息″1″、″0″中，储存的信息″1″由开关元件的接通状态表示，而储存的信息″0″由开关元件的关闭状态表示。开关元件所需要来在关闭状态之间转变的电压，即栅极电压和施加到源极上的电压之间的差值被表示为Vt，并且金属氧化物半导体晶体管71的工作电压被表示为VR。
为了把″1″写在存储单元76中，电压Vt被施加到连接到存储单元76的开关元件72的栅极上的字线75a上，并且0V的电压被施加到连接到开关元件72的源极上的位线73b上。电压Vt/2被施加到字线75b一直到75y上以及位线73a、73c一直到73z上。如上相对于第一实施例和第二实施例所述，开关元件72被带入接通状态中，把储存的信息″1″写在其中。在这个时候，没有储存的信息被写入除了开关元件72之外的其它开关元件中，并且这些其它开关元件保持在施加电压之前的一个状态。
为了把″0″写在存储单元76中，被施加到连接到存储单元76的开关元件72的栅极上的字线75a上的电压Vt被设置为0V，并且电压Vt被施加到连接到开关元件72的源极上的位线73b上。电压Vt/2被施加到字线75b一直到75y上以及位线73The、73c一直到73z上。如上相对于第一实施例和第二实施例所述，开关元件72被带入处于关闭状态中，把储存的信息″0″写在其中。除了开关元件72之外的其它开关元件保持在施加电压之前的一个状态。
为了从存储单元76中读取储存的信息，电压VR被施加到字线74a以便导通金属氧化物半导体晶体管71，并且施加到其它字线的电压被设置为0V，并且位线73a、73b之间的阻抗被确定。这个阻抗表示金属氧化物半导体晶体管71的接通阻抗和开关元件72的阻抗的组合。如果这个合成阻抗太大而不能被测量，那么开关元件72可以被判断为处于关闭状态，表示存储单元76中储存的信息为″0″。如果合成阻抗小于一个预定值，那么开关元件72可以被判断为处于接通状态中，表示存储单元76中储存的信息为″1″。
每一存储单元中的金属氧化物半导体晶体管可以替换成一个二极管。
本发明不限制为上述实施例，而是各种变化和修改可以进行并且应该被翻译为落入本发明的范围内。

Claims (24)

1.一种开关元件，包括：
能够在其中传导金属离子的一个离子导体；
与所述离子导体接触布置的第一电极和第二电极，  和
与所述离子导体接触布置并包括所述金属离子的第三电极；
其中，所述第一电极和所述第二电极之间的极间距离L1、所述第一电极和所述第三电极之间的极间距离L2以及所述第二电极和所述第三电极之间的极间距离L3满足按照所述表达式的条件：
L1＜L2×2和L1＜L3×2。
2.根据权利要求1的开关元件，其中：所述第一电极和所述第二电极之间的极间距离可以是0.5μm或更少。
3.一种可以被布置在覆盖着绝缘膜或绝缘衬底的一个衬底上的开关元件，包括：
能够在其中传导金属离子的一个离子导体；
与所述离子导体接触布置的第一电极和第二电极，  和
第三电极，它与所述离子导体接触布置并且包括基于电化学反应可溶解到所述离子导体中的一个金属；
其中，所述第一电极和所述第二电极之间的极间距离L1、所述第一电极和所述第三电极之间的极间距离L2以及所述第二电极和所述第三电极之间的极间距离L3满足按照所述表达式的条件：
L1＜L2×2和L1＜L3×2。
4.根据权利要求3的开关元件，其中：
所述第一电极和所述第二电极可以彼此空间分开地被布置在所述衬底上，并且所述第一电极和所述第二电极之间的极间距离可以是0.5μm或更少；
所述离子导体被布置来覆盖所述第一电极和所述第二电极；和
所述第三电极被布置在所述离子导体上。
5.根据权利要求3的开关元件，其中：
所述第三电极被布置在所述衬底上；
所述离子导体被布置在所述第三电极上；和
所述第一电极和所述第二电极可以彼此空间分开地被布置在离子导体上，并且所述第一电极和所述第二电极之间的极间距离可以是0.5μm或更少。
6.根据权利要求3的开关元件，其中：
所述第一电极被布置在所述衬底上；
所述离子导体被布置在所述第一电极上；和
所述第二电极和所述第三电极被布置在所述离子导体上，并且所述第一电极和所述第二电极之间的极间距离等于或大于所述离子导体的膜厚度。
7.根据权利要求1到6任何一个的开关元件，其中：所述第一电极和所述第二电极之间的电特性通过把一个电压施加到所述第三电极来控制。
8.根据权利要求7的开关元件，其中：所述电特性表示电传导性。
9.根据权利要求1到6任何一个的开关元件，其中：
所述第一电极和所述第二电极被电互连以便通过施加一个电压到所述第三电极来把开关元件带入接通状态，所述电压相对于所述第一电极和所述第二电极中的至少一个是正的；和
所述第一电极和所述第二电极彼此绝缘以便通过施加一个电压到所述第三电极来把开关元件带入关闭状态，所述电压相对于所述第一电极和所述第二电极中的至少一个是负的。
10.根据权利要求1到6任何一个的开关元件，其中：所述第二电极包括基于电化学反应可溶解到所述离子导体中的一个金属。
11.根据权利要求10的开关元件，其中：
所述第一电极和所述第二电极被电互连以便通过施加一个相对于所述第一电极为正的电压到所述第二电极或者施加一个相对于所述第一电极和所述第二电极中的至少一个是正的电压到所述第三电极来把开关元件带入接通状态；和
所述第一电极和所述第二电极彼此绝缘以便通过施加一个相对于所述第一电极是负的电压到所述第二电极或者施加一个相对于所述第一电极和所述第二电极中的至少一个是负的电压到所述第三电极来把开关元件带入关闭状态。
12.根据权利要求1到6任何一个的开关元件，其中：所述第一电极、所述第二电极和所述第三电极中至少一个在它与所述离子导体接触保持的一个表面上具有一个尖的部分。
13.根据权利要求1到6任何一个的开关元件，其中：所述离子导体包括一个硫化物材料或金属离子玻璃或者金属离子非晶半导体，所述硫化物材料包括属于周期表6B组中的一个元素。
14.根据权利要求1到6任何一个的开关元件，其中：
所述离子导体和所述第三电极分别由铜硫化物和铜制成或者分别由银硫化物和银制成；和
所述第一电极和所述第二电极与所述离子导体接触保持的部分由诸如铂、铝、金、钛、钨、钒、铌、钽、铬或钼之类的金属、金属氮化物、或者金属硅化物、或者它们的组合制成。
15.根据权利要求10的开关元件，其中：
所述离子导体和所述第三和第二电极分别由铜硫化物和铜制成或者分别由银硫化物和银制成；和
所述第三电极与所述离子导体接触保持的部分由诸如铂、铝、金、钛、钨、钒、铌、钽、铬或钼之类的金属、金属氮化物、或者金属硅化物、或者它们的组合制成。
16.根据权利要求1到6任何一个的开关元件，其中：所述离子导体包括电解液。
17.一种驱动根据权利要求7的开关元件的方法，包括如下步骤：
基于施加到所述第三电极上的电压和/或电压被施加到所述第三电极上的时间周期来控制所述电特性。
18.一种驱动根据权利要求9的开关元件的方法，包括如下步骤：
取决于施加到所述第三电极上的极性，选择性地把所述开关元件带入所述接通状态和所述关闭状态中；和
通过停止把电压施加到所述第三电极上来把所述开关元件保持在所述接通状态或所述关闭状态。
19.一种驱动根据权利要求11的开关元件的方法，包括如下步骤：
取决于施加到所述第三电极上的极性，选择性地把所述开关元件带入所述接通状态和所述关闭状态中；和
通过停止把电压施加到所述第三电极上来把所述开关元件保持在所述接通状态或所述关闭状态。
20.一种驱动根据权利要求9的开关元件的方法，包括如下步骤：
当引起所述开关元件在所述接通状态和所述关闭状态之间转变时测量所述第一电极和所述第二电极之间的传导性；和
基于传导性的变化控制施加到所述第三电极上的电压。
21.一种驱动根据权利要求11的开关元件的方法，包括如下步骤：
当引起所述开关元件在所述接通状态和所述关闭状态之间转变时测量所述第一电极和所述第二电极之间的传导性；和
基于传导性的变化控制施加到所述第三电极上的电压。
22.一种合并根据权利要求7的开关元件作为编程开关的可重写逻辑集成电路。
23.一种具有存储单元的存储装置，所述存储单元每一个都包括根据权利要求7的开关元件和或者金属氧化物半导体晶体管或者二极管。
24.根据权利要求23的存储装置，其中：
所述存储单元包括金属氧化物半导体晶体管；
所述开关元件具有连接到金属氧化物半导体晶体管漏极的所述第二电极、连接到第一位线的第一电极、以及连接到第一字线的第三电极；和
所述金属氧化物半导体晶体管具有连接到不同于第一位线的第二位线上的一个源极以及连接到不同于所述第一字线的第二字线上的一个栅极。
CN2004800013896A 2003-07-18 2004-07-16 开关元件、驱动开关元件的方法、可重写的逻辑集成电路以及存储元件 Expired - Fee Related CN100407440C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003276660 2003-07-18
JP276660/2003 2003-07-18

Publications (2)

Publication Number Publication Date
CN1706046A true CN1706046A (zh) 2005-12-07
CN100407440C CN100407440C (zh) 2008-07-30

Family

ID=34074602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800013896A Expired - Fee Related CN100407440C (zh) 2003-07-18 2004-07-16 开关元件、驱动开关元件的方法、可重写的逻辑集成电路以及存储元件

Country Status (6)

Country Link
US (2) USRE42040E1 (zh)
JP (2) JP4321524B2 (zh)
KR (1) KR100778950B1 (zh)
CN (1) CN100407440C (zh)
DE (1) DE112004000060B4 (zh)
WO (1) WO2005008783A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101765914B (zh) * 2007-08-06 2012-09-26 索尼公司 存储元件和存储装置
CN104520991A (zh) * 2012-08-31 2015-04-15 太阳诱电株式会社 电阻变化存储器元件
CN109196586A (zh) * 2016-06-29 2019-01-11 英特尔公司 降低阈值电压漂移的方法和设备

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800932B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
JP4356542B2 (ja) * 2003-08-27 2009-11-04 日本電気株式会社 半導体装置
DE102004037450B4 (de) * 2004-08-02 2009-04-16 Qimonda Ag Verfahren zum Betrieb eines Schalt-Bauelements
JP5135798B2 (ja) * 2004-12-27 2013-02-06 日本電気株式会社 スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路、およびメモリ素子
US8203133B2 (en) * 2004-12-28 2012-06-19 Nec Corporation Switching element, reconfigurable logic integrated circuit and memory element
JP5211483B2 (ja) * 2005-01-17 2013-06-12 日本電気株式会社 固体電解質スイッチング素子およびその製造方法ならびに集積回路
KR100682939B1 (ko) * 2005-03-16 2007-02-15 삼성전자주식회사 입체 구조의 고체전해질을 이용한 반도체 메모리 장치 및그 제조방법
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
KR101100427B1 (ko) * 2005-08-24 2011-12-30 삼성전자주식회사 이온 전도층을 포함하는 불휘발성 반도체 메모리 장치와 그제조 및 동작 방법
US7816659B2 (en) * 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
US7834338B2 (en) 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
JP5365829B2 (ja) * 2005-12-15 2013-12-11 日本電気株式会社 スイッチング素子およびその製造方法
CN101454920B (zh) * 2006-03-30 2010-12-22 日本电气株式会社 开关元件及开关元件的制造方法
TWI345783B (en) * 2006-03-31 2011-07-21 Sandisk 3D Llc Nonvolatile memory cells, monolithic three dimensional memory arrays and methods for programming such memory arrays
US7808810B2 (en) * 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7875871B2 (en) * 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
DE102006030323A1 (de) 2006-04-21 2007-10-25 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Oberflächenbehandlung einer metallischen Substratoberfläche
WO2008001712A1 (fr) 2006-06-26 2008-01-03 Nec Corporation Élément de commutation, dispositif à semi-conducteurs, circuit intégré logique réinscriptible et élément de mémoire
US20080025069A1 (en) * 2006-07-31 2008-01-31 Scheuerlein Roy E Mixed-use memory array with different data states
US7450414B2 (en) * 2006-07-31 2008-11-11 Sandisk 3D Llc Method for using a mixed-use memory array
US7486537B2 (en) * 2006-07-31 2009-02-03 Sandisk 3D Llc Method for using a mixed-use memory array with different data states
JP5023615B2 (ja) * 2006-08-24 2012-09-12 日本電気株式会社 スイッチング素子の駆動方法
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
US7972897B2 (en) 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7678607B2 (en) 2007-02-05 2010-03-16 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7704789B2 (en) 2007-02-05 2010-04-27 Intermolecular, Inc. Methods for forming resistive switching memory elements
WO2008102583A1 (ja) * 2007-02-23 2008-08-28 Nec Corporation 半導体装置
US8283724B2 (en) 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
WO2008109199A1 (en) * 2007-03-05 2008-09-12 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
US8097878B2 (en) 2007-03-05 2012-01-17 Intermolecular, Inc. Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
US7629198B2 (en) 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
US7888228B2 (en) * 2007-04-05 2011-02-15 Adesto Technology Corporation Method of manufacturing an integrated circuit, an integrated circuit, and a memory module
KR100987840B1 (ko) * 2007-04-25 2010-10-13 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US8144498B2 (en) 2007-05-09 2012-03-27 Intermolecular, Inc. Resistive-switching nonvolatile memory elements
US7846785B2 (en) * 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8233308B2 (en) * 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
JP2009021436A (ja) * 2007-07-12 2009-01-29 Hitachi Ltd 半導体装置
US8294219B2 (en) 2007-07-25 2012-10-23 Intermolecular, Inc. Nonvolatile memory element including resistive switching metal oxide layers
WO2009015297A1 (en) 2007-07-25 2009-01-29 Intermolecular, Inc. Multistate nonvolatile memory elements
JP5446869B2 (ja) * 2007-10-19 2014-03-19 日本電気株式会社 スイッチング素子、およびスイッチング素子の製造方法
US8064243B2 (en) * 2007-11-13 2011-11-22 Qimonda Ag Method and apparatus for an integrated circuit with programmable memory cells, data system
US8664651B2 (en) * 2007-12-19 2014-03-04 Nec Corporation Switching device and method of manufacturing the same
FI20085737L (fi) * 2008-07-21 2010-01-22 Ronald Oesterbacka Komponentteja ja piirijärjestelyjä, joissa on ainakin yksi orgaaninen kenttävaikutustransistori
US7923715B2 (en) * 2008-12-06 2011-04-12 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Chalcogenide nanoionic-based radio frequency switch
JP5446238B2 (ja) * 2008-12-15 2014-03-19 日本電気株式会社 抵抗変化素子及びその動作方法
JP5499364B2 (ja) * 2010-08-26 2014-05-21 独立行政法人産業技術総合研究所 メモリ素子の駆動方法及びメモリ素子を備える記憶装置
JP5544621B2 (ja) 2010-09-22 2014-07-09 独立行政法人物質・材料研究機構 電気化学トランジスタ
CN102208534B (zh) * 2011-05-27 2013-04-17 福州大学 一种基于阻变材料的三端全控型开关元件及其制备方法
WO2013103122A1 (ja) * 2012-01-05 2013-07-11 日本電気株式会社 スイッチング素子及びその製造方法
US8737114B2 (en) 2012-05-07 2014-05-27 Micron Technology, Inc. Switching device structures and methods
JPWO2014050198A1 (ja) * 2012-09-28 2016-08-22 日本電気株式会社 スイッチング素子およびスイッチング素子の製造方法
JP6213559B2 (ja) * 2013-03-18 2017-10-18 富士通株式会社 電子デバイスとその製造方法、及びネットワークシステム
JP2016006836A (ja) * 2014-06-20 2016-01-14 大日本印刷株式会社 発光ダイオード基板の製造方法、及び照明装置の製造方法
JP6860871B2 (ja) * 2015-12-07 2021-04-21 ナノブリッジ・セミコンダクター株式会社 抵抗変化素子、半導体装置、及び半導体装置の製造方法
SG11202012191YA (en) * 2018-06-12 2021-01-28 Nat Univ Corp Tottori Univ Conductive bridge memory device, manufacturing method thereof, and switching element
WO2020179097A1 (ja) * 2019-03-04 2020-09-10 パナソニックＩｐマネジメント株式会社 配線構造体、半導体装置、能動素子の動作方法、配線構造体の製造方法、配線構造体の使用方法及び配線構造体の配線抵抗の制御方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4163982A (en) 1977-04-29 1979-08-07 Bell Telephone Laboratories, Incorporated Solid state electrical switch employing electrochromic material
US4203158A (en) 1978-02-24 1980-05-13 Intel Corporation Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same
US4187530A (en) 1978-06-01 1980-02-05 Bell Telephone Laboratories, Incorporated Structure for solid state switch
AU2485788A (en) * 1987-07-28 1989-03-01 Maxdem, Inc. Electrically settable resistance device
US4839700A (en) * 1987-12-16 1989-06-13 California Institute Of Technology Solid-state non-volatile electronically programmable reversible variable resistance device
JP2637504B2 (ja) 1988-09-28 1997-08-06 鐘淵化学工業株式会社 ポリプロピレン系樹脂予備発泡粒子およびその製造法
US5272101A (en) 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
US5070384A (en) 1990-04-12 1991-12-03 Actel Corporation Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer
JP3226726B2 (ja) 1994-09-06 2001-11-05 株式会社東芝 アンチフューズ素子及びその製造方法
JP3263895B2 (ja) * 1995-07-11 2002-03-11 ニッタン株式会社 炎感知器
JPH0936355A (ja) * 1995-07-14 1997-02-07 Hitachi Ltd 集積化電子化学回路
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
US6381381B1 (en) * 1998-01-20 2002-04-30 Seiko Epson Corporation Optical switching device and image display device
US6487106B1 (en) * 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6593195B1 (en) 1999-02-01 2003-07-15 Agere Systems Inc Stable memory device that utilizes ion positioning to control state of the memory device
KR20010110433A (ko) * 1999-02-11 2001-12-13 알란 엠. 포스칸져 프로그래머블 마이크로일렉트로닉 장치 및 그 형성방법과프로그래밍 방법
US20040124407A1 (en) * 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
JP4119950B2 (ja) 2000-09-01 2008-07-16 独立行政法人科学技術振興機構 コンダクタンスの制御が可能な電子素子
JP4118500B2 (ja) 2000-11-01 2008-07-16 独立行政法人科学技術振興機構 ポイントコンタクト・アレー
US6348365B1 (en) 2001-03-02 2002-02-19 Micron Technology, Inc. PCRAM cell manufacturing
US6992323B2 (en) * 2001-08-13 2006-01-31 Advanced Micro Devices, Inc. Memory cell
JP3593582B2 (ja) 2001-09-19 2004-11-24 彰 土井 銀イオン含有イオン伝導体の電界誘導黒化現象を利用した記憶素子
JP4332881B2 (ja) 2002-04-30 2009-09-16 独立行政法人科学技術振興機構 固体電解質スイッチング素子及びそれを用いたｆｐｇａ、メモリ素子、並びに固体電解質スイッチング素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101765914B (zh) * 2007-08-06 2012-09-26 索尼公司 存储元件和存储装置
CN104520991A (zh) * 2012-08-31 2015-04-15 太阳诱电株式会社 电阻变化存储器元件
CN109196586A (zh) * 2016-06-29 2019-01-11 英特尔公司 降低阈值电压漂移的方法和设备
CN109196586B (zh) * 2016-06-29 2023-07-14 英特尔公司 降低阈值电压漂移的方法和设备

Also Published As

Publication number Publication date
WO2005008783A1 (ja) 2005-01-27
JP4984720B2 (ja) 2012-07-25
CN100407440C (zh) 2008-07-30
US7116573B2 (en) 2006-10-03
KR100778950B1 (ko) 2007-11-22
USRE42040E1 (en) 2011-01-18
US20060164880A1 (en) 2006-07-27
JP2006339667A (ja) 2006-12-14
JPWO2005008783A1 (ja) 2006-09-07
KR20060055437A (ko) 2006-05-23
DE112004000060B4 (de) 2011-01-27
JP4321524B2 (ja) 2009-08-26
DE112004000060T5 (de) 2006-06-14

Similar Documents

Publication Publication Date Title
CN1706046A (zh) 开关元件、驱动开关元件的方法、可重写的逻辑集成电路以及存储元件
CN1650419A (zh) 固体电解质开关元件及使用其的fpga、存储元件及其制造方法
CN1559090A (zh) 使用固体电解质的电气元件
US8345472B2 (en) Three-terminal ovonic threshold switch as a current driver in a phase change memory
CN1697081A (zh) 存储器件
JP2006339667A5 (zh)
CN1510690A (zh) 半导体存储器设备及数据写入方法
CN1976083A (zh) 相变化存储单元及其制造方法
CN1855510A (zh) 集成电路记忆体及其操作方法
CN1664957A (zh) 存储设备
TW201025589A (en) Conductive bridging random access memory device and method of manufacturing the same
CN1783455A (zh) 存储器元件及阵列、接触结构的制法及制得的装置与元件
JP2006319028A (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
CN1921134A (zh) 具有离子导电层的非易失性存储器件及其制造和操作方法
CN1241205C (zh) 地址生成电路
CN1779982A (zh) 只读存储器及只读存储单元阵列及其编程与擦除方法
CN101640251A (zh) 相变存储器存储单元底电极结构的改进及制作实施方法
JP2017143245A (ja) ２−ターミナルメモリーのためのインタフェース層形成の調節
CN1719611A (zh) 电荷捕捉非挥发性记忆体及其操作方法
CN1601650A (zh) 非易失性半导体存储器件及其制造方法
CN1720625A (zh) 制造记忆胞元之方法、记忆胞元及记忆胞元装置
CN1941378A (zh) 非挥发性存储器及其制造方法与操作方法
CN1577807A (zh) 形成非挥发性记忆胞的方法及用这方法形成的半导体结构
CN1776930A (zh) 开关元件,线路转换设备和逻辑电路
Wang et al. Thickness-optimized multilevel resistive switching of silver programmable metallization cells with stacked SiO x/SiO 2 solid electrolytes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080730

Termination date: 20180716

CF01 Termination of patent right due to non-payment of annual fee