CN1776930A - 开关元件,线路转换设备和逻辑电路 - Google Patents
开关元件,线路转换设备和逻辑电路 Download PDFInfo
- Publication number
- CN1776930A CN1776930A CN 200510125112 CN200510125112A CN1776930A CN 1776930 A CN1776930 A CN 1776930A CN 200510125112 CN200510125112 CN 200510125112 CN 200510125112 A CN200510125112 A CN 200510125112A CN 1776930 A CN1776930 A CN 1776930A
- Authority
- CN
- China
- Prior art keywords
- phase change
- circuit
- switch element
- film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
用于进行ON/OFF转换的开关元件包括在衬底上提供的并且彼此分开的一对电极,与电极接触的并且其电阻根据加热的历史而变化的相位变化膜,以及,用于将相位变化膜加热的加热机构。
Description
对相关申请的交叉引用
本申请基于2004年11月17提出的在前的日本专利申请No.2004-333254和2005年3月28提出的No.2005-092288并要求这些申请的优先权,这里引用了这两个申请的全部内容作为参考。
技术领域
本发明涉及使用其电阻随着晶体的状态而变化的相位变化膜的开关元件。还涉及使用开关元件的线路转换设备和逻辑电路。
背景技术
用于现场可编程门阵列(FPGA)的常规纵横制电路包括由六个晶体管构成的SRAM,以及作为开关元件的MOSFET(请参见T.Sakamoto等人所著的Technical Digest of International Solid StateCircuit Conference 2004,No.1603)。当“0”被写入到SRAM时,MOSFET被导通,而当“1”被写入到其中时,MOSFET被关断。相应地,通过导通/关断MOSFET,可以动态地转换LSI中的多个线路。
然而,这种设备具有下列问题。在典型的FPGA的情况下,纵横制电路占据比较大的面积,SRAM占据每一个纵横制电路的较大的部分。此外,每一个纵横制电路中包含的SRAM的泄漏电流比较大。在0.1μm或更小的微组装技术中,晶体管的泄漏电流随着微组装的发展而显著增大,从而增大整个电路的功率消耗。
如上所述,在由SRAM和MOSFET构成的常规纵横制电路中,SRAM占据较大的面积,并表现出比较大的泄漏电流。
发明内容
根据本发明的第一个方面,提供了一种开关元件,包括:
在衬底上提供的并且彼此分开的一对电极;
与电极接触的相位变化膜,该相位变化膜的电阻根据加热的历史而变化;以及
将相位变化膜加热的加热机构。
根据本发明的第二个方面,提供了一种开关元件,包括:
第一金属线路;
与第一金属线路相对的、并具有比第一金属线路低的离子化程度的第二金属线路;
插入在第一金属线路和第二金属线路之间的并与允许第一金属线路的离子通过其传导的离子导电介质;以及
插入在第一金属线路和第二金属线路之间并与第一金属线路和第二金属线路隔离的一对相对的电极。
根据本发明的第三个方面,提供了一种线路转换设备,包括:
在衬底上提供的并且彼此平行的多个第一线路;
在衬底上提供的、彼此平行并与第一线路交叉的多个第二线路;
在第一线路和第二线路的交叉点处提供的开关元件,每一个开关元件包括在衬底上提供的并且彼此分开的一对电极,与电极接触的相位变化膜,相位变化膜的电阻根据加热的历史而变化,以及将相位变化膜加热的加热机构,每一个开关元件的一个电极连接到第一线路中对应的一个线路,所述每一个开关元件的另一个电极连接到第二线路中对应的一个线路;以及
通过控制将开关元件加热的加热机构,控制开关元件的ON(接通)和OFF(断开)状态的控制电路。
根据本发明的第四个方面,提供了一种开关元件,包括:
传导通过其的金属离子的离子传导介质;
与离子传导介质的一部分相对的第一金属电极,它们之间插入了绝缘膜,该绝缘膜具有比离子传导介质更高的电阻;
在离子传导介质上提供的第二金属电极,它们之间插入了隧道绝缘膜,该隧道绝缘膜允许电子以隧道方式通过其传导,第二金属电极与第一金属电极分离;
在第一金属电极和第二金属电极之间提供的、并与离子传导介质接触的第三金属电极,其被配置为被离子化为金属离子,这些离子通过离子传导介质进行传导;以及
由其离子化程度比第三金属电极的离子化程度低的材料制成的第四金属电极,该第四金属电极与离子传导介质接触,并且与第二金属电极的距离比与第三金属电极的距离近。
附图说明
图1A是概要说明了两端型的开关元件的结构的剖面图;
图1B是说明了图1A的开关元件处于ON状态的状态的剖面图;
图1C是说明了图1A的开关元件处于OFF状态的状态的剖面图;
图2是说明了本发明中使用的开关元件的基本结构的透视图;
图3是概要说明了根据第一个实施例的开关元件的结构的透视图;
图4是概要说明了根据第一个实施例的开关元件的结构的平面图;
图5A到5E是说明了第一个实施例的开关元件的制造过程的剖面图;
图6是说明了根据第二个实施例的线路转换设备的电路图;
图7是概要说明了根据第三个实施例的开关元件的结构的平面图;
图8是说明了被用作图7的开关元件的非线性电阻元件的电压电流特性的图形;
图9A和9B是说明了非线性电阻元件的示例的剖面图;
图10是概要说明了根据第五个实施例的开关元件的结构的透视图;
图11是概要说明了根据第六个实施例的开关元件的结构的透视图;
图12A是说明了由六个晶体管构成的并被用作使用开关元件的逻辑电路的示例的多路复用器的电路图;
图12B是说明了使用根据第七个实施例的开关元件的逻辑电路的示例的电路图;
图13A是说明了使用开关元件的逻辑电路的示例的电路图,具体来说,是由六个晶体管构成的异或(XOR)逻辑电路;
图13B和13C是说明使用根据第八个实施例的开关元件的逻辑电路(XOR)的示例的电路图;
图14是说明了使用根据第八个实施例的开关元件的逻辑电路的示例的电路图;
图15A是说明了使用根据第十个实施例的开关元件的逻辑电路的示例的平面图;
图15B是说明图15A所示的逻辑电路的剖面图;
图16A是说明了使用根据第十一个实施例的开关元件的逻辑电路的ON状态的剖面图;
图16B是说明图16A的逻辑电路的OFF状态的剖面图;
图17A是用于说明第十一个实施例的优点的电路图,说明了两端子固体电解质开关被用作存储器元件的情况;
图17B是用于说明第十一个实施例的优点的电路图,说明了四端子固体电解质开关被用作存储器元件的情况;
图18A是说明了使用根据第十二个实施例的开关元件的逻辑电路的示例的平面图;
图18B是说明图18A所示的逻辑电路的剖面图;
图19是说明使用图18A和18B所示的开关元件的反相器的示例的电路图;
图20A是说明图19的处于ON状态的反相器的视图;以及
图20B是说明图19的处于OFF状态的反相器的视图;以及
具体实施方式
在描述本发明的实施例之前,将首先描述本发明的基本思想。
为了不使用例如大面积的SRAM和泄漏电流来实现纵横制电路,本发明使用具有存储功能的开关元件。作为具有存储功能的开关元件,如图1A所示的两端子型的开关元件是示范性的。
图1A是概要说明两端子型的开关元件的结构的剖面图。在该图中,参考编号11表示Cu电极,参考编号12表示CuS层(高电阻层),参考编号13表示Ti电极。
在如图1A所示的元件结构中,当在两个端子(电极)11和13之间施加电压时,通过CuS层12传导Cu离子,从而形成如图1B所示的传导路径(ON状态)。结果,层12的电阻被减少到50Ω。相比之下,当施加反向电压时,在与如图1C所示的与上述方向相反的方向传导Cu离子,结果,层12被返回到原始高电阻(>106Ω)状态(OFF状态)。如此,该结构作为开关元件。
然而,在上述结构中,单个电极被用作输入/输出电极,以及用于控制开关元件的ON/OFF的电极。因此,需要提供用于转换的电路,这会不可避免地提高电路规模。为缩小电路规模,用于控制开关元件的ON/OFF的电极最好独立于输入/输出电极。
鉴于此,本发明使用如图2所示的利用相位变化膜的开关元件。在图2中,参考编号21表示输入电极,参考编号22表示输出电极,参考编号23表示相位变化膜,其例如包括GeSeTe层,该层的电阻随着温度而变化。此外,参考编号24表示绝缘膜,参考编号25表示热源(加热机构),如电阻加热设备、光学加热设备或电子束加热设备。
在图2所示的元件结构中,当通过热源25将相位变化膜23加热到适合于结晶的某一温度(例如,130℃)时,它改变为结晶相(低电阻相位)。即使停止加热,此状态也会保持。此外,当通过热源25将相位变化膜23加热到比适合于结晶的温度充分高的某一温度(例如,610℃)时,它改变为无定形相(高电阻相位)。即使停止加热,此状态也会保持。如此,作为不同于输入和输出端子21和22的元件的热源25可以控制开关元件的ON/OFF。
本发明旨在使用按照如上所述的结构建造的开关元件,以降低纵横制电路的功率消耗和大小。
(第一个实施例)
图3和4是显示了根据本发明的第一个实施例的开关元件的结构的简要视图。图3是透视图,图4是平面模式图。在这些图中,参考编号31表示输入电极,参考编号32表示输出电极,参考编号33表示相位变化膜。此外,参考编号34表示绝缘膜,参考编号35表示电阻加热构件,参考编号36和37表示传导电极。
电极31和32位于未显示的衬底上,它们之间有一定的距离,相位变化膜33将电极31和32桥接起来。具体来说,相位变化膜33从输入电极31的上表面连续地生长到输出电极32的上表面。相位变化膜33例如由GeSeTe构成,并且其电阻根据晶体的状态而变化。在相位变化膜33上提供例如由SiO2制成的绝缘膜34,在绝缘膜34上作为电阻加热构件35提供了细线电极。
如此,在本实施例中,独立于输入和输出电极31和32,形成了用于控制开关元件的ON/OFF的细线电极(电阻加热构件)35。即,通过向用于加热的细线电极35提供电源来加热绝缘膜34,从而利用热传导将相位变化膜33加热。相位变化膜33的电阻根据加热温度增大或减小,以控制开关元件的ON/OFF。
对于ON/OFF控制,如果细线电极35的导电时间被设置为常量,当提供导致相位变化膜33被设置为大约130°的电流时,使可变相位膜33具有结晶相和低电阻(例如,2kΩ)。此外,当提供比上述电流充分大的电流时,使可变相位膜33具有无定形相和高电阻(例如,100kΩ)。相比之下,如果使要提供的电流为常量,则可以通过延长电流供应时间来将可变相位膜33设置为高温以具有无定形相。此外,当缩短电流供应时间以将膜33设置为大约130°时,膜33转变为结晶相。
如果使用类似于上述开关元件的开关元件作为纵横制电路,并以阵列的方式排列,可以实现如下文所述的线路转换设备。在此情况下,每一个开关元件的加热电极36和37连接到可以改变电流量或导电时间的电源电路(控制电路)。
在图4中,参考符号W表示相位变化膜33的宽度,参考符号L表示细线电极35的宽度,参考符号Z表示从细线电极35的边缘到每一个电极31和32的边缘的距离。在此实施例中,W、L和Z分别被设置为100nm、200nm和300nm。然而,可以根据相位变化膜33的材料、电流量和导电时间等等,将W、L和Z设置为适当的值,以便当将电流提供到细线电极35时膜33可以轻松地呈现高电阻状态和低电阻状态。
例如,可以使用耐热性比较强的钨电极作为细线电极35。通过使用溅射或化学淀积方法执行膜形成,然后在所产生的膜上执行蚀刻和光刻以获取所希望的形状,从而形成钨电极。
图5A到5E是说明了制造本实施例的开关元件的过程的剖面图。
首先,如图5A所示,例如使用CVD在例如衬底(未显示)上形成Al有线膜30。
随后,如图5B所示,将Al线路膜30蚀刻为所希望的电极模式,从而形成输入和输出电极31和32,在它们之间例如有50nm的间隙。
然后,如图5C所示,通过沉积形成由GeSeTe制成的相位变化膜33。利用溅射方法来沉积膜33。制造例如用于DVD-RAM的介质广泛地使用此过程。
此后,如图5D所示,通过CVD在相位变化膜33上形成由SiO2构成的绝缘膜34,然后对绝缘膜34和相位变化膜33进行选择蚀刻。此时,使相位变化膜33与电极31和32重叠。
如图5E所示,在绝缘膜34上沉积W/TiN的栅极金属(gatemetal)(电阻加热构件)35,并通过光刻法将其蚀刻为细线电极。结果,获取如图3所示的结构。
如上所述,在第一个实施例中,使用相位变化膜33来实现开关元件,可以通过控制电阻加热构件35的导电状态来控制开关元件的ON/OFF。本实施例的开关元件是非易失性的开关元件,因此,除ON/OFF转换的时间之外,不需要电源。而且,当开关元件处于ON状态时输入和输出之间的电阻(ON电阻)低,且信号传输延迟小。此外,由于开关元件本身具有存储功能,因此不需要诸如SRAM之类的存储器部分,因此,元件面积可以极大地缩小。
(第二个实施例)
图6是说明了根据本发明的第二个实施例的线路转换设备的电路图。此设备是FPGA的一部分。
在未显示的衬底上,提供多个逻辑电路63,在行方向上排列了多个线路(第一线路)61,在列方向排列了多个线路(第二线路)62。每一个逻辑电路63的端子连接到线路61中对应的线路。
在线路61和62的每一个交叉点处都提供了开关元件64作为纵横制电路。开关元件64的一个电极连接到线路61,另一个电极连接到线路62。通过来自控制电路65的控制命令来控制开关元件64的ON/OFF。
第二个实施例中使用的开关元件64类似于第一个实施例中的开关元件,其结构如图3和4所示。每一个开关元件64的传导电极36和37连接到控制电路65,通过控制电路65来控制流过的电流。
在上述结构中,控制电路65控制流过每一个开关元件64的电流以控制每一个元件64的ON/OFF状态。具体来说,通过提供对应于ON或OFF状态的电流脉冲来在ON和OFF状态之间转换每一个元件64。
在第二个实施例中,每一个纵横制电路都由单个开关元件构成,其可在Si衬底上相对于MOSFET以三维方式形成。相应地,与其中每一个纵横制电路由SRAM和MOSFET构成的现有技术相比,每一个纵横制电路所需的面积可显著缩小。即,FPGA中的纵横制电路占据的面积可以缩小。此外,只有在于ON和OFF状态之间转换的情况下,开关元件64才需要提供电流。因此,泄漏电流可以减小,这可以允许提供尺寸和功率消耗都小的FPGA。
(第三个实施例)
图7是概要说明了根据第三个实施例的开关元件的结构的平面图。在图7中,类似于图4的元件的元件通过对应的参考编号来表示,将不再进行详细的描述。
第三个实施例与第一个实施例的不同之处在于,在前者中,非线性电阻元件38串联到电阻加热构件35。如图8所示,在非线性电阻元件38中,当电压的极性改变时,其电阻(因此流过的电流)会改变,即使电压电平不改变。
当非线性电阻元件38串联到电阻加热构件35时,即使在传导电极36和37之间施加的电压的绝对值不变,只需通过改变电压的施加方向,就可改变流过的电流量。即,只需通过改变施加的电压的极性,就可以改变相位变化膜33的加热温度。此时,如果选择适当的电压,可以在结晶相和无定形相之间转换相位变化膜33,从而在ON和OFF状态之间转换开关元件。
在第一个实施例中,为在高温和低温之间转换相位变化膜33,需要改变电源电路(控制电路)中的导电时间或电流量(电压的电平)。相比之下,在采用上述结构的非线性电阻元件38连接在传导电极36和37之间的第三个实施例中,电源电路改变电压的极性就足够了。
第三个实施例中的非线性电阻元件38可以由图9A和9B所示的二极管构成。图9A显示了PN结二极管,其中,在n型的Si衬底71的一部分表面上形成p型Si层72。图9B显示了PN结二极管,其中,在n+型Si衬底73的一部分表面上形成多晶硅层74。
在标准二极管中,正向的电阻非常低,反向的电阻非常高。使第三个实施例中使用的二极管具有退化的二极管特征,但具有稍微减小的反向电阻。通过控制植入p型和n型半导体衬底的杂质的浓度,可以轻松地将正向电阻和反向电阻设置为所期望的值。
如上所述,与第一个实施例一样,第三个实施例提供具有相位变化膜33的开关元件,通过控制流过电阻加热构件35的电流的方向,该开关元件可以在ON和OFF状态之间转换。如此,第三个实施例可以提供与第一个实施例相同的优点。第三个实施例还有一个优点,即,连接到传导电极36和37的控制电路在结构上可以简化。
(第四个实施例)
将描述本发明的第四个实施例。
在第四个实施例中,如在第一个实施例中那样,使用如图3和4所示的开关元件,并设计施加于传导电极36和37的电压。
向电极36始终施加电压-V0[V],这是电源电压V0[V]的反转电压,而当开关元件分别处于ON和OFF状态时,向电极37施加电源电压V0[V]和0[V]。当向电极37施加V0[V]时,电极36和37之间的电势差是2V0[V]。当向电极37施加0[V]时,电极36和37之间的电势差是V0[V]。换句话说,只需通过设置施加于电极37的电压为“H”或“L”,电极36和37之间的电势差可以被控制为2∶1。
在采用上述结构的第四个实施例中,可以以与第三个实施例的同样的方式控制提供到电阻加热构件35的电流,从而在ON和OFF状态之间转换开关元件。结果,第四个实施例可以提供与第一个实施例相同的优点。第三个实施例的优点在于,连接到传导电极36和37的控制电路在结构上可以简化,还在于四终端元件可以被用作开关元件或逻辑电路元件,而无需串联非线性电阻元件。
(第五个实施例)
图10是概要说明了根据第五个实施例的开关元件的结构的透视图。在图10中,类似于图3的元件的元件通过对应的参考编号来表示,将不再进行详细的描述。
第五个实施例与第一个实施例的不同之处在于,在前者中,使用光源来代替电阻加热构件35作为热源。具体来说,在绝缘膜34上不提供电阻加热构件,替代地,在绝缘膜34的上方提供半导体激光器(LD)41。
在此结构中,通过LD 41将绝缘膜34加热,从而将相位变化膜33加热。通过控制LD 41的驱动周期,可以控制开关元件的ON/OFF。结果,可以获取与第一实施例中相同的优点。
请注意,在第五个实施例中,为充分吸收从LD 41发出的光,需要形成具有高红外吸收率的材料的绝缘膜34。此外,希望在绝缘膜34上方提供高绝热特性的透明材料,并在相位变化膜33的下面提供高绝热特性的材料。如果相位变化膜33由具有高红外吸收率的材料制成,则可以省略绝缘膜34。
(第六个实施例)
图11是概要说明了根据第六个实施例的开关元件的结构的透视图。在图11中,类似于图3的元件的元件通过对应的参考编号来表示,将不再进行详细的描述。
第六个实施例与第一个实施例的不同之处在于,在前者中,使用电子源来代替电阻加热构件35作为热源。即,在绝缘膜34上不提供电阻加热构件,替代地,在绝缘膜34的上方提供诸如场致发射设备(FED)之类的小电子源42。
更具体来说,在相位变化膜33的附近作为热源来提供具有小曲率半径的小电子源42。此外,在相位变化膜33的下面提供独立于输入和输出电极31和32的阳极43。向阳极43施加所希望的电压,以使电子源42发射电子束。电子束被相位变化膜33所吸收,此电子束被转换为热。如此,通过控制发射电子束的时间间隔,可以控制相位变化膜33的温度。如果相位变化膜33具有低的电子吸收率,则可以在相位变化膜33上提供高电子吸收率的绝缘膜。
在此结构中,相位变化膜33可以通过电子源42来加热,通过控制电子源42的驱动周期,可以控制开关元件的ON/OFF。结果可以获取与第一实施例中相同的优点。
(第七个实施例)
图12A和12B是用于说明本发明的第七个实施例的视图。图12A是说明了由六个晶体管构成的常规多路复用器的电路图。图12B是说明了根据第七个实施例的多路复用器的电路图。
如图12A所示,常规多路复用器包括两个传输门81和82和反相器83。由于传输门81和82和反相器83分别都包括两个MOS晶体管,总共使用六个MOS晶体管。
相比之下,第七个实施例的多路复用器包括,不是如图12A所示的传输门81和82,而是如图3、4或7所示的开关元件85和86,以及串联到开关元件的非线性电阻元件87和88,如图12B所示。当电流从图12B中的+流到-时,非线性电阻元件87和88表现出低电阻。这里假设,向端子A、B和S输入V0[V]或0[V]的数字信号。确定V0[V],以便通过向每一个开关元件的控制栅极施加V0[V]的1/2,并选择电压的极性,可以改变每一个开关元件的电阻。由于向非线性电阻元件87和88施加0.5V0[V]的固定电压,因此,向开关元件85和86的控制栅极(control gate)输入相对于输入信号S的互补信号(极性反向的信号)。相应地,如果使用其中一个互补信号使相位变化膜具有结晶相,并使用另一个信号使它具有无定形相,图12B的结构以与图12A的结构完全相同的方式来进行操作。
如此,第七个实施例不需要MOS晶体管,并只使用小于MOS晶体管的两个二极管,结果,所需要的电路面积可以显著缩小。此外,由于不需要MOS晶体管,因此,静态电流消耗显著缩小,导致功率消耗降低。即,第七个实施例对于小型化和减小功率消耗是有利的。
(第八个实施例)
图13A到13C是用于说明本发明的第八个实施例的视图。图13A是说明由六个晶体管构成的常规异或(XOR)逻辑电路的电路图。图13B和13C是根据本发明的第八个实施例的XOR电路的电路图。
如图13A所示,常规XOR电路包括两个传输门89和90和两个反相器91和92。由于传输门89和90和反相器91和92各自都包括两个MOS晶体管,总共使用八个MOS晶体管。
相比之下,根据第八个实施例的图13B的XOR电路包括开关块95,该开关块95包括串联到其上的开关元件93和非线性电阻元件94。
图13B所示的开关块的操作类似于第七个实施例中描述的操作。在此情况下,使用四个开关块来形成XOR电路,因此,使用四个小于MOS晶体管的二极管就足够了,这会显著减小所需要的电路面积。此外,由于不需要MOS晶体管,因此,静态电流消耗显著减小,导致功率消耗降低。即,第八个实施例对于小型化和功率消耗减小是有利的。
根据第八个实施例的图13C的XOR电路包括反相器96和97(NOT电路)和AND电路98和99。
如果适当地组合NOT和AND电路,可以使用根据第八个实施例的开关块来构建诸如AND、OR和NOR电路之类的各种类型的逻辑电路。
(第九个实施例)
图14显示了根据本发明的第九个实施例的非易失性存储器。非易失性存储器包括如第八个实施例所描述的两个开关块。
两个开关块100和101互补地接通和断开数字输入信号(V0[V]或0[V1),从而生成与输入信号相反的输出信号。因此,开关块可以充当反相器电路和存储器,因为输出(V0[V]或0[V])是非易失性的。换句话说,第九个实施例可以被视为通过使SRAM成为非易失性而获得的存储器,并可以被用来代替SRAM。
(第十个实施例)
图15A和15B显示了根据本发明的第十个实施例的利用离子传导现象的开关元件。图15A是开关元件的平面图。图15B是开关元件的剖面图。此开关元件是以下列方式生产的。
通过溅射,在SiO2膜上形成银、锗和硒的膜,然后对其进行蚀刻和光刻,以形成银、锗和硒的化合物102。在化合物102的一部分上提供充当控制栅极的铝线103。通过光刻和蚀刻在铝线103上提供银的端头104。
在化合物102上提供充当另一个控制栅极的另一铝线105,与铝线103分开。通过光刻和蚀刻,在控制栅极线路103和105之间形成输入电极106和输出电极107。
在上述结构中,当在控制栅极线路103和105之间施加电压以便线路103将充当正端子时,从控制栅极线路103的端头104通过化合物102传导银的正离子,并且从控制栅极线路105的表面提供电子。结果,银离子被中和并沉积在线路105的表面上,从而形成金属丝108。金属丝108连续地朝着电极端头104的方向生长,并使输入和输出电极106和107短路。然后,当在控制栅极线路103和105之间施加电压以便线路103将充当负端子时,金属丝108再次被离子化并收缩,从而输入和输出电极106和107彼此再次隔离。
利用此现象,可以将上述结构用作为具有根据施加于控制栅极线路103和105之间的电压的极性连接和断开的输入和输出电极的开关元件。此元件与第二个和第七到第九实施例的开关元件具有相同的功能,因此,可以与这些实施例提供相同的优点。
在第十个实施例中,可以使用通过使Cu硫化而获得的CuS来代替银、锗和硒的化合物102。
(第十一个实施例)
图16A和16B是说明了根据本发明的第十一个实施例的利用离子传导现象的开关元件的视图。此开关元件是以下列方式生产的。
在充当控制栅极的铜线(第一金属层)110上提供通过使Cu硫化而获得的CuS层109。通过光刻和蚀刻在具有几十个纳米的间距的CuS层109上提供输入电极112和输出电极113。Cu在所产生的结构上进一步沉积和硫化,以将电极112和113埋在CuS层109中。以与上面同样的方式在CuS层109上形成钛制成的控制栅极(第二金属层)111。
在上面的说明中,线路110、电极112和113和线路111是按顺序层叠在一起。然而,可以水平地提供这些元件。即,在CuS层109上彼此分离地提供铜线110和111,以及在线路110和111之间提供输入电极112和输出电极113。
在此结构中,当在控制栅极110和111之间施加电压以便栅极110将充当正端子时,从栅极110通过CuS层109传导铜的正离子,从控制栅极111的表面提供电子。在栅极111的表面上沉积中和的铜离子,从而形成铜丝114。正如从图16A可以理解的,铜丝连续地朝着控制栅极110的方向生长,并使输入和输出电极112和113短路。
然后,当在控制栅极110和111之间施加电压以便控制栅极110将充当负端子时,铜丝114再次被离子化并收缩,从而输入和输出电极106和107彼此再次隔离,如图16B所示。
利用此现象,上述结构可用作为具有根据施加于控制栅极之间的电压的极性连接和断开的输入和输出电极的开关元件。此元件与第二个和第七到第九实施例的开关元件具有相同的功能,因此,可以提供与这些实施例相同的优点。
图17A和17B是用于说明第十一个实施例的优点的视图。图17A说明了两端子固体电解质开关被用作存储器元件的情况。图17B说明了四端子固体电解质开关被用作存储器元件的情况。
在两端子固体电解质开关120被用作存储器元件的情况下,需要将用于写入电路、擦除电路和读取电路的开关提供到开关元件120的两个电极110和111中的每一个电极,如图17A所示。即,一个开关元件需要六个开关,即,需要大量的开关晶体管。
相比之下,在如在第十一个实施例中那样四端子固体电解质开关被用作存储器元件的情况下,读取电路可以始终连接到输入和输出电极112和113,如图17B所示。相应地,需要向每一个电极110和111提供用于写入电路和擦除电路的开关。这意味着,一个开关元件需要四个开关,即,比上面的情况需要的开关晶体管的数量少。换句话说,所需要的芯片面积可以减小。
此外,也可以通过向四端子固体电解质开关输入另一个数字电路的输出信号并控制开关的ON和OFF状态来执行写入/擦除。在此情况下,不需要特别的写入电路或擦除电路,从而进一步使电路更加小型化和简化。
(第十二个实施例)
图18A和18B是说明了根据本发明的第十二个实施例的利用离子传导现象的开关元件的视图。图18A是开关元件的平面图。图18B是开关元件的剖面图。此开关元件是以下列方式生产的。
通过溅射,在SiO2膜201上形成银、锗和硒的膜,然后进行蚀刻和光刻,以形成银、锗和硒的化合物202。随后,通过溅射、光刻和蚀刻,形成另一个SiO2膜201,以环绕银、锗和硒的化合物202。
然后,在化合物202的末端提供充当控制栅极(BG)的铝线制成的第一电极301。类似地,与第一电极301相对,在化合物202的另一个末端提供充当控制栅极(FG)的铝线制成的第二电极302。此外,在第一和第二电极301和302之间通过光刻和蚀刻提供输入电极303(第三电极),其具有通过光刻和蚀刻形成的银的端头207),以及输出电极304(第四电极)。第四电极304与第二电极302的距离比与第三电极303的距离更近。
存在于控制栅极FG(第二电极302)和银、锗和硒的化合物202之间的SiO2膜充当隧道势垒。使存在于控制栅极BG(第一电极301)和化合物202之间的SiO2膜不允许电子在其中移动。具体来说,控制栅极BG不是在化合物202的紧上面提供的,而是在SiO2膜201上沿着化合物202的上缘提供的,而在化合物202上提供控制栅极FG,它们之间插入了厚度大约为3nm的隧道绝缘膜205。
虽然在上面的示例中,电极301到304是由单层构成的,并在银、锗和硒的化合物202上提供,但是,它们可以如在第十一个实施例中那样彼此层叠在一起。
在上述结构中,当分别向控制栅极BG和FG施加-V0[V]和0[V]的电压时,通过化合物202从输入电极303的端部传导银的正离子。由于在控制栅极BG和银、锗和硒的化合物202之间存在厚的SiO2膜201,因此,没有电子从控制栅极BG提供到化合物202,结果,在化合物202的接近于控制栅极BG的部分银离子饱和。相比之下,电子通过隧道传导从控制栅极FG提供到化合物202的接近栅极FG的部分,结果,此部分中的银离子被电子中和,并沉积在化合物202和隧道绝缘膜205之间的边界处。沉积的银形成了银丝208,该银丝在输出电极304下面连续地朝着输入电极303的端部的方向生长。结果,输入和输出电极303和304通过银丝208被短路。
此后,当向控制栅极FG施加V0[V]时,银丝208再次被离子化并收缩,从而输入和输出电极303和304再次被隔离。
图19显示了使用第十二个实施例的开关元件的反相器电路的示例。在此结构中,作为后栅(back gate)BG输入向第一电极301施加-V0[V]的固定电压,作为栅极输入向第二电极302施加V0[V]或0[V]。此外,向第三电极303施加V0[V]的固定电压。在第四电极304和接地端子之间连接负载350。
如图20A所示,当作为输入电压向第二电极302输入0[V]时,Ag离子从在第三电极303的端部提供的Ag电极207传导到电极302。在电极302,电子通过隧道绝缘膜205被提供给Ag离子,从而将它们中和为金属须。此金属须从电极302生长到Ag电极207。结果,作为固定电压输入电极的第三电极303和作为输出电极的第四电极304被短路。
另一方面,如图20B所示,当作为输入电压向第二电极302输入V0[V]时,金属须朝着后栅的方向熔化Ag,并缩短。结果,作为固定电压输入电极的第三电极303和作为输出电极的第四电极304被隔离,从而反相器被关断。
利用此现象,上述结构可用作为具有根据施加于控制栅极FG的电压连接和断开的输入和输出电极的开关元件。此元件与第二个和第七到第九实施例的开关元件具有相同的功能,因此,可以提供与这些实施例相同的优点。
(修改)
本发明不仅限于上文所描述的实施例。虽然在这些实施例中,相位变化膜由GeSeTe制成,它也可以由任何其他基于硫族化物的材料制成。此外,材料不仅限于硫族化物材料。只要材料的晶体状态随着温度而变化,并且其电阻随着晶体状态而大大地变化就足够了。
此外,在相位变化膜上提供的例如绝缘膜和电阻加热构件的材料可以根据设备的规格而变化。
那些精通本技术的人可以轻松地实现其他优点,并进行各种修改。因此,本发明在更广的方面不仅局限于这里显示和描述的具体细节和代表性的实施例。相应地,在不偏离所附权利要求和它们的等同物所定义的一般发明概念的精神或范围的情况下,可以进行各种修改。
Claims (20)
1.一种开关元件,包括:
在衬底上提供的并且彼此分开的一对电极;
与所述电极接触的相位变化膜,该相位变化膜的电阻根据加热的历史而变化;以及
用于加热相位变化膜的加热机构。
2.根据权利要求1所述的开关元件,其中,当被加热到适合于其结晶的第一温度时,该相位变化膜被结晶并且电阻减小,当被加热到高于第一温度的第二温度时,使该相位变化膜成为无定形的,并且电阻增大。
3.根据权利要求2所述的开关元件,其中,该加热机构由在相位变化膜上提供的电阻加热膜构成,在它们之间插入了绝缘膜,当将电流提供到电阻加热膜时,该相位变化膜被加热。
4.根据权利要求3所述的开关元件,进一步包括串联到电阻加热膜的非线性电阻元件,该非线性电阻元件的电阻根据电流流动的方向而变化,当在第一方向中向电阻加热膜和非线性电阻元件的串联电路施加预先确定的电压时,相位变化膜被加热到第一温度,当在与第一方向相反的第二方向中向该串联电路施加该预先确定的电压时,相位变化膜被加热到第二温度。
5.根据权利要求4所述的开关元件,其中,该非线性电阻元件是PN结二极管。
6.根据权利要求1所述的开关元件,其中,该加热机构由在相位变化膜上方提供的发射元件构成,该发射元件向相位变化膜发射光束并加热该相位变化膜。
7.根据权利要求1所述的开关元件,其中,该加热机构由在相位变化膜上方提供的电子束源构成,该电子束源向相位变化膜发射电子束并加热该相位变化膜。
8.根据权利要求1所述的开关元件,进一步包括插入在电极之间的绝缘膜,电极的上表面与绝缘膜的上表面相齐,相位变化膜在电极和绝缘膜上连续地形成。
9.根据权利要求1所述的开关元件,其中,相位变化膜由包括基于硫族化物材料的相变材料形成。
10.一种开关元件,包括:
第一金属线路;
与第一金属线路相对的、并具有比第一金属线路低的离子化程度的第二金属线路;
插入在第一金属线路和第二金属线路之间的、并允许第一金属线路的离子通过其传导的离子传导介质;以及
插入在第一金属线路和第二金属线路之间、并使第一金属线和第二金属线电隔离的一对相对的电极。
11.一种线路转换设备,包括:
在衬底上提供的并且彼此平行的多个第一线路;
在衬底上提供的、彼此平行的并与第一线路交叉的多个第二线路;
在第一线路和第二线路的交叉点处提供的开关元件,每一个开关元件包括在衬底上提供的并且彼此分开的一对电极,被设置成与电极接触的相位变化膜,该相位变化膜的电阻根据加热的历史而变化,以及将相位变化膜加热的加热机构,每一个开关元件的一个电极连接到第一线路中对应的线路,所述每一个开关元件的另一个电极连接到第二线路中对应的线路;以及
通过控制将开关元件加热的加热机构来控制开关元件的ON和OFF状态的控制电路。
12.根据权利要求11所述的线路转换设备,进一步包括在衬底上提供的多个逻辑电路,逻辑电路的相应的端子连接到第一线路。
13.根据权利要求11所述的线路转换设备,其中,当被加热到适合于其结晶的第一温度时,该相位变化膜被结晶并且电阻减小,当被加热到高于第一温度的第二温度时,该相位变化膜成为无定形的,开且电阻增大。
14.根据权利要求11所述的线路转换设备,其中,该加热机构由在相位变化膜上提供的电阻加热膜构成,它们之间插入了绝缘膜,当将电流提供到电阻加热膜时,该相位变化膜被加热。
15.根据权利要求11所述的线路转换设备,进一步包括串联到电阻加热膜的非线性电阻元件,该非线性电阻元件的电阻根据电流流动的方向而变化,当在第一方向中向电阻加热膜和非线性电阻元件的串联电路施加预先确定的电压时,相位变化膜被加热到第一温度,当在与第一方向相反的第二方向中向该串联电路施加该预先确定的电压时,相位变化膜被加热到第二温度。
16.根据权利要求15所述的线路转换设备,其中,非线性电阻元件是PN结二极管。
17.根据权利要求11所述的线路转换设备,其中,相位变化膜由包括基于硫族化物材料的相变材料形成。
18.一种逻辑电路,包括:
类似于根据权利要求1所述的开关元件的多个开关元件;以及
用于连接开关元件的线路。
19.一种开关元件,包括:
通过其传导金属离子的离子传导介质;
与离子传导介质的一部分相对的第一金属电极,它们之间插入了绝缘膜,该绝缘膜具有比离子传导介质更高的电阻;
在离子传导介质上提供的第二金属电极,它们之间插入了隧道绝缘膜,该隧道绝缘膜允许电子以隧道传导方式通过其传导,第二金属电极与第一金属电极分离;
在第一金属电极和第二金属电极之间提供的、并与离子传导介质接触的第三金属电极,该第三金属电极配置为被离子化成金属离子,这些离子通过离子传导介质进行传导;以及
由其离子化程度比第三金属电极的材料的离子化程度低的材料制成的第四金属电极,该第四金属电极被设置成与离子传导介质接触,并且与第二金属电极的距离比与第三金属电极的距离近。
20.一种逻辑电路,包括:
根据权利要求19所述的开关元件;以及
接地端子,可连接在接地端子和第四金属电极之间连接的负载,
其中,向第一金属电极施加负的固定电压,向第三金属电极施加正的固定电压,向第二金属电极输入数字信号,并从第四金属电极输出通过将该数字信号反相而获得的信号。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004333254 | 2004-11-17 | ||
JP2004333254 | 2004-11-17 | ||
JP2005092288 | 2005-03-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1776930A true CN1776930A (zh) | 2006-05-24 |
CN100461482C CN100461482C (zh) | 2009-02-11 |
Family
ID=36766315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101251120A Expired - Fee Related CN100461482C (zh) | 2004-11-17 | 2005-11-17 | 开关元件、线路转换设备和逻辑电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100461482C (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101652874B (zh) * | 2007-03-30 | 2011-06-22 | Nxp股份有限公司 | 电子器件以及操作电子器件的方法 |
CN102208534A (zh) * | 2011-05-27 | 2011-10-05 | 福州大学 | 一种基于阻变材料的三端全控型开关元件及其制备方法 |
CN102231424A (zh) * | 2011-06-24 | 2011-11-02 | 清华大学 | 相变存储单元及相变存储器 |
US8621746B2 (en) | 2011-06-24 | 2014-01-07 | Tsinghua University | Method for making phase change memory |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5789758A (en) * | 1995-06-07 | 1998-08-04 | Micron Technology, Inc. | Chalcogenide memory cell with a plurality of chalcogenide electrodes |
US6749683B2 (en) * | 2000-02-14 | 2004-06-15 | Memc Electronic Materials, Inc. | Process for producing a silicon melt |
JP4928045B2 (ja) * | 2002-10-31 | 2012-05-09 | 大日本印刷株式会社 | 相変化型メモリ素子およびその製造方法 |
DE10256486A1 (de) * | 2002-12-03 | 2004-07-15 | Infineon Technologies Ag | Verfahren zum Herstellen einer Speicherzelle, Speicherzelle und Speicherzellen-Anordnung |
KR100979710B1 (ko) * | 2003-05-23 | 2010-09-02 | 삼성전자주식회사 | 반도체 메모리 소자 및 제조방법 |
-
2005
- 2005-11-17 CN CNB2005101251120A patent/CN100461482C/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101652874B (zh) * | 2007-03-30 | 2011-06-22 | Nxp股份有限公司 | 电子器件以及操作电子器件的方法 |
CN102208534A (zh) * | 2011-05-27 | 2011-10-05 | 福州大学 | 一种基于阻变材料的三端全控型开关元件及其制备方法 |
CN102208534B (zh) * | 2011-05-27 | 2013-04-17 | 福州大学 | 一种基于阻变材料的三端全控型开关元件及其制备方法 |
CN102231424A (zh) * | 2011-06-24 | 2011-11-02 | 清华大学 | 相变存储单元及相变存储器 |
US8621746B2 (en) | 2011-06-24 | 2014-01-07 | Tsinghua University | Method for making phase change memory |
CN102231424B (zh) * | 2011-06-24 | 2014-04-30 | 清华大学 | 相变存储单元及相变存储器 |
TWI491086B (zh) * | 2011-06-24 | 2015-07-01 | Hon Hai Prec Ind Co Ltd | 相變存儲單元及相變記憶體 |
US9099644B2 (en) | 2011-06-24 | 2015-08-04 | Tsinghua University | Phase change memory cell |
Also Published As
Publication number | Publication date |
---|---|
CN100461482C (zh) | 2009-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7642538B2 (en) | Switching element, line-switching device and logic circuit | |
US11177352B2 (en) | Graphene device, methods of manufacturing and operating the same, and electronic apparatus including the graphene device | |
CN1210819C (zh) | 带有改进的接触点的电可编程存储器元件 | |
CN1213437C (zh) | 垂直叠式现场可编程非易失存储器和制造方法 | |
CN1309087C (zh) | 存储器及其制造方法 | |
Walker | Sub-50-nm dual-gate thin-film transistors for monolithic 3-D flash | |
CN1650419A (zh) | 固体电解质开关元件及使用其的fpga、存储元件及其制造方法 | |
CN1897157A (zh) | 用于驱动固体电解质单元的方法和设备 | |
US20160133325A1 (en) | Low forming voltage non-volatile storage device | |
CN101075632A (zh) | 相变存储单元、相变存储器件、电子系统及其制造方法 | |
CN1559090A (zh) | 使用固体电解质的电气元件 | |
CN1967895A (zh) | 隔离片电极小管脚相变随机存取存储器及其制造方法 | |
CN1717748A (zh) | 驱动非易失性存储器的方法 | |
CN1976083A (zh) | 相变化存储单元及其制造方法 | |
CN1897292A (zh) | 半导体存储器 | |
CN1901089A (zh) | 存储器件 | |
CN1828901A (zh) | 半导体大规模集成电路及半导体大规模集成电路制造方法 | |
CN1842924A (zh) | 制造电阻可变材料单元的方法和装置 | |
CN101064331A (zh) | 利用自对准工艺制造的相变存储器 | |
CN101051646A (zh) | 使用自对准处理制造的相变存储器 | |
CN1241205C (zh) | 地址生成电路 | |
CN1784642A (zh) | 硫族化物恒流器件及其制造方法与动作 | |
US20150036414A1 (en) | Shared-gate vertical-tft for vertical bit line array | |
CN1776930A (zh) | 开关元件,线路转换设备和逻辑电路 | |
CN1407615A (zh) | 薄膜晶体管存储器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090211 Termination date: 20121117 |