CN1559090A - 使用固体电解质的电气元件 - Google Patents

使用固体电解质的电气元件 Download PDF

Info

Publication number
CN1559090A
CN1559090A CNA028187792A CN02818779A CN1559090A CN 1559090 A CN1559090 A CN 1559090A CN A028187792 A CNA028187792 A CN A028187792A CN 02818779 A CN02818779 A CN 02818779A CN 1559090 A CN1559090 A CN 1559090A
Authority
CN
China
Prior art keywords
solid electrolyte
film
metallic film
silver
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028187792A
Other languages
English (en)
Other versions
CN100448049C (zh
Inventor
�汾����
阪本利司
青野正和
长谷川刚
中山知信
寺部一弥
川浦久雄
杉林直彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute Of Physics And Chemistry
Japan Science and Technology Agency
NEC Corp
Original Assignee
Institute Of Physics And Chemistry
Japan Science and Technology Agency
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute Of Physics And Chemistry, Japan Science and Technology Agency, NEC Corp filed Critical Institute Of Physics And Chemistry
Publication of CN1559090A publication Critical patent/CN1559090A/zh
Application granted granted Critical
Publication of CN100448049C publication Critical patent/CN100448049C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/028—Formation of the switching material, e.g. layer deposition by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种使用用于选择存储单元的晶体管和固体电解质的开关。存储单元中，在形成于半导体基片表面的场效应晶体管的漏扩散层上层叠金属。在金属上层叠金属为载流子的固体电解质。固体电解质与金属隔着空隙连接，金属连接至共同接地线，场效应晶体管的源极连接至列地址线，场效应晶体管的栅极连接至行地址线。

Description

使用固体电解质的电气元件
技术领域
本发明主要涉及使用固体电解质的电气元件。特别是，使用固体电解质的可以高集成化及高速化的非易失性存储装置及其制造方法。
背景技术
在如今的高度信息化社会中，用于暂时或半永久存储大量信息的存储装置是不可缺少的。其中尤以计算机中使用的动态随机存储器(DRAM)、闪速存储器或只读存储器(ROM)等被周知。
第一个现有技术例是闪速存储器。闪速存储器的存储单元由一个浮置栅型晶体管构成。源极、漏极间的沟道区和控制栅电极之间设置的浮置栅电极用作信息的积聚节点。
使浮置栅电极的带电状态与信息的“0”和“1”对应。由于浮置栅电极周围被绝缘膜包围，所以电源切断后积聚在这里的电荷也不丢失，实现非易失性。读出操作时，利用阈值电压根据浮置栅电极积聚的电荷量而变化来进行。信息的写入、删除操作时，利用通过氧化膜的隧道电流将电子注入浮置栅电极或者使电子从浮置栅电极放出来进行。
第二个现有技术例是使用固体电解质的电气化学反应的量子点接触开关(参照理研评论(Riken Review)、37号、第7页、2001年)。固体电解质是固体中离子能够象溶液中那样自由移动的物质，迄今为止已经发现了很多表现为阳离子或阴离子的导电的材料。一旦施加电场，变为载流子的金属离子在固体中移动，传输电流。
上述文献中，对利用作为银离子导电性固体电解质的硫化银的开关进行了阐述。使银线的表面硫化形成硫化银，使铂线与微小的空隙接近。如果给硫化银的正、铂施加负电压，硫化银内的银离子从表面作为银原子析出，能在与铂之间的空隙形成银的桥接，形成点接触。在硫化银与铂之间不形成桥接的情况下，电流几乎不流过，而如果形成桥接就流过电流。
桥接的形成和消失以微秒以下的高速产生。此外，流过桥接的电流被量子化。电流的量子化表示桥接由几个原子链构成，大小为纳米量级。如果用作开关，可以高速操作、耗电低、进而高集成化。在现有例中，当应用于开关或存储器时，连系新元件的制作进行说明。
第一现有例的闪速存储器，是以低比特消耗为特征的元件，针对其他存储器需要实现有利的比特消耗。因此，考虑今后提高存储单元的比例。然而，现状的前景不明朗。其中一个原因是，存在在重写次数增大的同时发生的隧道氧化膜泄漏电流。
泄漏电流是使积聚在浮栅电极上的电荷消失的致命的现象。由于氧化膜的薄膜化的同时迅速增大，所以使隧道氧化膜薄膜化是困难的。需要考虑不依赖于薄膜化的比例。
在第二现有例中，设置空隙时，如果使用扫描型隧道显微镜的方法，使用用手拿两根金属线接近的方法。使用扫描型隧道显微镜的方法，具有能良好控制地形成一个空隙的优点，而不适用于制作多个空隙。用手拿硫化银线或铂线接近的方法的控制性差，同样不适用于制作多个空隙。此外，如第二现有例那样，银线上的硫化银，一个存储单元的大小为微米量级，不利于集成化。因此，作为存储装置不能集成化。
因此，本发明的目的是提供一种使用固体电解质的存储装置，特别是，具有利于集成化的电路结构的存储装置及其制造方法。
发明内容
本发明的特征为：具备用于选择存储单元的晶体管和固体电解质开关(参照图3(A))。如果详细说明，本发明代表形式的存储单元，特征在于，在形成于半导体基片表面上的场效应晶体管的漏区上层叠第一金属薄膜，在该第一金属薄膜上层叠以第一金属薄膜的金属离子为载流子的固体电解质，该固体电解质与第二金属薄膜隔着空隙交叉，该第二金属薄膜连接至共同接地线，该场效应晶体管的源极连接至列地址线，该场效应晶体管的栅极连接至行地址线(参照图3(B))。
根据本发明另一实施方式，特征为存储单元具备一个二极管和一个固体电解质开关(参照图4(A))。如果详细说明，特征为，在形成于半导体基片表面的二极管的一个电极上设置第一金属薄膜，在该第一金属薄膜上设置以该第一金属薄膜的金属离子为载流子的固体电解质，在该固体电解质上隔着空隙设置第二金属薄膜，该第二金属薄膜连接至行地址线，该二极管的另一个电极连接至列地址线(参照图4(B))。
根据本发明另一实施方式，特征为作为存储装置的构成要素的一个存储单元具备一个固体电解质开关(参照图5(A))。如果详细说明，特征为，在形成于半导体基片表面的行地址线连接的第一金属薄膜的一部分量以该第一金属薄膜的金属离子为载流子的固体电解质，该固体电解质和与列地址线连接的第二金属薄膜隔着空隙交叉(参照图5(B))。
此外，为了使固体电解质开关高集成化，需要利用牺牲层控制良好地制作空隙。特征为，作为制作空隙时的牺牲层，使用作为电子束抗蚀剂的杯芳烃系抗蚀剂、聚酰亚胺等热固化性树脂、氧化硅膜或氮化硅膜等不溶于光致抗蚀剂显影液和光致抗蚀剂的溶剂中的材料。
作为本发明代表的实施方式的构成要素的固体电解质开关，设置在半导体基片01上的绝缘膜52上(图6(B))。在该绝缘膜52上设置第一金属薄膜53，在金属薄膜53上设置以金属薄膜的金属离子为载流子的固体电解质55，进而隔着空隙56设置第二金属薄膜54。使用固体电解质的开关的特性为，在使第一金属薄膜53接地，给第二金属薄膜54施加的电压在规定范围内反复增减时，流过第二金属薄膜54的电流在室温中有滞后(图6(A))。
如图6(A)所示，如果施加给第二金属薄膜54的电压在第一电压(-0.2V)和第二电压(0.5V)间增减，在室温中流过第二金属薄膜54的电流表示出滞后。如果从0V向负电压减少，在-0.2V附近，有电流流过。电阻值为约20欧姆。如果电压向正方向变化，在+0.06V，电流急剧减少。可知在-0.2V至+0.06V之间，能实现电阻具有两个数量级以上不同的双稳状态。可知在电压小的时候(-0.2V至+0.06V)，保持双稳状态，能实现锁存功能。第一金属薄膜53上的固体电解质55中开关操作和锁存操作是现有技术不知道的，是发明者通过实验发现的。在图6A的实验中，第一金属薄膜53为银薄膜，固体电解质55为硫化银薄膜，第二金属54为铂。
上述滞后特性，可以利用图6(B)进行以下说明。
如果将第一金属薄膜53接地，给第二金属薄膜54施加负电压，自第二金属薄膜54以隧道电流，向固体电解质55供给电子，固体电解质表面金属离子还原，析出金属57。如果反复析出，空隙56变窄，最终在固体电解质55与第二金属薄膜54之间形成桥接。此时，固体电解质55与第二金属薄膜54电连接，有电流流过。另一方面，如果给第二金属薄膜54施加正电压，析出的金属57的桥接被氧化，向固体电解质55中扩散。如果反复氧化，最终产生空隙56，切断固体电解质55与第二金属薄膜54的电连接。
由此可知一个固体电解质开关的电流可以通、断。进而可知在某电压以下保持通、断状态，具备锁存功能。如果使用该锁存功能，可以进行信息的写入、保持、读出等存储器操作。理论上，固体电解质开关最好是是原子尺寸程度的大小，比现有的电气元件更加细微化。
在制作金属薄膜和固体电解质之间的空隙时，使用不溶于有机溶剂或光致抗蚀剂显影液等的材料。例如，杯芳烃一旦被电子束曝光，分子彼此结合，从而形成尺寸大的聚合物。形成的聚合物，是在不溶于光致抗蚀剂的溶剂或显影液等中的稳定物质。另一方面，由于是有机物，可以经氧灰化等的氧等离子处理来碳化，从而将其除去。由此，在使用固体电解质的开关中，可以良好控制空隙，能将多个元件集成化。
图14(A)表示固体电解质开关的电流电压特性，其中固体电解质55使用硫化铜，第二金属薄膜54使用钛，第一金属薄膜使用铜。
产生固体电解质开关的接通状态和断开状态之间的跃变的电压分别为-1V以上，1V以下。如图14(B)所示，如果在-3V至5V的范围将电压施加给同一个固体电解质开关，产生接通状态和断开状态的跃变的电压变大。
从接通状态到断开状态的跃变为3V，相反，从断开状态到接通状态的跃变为-3V。转换电压的变化，与固体电解质中的铜离子的动作相关，与上述离子耗尽层的扩展性相关。能利用施加电压的大小来控制跃变电压，是现有技术不知道的，是发明者通过实验发现的。
附图说明
图1(A)是表示本发明第一实施方式的固体电解质开关的图。
图1(B)是表示本发明第二实施方式的固体电解质开关的图。
图2是表示本发明第三实施方式的固体电解质晶体管的结构的图。
图3(A)是表示本发明第四实施方式的存储单元的结构图。
图3(B)是表示使用了图3(A)所示的存储单元的存储装置的电路图。
图4(A)是表示本发明第五实施方式的存储单元的结构图。
图4(B)是表示使用了图4(A)所示的存储单元的存储装置的电路图。
图4(C)是表示图4(A)所示的存储单元的变形例的图。
图5(A)是表示本发明第六实施方式的存储单元的结构图。
图5(B)是表示包含图5(A)所示的存储单元的存储装置的电路图。
图6(A)是表示本发明的固体电解质开关的电流电压特性的图。
图6(B)是用于说明本发明的固体电解质的开关原理的动作的图。
图7(A)、(B)、(C)及(D)是用于按工序顺序说明图1(A)所示的固体电解质开关的制作方法的图。
图8(A)、(B)、(C)及(D)是用于按工序顺序说明图1(B)所示的固体电解质开关的制作方法的图。
图9(A)、(B)、(C)及(D)是用于按工序顺序说明图2所示的固体电解质晶体管的制作方法的图。
图10(A)及(B)是表示本发明各实施方式的固体电解质开关和通孔中的固体电解质开关的图。
图11是表示由逻辑块、布线和固体电解质开关构成的本发明的FPGA的图。
图12是表示第七实施方式的固体电解质开关的制造方法的各工序的断面图。
图13是表示第八实施方式的固体电解质开关的制造方法的各工序的断面图。
图14(A)、(B)是表示本发明的控制电压的方法，使电压变化时的固体电解质开关的电流电压特性的图。
具体实施方式
参照附图对本发明的实施方式进行详细说明。
(第一实施方式)
图1(A)表示本实施方式的固体电解质开关10A的结构图。
固体电解质开关10A由诸如硅那样的半导体基片01构成。在半导体基片01上设置大约20埃至200埃厚的绝缘膜02。绝缘膜02可以是由氧化硅膜、氮化硅膜、氮氧化硅膜等作成的绝缘膜。在绝缘膜02上设置第一金属薄膜03，在第一金属薄膜03上设置以第一金属薄膜03的材料的金属离子为载流子的固体电解质05。金属薄膜03例如可以是银等金属，膜厚为200埃至2000埃。固体电解质05可以例如是硫化银，膜厚为20埃至2000埃。在固体电解质05上隔着空隙06设置第二金属薄膜04。
参照图7(A)至图7(D)对作为一个例子的固体电解质开关的制造方法进行阐述，其中绝缘膜02使用氧化硅膜、第一金属薄膜03使用银薄膜、固体电解质05使用硫化银、第二金属薄膜04使用铂。
利用热氧化法在硅基片01上形成膜厚为300nm的氧化硅膜62，进而利用真空蒸镀法或者溅射法形成膜厚为2500埃的银薄膜(图7(A))。
然后，利用湿蚀刻法或反应性离子蚀刻法加工细线。细线的加工也可以使用剥离法。形成银薄膜63后进行硫化(图7(B))。银薄膜63的硫化有两种方法。硫化的第一种方法，将形成有银薄膜63的硅基片与硫磺粉末一起放入坩锅，在氮氛围的烘炉中加热到130度。通过测定硫化中银薄膜的传导率，能知道硫化的程度，可以良好地控制银薄膜63的硫化。硫化一直进行到传导率变为大约二分之一。
硫化的第二种方法是在以氮稀释后的硫化氢中，将基片从120度加热到300度。在这种情况下，通过测定银薄膜63的电阻，能进行控制良好的硫化。利用本硫化工序，银薄膜的表面变化为黑色的硫化银。硫化银是自然界中存在的稳定的物质，在以下的工序中不劣化，此外，也不随时间劣化。
下面，在旋涂杯芳烃抗蚀剂后，利用电子束绘图装置形成覆盖硫化银65一部分的矩形图形的杯芳烃抗蚀剂67(图7(C))。进行曝光后的显影和漂洗后，杯芳烃变化为化学的稳定聚合物。因此，在光致抗蚀剂的溶剂或显影液等中不溶解。杯芳烃的膜厚，可以通过改变旋涂时的转数和杯芳烃的浓度来调整。如果使用5％重量的杯芳烃(溶剂为氯代苯)，转数为4000rpm，则膜厚为170nm。膜厚的调整能够以10nm的量级正确进行。
接下来形成铂薄膜64。利用真空蒸镀法或溅射法形成铂薄膜后，利用湿蚀刻法或反应性离子蚀刻法加工细线。细线的加工也可以使用剥离法。与硫化银65重叠的部分存在硫化银上形成的杯芳烃抗蚀剂67，硫化银65与铂薄膜64不接触。
最后，利用氧灰化或者有机溶剂除去杯芳烃抗蚀剂67(图7(D))。由于灰化是通过使有机物碳化而除去，所以能选择性地除去抗蚀剂67而不会损伤硫化银或铂。一旦除去杯芳烃抗蚀剂67，可在硫化银和铂之间形成空隙66。可以通过改变杯芳烃抗蚀剂67的膜厚来调整空隙的间隔。
参照图7(D)说明固体电解质开关10的动作方法。
如果将银薄膜63接地，给铂薄膜64施加负电压(-0.2V以上)，则开关接通。另一方面，如果给铂薄膜64施加正电压(0.06V以上)，则开关断开。当不施加电压或施加的电压小(-0.20至0.06V)时，维持接通状态或者断开状态。
本实施例是除去杯芳烃抗蚀剂67而形成空隙66，而即使在残留杯芳烃抗蚀剂67的状态下，也能确认开关动作。当银的桥接形成时，考虑排出作为柔性材料的杯芳烃进行银析出，从而能形成桥接。因此，当柔性材料用作牺牲层时，不是必须除去牺牲层。
(第二实施方式)
图1(B)表示本实施方式的另一方式的固体电解质开关10B的结构图。
固体电解质10B由诸如硅那样的半导体基片01构成。半导体基片01上设置大约20埃至200埃厚度的绝缘膜02。绝缘膜02可以是由氧化硅膜、氮化硅膜、氮氧化硅膜等作成的绝缘膜。绝缘膜02上设置第二金属薄膜04，第二金属薄膜04上隔着空隙06设置固体电解质05。
金属薄膜04可以是例如铂等金属，膜厚为200埃至2000埃。固体电解质05可以是例如硫化银，膜厚为20埃至2000埃。在固体电解质05上设置以作为固体电解质05的载流子的金属离子为材料的第一金属薄膜03。如果固体电解质05使用硫化银，第一金属薄膜03可以是银薄膜。
参照图8(A)至图8(D)对作为一个例子的固体电解质开关的制造方法进行阐述，其中绝缘膜02使用氧化硅膜、第一金属薄膜03使用银薄膜、固体电解质05使用硫化银、第二金属薄膜04使用铂。
利用热氧化法在硅基片01上形成膜厚为300nm的氧化硅膜72，进而利用真空蒸镀法或者溅射法形成膜厚为2500埃的铂薄膜(图8(A))。然后，利用湿蚀刻法或反应性离子蚀刻法加工细线。细线的加工也可以使用剥离法。
下面，在旋涂杯芳烃抗蚀剂后，利用电子束绘图装置形成覆盖铂薄膜74一部分的矩形图形的杯芳烃抗蚀剂77(图8(B))。进行曝光后的显影和漂洗后，杯芳烃变化为化学的稳定聚合物。因此，在光致抗蚀剂的溶剂或显影液等中不溶解。杯芳烃的膜厚，可以通过改变旋涂时的转数和杯芳烃的浓度来调整。如果使用5％重量的杯芳烃(溶剂为氯代苯)，转数为4000rpm，则膜厚为170nm。膜厚的调整能够以10nm的量级正确进行。
然后形成银薄膜，进行硫化。银薄膜的硫化有两种方法。硫化的第一种方法，将形成了银薄膜的硅基片与硫磺粉末一起放入坩锅，在氮氛围的烘炉中加热到130度。硫化的第二种方法是在以氮稀释后的硫化氢中，将基片从120度加热到300度。
利用本工序，银薄膜的表面变化为黑色的硫化银。硫化银是自然界中存在的稳定的物质，在以下的工序中不劣化，此外，也不随时间劣化。银薄膜进行硫化的结果是形成硫化银薄膜75(图8(C))。
接下来，利用氧灰化或者有机溶剂除去杯芳烃抗蚀剂77(图8(D))。由于灰化是通过使有机物碳化而除去，所以能选择性地除去抗蚀剂77而不会损伤硫化银或铂。一旦除去杯芳烃抗蚀剂77，可在硫化银和铂之间形成空隙76。可以通过改变杯芳烃抗蚀剂77的膜厚来调整空隙的间隔。最后，利用真空蒸镀法或者溅射法在硫化银薄膜75上形成银薄膜73。
参照图8(D)说明固体电解质开关10的动作方法。
如果将银薄膜73接地，给铂薄膜74施加负电压(-0.2V以上)，则开关接通。另一方面，如果给铂薄膜74施加正电压(0.06V以上)，则开关断开。当不施加电压或施加的电压小(-0.20至0.05V)时，维持接通状态或者断开状态。
(第三实施方式)
图2表示本实施方式的固体电解质晶体管20的结构图。
固体电解质晶体管20由诸如硅那样的半导体基片01构成。半导体基片01上设置大约20埃至200埃厚度的绝缘膜12。绝缘膜12可以是由氧化硅膜、氮化硅膜、氮氧化硅膜等作成的绝缘膜。在绝缘膜12上设置金属薄膜13，金属薄膜13内设置以作为金属薄膜13的材料的金属离子为载流子的固体电解质15。金属薄膜13可以是例如银等金属，膜厚为200埃至2000埃。固体电解质15可以是例如硫化银，膜厚为20埃至2000埃。
在固体电解质15上设置绝缘膜18，在绝缘膜18上设置栅电极17。绝缘膜可以是大约20埃至200埃厚度的氧化硅膜、氮化硅膜、氮氧化硅膜等作成的绝缘膜。在金属薄膜13的两端设置源电极11、漏电极14。源电极、漏电极、栅电极可以是膜厚为500埃至2000埃的铝或金薄膜等。
参照图9(A)至图9(D)对作为一个例子的固体电解质晶体管的制造方法进行阐述，其中绝缘膜12使用氧化硅膜、金属薄膜13使用银薄膜、固体电解质15使用硫化银。
利用热氧化法在诸如硅那样的半导体基片01上形成膜厚为300nm的氧化硅膜(图9(A))。
利用真空蒸镀法或者溅射法形成膜厚为2500埃的银薄膜83，进而利用真空蒸镀法或者溅射法形成源电极81、漏电极84(图9(B))。然后进行硫化(图9(C))。银薄膜83的硫化有两种方法。
硫化的第一种方法，将形成了银薄膜83的硅基片与硫磺粉末一起放入坩锅，在氮氛围的烘炉中加热到130度。通过测定硫化中银薄膜的传导率，能知道硫化的程度，可以良好地控制银薄膜83的硫化。硫化一直进行到传导率变为大约十分之一。
硫化的第二种方法是在以氮稀释后的硫化氢中，将基片从120度加热到300度。在这种情况下，通过测定银薄膜83的电阻，也能进行控制良好的硫化。利用本硫化工序，银薄膜变化为黑色的硫化银。硫化银是自然界中存在的稳定的物质，在以下的工序中不劣化，此外，也不随时间劣化。利用本工序，在银薄膜84中形成硫化银75。
然后形成绝缘膜88(图9(D))。绝缘膜88可以是由氧化硅膜、氮化硅膜、氮氧化硅膜等做成的绝缘膜，利用气相生长法形成。膜厚可以为20埃至2000埃。利用溅射法在绝缘膜88上形成铝为材料的栅电极87。膜厚可以为500埃至2000埃。
参照图9(D)说明固体电解质晶体管20的动作方法。
将源电极81接地，给漏电极84施加微小的正电压(大约10mV)。如果给栅电极87施加负电压(大约-1V)，设置在硫化银85和绝缘膜82之间的银薄膜中的银离子被吸引向栅电极，在硫化银85中移动。通过银移动，产生空隙，遮断从源电极81向漏电极84的电流路径，断开晶体管。相反，如果给栅电极87施加正电压(约1V)，银从硫化银85析出，填充空隙。此时，形成电流路径，接通晶体管。
(第四实施方式)
图3(A)表示本实施方式的存储单元100的结构图，图3(B)表示存储装置的电路图。
存储单元100由诸如硅那样的半导体基片01构成。基片01内形成源区110和漏区111，中间具有沟道区109。设置大约20埃至200埃厚度的绝缘膜108，覆盖源区110的一部分、沟道区109和漏区111的一部分。绝缘膜108可以是由氧化硅膜、氮化硅膜、氮氧化硅膜等做成的绝缘膜。
在源区上设置源电极101，绝缘膜108上设置栅电极107。电极的材料可以是铝、银、金等金属，或者是高浓度掺杂的多晶硅。在漏区111上设置第一金属薄膜103，第一金属薄膜103上设置以作为第一金属薄膜103的材料的金属离子为载流子的固体电解质105。
金属薄膜103可以是例如银等金属，膜厚为200埃至2000埃。固体电解质105可以是例如硫化银，膜厚为200埃至2000埃。在固体电解质105上隔着空隙106，设置第二金属薄膜104。
存储装置具备存储单元100的存储单元阵列26。存储装置的外围电路，包含可以利用现有技术制作的列地址译码电路24和行地址译码电路25。对于存储单元阵列26，各存储单元100的连接如下述。
即，各存储单元的第二金属薄膜104都通过共同的接地线23相互连接，接地。同一列中的各存储单元100的源电极101通过列地址线相互连接。例如，列地址线21a与来自左端列中各存储单元100的源电极101连接。同一行中的各存储单元100的栅电极107通过行地址线相互连接。例如，行地址线22a与上端行中的各存储单元100的栅电极107连接。
说明本存储装置的制造方法。
作为一例，P型硅被用作半导体基片01和沟道区109，n型硅被用作源区110和漏区111。此外，硫化银被用作固体电解质105，铂薄膜被用作第二金属薄膜104。作为存储装置外围电路的列地址译码电路24和行地址译码电路25可以使用现有技术的半导体加工技术进行制作。
构成存储单元阵列26的存储单元100内，源区110、沟道区109、漏区111、绝缘膜108、源电极101和栅电极107使用现有技术的半导体加工技术制作。
第一金属薄膜103、固体电解质105、空隙106、第二金属薄膜104使用图7(A)至图7(D)所示本实施例1的固体电解质开关10的制造方法来制作。
说明利用上述制造方法制作的本存储装置的操作方法。
作为操作，写入、删除、读出各操作必须选择存储单元阵列26中特定的一个存储单元来进行。存储单元的选择可以通过指定与想要选择的存储单元连接的行地址线与列地址线来进行。这里，所谓写入状态为固体电解质105与第二金属薄膜104之间形成桥接的情况，删除状态定义为固体电解质105与金属薄膜104之间不形成桥接的情况。当写入存储单元阵列26内选择的存储单元100时，给选择的存储单元100所涉及的行地址线施加正电压(+1V)，并且，给选择的存储单元100所涉及的列地址线施加正电压(+0.2V)。此时，在选择的存储单元100中，在作为P型硅的沟道区109中产生n沟道，源区110和漏区111被电连接，漏区111的电位变成与源区110的电位大致相等。
由此，给选择的存储单元的固体电解质105施加正电压(约0.2V)，在与共同接地线连接的第二金属薄膜104之间产生电位差。由于该电位差，固体电解质中的金属离子变为金属并析出，在第二金属薄膜104之间形成桥接。当删除存储单元配列26内选择的存储单元100时，给选择的存储单元100涉及的行地址线施加正电压(+1V)，并且，给选择的存储单元100涉及的列地址线施加负电压(-0.2V)。此时，作为P型硅的沟道区109中产生n沟道，源区110和漏区111被电连接，漏区110的电位变成与源区111的电位大致相等。
由此，给选择的存储单元的固体电解质105施加负电压(约-0.2V)，在与共同接地线连接的第二金属薄膜104之间产生电位差。由于该电位差，形成桥接的金属离子向固体电解质105内部移动，桥接消失。当读出存储单元配列26内选择的存储单元100时，给选择的存储单元100涉及的行地址线施加正电压(+1V)，并且，给选择的存储单元100涉及的列地址线施加微小的正电压(0.01V)。此时，作为P型硅的沟道区109中产生n沟道，源区110和漏区111被电连接，漏区111的电位变成与源区110的电位大致相等。
由此，给选择的存储单元100的固体电解质105施加正电压(约0.01V)，在与共同接地线23连接的第二金属薄膜104之间产生电位差。在形成桥接的情况下(写入状态)，在列地址线有电流流过，另一方面，在不形成桥接的情况下(删除状态)，无电流流过。可以通过电流的有无来读取存储单元100的状态。
(第五实施方式)
图4(A)表示本实施方式的存储单元200的结构图，图4(B)表示存储装置的电路图。
存储单元200由诸如硅那样的半导体基片01构成。基片01为P型半导体。半导体基片01中设置n型半导体区208和p型半导体区207。在n型半导体区208上设置电极201。电极的材料可以是铝、银、金等金属，或高浓度掺杂的多晶硅。
在P型半导体207上设置第一金属薄膜203，在第一金属薄膜203上设置以作为第一金属薄膜203的材料的金属离子为载流子的固体电解质205。第一金属薄膜203可以是例如银等金属，膜厚为200埃至2000埃。固体电解质205可以是例如硫化银，膜厚为200埃至2000埃。在固体电解质205上隔着空隙206，设置第二金属薄膜204。
存储装置具备存储单元200的存储单元阵列36。存储装置的外围电路，包含可以利用现有技术制作的列地址译码电路34和行地址译码电路35。存储单元阵列36中各存储单元200的连接如下述。即，同一列中的各单元200的电极201通过列地址线相互连接。例如，列地址线31a与左端列中各存储单元200的电极201连接。同一行中的各存储单元200的第二金属薄膜204通过行地址线相互连接。例如，行地址线32a与上端行中的各存储单元200的第二金属薄膜204连接。
说明本存储装置的制造方法。
作为一例，P型硅被用作半导体基片01，n型硅被用作n型半导体区208。此外，p型硅被用作p型半导体区207，硫化银被用作固体电解质205，铂薄膜被用作第二金属薄膜204。作为存储装置外围电路的列地址译码电路34和行地址译码电路35可以使用现有技术的半导体加工技术进行制作。
构成存储单元阵列36的存储单元200内，n型半导体区208、p型半导体区207和电极201使用现有技术的半导体加工技术制作。进而，第一金属薄膜203、固体电解质205、空隙206、第二金属薄膜204使用图7A至图7D所示本实施例1的固体电解质开关10的制造方法来制作。
图4(A)中，电极201在想要使布线阻抗低的时候是必须形成的，而如果n型半导体区208被用作行地址线的布线，则不是必须形成的。在这种情况下，集成度最小加工线宽度F为2F×2F的大小。
图4(A)的存储单元200中，若不把p型半导体207和n型半导体208制作在半导体基片中，而制作在电极201和第一金属薄膜203之间，能使每个存储单元的面积变小(参照图4(C))。
详细说明，在半导体基片01上设置约20埃至200埃厚度的绝缘膜202。绝缘膜202可以是由氧化硅膜、氮化硅膜、氮氧化硅膜等作成的绝缘膜。在绝缘膜202上设置电极201。电极201的材料可以是铝、银、金等金属，或者高浓度掺杂的多晶硅。在电极201上设置n型半导体区208。
进而，在n型半导体208上设置p型半导体区207。在n型半导体区207上设置第一金属薄膜203，在第一金属薄膜203上设置以作为第一金属薄膜203的材料的金属离子为载流子的固体电解质205。第一金属薄膜203可以是例如银等金属，膜厚为200埃至2000埃。固体电解质205可以是例如硫化银，膜厚为200埃至2000埃。在固体电解质205上隔着空隙206设置第二金属薄膜204。
说明图4(C)的存储单元的制造方法。
作为一例，p型硅被用作半导体基片01，n型硅被用作n型半导体区208。此外，p型硅被用作p型半导体区207，硫化银被用作固体电解质205，铂薄膜被用作第二金属薄膜204。n型半导体区208、p型半导体区207和电极201使用现有技术的半导体加工技术制作。此外，第一金属薄膜203、固体电解质205、空隙206、第二金属薄膜204使用图7(A)至图7(D)所示本实施例1的固体电解质开关10的制造方法来制作。
说明由上述制造方法制作的本存储装置的操作方法。
作为操作，写入、删除、读出各操作必须选择在存储单元阵列36中特定的一个存储单元来进行。存储单元的选择可以通过指定与想要选择的存储单元连接的行地址线与列地址线来进行。这里，所谓写入状态为固体电解质205与第二金属薄膜204之间形成桥接的情况，删除状态定义为固体电解质205与金属薄膜204之间不形成桥接的情况。
当写入存储单元阵列36内选择的存储单元200时，给选择的存储单元200所涉及的行地址线施加正电压(+0.2V)，并且，给选择的存储单元200所涉及的列地址线施加负电压(-0.2V)。此时，所选择的存储单元的固体电解质205与第二金属薄膜204的固体电解质开关之间产生电位差。由于在n型半导体区208与p型半导体区的边界形成pn结，所以当给电极201施加正电压时，给pn结施加了反向电压。因此，p型半导体区的电位由pn结电容C1、固体电解质205、第二金属薄膜204和静电容量C2的关系来决定。如果C1和C2大致相等，则固体电解质205与第二金属薄膜204之间的电位差变为约0.2V。由于该电位差，固体电解质中的金属离子变为金属而析出，在第二金属薄膜204之间形成桥接。
没有被选择的存储单元的固体电解质205与第二金属薄膜204之间仅产生0.1V的电位差，因此不形成桥接。在该写入时，由于不流过电流，所以耗电少。
当删除存储单元配列36内选择的存储单元200时，给选择的存储单元200涉及的行地址线施加负电压(-0.1V)，并且，给选择的存储单元200涉及的列地址线施加正电压(0.1V)。此时，固体电解质205与第二金属薄膜204之间产生电位差。
由于该电位差，形成桥接的金属离子向固体电解质内部移动，桥接消失。当读出存储单元配列36内选择的存储单元200时，给选择的存储单元200涉及的行地址线施加负电压(-0.01V)，并且，给选择的存储单元200涉及的列地址线施加正电压(0.01V)。此时，所选的存储单元200的固体电解质205与第二金属薄膜204之间产生电位差。在形成桥接的情况下(写入状态)，列地址线中流过电流，另一方面，在不形成桥接的情况下(删除状态)，不流过电流。能够根据电流的有无来读取存储单元200的状态。电流可以通过邻接的存储单元流过，而电流路径中的pn结的任何一个变为反方向。因此，电流不通过邻接的存储单元流过。
(第六实施方式)
图5(A)表示本实施方式的存储单元300的结构图，图5(B)表示存储装置的电路图。
存储单元300由诸如硅那样的半导体基片01构成。在半导体基片01上设置约20埃至200埃厚的绝缘膜302。绝缘膜302可以是由氧化硅膜、氮化硅膜、氮氧化硅膜等作成的绝缘膜。在绝缘膜302上设置第一金属薄膜303，在第一金属薄膜303上设置以作为第一金属薄膜303的材料的金属离子为载流子的固体电解质305。
第一金属薄膜303可以是例如银等金属，膜厚为200埃至2000埃。固体电解质305可以是例如硫化银，膜厚为200埃至2000埃。在固体电解质305上隔着空隙306设置第二金属薄膜304。
存储装置具备存储单元300的存储单元阵列46。存储装置的外围电路，包含可以利用现有技术制作的列地址译码电路44和行地址译码电路45。存储单元阵列46的各存储单元300的连接如下述。即，同一列中的各单元300的第一金属薄膜303通过列地址线相互连接。例如，列地址线41a与来自左端列中各存储单元300的第一金属薄膜303连接。同一行中的各存储单元300的第二金属薄膜304通过行地址线相互连接。例如，行地址线42a与上端行中的各存储单元300的第二金属薄膜304连接。
说明本存储装置的制造方法。
作为一例，硅被用作半导体基片01，硫化银被用作固体电解质305，铂被用作第二金属薄膜304。作为存储装置外围电路的列地址译码电路44和行地址译码电路45可以使用现有技术的半导体加工技术制作。构成存储单元阵列46的存储单元300的第一金属薄膜303、固体电解质305、空隙306、第二金属薄膜304使用图7(A)至图7(D)所示的本实施例1的固体电解质开关10的制造方法来制作。
说明由上述制造方法制作的本存储装置的操作方法。
作为操作，写入、删除、读出各操作必须选择存储单元阵列46中特定的一个存储单元来进行。存储单元的选择可以通过指定与想要选择的存储单元连接的行地址线与列地址线来进行。这里，所谓写入状态为固体电解质305与第二金属薄膜304之间形成桥接的情况，删除状态定义为固体电解质305与第二金属薄膜304之间不形成桥接的情况。
当写入存储单元阵列46内选择的存储单元300时，给选择的存储单元300所涉及的行地址线施加负电压(-0.1V)，并且，给选择的存储单元300所涉及的列地址线施加正电压(+0.1V)。此时，所选择的存储单元的固体电解质305与第二金属薄膜304之间产生电位差。固体电解质305与第二金属薄膜304之间的电位差变为0.2V。由于该电位差，固体电解质中的金属离子变为金属而析出，在第二金属薄膜304之间形成桥接。
没有被选择的存储单元的固体电解质305与第二金属薄膜304之间仅产生0.1V以下的电位差，因此不形成桥接。当删除存储单元配列46内选择的存储单元300时，给选择的存储单元300涉及的行地址线施加正电压(+0.05V)，并且，给选择的存储单元涉及的列地址线施加负电压(-0.05V)。此时，固体电解质305与第二金属薄膜304之间产生电位差。由于该电位差，形成桥接的金属离子向固体电解质内部移动，桥接消失。当读出存储单元配列46内选择的存储单元300时，给选择的存储单元300涉及的行地址线施加负电压(-0.01V)，并且，给选择的存储单元300涉及的列地址线施加正电压(0.01V)。此时，所选的存储单元300的固体电解质305与第二金属薄膜304之间产生电位差。
在形成桥接的情况下(写入状态)，电流从列地址线流过，另一方面，在不形成桥接的情况下(删除状态)，电流不流过。电流可以通过邻接的存储单元流过，而由于电流路径中的电阻抑制电流值变小，所以可以判断是否通过邻接的存储单元流过电流。
(第七实施方式)
图10(A)表示本实施方式的固体电解质开关500A的结构图。
固体电解质开关500A设置在基片501上。基片501例如具有硅基片的表面由绝缘层覆盖的结构。在基片501上设置第一布线层503，第一布线层503上设置离子供给层507。此外，在离子供给层507上设置固体电解质层506，并设置被覆基片501的层间绝缘膜502。固体电解质层506上的层间绝缘层502的一部分被开口，形成通孔，在通孔中，相向电极层505隔着空隙508与固体电解质层506接近。进而，设置覆盖相向电极层505的第二布线层504。
固体电解质层506例如可以是作为复合导电体的硫化铜，膜厚为20埃至2000埃。第一布线层503使用膜厚为200埃至3000埃的铜。离子供给层507以固体电解质层506所包含的金属离子为材料。当第一布线层503使用铜时，第一布线层503本身能作为离子供给层，所以可以省去离子供给层507。如果第一布线层503是铜以外的材料，离子供给层507可以用铜作为材料，膜厚约为20埃至500埃。第二布线层504使用膜厚为200埃至3000埃的铜。空隙508的大小为约10埃至1000埃。
当固体电解质层506由铜以外的金属X的硫化物构成时，离子供给层507必须为包含金属X的物质。固体电解质层506和离子供给层507的组合，除上述的硫化铜-铜以外，可以是硫化铬-铬、硫化银-银、硫化钛-钛、硫化钨-钨、硫化镍-镍。相向电极层505，除上述的钛以外，可以是铂、铝、铜、钨、钒、铌、钽、铬、钼或者是它们的氮化物、硅化物。第一布线层503和第二布线层504，除上述的铜以外，可以是现有技术中使用的布线材料，例如，铝、金等。当第一布线层503使用金属X时，可以省去离子供给层507。
参照图12阐述制造工序的一个例。
将硅基片氧化来制作基片501。利用真空蒸镀法或者溅射法在基片501上形成膜厚为2000埃的铜薄膜。然后，使用在第一布线层503以外的区开口的抗蚀剂掩摸，利用湿蚀刻法或反应性离子蚀刻法加工第一布线层503的形状。
在通孔区509具有开口的抗蚀剂作为掩摸，使开口部硫化。硫化是在包含硫化物的水溶液中利用阳极极化来进行。在包含0.05摩尔/升硫化钠的水溶液中，铜薄膜作为阴极来进行阳极极化。施加的电压约为0.5V，控制电流来调整硫化量。当自铜薄膜的表面硫化到约20至200埃后停止反应。硫化后变成硫化铜的部分成为固体电解质层506，没被硫化的残留部分的铜成为第一布线层503。第一布线层503的材料是构成固体电解质的金属，所以能省去离子供给层507。
除上述利用阳极极化的硫化方法以外还具有两种硫化方法。硫化的第二种方法为，将形成了铜薄膜的铜基片501与硫磺粉末一起放入坩锅，在氮氛围的烘炉中加热到130度。通过测定硫化中铜薄膜的传导率，能知道硫化的程度，可以良好地控制铜薄膜的硫化。当仅铜薄膜的表面层被硫化后，停止硫化。硫化的第三种方法为，在以氮稀释后的硫化氢中，将基片从120度加热到300度。在这种情况下，通过测定铜薄膜的电阻，能进行控制良好的硫化。利用本硫化工序，铜薄膜的表面变化为硫化铜。或者，不通过对铜薄膜进行硫化来形成硫化铜，可以利用现有技术的溅射法或激光烧蚀法来淀积硫化铜。
接下来，形成用于制作空隙508的牺牲层510。牺牲层510使用在约400度至500度分解的聚合物。例如，使用热可塑性的降冰片烯树脂。旋涂降冰片烯树脂，进行固化处理。代替降冰片烯树脂，可以使用在光致抗蚀剂中不溶解，具有耐热性，在约500度分解的聚合物。
然后，使用在通孔509以外的区开口的抗蚀剂掩摸，利用湿蚀刻法或反应性离子蚀刻法，将降冰片烯树脂加工为通孔509的形状，成为牺牲层510。牺牲层510应该比通孔509区大或者同样大小。到这里，可以成为图12(A)所示的结构。
接下来，形成层间绝缘层502。利用溅射法形成氮氧化硅膜。形成膜以后，以通孔509区被开口的抗蚀剂图形作为掩摸，利用干蚀刻法或湿蚀刻法形成通孔509(图12(B))。优选层间绝缘膜502的材料为低电容率膜，期望采用形成温度低的工序。
接下来，形成相向电极层505。利用真空蒸镀法形成钛(图12(C))。
接下来，利用溅射法层叠铜，使用在第二布线层504的区以外被开口的抗蚀剂掩摸，利用干蚀刻法形成第二布线层504。最后，通过使温度上升到约500度，分解降冰片烯树脂而形成空隙(图12(D))。
元件制作后，通过给固体电解质层506与相向电解层间505施加±4V电压，设定从断开状态向接通状态转换的接通电压、和从接通状态向断开状态转换的断开电压为约±2V。电压的设定可以根据使用目的适时变化。
(第八实施方式)
图10(B)表示本实施方式的固体电解质开关500B的结构图。
固体电解质开关500B设置在基片501上。基片501，例如在硅基片的表面利用旋涂来涂布绝缘层降冰片烯树脂，进行固化处理。在基片501上设置第一布线层503，在第一布线层503上设置相向电极层505。设置用于被覆相向电极层505和基片501的层间绝缘膜502。相向电极层505上的层间绝缘层502的一部分被开口形成通孔，在通孔中，固体电解质层506隔着空隙508与相向电极层505接近。进而，在固体电解质层506上设置离子电极层507，设置用于覆盖离子电极层507的第二布线层504。
固体电解质层506例如可以是作为复合导电体的硫化铜，膜厚为20埃至2000埃。第二布线层504使用膜厚为200埃至3000埃的铜。离子供给层507以固体电解质层506所包含的金属离子为材料。当第二布线层504使用铜时，利用旋涂在第二布线层504上涂布降冰片烯树脂，进行固化处理。由于504本身能作为离子供给层，所以可以省去离子供给层507。
如果第二布线层504是铜以外的材料，离子供给层507可以用铜作为材料，膜厚约为20埃至500埃。第二布线层504使用膜厚为200埃至3000埃的铜。空隙508的大小为约10埃至1000埃。
当固体电解质层506由铜以外的金属X的硫化物构成时，离子供给层507必须为包含金属X的物质。固体电解质层506和离子供给层507的组合，除上述的硫化铜-铜以外，可以是硫化铬-铬、硫化银-银、硫化钛-钛、硫化钨-钨、硫化镍-镍。相向电极层505，除上述的钛以外，可以是铂、铝、铜、钨、钒、铌、钽、铬、钼或者是它们的氮化物、硅化物。
第一布线层503和第二布线层504，除上述的铜以外，可以是现有技术中使用的布线材料，例如，铝、金等。当第二布线层504使用金属X时，可以省去离子供给层507。
参照图13阐述制造工序的一个例。
将硅基片氧化来制作基片501。利用真空蒸镀法或者溅射法在基片501上形成膜厚为2000埃的铜薄膜。接下来，形成相向电极层505。利用真空蒸镀法形成钛。使用第一布线层503以外的区具有开口的抗蚀剂图形作为掩摸，利用湿蚀刻法或反应性离子蚀刻法加工第一布线层503的形状。
接下来，形成用于制作空隙508的牺牲层510。牺牲层510使用在约400度至500度分解的聚合物。例如，使用热可塑性的降冰片烯树脂。旋涂降冰片烯树脂，进行固化处理。代替降冰片烯树脂，可以使用在光致抗蚀剂中不溶解，具有耐热性，在约500度分解的聚合物。
然后，使用在通孔509以外的区开口的抗蚀剂掩摸，利用湿蚀刻法或反应性离子蚀刻法将降冰片烯树脂加工为通孔509的形状，成为牺牲层510。牺牲层510应该比通孔509区大或者同样大小。到这里，可以成为图13(A)所示的结构。
接下来，形成层间绝缘层502。利用溅射法形成氮氧化硅膜。形成膜以后，以通孔509区开口的抗蚀剂图形作为掩摸，利用干蚀刻法或湿蚀刻法形成通孔509(图13(B))。优选层间绝缘膜502的材料为低电容率膜，期望采用形成温度低的工序。
接下来，形成固体电解质层506。利用真空蒸镀法或溅射法形成膜厚2000埃的铜薄膜。然后，在包含硫化物的水溶液中利用阳极极化来进行硫化。在包含0.05摩尔/升硫化钠的水溶液中，铜薄膜作为阴极来进行阳极极化。施加的电压约为0.5V，使其完全硫化。
除上述利用阳极极化的硫化方法以外还具有两种硫化方法。硫化的第二种方法为，将形成了铜薄膜的铜基片501与硫磺粉末一起放入坩锅，在氮氛围的烘炉中加热到130度。通过测定硫化中铜薄膜的传导率，能知道硫化的程度，可以良好地控制铜薄膜的硫化。当仅铜薄膜的表面层被硫化后，停止硫化。硫化的第三种方法为，在以氮稀释后的硫化氢中，将基片从120度加热到300度。在这种情况下，通过测定铜薄膜的电阻，能进行控制良好的硫化。
或者，不通过对铜薄膜进行硫化来形成硫化铜，可以利用现有技术的溅射法或激光烧蚀法来淀积硫化铜。使用在固体电解质506区以外开口的抗蚀剂掩摸，利用反应性离子蚀刻法形成固体电解质层506(图13(C))。
接下来，利用溅射法层叠铜，使用在第二布线层504区以外开口的抗蚀剂掩摸，利用反应性离子蚀刻法形成第二布线层504。由于第一布线层504是铜，可以省去离子供给层507的制作。
最后，通过使温度上升到约500度，分解降冰片烯树脂而形成空隙(图13(D))。
元件制作后，通过给固体电解质层506与相向电解层间505施加±4V电压，设定从断开状态向接通状态转换的接通电压、和从接通状态向断开状态转换的断开电压为约±2V。电压的设定可以根据使用目的适时变化。
(第九实施方式)
现场可编程门阵列(FPGA)中主要使用的开关是反熔丝元件。接通时的电阻小，所以特征是信号延迟小，不能再编程。对FPGA编程时，不能调试，并且在动作中不能切换程序。
即使切断电源，固体电解质开关也能保持断开状态或者接通状态。此外，接通状态的电阻小到数百Ω以下。由此可知，固体电解质开关最适用于FPGA的逻辑电路块的连接、功能选择用的开关。与迄今为止使用的反熔丝元件，针对不能再编程相比，发明者确认固体电解质开关可以再编程到10的6次方。固体电解质开关结构简便，理论上即使原子的大小也能够动作。因此，与现有的电气元件相比可以更细微化。
图11表示使用本实施例的固体电解质开关的FPGA的示意图。
FPGA的基本单位由逻辑电路块601、布线602至604、用于切换布线的连接的固体电解质开关605构成。
在图1或图2的基片01或图10的基片601中，形成逻辑块601或外围电路，在基片01或基片601上制作第一、第二和第九实施例任何一个所述的固体电解质开关。
根据本发明，提供使用固体电解质开关的存储装置，特别是，能够提供具有有利于集成化的电路结构的存储装置的结构及其制造方法。

Claims (17)

1.一种电气元件，是使用固体电解质，具备锁存功能的固体电解质开关，其特征在于：
在绝缘膜上设置第一金属薄膜；
在该第一金属薄膜上设置以该第一金属薄膜的金属离子为载流子的固体电解质；和
在该固体电解质上隔着空隙设置第二金属薄膜。
2.如权利要求1所述的电气元件，其特征在于：
在绝缘膜上设置第二金属薄膜；
在该第二金属薄膜上隔着空隙设置固体电解质；和
在该固体电解质上设置以该固体电解质的载流子的金属离子为材料的第一金属薄膜。
3.一种电气元件，是使用固体电解质的固体电解质晶体管，其特征在于：
绝缘膜上的金属薄膜的一部分是以该金属薄膜的金属离子为载流子的固体电解质；
在该固体电解质上设置绝缘膜；
在该绝缘膜上设置栅电极；和
如果给该栅电极施加负电压，该金属薄膜中的金属被氧化而变为金属离子在该固体电解质中移动，从而晶体管断开，相反如果施加正电压，该固体电解质中的金属离子还原变为金属，返回原来的位置，从而晶体管接通。
4.一种存储装置，其特征在于：
作为存储装置的构成要素的一个存储单元，由一个场效应晶体管和一个权利要求1或2所述的固体电解质开关构成；
在半导体基片表面形成的场效应晶体管的漏区上设置权利要求1或者2所述的固体电解质开关；
该固体电解质开关的第二金属薄膜连接至共同接地线；
该场效应晶体管的源极连接至列地址线；和
该场效应晶体管的栅极连接至行地址线。
5.一种存储装置，其特征在于：
作为存储装置的构成要素的一个存储单元，由一个二极管和一个权利要求1或2所述的固体电解质开关构成；
在半导体基片表面形成的二极管的一个电极上设置权利要求1或2所述的固体电解质开关，该固体电解质开关的第二金属薄膜连接至行地址线；和
该二极管的另一个电极连接至列地址线。
6.一种存储装置，其特征在于：
作为存储装置的构成要素的一个存储单元，由一个权利要求1或2所述的固体电解质开关构成；
与半导体基片表面形成的行地址线连接的第一金属薄膜的一部分是以该第一金属薄膜的金属离子为载流子的固体电解质；和
该固体电解质与连接列地址线的第二金属薄膜隔着空隙交叉。
7.一种电气元件的制造方法，其特征在于，为了制作权利要求1或2所述的空隙，使用不溶于光致抗蚀剂显影液和光致抗蚀剂的溶剂中的材料作为牺牲层。
8.一种存储装置的制造方法，其特征在于，为了制作权利要求4至6所述的空隙，使用不溶于光致抗蚀剂显影液和光致抗蚀剂的溶剂中的材料作为牺牲层。
9.一种电气元件的制造方法，其特征在于，作为不溶于权利要求7所述的光致抗蚀剂显影液和光致抗蚀剂的溶剂中的材料，使用作为电子束抗蚀剂的杯芳烃、氯甲基化杯芳烃或者聚苯乙烯。
10.一种电气元件，其特征在于：
在与权利要求1或2所述的第二金属薄膜中与空隙接触的部分设置半导体薄膜；
在固体电解质开关接通的状态下，在该半导体和金属的界面形成肖特基势垒，执行整流作用。
11.一种存储装置，其特征在于：
在与权利要求6所述的第二金属薄膜中与空隙接触的部分设置半导体薄膜；
在固体电解质开关接通的状态下，在该半导体和金属的界面形成肖特基势垒，执行整流作用。
12.一种存储装置，其特征在于，把权利要求3所述的固体电解质晶体管用作权利要求4所述的场效应晶体管。
13.一种存储装置的制造方法，其特征在于，权利要求4至6任一项所述的存储装置用绝缘膜钝化，防止从固体电解质析出的金属的氧化。
14.一种电气元件，其特征在于：
权利要求1至3任一项所述的固体电解质，是作为银离子导电性固体电解质的硫化银、碘化银、碘化银铷等，作为铜离子导电性固体电解质的溴化铜、硫化铜中的任一种，权利要求1至6所述的第二金属为铂、钨、铝、金、铜、银中的任一种。
15.一种存储装置，其特征在于：
权利要求4至6任一项所述的固体电解质，是作为银离子导电性固体电解质的硫化银、碘化银、碘化银铷等，作为铜离子导电性固体电解质的溴化铜、硫化铜中的任一种，权利要求1至6所述的第二金属为铂、钨、铝、金、铜、银中的任一种。
16.一种电气元件，其特征在于：在权利要求1或2的固体电解质开关中，
制造时，通过在固体电解质层与相向电极层之间施加电压，来控制从断开状态向接通状态转换的接通电压，和从接通状态向断开状态转换的断开电压。
17.一种电气元件，是具备权利要求1或2所述的固体电解质开关的现场可编程门阵列，其特征在于，把固体电解质开关用作逻辑块之间的布线的开关和选择逻辑块的功能的开关。
CNB028187792A 2001-09-25 2002-09-24 使用固体电解质的电气元件和存储装置及其制造方法 Expired - Fee Related CN100448049C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP292392/2001 2001-09-25
JP2001292392 2001-09-25

Publications (2)

Publication Number Publication Date
CN1559090A true CN1559090A (zh) 2004-12-29
CN100448049C CN100448049C (zh) 2008-12-31

Family

ID=19114366

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028187792A Expired - Fee Related CN100448049C (zh) 2001-09-25 2002-09-24 使用固体电解质的电气元件和存储装置及其制造方法

Country Status (4)

Country Link
US (1) US7875883B2 (zh)
JP (1) JP4575664B2 (zh)
CN (1) CN100448049C (zh)
WO (1) WO2003028124A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7724499B2 (en) 2007-11-13 2010-05-25 Industrial Technology Research Institute Electrolyte transistor
CN101042935B (zh) * 2006-03-14 2011-11-23 奇梦达股份公司 存储单元、存储器及向存储单元写数据的方法
CN109887750A (zh) * 2019-02-20 2019-06-14 中国振华(集团)新云电子元器件有限责任公司(国营第四三二六厂) 一种非固体电解质钽电容器工作电解液及其制备方法和非固体电解质钽电容器

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10256486A1 (de) * 2002-12-03 2004-07-15 Infineon Technologies Ag Verfahren zum Herstellen einer Speicherzelle, Speicherzelle und Speicherzellen-Anordnung
KR100773537B1 (ko) * 2003-06-03 2007-11-07 삼성전자주식회사 한 개의 스위칭 소자와 한 개의 저항체를 포함하는비휘발성 메모리 장치 및 그 제조 방법
JP4985583B2 (ja) * 2003-08-27 2012-07-25 日本電気株式会社 半導体装置
JP4726428B2 (ja) * 2004-03-30 2011-07-20 新電元工業株式会社 半導体装置
US7289353B2 (en) * 2004-08-17 2007-10-30 Spansion, Llc Systems and methods for adjusting programming thresholds of polymer memory cells
US7960217B2 (en) * 2004-09-08 2011-06-14 Thomas Schimmel Gate controlled atomic switch
US7035141B1 (en) * 2004-11-17 2006-04-25 Spansion Llc Diode array architecture for addressing nanoscale resistive memory arrays
CN100539232C (zh) * 2004-12-27 2009-09-09 日本电气株式会社 开关器件、用于该开关器件的驱动和制造方法、集成电路器件和存储器件
KR100682926B1 (ko) 2005-01-31 2007-02-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
JP4552745B2 (ja) * 2005-05-10 2010-09-29 ソニー株式会社 記憶素子及びその製造方法
KR101100427B1 (ko) * 2005-08-24 2011-12-30 삼성전자주식회사 이온 전도층을 포함하는 불휘발성 반도체 메모리 장치와 그제조 및 동작 방법
US7893711B2 (en) 2005-11-29 2011-02-22 Nec Corporation Program circuit, semiconductor integrated circuit, voltage application method, current application method, and comparison method
EP1986246B1 (en) 2006-02-09 2013-10-09 NEC Corporation Switching device, rewritable logic integrated circuit, and memory device
JP2008016115A (ja) * 2006-07-05 2008-01-24 Toshiba Corp 不揮発性記憶装置
JP4869006B2 (ja) * 2006-09-27 2012-02-01 株式会社東芝 半導体記憶装置の制御方法
KR100834829B1 (ko) 2006-12-19 2008-06-03 삼성전자주식회사 멀티 비트 전기 기계적 메모리 소자 및 그의 제조방법
JP4869088B2 (ja) 2007-01-22 2012-02-01 株式会社東芝 半導体記憶装置及びその書き込み方法
JP5216254B2 (ja) * 2007-06-22 2013-06-19 株式会社船井電機新応用技術研究所 メモリ素子アレイ
JP5120874B2 (ja) 2007-06-22 2013-01-16 株式会社船井電機新応用技術研究所 スイッチング素子
JP2009049287A (ja) * 2007-08-22 2009-03-05 Funai Electric Advanced Applied Technology Research Institute Inc スイッチング素子、スイッチング素子の製造方法及びメモリ素子アレイ
JP4544340B2 (ja) 2008-01-24 2010-09-15 ソニー株式会社 電子素子およびその製造方法並びに記憶装置
US8653912B2 (en) 2008-06-13 2014-02-18 Funai Electric Advanced Applied Technology Research Institute Inc. Switching element
JP5419408B2 (ja) * 2008-09-26 2014-02-19 株式会社船井電機新応用技術研究所 メモリ素子、メモリ素子の製造方法、メモリアレイ構成のエレメントおよびメモリアレイ
JP5415049B2 (ja) * 2008-09-26 2014-02-12 株式会社船井電機新応用技術研究所 メモリ素子、メモリ素子の製造方法およびメモリアレイ
KR20110042188A (ko) * 2008-10-24 2011-04-25 가부시키가이샤 어드밴티스트 전자 디바이스 및 제조 방법
US8008162B2 (en) * 2008-11-19 2011-08-30 Micron Technology, Inc. Select devices including an open volume, memory devices and systems including same, and methods for forming same
JP2010157567A (ja) * 2008-12-26 2010-07-15 Funai Electric Advanced Applied Technology Research Institute Inc メモリセルアレイ
JP2010157568A (ja) * 2008-12-26 2010-07-15 Funai Electric Advanced Applied Technology Research Institute Inc メモリセルアレイ
JP2010157569A (ja) * 2008-12-26 2010-07-15 Funai Electric Advanced Applied Technology Research Institute Inc メモリセルアレイ
JP5455415B2 (ja) * 2009-04-10 2014-03-26 株式会社船井電機新応用技術研究所 ナノギャップ電極を有する素子の製造方法
US9019769B2 (en) * 2012-12-11 2015-04-28 Macronix International Co., Ltd. Semiconductor device and manufacturing method and operating method for the same
US20140268274A1 (en) * 2013-03-15 2014-09-18 Pixtronix, Inc. Display Apparatus Incorporating an Elevated Aperture Layer and Methods of Manufacturing the Same
WO2014147709A1 (ja) * 2013-03-18 2014-09-25 富士通株式会社 電子デバイスとその製造方法、及びネットワークシステム
JP2020088251A (ja) * 2018-11-28 2020-06-04 富士通株式会社 電子デバイス、及び、集積回路
JP7287076B2 (ja) * 2018-12-11 2023-06-06 住友ベークライト株式会社 樹脂組成物および電子デバイス製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698657A (en) * 1984-02-10 1987-10-06 Sharp Kabushiki Kaisha FET type sensor and a method for driving the same
JPH0628841A (ja) * 1992-07-08 1994-02-04 Makoto Yano 化学反応を利用した記憶素子
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
JPH09326514A (ja) * 1996-06-05 1997-12-16 Fujitsu Ltd 超電導量子干渉素子回路装置
NO304956B1 (no) * 1997-07-22 1999-03-08 Opticom As Elektrodeanordning uten og med et funksjonselement, samt en elektrodeinnretning dannet av elektrodeanordninger med funksjonselement og anvendelser derav
WO1999028914A2 (en) * 1997-12-04 1999-06-10 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure and method of making same
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
JP4119950B2 (ja) 2000-09-01 2008-07-16 独立行政法人科学技術振興機構 コンダクタンスの制御が可能な電子素子
WO2002037572A1 (fr) * 2000-11-01 2002-05-10 Japan Science And Technology Corporation Reseau a pointes, circuit non, et circuit electronique contenant ceux-ci
JP4118500B2 (ja) 2000-11-01 2008-07-16 独立行政法人科学技術振興機構 ポイントコンタクト・アレー

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101042935B (zh) * 2006-03-14 2011-11-23 奇梦达股份公司 存储单元、存储器及向存储单元写数据的方法
US7724499B2 (en) 2007-11-13 2010-05-25 Industrial Technology Research Institute Electrolyte transistor
CN109887750A (zh) * 2019-02-20 2019-06-14 中国振华(集团)新云电子元器件有限责任公司(国营第四三二六厂) 一种非固体电解质钽电容器工作电解液及其制备方法和非固体电解质钽电容器
CN109887750B (zh) * 2019-02-20 2020-10-16 中国振华(集团)新云电子元器件有限责任公司(国营第四三二六厂) 一种非固体电解质钽电容器工作电解液及其制备方法和非固体电解质钽电容器

Also Published As

Publication number Publication date
CN100448049C (zh) 2008-12-31
US7875883B2 (en) 2011-01-25
JP4575664B2 (ja) 2010-11-04
JPWO2003028124A1 (ja) 2005-01-13
WO2003028124A1 (fr) 2003-04-03
US20060157802A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
CN1559090A (zh) 使用固体电解质的电气元件
CN1650419A (zh) 固体电解质开关元件及使用其的fpga、存储元件及其制造方法
CN1169225C (zh) 存储器及其制造方法以及集成电路和半导体装置的制造方法
CN1181548C (zh) 半导体集成电路
CN100345284C (zh) 利用反向自对准过程制造双ono式sonos存储器的方法
CN1967895A (zh) 隔离片电极小管脚相变随机存取存储器及其制造方法
CN1677675A (zh) 非易失性半导体存储器件
CN1967879A (zh) 非挥发性存储器及其制造方法与操作方法
CN1339159A (zh) 垂直叠式现场可编程非易失存储器和制造方法
CN1855510A (zh) 集成电路记忆体及其操作方法
CN1917248A (zh) 在集成电路或其它装置上制造小型接脚的方法
CN101075632A (zh) 相变存储单元、相变存储器件、电子系统及其制造方法
CN1506972A (zh) 存储器和存取器件及其方法
CN1866533A (zh) 半导体存储器件及其制造方法
CN101051652A (zh) 半导体器件及其制造方法
CN1956208A (zh) 相变存储器件及其操作和制造方法
CN1832203A (zh) 包括独立可控的栅电极的两位非易失性存储器件及其制造方法
CN1828901A (zh) 半导体大规模集成电路及半导体大规模集成电路制造方法
CN1943037A (zh) 半导体器件及其制造方法
CN1147674A (zh) 半导体存储器件及其制造方法
CN1114228C (zh) 半导体存储器及其制造方法
CN1095200C (zh) 非易失存储器的制造方法
CN101079434A (zh) 三维双鳍型沟道双栅多功能场效应晶体管及其制备方法
CN1722444A (zh) 电荷捕捉非易失性存储器及其逐个栅极擦除的方法
CN1941378A (zh) 非挥发性存储器及其制造方法与操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081231

Termination date: 20200924

CF01 Termination of patent right due to non-payment of annual fee