JP2020088251A - 電子デバイス、及び、集積回路 - Google Patents

Abstract

【課題】多値メモリとして機能する電子デバイス、及び、集積回路を提供する。【解決手段】電子デバイスは、電界の印加によって可逆的に所定の金属イオンを出し入れする固体材料層と、前記固体材料層の第１表面側に設けられる第１電極と、前記固体材料層の前記第１表面側とは反対の第２表面側に設けられる固体電解質層と、前記固体材料層の前記第２表面側に設けられる第２電極と、前記固体電解質層を介して前記固体材料層に接続される第３電極とを含む。【選択図】図１

Description

本発明は、電子デバイス、及び、集積回路に関する。

現在、人工知能が注目を集めている。特に、ニューラルネットワークの一種であるディープラーニング（深層学習）の手法は、画像認識などの分野において、極めて優れた成果を上げて来ている。

特開２００３−１５７６７２号公報

Prezioso，et al．，Nature 521，61（2015）

上記の深層学習は極めて大きな成功は収めているものの、学習、推論とも極めて膨大な計算量が必要となり、消費電力の点で大きな問題になっている。特に、ニューロン同士を結合するシナプスに関係する部分の演算：積和演算の計算量が大きな比重を占める。このような積和演算は、現状の計算のアーキテクチャでは、メモリとの頻繁なデータのやり取りの必要性から、消費電力の大きな原因となっている。

そのようなことを鑑み、現在新たなアーキテクチャが模索されているが、その１つにシナプスに相当する部分に不揮発性の多値メモリを使い、積和演算をアナログ回路を用いて一気に行う、というものがある。このような目的の多値メモリは、良好な制御性や安定性が必要となる。現状では抵抗変化型メモリなどの使用が提案されているが、制御性や安定性の面で十分とは言えない。本発明はそのような状況を鑑みてなされた。

本発明の実施の形態の電子デバイスは、電界の印加によって可逆的に所定の金属イオンを出し入れする固体材料層と、前記固体材料層の第１表面側に設けられる第１電極と、前記固体材料層の前記第１表面側とは反対の第２表面側に設けられる固体電解質層と、前記固体材料層の前記第２表面側に設けられる第２電極と、前記固体電解質層を介して前記固体材料層に接続される第３電極とを含む。

多値メモリとして機能する電子デバイス、及び、集積回路を提供することができる。

実施の形態の電子デバイス１００を示す断面図である。 電極１２０と電極１９０の間にパルス電圧を印加したときの固体材料層１４０の抵抗値の変化を示す図である。 電子デバイス１００の製造工程における断面構造を示す図である。 電子デバイス１００の製造工程における断面構造を示す図である。 電子デバイス１００の製造工程における断面構造を示す図である。 実施の形態の変形例による電子デバイス１００Ｍ１を示す図である。 実施の形態の変形例による電子デバイス１００Ｍ２を示す図である。 実施の形態における電子デバイス１００を行列状に複数配した集積回路５００の構成例を示す図である。 ４入力４出力の全結合型ニューラルネットワークを示す図である。 電子デバイス１００を適用したニューラルネットワークの演算回路の構成例を示す図である。 実施の形態における電子デバイス１００を適用した半導体記憶装置の構成例を示す図である。

以下、本発明の電子デバイス、及び、集積回路を適用した実施の形態について説明する。

＜実施の形態１＞
図１は、実施の形態の電子デバイス１００を示す断面図である。以下ではＸＹＺ座標系を用いて説明する。電子デバイス１００は、ＸＹ平面に沿って二次元的に広がるとともに、Ｚ軸方向に積み重ねられる。

図１に示す断面は、ＸＺ平面に沿った断面である。なお、以下では、図中における上下関係を用いて説明するが、普遍的な上下関係を表すものではない。また、以下では、ＸＹ面視することを平面視と称す。

電子デバイス１００は、基板１１０、絶縁層１１１、電極１２０、絶縁層１３０、固体材料層１４０、電極１５０、絶縁層１６０、固体電解質層１７０、カーボンナノチューブ層１８０、及び電極１９０を含む。

基板１１０は、一例としてシリコン基板であり、上面（Ｚ軸正方向側の表面）側に絶縁層１１１が設けられている。なお、基板１１０は、シリコン基板に限らず、また、半導体材料製の基板ではなくてもよい。

絶縁層１１１は、基板１１０の上面に設けられる酸化シリコン（ＳｉＯ_２）層である。

電極１２０は、絶縁層１１１の上面に設けられる。電極１２０は、平面視で絶縁層１１１よりも小さい。電極１２０は、固体材料層１４０に電界を印加する際に利用する電極であり、図示しない電源に接続されている。電極１２０は、第１電極の一例である。

電子デバイス１００は、データの書き込み工程と読み出し工程があり、電極１２０は、両方の工程において利用される。電極１２０の上には、固体材料層１４０が設けられる。なお、電極１２０としては、例えば、チタン層を金層で被覆した電極、又は、銅製の電極を用いることができる。

絶縁層１３０は、絶縁層１１１と電極１２０を覆うように設けられる。絶縁層１３０としては、酸化シリコン（ＳｉＯ_２）層を用いることができる。絶縁層１３０は、平面視で電極１２０の上面の内部に含まれる領域内に位置する開口部１３０Ａを有する。開口部１３０Ａの内部には、固体材料層１４０が設けられる。

固体材料層１４０は、絶縁層１３０の開口部１３０Ａの内部に設けられる。開口部１３０Ａは絶縁層１３０をＺ軸方向（厚さ方向）に貫通しているため、固体材料層１４０の下端は、電極１２０の上面に接合される。固体材料層１４０の下面は第１表面の一例であり、上面は第２表面の一例である。

固体材料層１４０に上向きの電界（下端側（Ｚ軸負方向側）の電位よりも上端側（Ｚ軸正方向側）の電位が低くなる電界）が印加されると、固体材料層１４０の内部の金属イオンの一部は固体電解質層１７０に移動する。このような電界は、電極１２０に印加する電圧を電極１９０に印加する電圧よりも高くすることによって印加することができる。

固体材料層１４０としては、リチウムイオン電池のような二次電池の正極に用いられる材料（正極材料）層を用いることができる。より具体的には、例えば、コバルト酸リチウム(LiCoO₂：LCO)を固体材料層１４０の材料として用いることができる。

電極１５０は、固体材料層１４０の上面と、絶縁層１３０の上面とにわたって設けられる。固体材料層１４０の上面には、電極１５０の他に固体電解質層１７０が直接的に接続されるため、電極１５０は、固体材料層１４０の上面の一部に重なるように設けられる。電極１５０は、第２電極の一例である。

電極１５０は、電極１９０との間で固体材料層１４０の抵抗値（電気抵抗値）を測定するために設けられている。電極１５０は、固体材料層１４０の上面に直接的に接合されているため、電極１９０との間で電流を流すことによって、固体材料層１４０の抵抗値を測定することができる。

なお、電極１５０としては、例えば、チタン層を金層で被覆した電極、又は、銅製の電極を用いることができる。

絶縁層１６０は、絶縁層１３０及び電極１５０を覆うように設けられる。絶縁層１６０としては、酸化シリコン（ＳｉＯ_２）層を用いることができる。絶縁層１６０は、平面視で固体材料層１４０と重なる位置に、固体材料層１４０をＺ軸方向（厚さ方向）に貫通する開口部１６０Ａを有しており、開口部１６０Ａの内部には、固体電解質層１７０とカーボンナノチューブ層１８０が設けられる。

なお、固体材料層１４０の上面には、電極１５０と固体電解質層１７０が接続されるため、開口部１６０Ａの下端では、Ｘ軸正方向側の側方から電極１５０が開口部１６０Ａの内部に突き出ている。

固体電解質層１７０は、絶縁層１６０の開口部１６０Ａの内部に設けられ、下面が固体材料層１４０の上面のうちの一部に接続されている。固体電解質層１７０としては、例えば、リン酸リチウム（Li₃PO₄（LPO））を用いることができる。

固体電解質層１７０は、電子を通さずにリチウムイオンを通す性質を有するため、固体材料層１４０に上向きの電界が印加されると、固体材料層１４０の内部のリチウムイオンの一部は、固体電解質層１７０に移動する。

カーボンナノチューブ層１８０は、絶縁層１６０の開口部１６０Ａの内部で固体電解質層１７０に重ねて設けられている。カーボンナノチューブ層１８０は、カーボンナノチューブを層状にしたものである。カーボンナノチューブ層１８０は、平面視で開口部１６０Ａの全体に設けられている。カーボンナノチューブ層１８０は、ナノカーボン材料層の一例である。

固体電解質層１７０に入り込んだリチウムイオンの一部は、カーボンナノチューブ層１８０に移動する。カーボンナノチューブ層１８０は、電界によって固体電解質層１７０から電極１９０側に出てくるリチウムイオンを補足するために設けられている。

電極１９０は、カーボンナノチューブ層１８０の上面と、絶縁層１６０の上面のうちの一部とにわたって設けられる。電極１９０は、固体材料層１４０に上向き（下端側の電位よりも上端側の電位が低くなる電界）の電界を印加する際に用いられる。電極１９０は、第３電極の一例である。なお、電極１９０としては、例えば、チタン層を金層で被覆した電極、又は、銅製の電極を用いることができる。

このような電子デバイス１００において、固体材料層１４０に上向きの電界が生じる電圧を電極１２０と電極１９０の間に印加すると、固体材料層１４０の内部のリチウムイオンの一部が固体電解質層１７０に移動することによって、固体材料層１４０の抵抗値は低下する。固体材料層１４０のリチウムイオンが欠損するからである。固体材料層１４０の抵抗値は、固体材料層１４０に印加される上向きの電界の強度が高いほど低くなる。

このような固体材料層１４０の抵抗値を電極１５０と電極１９０の間で測定すれば、固体材料層１４０に印加される上向きの電界の強度に対する抵抗値の変化の様子を検知することができる。

なお、固体材料層１４０のうち、電極１５０の真下の領域のリチウムイオンは、上述のように電極１２０と電極１９０との間に電界が印加されても固体電解質層１７０側に移動せずに固体材料層１４０の内部に残る。電極１５０の真下のリチウムイオンは、固体電解質層１７０側に移動しにくい（抜けにくい）からである。

図２は、電極１２０と電極１９０の間にパルス電圧を印加したときの固体材料層１４０の抵抗値の変化を示す図である。図２において、横軸は時間軸であり、縦軸は固体材料層１４０の抵抗値を示す。ここでは、一定時間毎にパルス電圧を印加した場合の固体材料層１４０の抵抗値の変化の様子を示す。パルス電圧は、固体材料層１４０に上向きの電界を生じさせるものである。

図２には、１発目から８発目のパルス電圧を印加するタイミングを矢印で示す。また、１発目のパルス電圧を印加する前の固体材料層１４０の抵抗値をＲ０とする。

図２に示すように、１発目のパルス電圧を印加すると、抵抗値はＲ０からＲ１に低下し、２発目から８発目のパルス電圧を順番に印加すると、抵抗値はＲ２からＲ８に段階的に低下する。

なお、パルス電圧は、一例として、電圧値が−１Ｖであり、パルス幅は１μｓである。パルス電圧の電圧値は、電極１２０を基準電位にした場合の電極１９０の電位との差である。−１Ｖの場合は、電極１２０の電位よりも電極１９０の電位が１Ｖ低いことになる。また、正のパルス電圧を印加すれば、リチウムイオンが固体電解質層１７０側から固体材料層１４０に戻るため、固体材料層１４０の抵抗値は上昇する。

このように、パルス電圧の印加数に応じて固体材料層１４０の抵抗値が低下する。また、パルス電圧を印加した後もリチウムイオンは、固体電解質層１７０又はカーボンナノチューブ層１８０に付着し続けるので、電子デバイス１００を多値メモリとして利用することができる。これは、電界を印加することによりリチウムイオンが移動し、固体材料層１４０の抵抗が変化するが、電界がかかっていない状態では、リチウムイオンは移動しないため、固体材料層１４０の抵抗値が一定となり、これがメモリ効果となるからである。

次に、図３乃至図５を用いて、電子デバイス１００の製造方法について説明する。図３乃至図５は、電子デバイス１００の製造工程における断面構造を示す図である。

まず、絶縁層１１１が形成された基板１１０を用意し、図３（Ａ）に示すように、電極１２０を作製する。電極１２０を形成する領域を露出するマスクを形成し、真空蒸着法又はスパッタ法により金属層（金属膜）を形成し、マスク及びマスクの上の金属層を除去する。すなわち、リフトオフ法により作製することができる。金属層としては、チタン層を金層で被覆した金属層、又は、銅製の金属層を作製すればよい。

次に、ＴＥＯＳ（テトラエトキシシラン：tetraethoxysilane）を用いたＣＶＤ(Chemical Vapor Deposition)法により、電極１２０を覆う絶縁層を形成し、フォトリソグラフィとドライエッチング（反応性イオンエッチング）で絶縁層のパターニングを行うことにより、開口部１３０Ａを作製する。これにより、図３（Ｂ）に示すように絶縁層１３０が完成する。なお、ＴＥＯＳを用いたＣＶＤ法の代わりにＳＯＧ(Spin On Glass)法で絶縁層を形成してもよい。

次に、開口部１３０Ａの内部にコバルト酸リチウム(LCO)をスパッタ法等によって形成し、上面をＣＭＰ(Chemical Mechanical Polishing)法で研磨して平坦化することにより、図３（Ｃ）に示すように固体材料層１４０を作製する。

次に、図４（Ａ）に示すように、固体材料層１４０の上面と、絶縁層１３０の上面とにわたって電極１５０を作製する。電極１５０は、電極１２０と同様にリフトオフ法により作製することができる。電極１５０は、後に固体電解質層１７０と固体材料層１４０とが直接的に接合される領域が確保されるように、固体材料層１４０の上面の全体を覆わずに、固体材料層１４０の上面の一部のみを覆うように作製すればよい。

次に、ＴＥＯＳを用いたＣＶＤ法により絶縁層１３０及び電極１５０を覆う絶縁層を形成し、フォトリソグラフィとドライエッチング（反応性イオンエッチング）でパターニングを行うことにより、開口部１６０Ａを作製する。開口部１６０Ａは、平面視で固体材料層１４０と同じサイズを有し、位置を合わせて形成すればよい。これにより、図４（Ｂ）に示すように絶縁層１６０が完成する。なお、ＳＯＧ法で絶縁層を形成してもよい。

次に、開口部１６０Ａの内部にリン酸リチウム（LPO）をスパッタ法等によって形成し、上面をＣＭＰ法で研磨して平坦化することにより、図４（Ｃ）に示すように固体電解質層１７０Ａを作製する。固体電解質層１７０Ａは、最終的な形状ではなく、上面が絶縁層１６０の上面と面一である。

次に、固体電解質層１７０Ａと絶縁層１６０の上面にフォトレジストを作製し、フォトリソグラフィでフォトレジストのうちの固体電解質層１７０Ａの上面の部分を開口し、ドライエッチングを行うことによって固体電解質層１７０Ａを上面側からエッチングして固体電解質層１７０にする。さらに、固体電解質層１７０の上面に触媒層としての窒化チタン層及びコバルト層をＣＶＤ法等で堆積し、絶縁層１６０の上面に残ったフォトレジストを除去すると、図５（Ａ）の状態になる。窒化チタン層及びコバルト層は、カーボンナノチューブ層１８０を成長させる際の触媒層として用いるものである。なお、窒化チタン層及びコバルト層の厚さは、一例として、それぞれ、５ｎｍ及び１ｎｍである。

次に、開口部１６０Ａの内部の触媒層の上に、カーボンナノチューブを成長させることによって、図５（Ｂ）に示すようにカーボンナノチューブ層１８０を作製する。カーボンナノチューブの成長は、熱ＣＶＤ装置において、アセチレン・アルゴン混合ガスを用いて行えばよい。成長温度は、一例として５００℃である。カーボンナノチューブは、上端が絶縁層１６０の上面よりも少し高くなる程度まで成長させればよい。

なお、成長したカーボンナノチューブに平坦化処理を行う場合には、カーボンナノチューブの上にＳＯＧ法等によって絶縁層を形成し、絶縁層の上からＣＭＰ法で研磨することで平坦化処理を行えばよい。これにより、カーボンナノチューブ層１８０が完成する。

最後に、カーボンナノチューブ層１８０と絶縁層１６０との上にわたって、図５（Ｃ）に示すように電極１９０を作製する。電極１９０は、電極１２０及び電極１５０と同様にリフトオフ法により作製することができる。

以上により、電子デバイス１００が完成する。

電子デバイス１００は、電極１２０と電極１９０の間に印加するパルス電圧の回数によって固体材料層１４０の抵抗値を段階的に制御することができる。電極１５０と電極１２０との間で読み出す固体材料層１４０の抵抗値は、パルス電圧の印加回数に応じた抵抗値になる。パルス電圧の印加回数によって固体材料層１４０から固体電解質層１７０又はカーボンナノチューブ層１８０に移動するリチウムイオンの量を制御することができるからである。また、パルス電圧の印加において印加電圧がオフとなった後も、リチウムイオンが固体電解質層１７０又はカーボンナノチューブ層１８０に付着した状態が継続される。このため、電子デバイス１００を不揮発性メモリとして利用することができる。

また、電子デバイス１００は、多値メモリとしての電子デバイス１００を含む集積回路を実現することができる。

なお、集積回路については、図８乃至図１１を用いて後述する。

なお、以上では、固体材料層１４０としては、コバルト酸リチウム(LiCoO₂：LCO)を用いる形態について説明した。しかしながら、固体材料層１４０の材料は、コバルト酸リチウムに限られず、例えば、コバルト酸リチウム以外のリチウムイオン電池のような二次電池の正極に用いられる材料であってもよい。

具体的には、固体材料層１４０は、銅イオン、マグネシウムイオン、及びアルミニウムイオンのいずれかを出し入れする材料製であればよい。より具体的には、例えば、であるリン酸鉄リチウ(LiMn₂O₄)、Li(Ni_1/3Co_1/3MN_1/3)O₂、リン酸鉄リチウム(LiFePO₄)、Li(Ni_0.8Co_0.15Al_0.05)O₂、ピロリン酸コバルトリチウム(Li₂CoP₂O₇)、Li_5.33Fe_5.33(P₂O₇)₄、ピロリン酸鉄リチウム(Li₂FeP₂O₇)、LiFe_1.5P₂O₇、Li₃Fe₂(PO₄)₃、LiFeP₂O₇、Cu₃TiO₄、CuMoO₄、及びCu(WO₄)のいずれかであればよい。

また、以上では、固体電解質層１７０としてリン酸リチウム（Li₃PO₄（LPO））を用いる形態について説明した。しかしながら、固体電解質層１７０としては、例えば、リン酸リチウムオキシナイトライドガラス電解質(LIPON)、Li_1.4Al_0.4Ti_1.6(PO₄)₃(LATP)、Li_3-2xB_1-3/4xS_xO₃、Li_3-xB_1-3/4xP_xO₃、Li₃B_1-3/4x(Si又はGe)_xO₃等を用いてもよい。

また、以上では、電極１２０、１５０、１９０がチタン層を金層で被覆した金属層、又は、銅製の金属層である形態について説明したが、電極１２０、１５０、１９０の表面にタンタル（Ta）、窒化タンタル（TaN）、又は窒化チタン（TiN）等のバリア層で被覆してもよい。

また、以上では、電子デバイス１００がカーボンナノチューブ層１８０を含む形態について説明したが、電子デバイス１００は、カーボンナノチューブ層１８０を含まなくてもよい。図６は、実施の形態の変形例による電子デバイス１００Ｍ１を示す図である。

電子デバイス１００Ｍ１は、図１に示す電子デバイス１００からカーボンナノチューブ層１８０を取り除き、図１に示す固体電解質層１７０の代わりに固体電解質層１７０Ａを含む構成を有する。カーボンナノチューブ層１８０を含まない分だけ固体電解質層１７０Ａの厚さは厚く、上面は絶縁層１６０の上面の面一である。電極１９０は、固体電解質層１７０Ａに直接接続される。

なお、製造工程では、図４（Ｃ）に示すように固体電解質層１７０Ａを作製した後に、図５（Ａ）、（Ｂ）の工程を行わずに、電極１９０を作製すればよい。このような電子デバイス１００Ｍ１は、固体電解質層１７０にリチウムイオンがとどまり、電極１９０側に移動しないような用途の場合に好適である。

また、以上では、電子デバイス１００がカーボンナノチューブ層１８０を含む形態について説明した。しかしながら、電子デバイス１００は、カーボンナノチューブ層１８０の代わりに、グラフェンのフレークを重ねたグラフェン層、グラファイト（黒鉛の塊）を層状にしたグラファイト層、アモルファスカーボンを層状にしたアモルファスカーボン層、及び、フラーレンを層状にしたフラーレン層を含んでもよい。

図７は、実施の形態の変形例による電子デバイス１００Ｍ２を示す図である。電子デバイス１００Ｍ２は、図１に示す電子デバイス１００のカーボンナノチューブ層１８０の代わりにグラフェン層１８０Ｍを含む構成を有する。製造工程では、図５（Ｂ）に示す工程で熱ＣＶＤ装置でアセチレン・アルゴン混合ガスを用いた工程を行う代わりに、ナノカーボン材料をスピンコート法で堆積することによって作製すればよい。

次に、実施の形態における電子デバイス１００を用いた集積回路５００について説明する。図８（Ａ）は、実施の形態における電子デバイス１００を行列状に複数配した集積回路５００の構成例を示す図である。このような集積回路５００は、半導体装置である。

図８（Ａ）には、実施の形態における電子デバイス１００を４行４列の行列状（マトリクス状）に配した構成を一例として示したが、これに限定されるものではなく、電子デバイス１００の数（行数及び列数）は任意である。

図８（Ａ）において、３０２は電子デバイス１００にのゲートコンタクト用電極１６０につながる電極線であり、３０４は入力線であり、３０５は出力線である。図８（Ａ）に示す例では、入力線３０４と出力線３０５とが交差するように設けられている。入力線３０４と出力線３０５との交差部に２つの読み出し電極１８が配置されるように電子デバイス１００が配されている。電極１２、電極１６、及び読み出し電極１８は、それぞれ、電極１２０、電極１９０、及び電極１５０に対応する。

図８（Ｂ）に示すように、第ｉ列第ｊ行（ｉ及びｊは自然数であり、この例ではｉ及びｊは、それぞれ１〜４）の電子デバイス１００−ｉｊの電極１６が電極線３０２−ｉに接続される。また、電子デバイス１００−ｉｊが有する２つの読み出し電極１８の内の一方の読み出し電極１８が入力線３０４−ｉに接続され、他方の読み出し電極１８が出力線３０５−ｊに接続される。

次に、実施の形態における電子デバイス１００を用いた集積回路５００の一例として、図８（Ａ）に示したような集積回路を適用した全結合型ニューラルネットワークの演算回路について説明する。ニューラルネットワークにおいて、シナプスは、ニューロン間に存在し、ニューロン間の信号のやり取りの量に依存して、その結合の強さを変えている。人工ニューラルネットワークにおいて、実施の形態における電子デバイス１００を人工のシナプスとして適用した場合、ニューロン間の結合の強さを電子デバイス１００の電気抵抗値で表現することが可能である。

入力がＸ₁、Ｘ₂、Ｘ₃、Ｘ₄であり、出力がＹ₁、Ｙ₂、Ｙ₃、Ｙ₄である４入力４出力の全結合型ニューラルネットワークでは、図９（Ａ）に示すように、入力Ｘ₁、Ｘ₂、Ｘ₃、Ｘ₄に重み付けして演算（積和演算）を行って出力Ｙ₁、Ｙ₂、Ｙ₃、Ｙ₄を取得する。出力Ｙｊは、Ｙ_j＝Σ（Ｘ_i・Ｗ_ij）で得られ、例えばＹ₁＝（Ｘ₁・Ｗ₁₁＋Ｘ₂・Ｗ₂₁＋Ｘ₃・Ｗ₃₁＋Ｘ₄・Ｗ₄₁）である。

図９（Ａ）に示した４入力４出力の全結合型ニューラルネットワークでの演算は、例えば図９（Ｂ）に示す回路により実行することができる。図９（Ｂ）に示した回路は、１６個の抵抗Ｒ１１〜Ｒ１４、Ｒ２１〜Ｒ２４、Ｒ３１〜Ｒ３４、Ｒ４１〜Ｒ４４、信号線（入力線）４０１−１〜４０１−４、及び信号線（出力線）４０２−１〜４０２−４を有する。抵抗Ｒｉｊ（ｉ、ｊは添え字であり、それぞれ１〜４の整数）は、重みＷ_ijに対応した電気抵抗値を有しており、一端が信号線（入力線）４０１−ｉに接続され、他端が信号線（出力線）４０２−ｊに接続される。

図９（Ｂ）に示した回路において、信号線（入力線）４０１−ｉのそれぞれに入力Ｘｉの値に応じた電圧ＶＸ_iを入力すると、電圧ＶＸ_i及び抵抗Ｒｉｊの抵抗値に応じた電流、すなわち入力Ｘｉ及び重みＷ_ijに対応した電流が信号線（出力線）４０２−ｊへ流れる。したがって、他端が信号線（出力線）４０２−ｊに接続された抵抗Ｒ１ｊ、Ｒ２ｊ、Ｒ３ｊ、Ｒ４ｊを流れる電流を合わせた（加算した）電流ＩＹ_jが信号線（出力線）４０２−ｊを流れることになり、この電流ＩＹ_jは出力Ｙ_jの値に応じた電流となる。つまり、信号線（入力線）４０１−ｉに入力Ｘｉの値に応じた電圧ＶＸ_iを入力し、信号線（出力線）４０２−ｊを流れる電流ＩＹ_jを検出することで、図９（Ａ）に示した演算が実現される。

この図９（Ｂ）に示した回路は、図８（Ａ）に示した集積回路を用い、以下のように制御することにより実現可能である。電極線３０２−１〜３０２−４を選択し、電子デバイス１００の電気抵抗値が重みＷに対応した所望の値となるように、選択した電極線に電圧パルスを印加する。このようにして、第ｉ列第ｊ行の電子デバイス１００−ｉｊの電気抵抗値を重みＷ_ijに対応する電気抵抗値にそれぞれ設定し、すべての電子デバイス１００に対して設定を行う。

ニューロン動作時、すなわち全結合型ニューラルネットワークに係る演算の実行時には、入力線３０４−１〜３０４−４に入力Ｘ₁〜Ｘ₄の値に応じた電圧ＶＸ₁〜ＶＸ₄を入力する。そして、出力線３０５−１〜３０５−４を流れる電流ＩＹ₁〜ＩＹ₄を検出することで出力Ｙ₁〜Ｙ₄の値を取得する。

次に、実施の形態における電子デバイス１００を用いた集積回路５００の一例として、図８（Ａ）に示したような集積回路を適用した半導体記憶装置（メモリ装置）について説明する。図１１は、実施の形態における電子デバイス１００を適用した半導体記憶装置の構成例を示す図である。半導体記憶装置は、周辺回路の一例である、制御回路６０１、ローデコーダ回路６０２、コラムデコーダ・センスアンプ回路６０３、データ入出力回路６０４、及びアレイ部６０５を有する。

制御回路６０１は、半導体記憶装置の各機能部を制御する。制御回路６０１は、例えば入力される制御信号及びアドレス信号に基づいて信号を出力し、ローデコーダ回路６０２やコラムデコーダ・センスアンプ回路６０３をそれぞれ制御する。ローデコーダ回路６０２は、制御回路６０１から供給される信号に基づいて、データ（情報）の書き込み時には電極線３０２を駆動し、データ（情報）の読み出し時には入力線３０４にパルス電圧又は直流電圧を印加する。

コラムデコーダ・センスアンプ回路６０３は、制御回路６０１から供給される信号に基づいて、データの書き込み時には電極線３０２を駆動し、データの読み出し時には出力線３０５に流れる電流を検出することで電子デバイス１００の電気抵抗値から記憶されている情報（データ）を取得する。データ入出力回路６０４は、半導体記憶装置の外部とのデータの入出力を行う。アレイ部６０５は、不揮発性の情報記憶素子として実施の形態における電子デバイス１００を複数有する集積回路であり、それらの電子デバイス１００が例えば図８（Ａ）に示したように行列状に配されている。

図１１に示した半導体記憶装置は、データの書き込み時には、入力されるアドレス信号等に基づいてローデコーダ回路６０２及びコラムデコーダ・センスアンプ回路６０３により、電極線３０２を選択する。そして、選択した電極線及び電極線に電圧を印加して、アドレス指定された電子デバイス１００の電気抵抗値を入力データに応じた抵抗値に設定する。また、データの読み出し時には、入力されるアドレス信号等に基づいて、ローデコーダ回路６０２が入力線３０４にパルス電圧又は直流電圧を印加し、コラムデコーダ・センスアンプ回路６０３が出力線３０５に流れる電流を検出することで、記憶されているデータを読み出す。

したがって、実施の形態によれば、多値を保持可能な電子デバイス１００を提供することができる。

以上、本発明の例示的な実施の形態の電子デバイス、及び、集積回路について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。

以上の実施の形態に関し、さらに以下の付記を開示する。
（付記１）
電界の印加によって可逆的に所定の金属イオンを出し入れする固体材料層と、
前記固体材料層の第１表面側に設けられる第１電極と、
前記固体材料層の前記第１表面側とは反対の第２表面側に設けられる固体電解質層と、
前記固体材料層の前記第２表面側に設けられる第２電極と、
前記固体電解質層を介して前記固体材料層に接続される第３電極と
を含む、電子デバイス。
（付記２）
前記固体材料層は、前記所定の金属イオンとして、リチウムイオン、銅イオン、マグネシウムイオン、及びアルミニウムイオンのいずれかを出し入れする固体材料層である、付記１記載の電子デバイス。
（付記３）
前記固体材料層は、LiCoO₂、LiMn₂O₄、Li(Ni_1/3Co_1/3MN_1/3)O₂、LiFePO₄、Li(Ni_0.8Co_0.15Al_0.05)O₂、Li₂CoP₂O₇、Li_5.33Fe_5.33(P₂O₇)₄、Li₂FeP₂O₇、LiFe_1.5P₂O₇、Li₃Fe₂(PO₄)₃、LiFeP₂O₇、Cu₃TiO₄、CuMoO₄、及びCu(WO₄)のいずれかである、付記１又は２記載の電子デバイス。
（付記４）
前記固体電解質層と前記第３電極との間に設けられるナノカーボン材料層をさらに含む、付記１乃至３のいずれか一項記載の電子デバイス。
（付記５）
前記ナノカーボン材料層は、カーボンナノチューブ、グラフェン、グラファイト、アモルファスカーボン、及びフラーレンのいずれかである、付記４記載の電子デバイス。
（付記６）
複数の電子デバイスと、
前記複数の電子デバイスを接続する信号線と
を含む集積回路であって、
前記複数の電子デバイスの各々は、
電界の印加によって可逆的に所定の金属イオンを出し入れする固体材料層と、
前記固体材料層の第１表面側に設けられる第１電極と、
前記固体材料層の前記第１表面側とは反対の第２表面側に設けられる固体電解質層と、
前記固体材料層の前記第２表面側に設けられる第２電極と、
前記固体電解質層を介して前記固体材料層に接続される第３電極と
を有する、集積回路。

１００、１００Ｍ１、１００Ｍ２ 電子デバイス
１１０ 基板
１１１ 絶縁層
１２０ 電極
１３０ 絶縁層
１４０ 固体材料層
１５０ 電極
１６０ 絶縁層
１７０、１７０Ａ 固体電解質層
１８０ カーボンナノチューブ層
１８０Ｍ グラフェン層
１９０ 電極
集積回路５００

Claims (6)

1. 電界の印加によって可逆的に所定の金属イオンを出し入れする固体材料層と、
   前記固体材料層の第１表面側に設けられる第１電極と、
   前記固体材料層の前記第１表面側とは反対の第２表面側に設けられる固体電解質層と、
   前記固体材料層の前記第２表面側に設けられる第２電極と、
   前記固体電解質層を介して前記固体材料層に接続される第３電極と
   を含む、電子デバイス。
2. 前記固体材料層は、前記所定の金属イオンとして、リチウムイオン、銅イオン、マグネシウムイオン、及びアルミニウムイオンのいずれかを出し入れする固体材料層である、請求項１記載の電子デバイス。
3. 前記固体材料層は、LiCoO₂、LiMn₂O₄、Li(Ni_1/3Co_1/3MN_1/3)O₂、LiFePO₄、Li(Ni_0.8Co_0.15Al_0.05)O₂、Li₂CoP₂O₇、Li_5.33Fe_5.33(P₂O₇)₄、Li₂FeP₂O₇、LiFe_1.5P₂O₇、Li₃Fe₂(PO₄)₃、LiFeP₂O₇、Cu₃TiO₄、CuMoO₄、及びCu(WO₄)のいずれかである、請求項１又は２記載の電子デバイス。
4. 前記固体電解質層と前記第３電極との間に設けられるナノカーボン材料層をさらに含む、請求項１乃至３のいずれか一項記載の電子デバイス。
5. 前記ナノカーボン材料層は、カーボンナノチューブ、グラフェン、グラファイト、アモルファスカーボン、及びフラーレンのいずれかである、請求項４記載の電子デバイス。
6. 複数の電子デバイスと、
   前記複数の電子デバイスを接続する信号線と
   を含む集積回路であって、
   前記複数の電子デバイスの各々は、
   電界の印加によって可逆的に所定の金属イオンを出し入れする固体材料層と、
   前記固体材料層の第１表面側に設けられる第１電極と、
   前記固体材料層の前記第１表面側とは反対の第２表面側に設けられる固体電解質層と、
   前記固体材料層の前記第２表面側に設けられる第２電極と、
   前記固体電解質層を介して前記固体材料層に接続される第３電極と
   を有する、集積回路。
   

Images