CN101042935B - 存储单元、存储器及向存储单元写数据的方法 - Google Patents

存储单元、存储器及向存储单元写数据的方法 Download PDF

Info

Publication number
CN101042935B
CN101042935B CN2007101016011A CN200710101601A CN101042935B CN 101042935 B CN101042935 B CN 101042935B CN 2007101016011 A CN2007101016011 A CN 2007101016011A CN 200710101601 A CN200710101601 A CN 200710101601A CN 101042935 B CN101042935 B CN 101042935B
Authority
CN
China
Prior art keywords
voltage
floating boom
field effect
effect transistor
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101016011A
Other languages
English (en)
Other versions
CN101042935A (zh
Inventor
R·西曼齐克
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/375,365 external-priority patent/US7423906B2/en
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of CN101042935A publication Critical patent/CN101042935A/zh
Application granted granted Critical
Publication of CN101042935B publication Critical patent/CN101042935B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

本发明涉及一种存储单元，此存储单元具有可编程固态电解质层、写入线和在该固态电解质层和该写入线之间配置的可控开关，该可控开关具有连接到选择线的控制输入；该开关具有限制元件，其在写操作中将通过该固态电解质层的电流限于预定的电荷量。一种存储器，其具有字线解码器、位线解码器、位线、字线、存储单元，其中存储单元包括可编程固态电解质层和具有浮栅的晶体管，该晶体管的栅极与字线连接，该晶体管的第一端子与该固态电解质层连接，该晶体管的第二端子与位线连接，位线与输入/输出驱动器连接，该浮栅为限制元件，其通过在写操作时将该浮栅电势增加至超过字线上电压而将流过该固态电解质层的电流限于预定量的电荷。

Description

存储单元、存储器及向存储单元写数据的方法
技术领域
本发明的实施例涉及存储单元、具有存储单元的存储器以及向存储单元写数据的方法。 
背景技术
包括固态电解质材料的存储单元已知为可编程金属化存储单元(PMC存储单元)。包括PMC存储单元的存储装置已知为导电桥接随机存取存储装置(CBRAM)。在PMC存储单元中存储不同状态是基于根据所施加电场在电极之间的电解质材料之中建立或消除导电通路。虽然电解质材料通常具有高电阻，但是电极之间的导电通路可以被调整为较低的电阻。因此，PMC存储单元可根据PMC存储单元的电阻设置为不同的状态。典型的，PMC存储单元的这两种状态是时间上充分稳定的，即数据可以被永久性的储存。 
PMC存储单元通常通过施加正或负电压到固态电解质层上进行操作。为了在PMC存储单元中存储数据，施加合适的编程电压到PMC存储单元，这导致在固态电解质材料中产生导电通路，对应于低电阻的第一状态的设定，从而将该PMC存储单元置于编程状态。为了在PMC存储单元中存储具有高电阻的第二状态，可以施加擦除电压，使得PMC存储单元的电阻变回对应于第二状态(擦除状态)的高电阻。为了从PMC存储单元中读取数据，可施加低于编程电压的读取电压。利用该读取电压，可检测通过PMC存储单元的电阻的电流，并将其与PMC存储单元的低或高电阻状态相关联。 
PMC存储单元的编程依赖于电流和电流的持续时间。PMC存储单元的电阻依赖于电流的值和电流的持续时间。因此，PMC存储单元的编程状态和PMC存储单元的功能的长期稳定性依赖于写操作。 
需要一种改进的存储单元、改进的存储器以及向存储单元写数据的改进的方法。
发明内容
本发明的实施例提供了改进的存储单元、改进的存储器以及向存储单元写数据的改进的方法。 
更具体而言，本发明的实施例提供了一种存储单元，其包括：可编程固态电解质层，用于根据该可编程固态电解质层的电阻来表现逻辑状态；写入线；选择线；控制输入的开关，设置在固态电解质层和写入线之间并且连接至该选择线，其中，该控制输入的开关至少部分地由在该选择线上施加的电压而受控，其中，该开关包括限制元件，该限制元件在写操作中将流过固态电解质层的电流限于预定量的电荷；以及电压源，在该写操作期间，将编程电压提供给该写入线，其中，该编程电压被选定为大于该控制输入的开关的初始阈值电压且小于该控制输入的开关的最大阈值电压。 
本发明的另一个实施例涉及一种存储单元，其包括：可编程固态电解质层，用于根据该可编程固态电解质层的电阻来表现逻辑状态；写入线；选择线；控制输入的开关，设置在固态电解质层和写入线之间并且连接至该选择线，其中，该控制输入的开关至少部分地由在该选择线上施加的电压而受控，其中，该开关包括限制元件，该限制元件在写操作中将流过固态电解质层的电流限于预定量的电荷；以及电压源，在该写操作期间，将编程电压提供给该写入线，其中，该控制输入的开关具有在该写操作期间从初始电平升到最终电平的阈值电压，其中，在该写操作期间，该初始电平小于施加给该写入线的编程电压并且该最终电平大于施加给该写入线的该编程电压，从而在该写操作期间，当该阈值电压小于该编程电压时，该控制输入的开关处于闭合位置，以及当该阈值电压超过该编程电压时，该控制输入的开关从闭合位置变为关断位置。 
本发明的另一个实施例涉及一种存储单元，其包括：可编程固态电解质层，连接有电压源；写入线；选择线；晶体管，具有第一源极/漏极端、第二源极/漏极端和浮栅，该晶体管通过该第一源极/漏极端与写入线相连接并通过该第二第一源极/漏极端与该固态电解质层相连接，其中该晶体管的浮栅将该固态电解质层的写操作期间流过该固态电解质层的电流限于预定量的电荷，其中，所述电压源在该写操作期间，将编程电压提供给该写入线，该编程电压被选定为大于控制输入的开关的初始阈值电压且小于该控制输入的开关的最 大阈值电压。 
本发明的另一个实施例涉及一种存储器，其包括：字线解码器；位线解码器；多条位线，连接至输入/输出驱动器；多条字线；和存储单元，位于该多条位线和多条字线的每个交叉点处，并且根据提供给该字线解码器的行地址以及提供给该位线解码器的列地址而被选定，其中，每个该存储单元包括：可编程固态电解质层和控制输入的开关，其中该控制输入的开关包括：控制输入，与多条字线中的一条字线连接；第一端子，与该固态电解质层连接；第二端子，与多条位线中的一条位线连接；限制元件，该限制元件在写操作中将流过该固态电解质层的电流限于预定量的电荷，其中，该可编程固态电解质层连接至电压源，在该写操作期间，电压源将编程电压提供给写入线，编程电压被选定为大于该控制输入的开关的初始阈值电压且小于该控制输入的开关的最大阈值电压。 
本发明的另一实施例涉及一种存储器，其包括：字线解码器；位线解码器；多条位线，连接至输入/输出驱动器；多条字线；和存储单元，位于该多条位线和多条字线的每个交叉点处，并且根据提供给该字线解码器的行地址以及提供给该位线解码器的列地址而被选定，其中，每个该存储单元包括：可编程固态电解质层和晶体管，其中该晶体管包括：栅极端，与多条字线中的一条字线连接；第一端子，与该固态电解质层连接；第二端子，与多条位线中的一条位线连接；以及浮栅，用于在写操作期间，将流过该固态电解质层的电流限于预定量的电荷，其中，所述可编程固态电解质层连接有电压源，所述电压源在该写操作期间，将编程电压提供给该写入线，该编程电压被选定为大于控制输入的开关的初始阈值电压且小于该控制输入的开关的最大阈值电压。 
本发明的另一个实施例涉及一种在存储单元中写入数据的方法，包括：在写操作期间，将第一电压施加给位线，位线与控制输入的开关的第一端子连接，其中，控制输入的开关的第二端子连接至可编程结构的第一电极，并且可编程结构的第二电极连接至电压源，以及固态电解质层置于第一电极和第二电极之间；在写操作期间，将第二电压施加给字线，字线连接至控制输入的开关的控制端，其中，当将第一电压提供给位线时，将第二电压施加给字线，从而使得电流流过固态电解质层，改变了该电解质层的电阻，使控制输入的开关关断， 
并且其中，在连续施加第一电压和第二电压期间，相对于第二电压，在接近预定电压电平时，控制输入的开关闭合，并且其中，所述第一电压被选定为大于该控制输入的开关的初始阈值电压且小于该控制输入的开关的最大阈值电压。 
附图说明
通过结合附图参考详细描述和权利要求，将获得对于本发明的更完整的理解。其中附图中的相似的附图标记指代类似的元件，以及： 
图1描述了可编程固态电解质层； 
图2描述了写和擦除数据的电流和偏压以及可编程固态电解质层的示意图； 
图3描述了具有存储元件的存储器的局部视图； 
图4描述了存储元件和写及擦除电路的详细视图； 
图5描述了在写、擦除和写操作中位线的阈值电压图； 
图6描述了在对浮栅编程之前以及之后，字线的阈值电压和位线的电流为栅极电压的函数； 
图7A—D描述了写入数据的电压和电流图； 
图8A—C描述了读取数据的电压和电流图；以及 
图9描述了具有浮栅的场效应晶体管。 
熟练的技术人员能理解，为了简洁和清楚，元件被在图中示出，并且不需要按比例绘制。例如，一些元件和图的大小相对于其它元件做了夸张以有助于改善对本发明实施例的理解。 
具体实施方式
本发明实施例将就各种功能性元件进行描述。应该理解的是这种功能性元件可以采用任意数目的配置成执行指定功能的硬件和结构元件实现。 
图1描述了包括在衬底41上的第一电极2、第二电极4和可编程固态电解质层3的可编程结构1的实施例。衬底41可由半导体材料(即硅)制成。第一电极2可包括可溶性金属离子，并且在一个实施例中在编程操作中可与例如高电位连接。第二电极4在此实施例中可连接比高电位低的地电位。在此实施例中，第一电极2作为阳极而第二电极4作为阴极。可编程结构1可用于存储信息并且因此可用于存储器中。例如，在一个实施例中，可编程结构可用于存储器，如用于DRAM、SRAM、PROM、EEPROM、Flash存储器或此类存储器的任何组合。另外，在一个实施例中，在这里描述的可编程结构可用于其它应用，这些应用中期望对电路的一部分的电性能进行编程或改变。 
在一个实施例中，电解质层3可由这样的材料形成，所述材料在施加足够高电压时传导离子。合适的材料包括聚合物、玻璃(glasses)和半导体材料。在本发明的一个示例性实施例中，电解质层3可由硫族化物材料形成，如硫化物或硒化物。硫族化物可包括硫、硒和碲的化合物，例如，尤其是各种组分的 GeSe、AsS、GeAsTe、AlGeAsTe、GeTeSb。电解质层3还可包括溶解的和/或分散的导电材料。例如，电解质层3可包括固溶体，此固溶体包括溶解的金属和/或金属离子。硫族化物材料可包括银、铜或这些材料的组合物。 
在一个实施例中，第一电极2和第二电极4可由任何合适的导电材料形成。如，第一电极2和第二电极4可由掺杂多晶硅或金属形成。在本发明的一个实施例中，这些电极中的一个，如第一电极2可由包含金属的材料形成，当在所述电极之间施加足够的偏压时，该金属溶解在电解质层3中。第二电极4由相对惰性的材料形成，该材料在可编程结构1的读、写或擦除操作中不溶解。 
第一电极2在将可编程结构1的电特性由高电阻(第一状态)永久地改变为低电阻(第二状态)的写操作中作为阳极。第一电极2可包括含银的材料，银在写操作中溶于电解质层3。第二电极4在写操作中作为阴极，并且可包括惰性材料，例如钨、镍、钼、铂、金属硅化物等。 
在一个实施例中，该可编程结构可以如下列方式配置，即当在电极2、4之间施加的偏压比阈值电压V1大时，该可编程结构的电阻被改变。例如，当施加比阈值电压V1大的电压时，第一电极2的导电离子会溶于电解质层3中并且在第一和第二电极2、4之间形成导电通路5。 
在基础反应中，如果将高压施加于第一电极，那么在第二电极4处发生的氧化还原反应将驱使金属离子从起反应的第一电极2到离子导体层3中。因此，在电解质层3中可形成导电通路。结果是在第一和第二电极2、4之间产生导电桥，减小了可编程结构1的电阻。如果反向电压施加于可编程结构1，那么导电通路5可溶解，因此增加了可编程结构1的电阻到高电阻状态。 
图2示出了根据本发明一实施例的可编程结构1的写操作、读操作和擦除操作期间的电压和电流图。开始时，可编程结构1可未被编程并且因此具有高电阻。如果将具有较高电势的电压施加于第一电极2，并且在第二电极4处施加较低电势的电压，那么直到施加了阈值电压(V1)才有电流在可编程结构1中流过。当施加的电压上升超过阈值电压V1时，电流会流过直到达到工作电流IW为止，并且该电流受到图中未示出的开关的约束。在一个实施例中，然后该电压可被减小到0伏，因此电流降低到0安培，由此完成可编程结构1的写操作。 
在一个实施例中，为了擦除可编程结构1的编程状态，诸如负电压的低压 (也称为擦除电压)可施加于第一电极2。该负电压在一个实施例中可为大约-0.1V。当擦除电压施加在可编程结构1上时，负电流流过可编程结构1。当负压降到低于-0.1V时，本实施例中电流可停止流动，电流可以降低到0A。在擦除电压施加到可编程结构1之后，可编程结构1可具有与编程操作前相同的高电阻，因此擦除了存储在可编程结构1中的值。 
如果要检测或读出可编程结构1的编程状态，则可将比阈值电压V1低的检测电压施加到可编程结构1。根据流过的电流或可编程结构1上的电压降，如果流过的电流在工作电流IW的范围之内，则可检测到低电阻状态。如果流过的电流接近于0A，那么可编程结构处于高电阻状态。低电阻状态可作为数据“1”，高电阻状态可作为数据“0”存储在可编程结构1中。 
图3示出了存储器6的示意图，例如具有字线解码器7和位线解码器8的随机存取存储器。字线解码器7与多条字线9连接。位线解码器8通过读出放大器10与位线11连接。另外，输入/输出单元12设置为可与位线连接。字线9和位线11排列成交叉阵列，在每个交叉点布置一个存储单元13。为了寻址预定的存储单元13，行地址传送给字线解码器7。另外，列地址被传送给位线解码器8。根据行地址，字线解码器7选择字线9之一并向该字线9施加激活电压。施加在字线9上的激活电压闭合与字线9的控制输入连接的所有开关14。闭合的开关14将存储单元13与各自的位线11相连。另外，与预定的存储单元13的位线11相连的读出放大器10读出该位线11上的电压，该电压取决于该预定存储单元13的电阻状态。所读出的电压由输入/输出单元12作为高或低电压电平从存储器6输出。 
设置接收控制命令的控制单元30，该控制单元30利用控制线31控制字线解码器7、位线解码器8和输入/输出单元12。 
图4详细示出了图3的存储器6的一部分。在字线9和位线11的交叉点设置了存储单元13。存储单元13包括具有连接到字线9的控制输入的开关14。开关14的一端与位线11连接。开关14的另一端与固态电解质层3的第一电极2连接。固态电解质层3的第二电极4与板线(plate line)15连接。在开关14和板线15之间设置图1所示的可编程结构1。 
在本发明的一个实施例中，开关14是具有浮栅的场效应晶体管。该场效应晶体管的栅极与字线12连接。该场效应晶体管的源极与位线11连接，且该 场效应晶体管的漏极与可编程结构1的第一电极2连接。 
根据此实施例，可编程结构1的第一电极2可直接与位线11连接，并且开关14可设置在板线15和第二电极4之间。 
通过控制单元30控制的编程电路16与位线11连接。编程电路16包括第一、第二和第三开关17、18、19。第一开关17具有第一控制输入20。第二开关18具有第二控制输入21。第三开关19具有第三控制输入22。第一开关17可用场效应晶体管实现，其源极与第一电源连接，漏极与位线11连接。第二开关18可用场效应晶体管实现，其源极与第二电源24连接，漏极与位线11连接。第三开关19可用场效应晶体管实现，其源极与第三电源25连接，漏极与位线11连接。开关17、18、19的控制输入20、21、22与控制线31连接。 
图5示出了在读操作、擦除操作和写操作时施加到位线11的电压的示意图。在写操作过程中，编程电路16通过控制单元30在第一开关17的第一控制输入端20接收编程信号，该第一开关17将第一电源23与位线11连接。第二和第三开关处于断路状态。因此第一电源23向位线11提供比可编程结构1的阈值电压V1高的电压VBW。因此在写操作中，固态电解质层3被编程为低电阻状态。 
在读操作中，第二开关18通过从控制单元30传送到第二控制输入21的读信号而置于闭合状态。在第二开关18的闭合状态下，位线11与第二电源24连接。第一和第三开关17、19在读操作中处于断路状态。第二电源24传送比固态电解质层3的阈值电压V1低的读取电压VBR到位线11。因此在这种情况下，可编程结构1的电阻状态没有被改变，但根据流过可编程结构1的电流，可编程结构的高或低电阻状态可由读出放大器10读出。根据所读出的可编程结构1的高或低电阻状态，输入/输出单元12输出高或低电压。 
在擦除操作中，只有第三开关19通过由控制单元30传送到第三控制输入22的擦除信号而置于闭合状态。第一和第二开关17、18处于断路状态。闭合的第三开关19将位线11与第三电源25连接。第三电源25提供比可编程结构1的擦除电压低的负擦除电压VBE。因此将该擦除电压施加于可编程结构1，固态电解质层3的电阻状态被改变为高电阻状态。 
图6示出了将具有浮栅的场效应晶体管置为闭合状态的第一阈值电压VW1。在选择预定的存储元件之前，字线上的电压置为比第一阈值电压W1高 的写电压VGW，从而将可编程结构1与字线11和板线15连接。在写操作期间，在场效应晶体管的浮栅中开始沟道热电子注入，因此在预定量的电荷流过可编程结构1之后，场效应晶体管14的阈值电压增加至比写电压VGW高的第二阈值电压VW2。因此，场效应晶体管14被置于断路状态，从而切断流过存储单元13的电流。 
在图6的右侧示出了另一幅图，其中第一条线A描述流经场效应晶体管的电流IBL依赖于场效应晶体管栅极上的电压。在浮栅中注入热电子之前，电流IBL从施加于字线上的第一阈值电压VW1开始。第二条线B示出了在浮栅中注入热电子射入之后，位线电流IBL之间变化的关系。位线电流IBL的阈值电压升高到第二阈值电压VW2。 
具有浮栅的场效应晶体管将流过可编程结构1的电流限于预定量的电荷。如果预定量的电荷流过可编程结构1，则场效应晶体管的阈值电压增加至超过字线的写电压。因此场效应晶体管被切换至断路状态，并且流过可编程结构1的电流停止。具有浮栅的场效应晶体管允许自限制写操作。根据字线的写电压所用的电平和具有浮栅的场效应晶体管的技术特征，可确定使流经可编程结构1的电流停止的不同电荷量。由于在预定的电荷量流经可编程结构1之后，根据场效应晶体管的沟道热电子注入，场效应晶体管仍然处于断路状态或者电流停止，因此可重复写操作而不会损坏存储单元13。 
为了擦除存储单元13的状态，可编程结构1上的电压必须反转，因此改变了场效应晶体管的源极和漏极的功能。如果没有电压施加到场效应晶体管的栅极，意味着场效应晶体管的栅极处于板线15的电位，因此场效应晶体管处于闭合状态并且电流可以流经存储单元13。 
在另一个实施例中，开关可以用将用于写操作的电流限于预定量电荷的任何其它限制元件实现。所述开关可以包括计时器，其在以预定的时间段之后停止电流。 
图7A-D示出了写操作的图示，示出了字线上的电压(图7A)、场效应晶体管的阈值电压(图7B)、位线上的电流(图7C)以及位线上的电压(图7D)随时间的变化。在开始时间点t0，编程电路16将位线11与第一电源23连接以施加编程电压VBW到位线。在第一时间点t1，字线9通过字线解码器7与字线电压VGW连接，该电压VGW比场效应晶体管14的起始阈值电压VW1高。在第 一时间点t1之后，随着字线9上的电势的增高，场效应晶体管的阈值电压也升高。另外，在第一时间点t1之后，电流IBL流经位线11和存储单元13。流经位线11的电流IBL在第三时间点t3增加到有限的最大值。在第三时间点t3，字线上的电压达到最大值。在随后的第四时间点t4，场效应晶体管14的阈值电压达到最大值VW2。在第四时间点之后不久，由于场效应晶体管的浮栅的浮置效应，场效应晶体管14断开并且流经位线11的电流IBL降低到0。场效应晶体管的阈值电压增加至超过字线的电压，因此场效应晶体管被切换到断路状态。在第五时间点t5，字线从电源断开导致字线上的电压降低。 
图8A-C描述了读操作中字线9的电压(图8A)、位线的电流(图8B)、以及位线上的电压(图8C)。在第十时间点t10，位线11通过第二开关18与提供读取电压VBR(图8C)的第二电源24连接，该读取电压VBR低于用于产生导电通路的固态电解质层3的阈值电压。在第十一时间点t11在位线上电压达到最大值后，字线9上的电压增加到比沟道热电子注入后场效应晶体管的最大阈值电压VW2大的读取电压VGR(图8A)。因此在任何情况下都能允许开关14的闭合以读取存储在存储器13中的数据。如果数据“1”存储在存储单元13中，其由可编程结构1的低电阻状态代表，在第十一时间点t11之后，位线11开始流过电流。接下来，位线11通过第二开关18从第二电源24断开。所述电流导致了可以被读出放大器10检测出的位线上电压的变化。在第十二时间点t12，字线从电源断开，因此开关14切换为断路状态从而将存储元件13从位线11断开。因此，在第十二时间点t12之后，流经位线的电流降低到0值。 
图9示出了具有薄绝缘层35的场效应晶体管，其中薄绝缘层35位于浮栅36和设置在漏极32和源极33之间的沟道34之间，漏极32和源极33设置在半导体衬底41中。衬底可由n-掺杂的硅衬底构成。漏极和源极区域32、33可为P-掺杂。在浮栅36之上设置了栅极端子38。栅极端子38通过第二绝缘层37与浮栅36绝缘。栅极端子与字线9连接，热电子从沟道34穿过绝缘层35注入浮栅36。在沟道34和浮栅36之间的绝缘层35的厚度可在4nm的范围内。在本发明的一个实施例中，绝缘层35可由氧化硅制成。在此实施例中，氧化物层的厚度可在比3nm小的范围内。在另一个实施例中，氧化物层的厚度可以为1到2nm。利用该薄的绝缘层，减小了电荷和浮栅的保持时间。但是，编程操作可更快地进行且所需电势减小了。

Claims (13)

1.一种存储单元，其包括：
可编程固态电解质层，用于根据该可编程固态电解质层的电阻来表现逻辑状态；
写入线；
选择线；
具有浮栅的场效应晶体管，设置在固态电解质层和写入线之间并且连接至该选择线，其中，该具有浮栅的场效应晶体管至少部分地由在该选择线上施加的电压而受控，其中，该具有浮栅的场效应晶体管在写操作中将流过固态电解质层的电流限于预定量的电荷；以及
电压源，在该写操作期间，将编程电压提供给该选择线，其中，该编程电压被选定为大于该具有浮栅的场效应晶体管的初始阈值电压且小于该具有浮栅的场效应晶体管的最大阈值电压。
2.一种存储单元，其包括：
可编程固态电解质层，用于根据该可编程固态电解质层的电阻来表现逻辑状态；
写入线；
选择线；
具有浮栅的场效应晶体管，设置在固态电解质层和写入线之间并且连接至该选择线，其中，该具有浮栅的场效应晶体管至少部分地由在该选择线上施加的电压而受控，其中，该具有浮栅的场效应晶体管在写操作中将流过固态电解质层的电流限于预定量的电荷；以及
电压源，在该写操作期间，将编程电压提供给该选择线，
其中，该具有浮栅的场效应晶体管具有在该写操作期间从初始电平升到最终电平的阈值电压，
其中，在该写操作期间，该初始电平小于施加给该选择线的编程电压并且该最终电平大于施加给该选择线的该编程电压，从而在该写操作期间，当该阈值电压小于该编程电压时，该具有浮栅的场效应晶体管处于闭合位置，以及当该阈值电压超过该编程电压时，该具有浮栅的场效应晶体管从闭合位置变为关断位置。
3.一种存储单元，其包括：
可编程固态电解质层，连接有电压源；
写入线；
选择线；
晶体管，具有第一源极/漏极端、第二源极/漏极端和浮栅，该晶体管通过该第一源极/漏极端与写入线相连接并通过该第二源极/漏极端与该固态电解质层相连接，其中该晶体管的浮栅连接到该选择线并且该晶体管的浮栅将该固态电解质层的写操作期间流过该固态电解质层的电流限于预定量的电荷，
其中，所述电压源在该写操作期间，将编程电压提供给该选择线，该编程电压被选定为大于该晶体管的初始阈值电压且小于该晶体管的最大阈值电压。
4.权利要求3所述的存储单元，在该浮栅和该晶体管的沟道之间具有氧化物层，该氧化物层的厚度小于4nm。
5.权利要求3所述的存储单元，在该浮栅和该晶体管的沟道之间具有氧化物层，该氧化物层的厚度小于2nm。
6.权利要求3所述的存储单元，该浮栅具有阈值电压，该阈值电压在预定量的电流流过该固态电解质层后，增加至超过施加于该晶体管的栅极端的编程电压。
7.权利要求3所述的存储单元，其中，该晶体管具有在该写操作期间变化的阈值电压，并且在该写操作期间，当该阈值电压小于该编程电压时，该晶体管处于闭合位置，以及当该阈值电压超过该编程电压时，该晶体管从闭合位置变为关断位置。
8.一种存储器，其包括：
字线解码器；
位线解码器；
多条位线，连接至输入/输出驱动器；
多条字线；和
存储单元，位于该多条位线和多条字线的每个交叉点处，并且根据提供给该字线解码器的行地址以及提供给该位线解码器的列地址而被选定，其中，每个该存储单元包括：可编程固态电解质层和具有浮栅的场效应晶体管，其中该具有浮栅的场效应晶体管包括：控制输入，与多条字线中的一条字线连接；第一端子，与该固态电解质层连接；第二端子，与多条位线中的一条位线连接；该具有浮栅的场效应晶体管在写操作中将流过该固态电解质层的电流限于预定量的电荷，其中，该可编程固态电解质层连接至电压源，在该写操作期间，电压源将编程电压提供给字线，编程电压被选定为大于该具有浮栅的场效应晶体管的初始阈值电压且小于该具有浮栅的场效应晶体管的最大阈值电压。
9.权利要求8所述的存储器，其中，在该写操作期间，当阈值电压小于该编程电压时，该具有浮栅的场效应晶体管处于闭合位置，以及当该阈值电压超过该编程电压时，该具有浮栅的场效应晶体管从闭合位置变为关断位置。
10.权利要求8所述的存储器，在该浮栅和该晶体管的沟道之间具有氧化物层，该氧化物层的厚度小于4nm。
11.权利要求8所述的存储器，在该浮栅和该晶体管的沟道之间具有氧化物层，该氧化物层的厚度小于2nm。
12.一种在存储单元中写入数据的方法，包括：在写操作期间，将第一电压施加给位线，位线与具有浮栅的场效应晶体管的第一端子连接，其中，该存储单元包括具有浮栅的场效应晶体管以及包括固态电解质层的可编程结构，具有浮栅的场效应晶体管的第二端子连接至可编程结构的第一电极，并且可编程结构的第二电极连接至板线，以及固态电解质层置于第一电极和第二电极之间；
在写操作期间，将连接到具有浮栅的场效应晶体管的控制端的字线上的第二电压置为比第一阈值电压W1高的写电压VGW，从而将可编程结构与位线和板线连接，在预定量的电荷流过可编程结构之后，场效应晶体管的阈值电压增加至比写电压VGW高的第二阈值电压VW2，因此，场效应晶体管被置于断路状态，从而切断流过存储单元的电流。
13.权利要求12所述的方法，其中在所述具有浮栅的场效应晶体管中，控制端包括浮栅以及与字线连接的栅极端，其中在写操作期间，浮栅的阈值电压随着电荷的注入而增加，直到浮栅的阈值电压超过第二电压，以使该场效应晶体管关断，该第二电压施加在该字线上以控制该具有浮栅的场效应晶体管。
CN2007101016011A 2006-03-14 2007-03-14 存储单元、存储器及向存储单元写数据的方法 Expired - Fee Related CN101042935B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11/375365 2006-03-14
DE102006011688.7 2006-03-14
DE200610011688 DE102006011688B4 (de) 2006-03-14 2006-03-14 Speicherzelle, Speicher mit einer Speicherzelle und Verfahren zum Einschreiben von Daten in eine Speicherzelle
US11/375,365 US7423906B2 (en) 2006-03-14 2006-03-14 Integrated circuit having a memory cell

Publications (2)

Publication Number Publication Date
CN101042935A CN101042935A (zh) 2007-09-26
CN101042935B true CN101042935B (zh) 2011-11-23

Family

ID=38374758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101016011A Expired - Fee Related CN101042935B (zh) 2006-03-14 2007-03-14 存储单元、存储器及向存储单元写数据的方法

Country Status (2)

Country Link
CN (1) CN101042935B (zh)
DE (1) DE102006011688B4 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997049089A1 (en) * 1996-06-18 1997-12-24 Advanced Micro Devices, Inc. Nand flash memory using floating gate transistors as select gate devices and its bias scheme
CN1559090A (zh) * 2001-09-25 2004-12-29 �Ϻ���ͨ��ѧ 使用固体电解质的电气元件
CN1647210A (zh) * 2002-02-19 2005-07-27 微米技术有限公司 可编程导体随机存取存储器以及用于检测它的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997049089A1 (en) * 1996-06-18 1997-12-24 Advanced Micro Devices, Inc. Nand flash memory using floating gate transistors as select gate devices and its bias scheme
CN1559090A (zh) * 2001-09-25 2004-12-29 �Ϻ���ͨ��ѧ 使用固体电解质的电气元件
CN1647210A (zh) * 2002-02-19 2005-07-27 微米技术有限公司 可编程导体随机存取存储器以及用于检测它的方法

Also Published As

Publication number Publication date
DE102006011688A1 (de) 2007-09-20
CN101042935A (zh) 2007-09-26
DE102006011688B4 (de) 2008-09-11

Similar Documents

Publication Publication Date Title
US7423906B2 (en) Integrated circuit having a memory cell
US9047939B2 (en) Circuit for concurrent read operation and method therefor
US6865117B2 (en) Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
US9397291B1 (en) RRAM with dual mode operation
US7728322B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
US7372065B2 (en) Programmable metallization cell structures including an oxide electrolyte, devices including the structure and method of forming same
CN1983443B (zh) 存储装置和半导体装置
CN100481254C (zh) 存储装置及半导体装置
US6927411B2 (en) Programmable structure, an array including the structure, and methods of forming the same
US7385219B2 (en) Optimized solid electrolyte for programmable metallization cell devices and structures
JP5209151B1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法
US20120236650A1 (en) Nand archtecture including resitive memory cells
US20070274120A1 (en) CBRAM cell with a reversible conductive bridging mechanism
CN100524510C (zh) 存储器件和半导体器件
EP3117436A1 (en) Selector device for two-terminal memory
US9627441B2 (en) Resistive switching memory
US7327603B2 (en) Memory device including electrical circuit configured to provide reversible bias across the PMC memory cell to perform erase and write functions
US7583525B2 (en) Method of driving storage device
US7391639B2 (en) Memory device and method for reading data
KR100873451B1 (ko) 메모리 셀, 메모리 셀을 갖는 메모리 및 메모리 셀에데이터를 기록하는 방법
CN109791791B (zh) 非易失性存储装置、以及驱动方法
CN101042935B (zh) 存储单元、存储器及向存储单元写数据的方法
US20090196088A1 (en) Resistance control in conductive bridging memories
US7423902B2 (en) Storage device and semiconductor apparatus
EP1755125B1 (en) Method for operating a programmable metallization cell and electrical circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151230

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111123

Termination date: 20160314

CF01 Termination of patent right due to non-payment of annual fee