JP2010157568A - メモリセルアレイ - Google Patents
メモリセルアレイ Download PDFInfo
- Publication number
- JP2010157568A JP2010157568A JP2008334129A JP2008334129A JP2010157568A JP 2010157568 A JP2010157568 A JP 2010157568A JP 2008334129 A JP2008334129 A JP 2008334129A JP 2008334129 A JP2008334129 A JP 2008334129A JP 2010157568 A JP2010157568 A JP 2010157568A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- memory cell
- bit line
- cell array
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 65
- 238000009792 diffusion process Methods 0.000 claims description 39
- 239000004065 semiconductor Substances 0.000 claims description 17
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 238000003860 storage Methods 0.000 description 14
- 239000000758 substrate Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0071—Write using write potential applied to access device gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Semiconductor Memories (AREA)
Abstract
【課題】微細化に有利であって、かつ、設計・製造が容易なメモリセルアレイを提供する。
【解決手段】選択されたメモリセル１００と接続する第１ビット線ＢＬ１をグランドＧと接続させ、かつ、当該メモリセル１００と接続するワード線ＷＬを指定するとともに、第２ビット線ＢＬ２に書き込み電圧を供給して、当該メモリセル１００にデータを書き込み、選択されたメモリセル１００と接続するワード線ＷＬを指定するとともに、当該メモリセル１００と接続する第１ビット線ＢＬ１に書き込み電圧よりも低い読み出し電圧を供給して、当該メモリセル１００からデータを読み出し、書き込み時及び読み出し時には、ワード線ＷＬの電圧を、ＭＯＳトランジスタ１１０のゲート閾値電圧以上かつ第１ビット線ＢＬ１を指定するための回路の駆動電圧とゲート閾値電圧との和以下とすることによって、当該ワード線ＷＬを指定するよう構成されていることを特徴とする。
【選択図】図２
【解決手段】選択されたメモリセル１００と接続する第１ビット線ＢＬ１をグランドＧと接続させ、かつ、当該メモリセル１００と接続するワード線ＷＬを指定するとともに、第２ビット線ＢＬ２に書き込み電圧を供給して、当該メモリセル１００にデータを書き込み、選択されたメモリセル１００と接続するワード線ＷＬを指定するとともに、当該メモリセル１００と接続する第１ビット線ＢＬ１に書き込み電圧よりも低い読み出し電圧を供給して、当該メモリセル１００からデータを読み出し、書き込み時及び読み出し時には、ワード線ＷＬの電圧を、ＭＯＳトランジスタ１１０のゲート閾値電圧以上かつ第１ビット線ＢＬ１を指定するための回路の駆動電圧とゲート閾値電圧との和以下とすることによって、当該ワード線ＷＬを指定するよう構成されていることを特徴とする。
【選択図】図２
Description
本発明は、メモリセルアレイに関する。
現在、デバイスの小型化、高密度化に伴い、電気素子の一層の微細化が望まれている。その一例として、微細な間隙（ナノギャップ）を隔てた２つの導電体間に電圧を印加することにより、スイッチング動作が可能なスイッチング素子が知られている。
具体的には、例えば、酸化シリコンと金という安定な材料からなり、傾斜蒸着という簡便な製造方法により製造され、スイッチング動作を安定的に繰り返し行うことができるスイッチング素子が開発されている（例えば、特許文献１参照）。
また、例えば、ナノギャップを隔てた２つの導電体を上下方向に並んで配置することにより、より高密度で集積でき、かつ、集積化が容易なスイッチング素子も開発されている（例えば、特許文献２参照）。
具体的には、例えば、酸化シリコンと金という安定な材料からなり、傾斜蒸着という簡便な製造方法により製造され、スイッチング動作を安定的に繰り返し行うことができるスイッチング素子が開発されている（例えば、特許文献１参照）。
また、例えば、ナノギャップを隔てた２つの導電体を上下方向に並んで配置することにより、より高密度で集積でき、かつ、集積化が容易なスイッチング素子も開発されている（例えば、特許文献２参照）。
このようなナノギャップを有するスイッチング素子（以下「ナノギャップ素子」という）を高密度メモリに適用するためには、「ＯＮ」と「ＯＦＦ」に対応する「低抵抗状態」と「高抵抗状態」をメモリの「０」、「１」に対応させるとともに、ナノギャップ素子をアレイ状に配置して、メモリセルアレイを構成する必要がある。
従来、メモリセルアレイとしては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）のメモリセルアレイが知られている（例えば、特許文献３参照）。
ＤＲＡＭのメモリセルアレイが備えるメモリセルは、例えば、図８に示すように、ＭＯＳ（metal-oxide semiconductor）トランジスタやキャパシタを有するメモリセルを備えている。
そこで、ナノギャップ素子をメモリ素子とするメモリセルアレイとしては、例えば、ＤＲＡＭのメモリセルアレイのキャパシタをナノギャップ素子に置き換えて、ＤＲＡＭのメモリセルアレイと類似の方法で駆動する方法が考えられる。
特開２００５−７９３３５号公報
特開２００８−２４３９８６号公報
特開２０００−２６９３５８号公報
ＤＲＡＭのメモリセルアレイが備えるメモリセルは、例えば、図８に示すように、ＭＯＳ（metal-oxide semiconductor）トランジスタやキャパシタを有するメモリセルを備えている。
そこで、ナノギャップ素子をメモリ素子とするメモリセルアレイとしては、例えば、ＤＲＡＭのメモリセルアレイのキャパシタをナノギャップ素子に置き換えて、ＤＲＡＭのメモリセルアレイと類似の方法で駆動する方法が考えられる。
しかしながら、ナノギャップ素子は書き込みに高電圧が必要であるため、単に、ＤＲＡＭのメモリセルアレイのキャパシタをナノギャップ素子に置き換えて、ＤＲＡＭのメモリセルアレイと類似の方法で駆動するだけでは、メモリセルアレイ及びその周辺回路のレイアウトにおいて、高耐圧系（高電圧系）のトランジスタ領域が大部分となってしまい、微細化に不利であるという問題がある。
また、単に、ＤＲＡＭのメモリセルアレイのキャパシタをナノギャップ素子に置き換えて、ＤＲＡＭのメモリセルアレイと類似の方法で駆動するだけでは、高電圧系の回路と、低電圧系の回路と、を分離することができず、メモリセルアレイ及びその周辺回路の設計・製造が複雑で、煩雑作業になってしまうという問題もある。
また、単に、ＤＲＡＭのメモリセルアレイのキャパシタをナノギャップ素子に置き換えて、ＤＲＡＭのメモリセルアレイと類似の方法で駆動するだけでは、高電圧系の回路と、低電圧系の回路と、を分離することができず、メモリセルアレイ及びその周辺回路の設計・製造が複雑で、煩雑作業になってしまうという問題もある。
本発明の課題は、微細化に有利であって、かつ、設計・製造が容易なメモリセルアレイを提供することにある。
上記課題を解決するために、請求項１に記載の発明は、
複数のメモリセルをアレイ状に配置したメモリセルアレイにおいて、
前記複数のメモリセルと接続する複数のワード線、複数の第１ビット線及び複数の第２ビット線を備え、
前記メモリセルは、ＭＯＳトランジスタと、当該ＭＯＳトランジスタの一方の拡散層に接続する第１電極を有するコンタクトホール内に形成されたナノギャップ素子と、を有しており、
前記ナノギャップ素子は、第１導電体と、当該第１導電体の上方に設けられた第２導電体と、当該第１導電体と当該第２導電体との間に形成され、当該第１導電体と当該第２導電体との間への所定電圧の印加により抵抗値の変化現象が生じるナノメートルオーダーの間隙と、を有しており、
前記ワード線は、前記ＭＯＳトランジスタのゲート電極と接続しており、
前記第１ビット線は、前記ＭＯＳトランジスタの他方の拡散層に接続された第２電極と接続しており、
前記第２ビット線は、前記第２導電体と接続しており、
選択された前記メモリセルと接続する前記第１ビット線を指定することにより当該第１ビット線をグランドと接続させ、かつ、当該メモリセルと接続する前記ワード線を指定するとともに、前記第２ビット線に書き込み電圧を供給することによって、当該メモリセルにデータを書き込み、
選択された前記メモリセルと接続する前記ワード線を指定するとともに、当該メモリセルと接続する前記第１ビット線を指定することにより当該第１ビット線に前記書き込み電圧よりも低い読み出し電圧を供給することによって、当該メモリセルからデータを読み出し、
前記書き込み時及び前記読み出し時には、前記ワード線の電圧を、前記ＭＯＳトランジスタのゲート閾値電圧以上、かつ、前記第１ビット線を指定するための回路の駆動電圧と前記ゲート閾値電圧との和以下とすることによって、当該ワード線を指定するよう構成されていることを特徴とする。
複数のメモリセルをアレイ状に配置したメモリセルアレイにおいて、
前記複数のメモリセルと接続する複数のワード線、複数の第１ビット線及び複数の第２ビット線を備え、
前記メモリセルは、ＭＯＳトランジスタと、当該ＭＯＳトランジスタの一方の拡散層に接続する第１電極を有するコンタクトホール内に形成されたナノギャップ素子と、を有しており、
前記ナノギャップ素子は、第１導電体と、当該第１導電体の上方に設けられた第２導電体と、当該第１導電体と当該第２導電体との間に形成され、当該第１導電体と当該第２導電体との間への所定電圧の印加により抵抗値の変化現象が生じるナノメートルオーダーの間隙と、を有しており、
前記ワード線は、前記ＭＯＳトランジスタのゲート電極と接続しており、
前記第１ビット線は、前記ＭＯＳトランジスタの他方の拡散層に接続された第２電極と接続しており、
前記第２ビット線は、前記第２導電体と接続しており、
選択された前記メモリセルと接続する前記第１ビット線を指定することにより当該第１ビット線をグランドと接続させ、かつ、当該メモリセルと接続する前記ワード線を指定するとともに、前記第２ビット線に書き込み電圧を供給することによって、当該メモリセルにデータを書き込み、
選択された前記メモリセルと接続する前記ワード線を指定するとともに、当該メモリセルと接続する前記第１ビット線を指定することにより当該第１ビット線に前記書き込み電圧よりも低い読み出し電圧を供給することによって、当該メモリセルからデータを読み出し、
前記書き込み時及び前記読み出し時には、前記ワード線の電圧を、前記ＭＯＳトランジスタのゲート閾値電圧以上、かつ、前記第１ビット線を指定するための回路の駆動電圧と前記ゲート閾値電圧との和以下とすることによって、当該ワード線を指定するよう構成されていることを特徴とする。
請求項２に記載の発明は、
請求項１に記載のメモリセルアレイにおいて、
前記第１ビット線の電圧を前記駆動電圧以下に制限する制限手段を備えることを特徴とする。
請求項１に記載のメモリセルアレイにおいて、
前記第１ビット線の電圧を前記駆動電圧以下に制限する制限手段を備えることを特徴とする。
請求項３に記載の発明は、
請求項１又は２に記載のメモリセルアレイにおいて、
前記複数の第２ビット線のうちの少なくとも２つの第２ビット線は、連結していることを特徴とする。
請求項１又は２に記載のメモリセルアレイにおいて、
前記複数の第２ビット線のうちの少なくとも２つの第２ビット線は、連結していることを特徴とする。
本発明によれば、選択されたメモリセルと接続する第１ビット線を指定することにより当該第１ビット線をグランドと接続させ、かつ、当該メモリセルと接続するワード線を指定するとともに、第２ビット線に書き込み電圧を供給することによって、当該メモリセルにデータを書き込み、選択されたメモリセルと接続するワード線を指定するとともに、当該メモリセルと接続する第１ビット線を指定することにより当該第１ビット線に書き込み電圧よりも低い読み出し電圧を供給することによって、当該メモリセルからデータを読み出し、当該書き込み時及び当該読み出し時には、ワード線の電圧を、ＭＯＳトランジスタのゲート閾値電圧以上、かつ、第１ビット線を指定するための回路の駆動電圧とゲート閾値電圧との和以下とすることによって、当該ワード線を指定するよう構成されている。
すなわち、高電圧である書き込み電圧は第２ビット線に供給され、低電圧である読み出し電圧は第１ビット線に供給される。
さらに、データを書き込む際及び読み出す際に指定されたワード線の電圧は、ＭＯＳトランジスタのゲート閾値電圧以上、かつ、第１ビット線を指定するための回路の駆動電圧とゲート閾値電圧との和以下である。そのため、当該ワード線と接続するＭＯＳトランジスタのゲート電極の電圧は、当該和よりも大きくならず、第１ビット線の電圧は、当該駆動電圧よりも大きくならない。
読み出し電圧は低電圧であり、第１ビット線を指定するための回路の駆動電圧も低電圧にすることが可能であるため、第１ビット線の電圧を、低電圧にすることができる。したがって、第１ビット線と接続するＭＯＳトランジスタの他方の拡散層側を低電圧系とし、第２ビット線と接続するＭＯＳトランジスタの一方の拡散層側を高電圧系とすることができ、高電圧系の回路と低電圧系の回路とを分離することができるため、メモリセルアレイの設計・製造を容易なものとすることができる。
また、メモリセルアレイのレイアウトにおいて、低電圧系の回路は、高い耐圧が不要であるため、高電圧系の回路よりも占有面積を狭くすることができる。したがって、書き込みに高電圧が必要なナノギャップ素子をメモリ素子として使用しても、低電圧系であるＭＯＳトランジスタの他方の拡散層側の占有面積を狭くすることができるため、微細化に有利である。
すなわち、高電圧である書き込み電圧は第２ビット線に供給され、低電圧である読み出し電圧は第１ビット線に供給される。
さらに、データを書き込む際及び読み出す際に指定されたワード線の電圧は、ＭＯＳトランジスタのゲート閾値電圧以上、かつ、第１ビット線を指定するための回路の駆動電圧とゲート閾値電圧との和以下である。そのため、当該ワード線と接続するＭＯＳトランジスタのゲート電極の電圧は、当該和よりも大きくならず、第１ビット線の電圧は、当該駆動電圧よりも大きくならない。
読み出し電圧は低電圧であり、第１ビット線を指定するための回路の駆動電圧も低電圧にすることが可能であるため、第１ビット線の電圧を、低電圧にすることができる。したがって、第１ビット線と接続するＭＯＳトランジスタの他方の拡散層側を低電圧系とし、第２ビット線と接続するＭＯＳトランジスタの一方の拡散層側を高電圧系とすることができ、高電圧系の回路と低電圧系の回路とを分離することができるため、メモリセルアレイの設計・製造を容易なものとすることができる。
また、メモリセルアレイのレイアウトにおいて、低電圧系の回路は、高い耐圧が不要であるため、高電圧系の回路よりも占有面積を狭くすることができる。したがって、書き込みに高電圧が必要なナノギャップ素子をメモリ素子として使用しても、低電圧系であるＭＯＳトランジスタの他方の拡散層側の占有面積を狭くすることができるため、微細化に有利である。
以下、図を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、発明の範囲は、図示例に限定されない。
［第１の実施の形態］
まず、第１の実施の形態におけるメモリセルアレイ１０について説明する。
まず、第１の実施の形態におけるメモリセルアレイ１０について説明する。
図１は、メモリセルアレイ１０を備える記憶装置１の機能的構成の一例を示すブロック図である。図２は、メモリセルアレイ１０の要部構成の一例を示す回路図であり、図３は、メモリセルアレイ１０の要部構成の一例を示す平面図である。図４は、図３のIV−IV断面の一例を模式的に示す断面図である。図５は、メモリセルアレイ１０が備えるリミッタ回路１６の一例を示す回路図である。
ここで、図３における二点鎖線で囲んだ領域が、メモリセルアレイ１０が備える複数のメモリセル１００のうちの一のメモリセル１００であり、図３における網かけをした領域が、メモリセルアレイ１０が備える複数のメモリセル１００のうちの一のメモリセル１００が有するＭＯＳトランジスタ１１０が備えるゲート領域１１５である。
ここで、図３における二点鎖線で囲んだ領域が、メモリセルアレイ１０が備える複数のメモリセル１００のうちの一のメモリセル１００であり、図３における網かけをした領域が、メモリセルアレイ１０が備える複数のメモリセル１００のうちの一のメモリセル１００が有するＭＯＳトランジスタ１１０が備えるゲート領域１１５である。
（記憶装置）
記憶装置１は、複数のメモリセル１００をアレイ状に配置したメモリセルアレイ１０を備える、データの読み出し、書き込み、消去が可能な不揮発性半導体記憶装置（不揮発性ＲＡＭ（Random Access Memory））である。
記憶装置１は、複数のメモリセル１００をアレイ状に配置したメモリセルアレイ１０を備える、データの読み出し、書き込み、消去が可能な不揮発性半導体記憶装置（不揮発性ＲＡＭ（Random Access Memory））である。
具体的には、記憶装置１は、例えば、図１に示すように、メモリセルアレイ１０と、第１ビット線指定部２０と、ワード線指定部３０と、電圧供給部４０と、読み出し部５０と、制御部６０と、等を備えて構成される。
（メモリセルアレイ）
メモリセルアレイ１０は、例えば、複数のメモリセル１００をアレイ状（例えば、２次元アレイ状）に配置した高密度メモリである。
メモリセルアレイ１０は、例えば、複数のメモリセル１００をアレイ状（例えば、２次元アレイ状）に配置した高密度メモリである。
例えば、図２〜図４に示すように、メモリセルアレイ１０は、選択素子としてのＭＯＳトランジスタ１１０及びＭＯＳトランジスタ１１０と直列に接続されたメモリ素子としてのナノギャップ素子１２０を有するメモリセル１００と、複数のメモリセル１００と接続する複数のワード線ＷＬ、複数の第１ビット線ＢＬ１及び第２ビット線ＢＬ２と、複数の第１ビット線ＢＬ１に接続されたスイッチとして機能する第１トランジスタ１１と、複数の第１ビット線ＢＬ１に接続されたスイッチとして機能する第２トランジスタ１２と、複数の第１ビット線ＢＬ１の各々に接続されたスイッチとして機能する複数の第３トランジスタ１３と、第２ビット線ＢＬ２に接続されたスイッチとして機能する第４トランジスタ１４と、第２ビット線ＢＬ２に接続されたスイッチとして機能する第５トランジスタ１５と、複数の第１ビット線ＢＬ１の各々に接続された複数のリミッタ回路１６と、等を備えて構成される。
すなわち、メモリセルアレイ１０が備えるメモリセル１００は、例えば、図４に示すように、ＤＲＡＭのメモリセルアレイが備えるメモリセルのキャパシタを、ナノギャップ素子１２０で置き換えた構成となっている。
ナノギャップ素子１２０は、ＭＯＳトランジスタ１１０の一方の拡散層１１２ａに接続する第１電極１１３を有するコンタクトホール１０１ａ内に形成されている。したがって、例えば、図４及び図８に示すように、メモリセルアレイ１０が備えるメモリ素子（ナノギャップ素子１２０）は、ＤＲＡＭのメモリセルアレイが備えるメモリ素子（キャパシタ）よりも小型であるため、メモリセルアレイ１０は、ＤＲＡＭのメモリセルアレイよりも小型化が可能である。
ナノギャップ素子１２０は、ＭＯＳトランジスタ１１０の一方の拡散層１１２ａに接続する第１電極１１３を有するコンタクトホール１０１ａ内に形成されている。したがって、例えば、図４及び図８に示すように、メモリセルアレイ１０が備えるメモリ素子（ナノギャップ素子１２０）は、ＤＲＡＭのメモリセルアレイが備えるメモリ素子（キャパシタ）よりも小型であるため、メモリセルアレイ１０は、ＤＲＡＭのメモリセルアレイよりも小型化が可能である。
メモリセル１００のセル構造は、例えば、図３に示すように、３Ｆ×２Ｆの６Ｆ２構造となっている。ここで、Ｆは、半導体デバイスで用いられる最小加工寸法の目安となる値（すなわち、フィーチャーサイズ）である。
ＭＯＳトランジスタ１１０は、例えば、図４に示すように、半導体基板１１１と、半導体基板１１１表面に形成された高不純物濃度を有する拡散層１１２，１１２と、絶縁層１０１中に形成されたコンタクトホール１０１ａ内に設けられ、一方の拡散層１１２ａを介して半導体基板１１１と接続する第１電極１１３（例えば、金属電極）と、絶縁層１０１中に形成されたコンタクトホール１０１ｂ内に設けられ、他方の拡散層１１２ｂを介して半導体基板１１１と接続する第２電極１１４（例えば、金属電極）と、半導体基板１１１上における一方の拡散層１１２ａと他方の拡散層１１２ｂとの間に形成されたゲート電極１１５ａ（例えば、ポリシリコン電極）及びゲート絶縁膜１１５ｂ（例えば、ＳｉＯ２膜）からなるゲート領域１１５と、等を備えて構成される。
ナノギャップ素子１２０は、例えば、ナノギャップ電極間（間隙部１２３が有する間隙）の抵抗状態を切り替えて、データの記憶を行うメモリ素子である。
ナノギャップ素子１２０は、例えば、ＭＯＳトランジスタ１１０の一方の拡散層１１２ａのコンタクトホール１０１ａ内における、第１電極１１３上に形成されている。
ナノギャップ素子１２０は、例えば、ＭＯＳトランジスタ１１０の一方の拡散層１１２ａのコンタクトホール１０１ａ内における、第１電極１１３上に形成されている。
具体的には、ナノギャップ素子１２０は、例えば、図４に示すように、第１電極１１３上に設けられた第１導電体１２１と、第１導電体１２１の上方に設けられた第２導電体１２２と、第１導電体１２１と第２導電体１２２との間に形成され、第１導電体１２１と第２導電体１２２との間への所定電圧の印加により抵抗値の変化現象が生じるナノメートルオーダーの間隙を有する間隙部１２３と、等を有している。
第１導電体１２１の形状は、第１導電体１２１が第１電極１１３と接続しているのであれば、特に限定されるものではなく、例えば、図４に示すように、第１電極１１３の上面を覆うように形成されている。
第１導電体１２１の材質は、特に限定されるものではなく、例えば、金、銀、白金、パラジウム、ニッケル、アルミニウム、コバルト、クロム、ロジウム、銅、タングステン、タンタル、カーボン及びこれらの合金から選ばれる少なくとも１つであることが好ましい。
第１導電体１２１の材質は、特に限定されるものではなく、例えば、金、銀、白金、パラジウム、ニッケル、アルミニウム、コバルト、クロム、ロジウム、銅、タングステン、タンタル、カーボン及びこれらの合金から選ばれる少なくとも１つであることが好ましい。
第２導電体１２２の形状は、第２導電体１２２が第１導電体１２１の上方に設けられ、かつ、第２ビット線ＢＬ２と接続しているのであれば、特に限定されるものではなく、例えば、図４に示すように、コンタクトホール１０１ａの内壁からコンタクトホール１０１ａの開口縁部に亘って形成されている。
第２導電体１２２の材質は、特に限定されるものではなく、例えば、金、銀、白金、パラジウム、ニッケル、アルミニウム、コバルト、クロム、ロジウム、銅、タングステン、タンタル、カーボン及びこれらの合金から選ばれる少なくとも１つであることが好ましい。
第２導電体１２２の材質は、特に限定されるものではなく、例えば、金、銀、白金、パラジウム、ニッケル、アルミニウム、コバルト、クロム、ロジウム、銅、タングステン、タンタル、カーボン及びこれらの合金から選ばれる少なくとも１つであることが好ましい。
ここで、ナノギャップ素子１２０においては、第１導電体１２１と第２導電体１２２との間に印加する電圧の電圧値が所定の閾値よりも高い場合に、抵抗値の変化現象が生じ、第１導電体１２１と第２導電体１２２との間に印加する電圧の電圧値が所定の閾値よりも低い場合に、抵抗値の変化現象が生じないようになっている。
したがって、メモリセル１００（ナノギャップ素子１２０）にデータを書き込む際に供給する書き込み電圧の電圧値は、所定の閾値よりも高い範囲内から選択された値であり、メモリセル１００からデータを読み出す際に供給する読み出し電圧の電圧値は、所定の閾値よりも低い範囲内から選択された値であるとする。
したがって、メモリセル１００（ナノギャップ素子１２０）にデータを書き込む際に供給する書き込み電圧の電圧値は、所定の閾値よりも高い範囲内から選択された値であり、メモリセル１００からデータを読み出す際に供給する読み出し電圧の電圧値は、所定の閾値よりも低い範囲内から選択された値であるとする。
ワード線ＷＬは、例えば、ライン状に形成されており、各ワード線ＷＬは、例えば、半導体基板１１１上に、互いに平行に配置されている。
ここで、本実施形態では、ＭＯＳトランジスタ１１０のゲート電極１１５ａが、ワード線ＷＬを兼ねていることとする。すなわち、ワード線ＷＬは、ゲート絶縁膜１１５ｂを介して半導体基板１１１上に配置されており、ワード線ＷＬ及びゲート絶縁膜１１５ｂにおける、一方の拡散層１１２ａと他方の拡散層１１２ｂとの間の部分が、ＭＯＳトランジスタ１１０のゲート領域１１５となっている。したがって、ワード線ＷＬの所定部分（一方の拡散層１１２ａと他方の拡散層１１２ｂとの間の部分）がゲート領域１１５を構成することによって、ワード線ＷＬは、ゲート電極１１５ａと接続している。
ワード線ＷＬは、ワード線ＷＬに所定の電圧を印加することによって指定される。ここで、所定の電圧とは、ＭＯＳトランジスタ１１０のゲート閾値電圧（Ｖｔｈ）以上であり、かつ、第１ビット線ＢＬ１を指定するための回路（アドレス回路）の駆動電圧（Ｖｌｏｗ）とゲート閾値電圧との和（Ｖｌｏｗ＋Ｖｔｈ）以下の電圧である。
すなわち、データをメモリセル１００に書き込む際及びデータをメモリセル１００から読み出す際、当該メモリセル１００と接続するワード線ＷＬの電圧は、当該所定の電圧となっている。
なお、書き込み時にワード線ＷＬに印加する所定の電圧の電圧値と、読み出し時にワード線ＷＬに印加する所定の電圧の電圧値と、は同一であっても良いし、異なっていても良い。
すなわち、データをメモリセル１００に書き込む際及びデータをメモリセル１００から読み出す際、当該メモリセル１００と接続するワード線ＷＬの電圧は、当該所定の電圧となっている。
なお、書き込み時にワード線ＷＬに印加する所定の電圧の電圧値と、読み出し時にワード線ＷＬに印加する所定の電圧の電圧値と、は同一であっても良いし、異なっていても良い。
後述するように、高電圧（Ｖｐｐ）である書き込み電圧は第２ビット線ＢＬ２に供給され、低電圧（Ｖｃｃ）である読み出し電圧は第１ビット線ＢＬ１に供給されるようになっている。
また、ワード線ＷＬの電圧は、第１ビット線ＢＬ１を指定するためのアドレス回路の駆動電圧とゲート閾値電圧との和よりも大きくならない。そのため、当該ワード線ＷＬと接続するＭＯＳトランジスタ１１０のゲート電極１１５ａの電圧も、当該駆動電圧とゲート閾値電圧との和よりも大きくならず、第１ビット線ＢＬ１の電圧は、当該駆動電圧よりも大きくならない。
読み出し電圧は低電圧であり、第１ビット線ＢＬ１を指定するためのアドレス回路の駆動電圧も低電圧にすることが可能であるため、第１ビット線ＢＬ１の電圧を、低電圧にすることができる。したがって、第１ビット線ＢＬ１と接続するＭＯＳトランジスタ１１０の他方の拡散層１１２ｂ側、第１トランジスタ１１、第２トランジスタ１２及び第３トランジスタ１３を、低電圧系にすることができ、低電圧系の回路と、高電圧系の回路（第２ビット線ＢＬ２と接続するＭＯＳトランジスタ１１０の一方の拡散層１１２ａ側、第４トランジスタ１４及び第５トランジスタ１５）と、を分離することができる。
また、ＭＯＳトランジスタ１１０の他方の拡散層１１２ｂ側を低電圧系にすることができるため、一方の拡散層１１２ａ側の耐圧のみを高くすれば良く、他方の拡散層１１２ｂ側の耐圧を高くする必要がない。また、第１トランジスタ１１、第２トランジスタ１２及び第３トランジスタ１３も低電圧系にすることができるため、第４トランジスタ１４及び第５トランジスタ１５の耐圧のみを高くすれば良く、第１トランジスタ１１、第２トランジスタ１２及び第３トランジスタ１３の耐圧を高くする必要がない。したがって、メモリセルアレイ１１０のレイアウトにおいて、他方の拡散層１１２ｂの占有面積を、一方の拡散層１１２ａよりも狭くすることができるとともに、第１トランジスタ１１、第２トランジスタ１２及び第３トランジスタ１３の占有面積を、第４トランジスタ１４及び第５トランジスタ１５よりも狭くすることができるため、微細化に有利である。
また、ワード線ＷＬの電圧は、第１ビット線ＢＬ１を指定するためのアドレス回路の駆動電圧とゲート閾値電圧との和よりも大きくならない。そのため、当該ワード線ＷＬと接続するＭＯＳトランジスタ１１０のゲート電極１１５ａの電圧も、当該駆動電圧とゲート閾値電圧との和よりも大きくならず、第１ビット線ＢＬ１の電圧は、当該駆動電圧よりも大きくならない。
読み出し電圧は低電圧であり、第１ビット線ＢＬ１を指定するためのアドレス回路の駆動電圧も低電圧にすることが可能であるため、第１ビット線ＢＬ１の電圧を、低電圧にすることができる。したがって、第１ビット線ＢＬ１と接続するＭＯＳトランジスタ１１０の他方の拡散層１１２ｂ側、第１トランジスタ１１、第２トランジスタ１２及び第３トランジスタ１３を、低電圧系にすることができ、低電圧系の回路と、高電圧系の回路（第２ビット線ＢＬ２と接続するＭＯＳトランジスタ１１０の一方の拡散層１１２ａ側、第４トランジスタ１４及び第５トランジスタ１５）と、を分離することができる。
また、ＭＯＳトランジスタ１１０の他方の拡散層１１２ｂ側を低電圧系にすることができるため、一方の拡散層１１２ａ側の耐圧のみを高くすれば良く、他方の拡散層１１２ｂ側の耐圧を高くする必要がない。また、第１トランジスタ１１、第２トランジスタ１２及び第３トランジスタ１３も低電圧系にすることができるため、第４トランジスタ１４及び第５トランジスタ１５の耐圧のみを高くすれば良く、第１トランジスタ１１、第２トランジスタ１２及び第３トランジスタ１３の耐圧を高くする必要がない。したがって、メモリセルアレイ１１０のレイアウトにおいて、他方の拡散層１１２ｂの占有面積を、一方の拡散層１１２ａよりも狭くすることができるとともに、第１トランジスタ１１、第２トランジスタ１２及び第３トランジスタ１３の占有面積を、第４トランジスタ１４及び第５トランジスタ１５よりも狭くすることができるため、微細化に有利である。
さらに、第１ビット線ＢＬ１の電圧を低電圧にすることができるため、メモリセルアレイ１０を駆動するための周辺回路及びその他の駆動回路を、第１ビット線ＢＬ１と第２ビット線ＢＬ２を境界として、第１ビット線ＢＬ１を指定するためのアドレス回路及びそれに連なる低電圧系の回路と、書き込みに必要な高電圧系の回路と、に明確に区別できる。したがって、メモリセルアレイ１０を駆動するための周辺回路領域の微細化にも有利であるとともに、周辺回路やパターンの設計・製造の容易化にも有利である。
第１ビット線ＢＬ１は、例えば、ワード線ＷＬよりも上側の位置に、ライン状に形成されており、各第１ビット線ＢＬ１は、例えば、互いに平行に、かつ、ワード線ＷＬと直交するように配置されている。
第１ビット線ＢＬ１は、例えば、ＭＯＳトランジスタ１１０の他方の拡散層１１２ｂに接続された第２電極１１４と接続している。
また、各第１ビット線ＢＬ１は、例えば、図２に示すように、一端部が、リミッタ回路１６、第３トランジスタ１３及び第１トランジスタ１１を介して読み出し電圧が供給される読み出し電圧端子１１ａと接続しているとともに、リミッタ回路１６、第３トランジスタ１３及び第２トランジスタ１２を介してグランド端子１２ａと接続している。また、他端部が、読み出し部５０が備える電圧センスアンプ５１と接続している。
第１ビット線ＢＬ１は、例えば、ＭＯＳトランジスタ１１０の他方の拡散層１１２ｂに接続された第２電極１１４と接続している。
また、各第１ビット線ＢＬ１は、例えば、図２に示すように、一端部が、リミッタ回路１６、第３トランジスタ１３及び第１トランジスタ１１を介して読み出し電圧が供給される読み出し電圧端子１１ａと接続しているとともに、リミッタ回路１６、第３トランジスタ１３及び第２トランジスタ１２を介してグランド端子１２ａと接続している。また、他端部が、読み出し部５０が備える電圧センスアンプ５１と接続している。
各第１ビット線ＢＬ１は、一端部が、第１ビット線ＢＬ１の電圧を、第１ビット線ＢＬ１を指定するためのアドレス回路の駆動電圧以下に制限する制限手段としてのリミッタ回路１６を介して、第３トランジスタ１３と接続されている。
具体的には、リミッタ回路１６は、例えば、図５に示すように、電源Ｅと、一端が電源Ｅに接続され、他端が第１ビット線ＢＬ１に接続されたダイオードＤと、等を有している。
なお、電源Ｅの電源電圧やダイオードＤがＯＮになるための電圧は、第１ビット線ＢＬ１の電圧を当該駆動電圧以下に制限することができるのであれば任意である。
具体的には、リミッタ回路１６は、例えば、図５に示すように、電源Ｅと、一端が電源Ｅに接続され、他端が第１ビット線ＢＬ１に接続されたダイオードＤと、等を有している。
なお、電源Ｅの電源電圧やダイオードＤがＯＮになるための電圧は、第１ビット線ＢＬ１の電圧を当該駆動電圧以下に制限することができるのであれば任意である。
したがって、例えば、第１ビット線ＢＬ１にサージ電圧が印加されても、第１ビット線ＢＬ１の電圧は、第１ビット線ＢＬ１を指定するためのアドレス回路の駆動電圧よりも大きくならないため、第１ビット線ＢＬ１と接続するＭＯＳトランジスタ１１０の他方の拡散層１１２ｂ側、第１トランジスタ１１、第２トランジスタ１２及び第３トランジスタ１３を低電圧系にしても、これらが誤動作したり破損したりすることがなく安全である。
また、第１ビット線ＢＬ１の電圧は当該駆動電圧よりも大きくならないため、第１ビット線ＢＬ１を指定するためのアドレス回路及びそれに連なる低電圧系の回路も、誤動作したり破損したりすることがなく安全である。
また、第１ビット線ＢＬ１の電圧は当該駆動電圧よりも大きくならないため、第１ビット線ＢＬ１を指定するためのアドレス回路及びそれに連なる低電圧系の回路も、誤動作したり破損したりすることがなく安全である。
第２ビット線ＢＬ２は、例えば、第１ビット線ＢＬ１よりも上側の位置に、第１ビット線ＢＬ１に平行に、平面状に形成されている。具体的には、例えば、図３及び図４に示すように、第２ビット線ＢＬ２は、絶縁層１０１（第２絶縁層）の上面略全体を覆って、ナノギャップ素子１２０の第２導電体１２２と接続している。すなわち、例えば、メモリセルアレイ１０の上面略全体が第２ビット線ＢＬ２で形成されている。
したがって、第２ビット線ＢＬ２はライン状に形成されたものでないため、図２においては、第２ビット線ＢＬ２を仮想線（一点鎖線）で示している。
各第２ビット線ＢＬ２は、例えば、図２に示すように、一端が、第４トランジスタ１４を介して書き込み電圧が供給される書き込み電圧端子１４ａと接続しているとともに、第５トランジスタ１５を介してグランド端子１５ａと接続している。
したがって、第２ビット線ＢＬ２はライン状に形成されたものでないため、図２においては、第２ビット線ＢＬ２を仮想線（一点鎖線）で示している。
各第２ビット線ＢＬ２は、例えば、図２に示すように、一端が、第４トランジスタ１４を介して書き込み電圧が供給される書き込み電圧端子１４ａと接続しているとともに、第５トランジスタ１５を介してグランド端子１５ａと接続している。
次に、メモリセルアレイ１０の製造方法の一例について説明する。
メモリセルアレイ１０は、例えば、（ａ）メモリセルアレイ１０の基板（図示省略）上にＭＯＳトランジスタ１１０の半導体基板１１１を作成し、（ｂ）半導体基板１１１表面に拡散層１１２ａ，１１２ｂを形成し、（ｃ）半導体基板１１１上にゲート絶縁膜１１５ｂを作成し、（ｄ）ゲート絶縁膜１１５ｂ上にワード線ＷＬ（ゲート電極１１５ａ）を作成し、（ｅ）半導体基板１１１上に、半導体基板１１１（拡散層１１２ａ，１１２ｂも含む）、ゲート絶縁膜１１５ｂ及びワード線ＷＬ（ゲート電極１１５ａ）を覆う絶縁層１０１（第１絶縁層）を作成し、（ｆ）第１絶縁層にコンタクトホール１０１ｂを形成し、（ｇ）コンタクトホール１０１ｂ内部における他方の拡散層１１２ｂ上に第２電極１１４を作成し、（ｈ）第１絶縁層上に第２電極１１４と接続する第１ビット線ＢＬ１を作成し、（ｉ）第１絶縁層上に、第１絶縁層及び第１ビット線ＢＬ１を覆う絶縁層１０１（第２絶縁層）を作成し、（ｊ）第１絶縁層及び第２絶縁層にコンタクトホール１０１ａを形成し、（ｋ）コンタクトホール１０１ａ内部における一方の拡散層１１２ａ上に第１電極１１３を作成し、（ｌ）コンタクトホール１０１ａ内部における第１電極１１３上にナノギャップ素子１２０の第１導電体１２１を作成し、（ｍ）第１導電体１２１の上方にナノギャップ素子１２０の第２導電体１２２を作成し、（ｎ）第２絶縁層の上面略全体を覆って第２導電体１２２と接続する第２ビット線ＢＬ２を作成することによって、製造される。
ここで、ワード線ＷＬ、第１ビット線ＢＬ１、第２ビット線ＢＬ２、ナノギャップ素子１２０の導電体（第１導電体１２１、第２導電体１２２）等のパターン作成には、例えば、光リソグラフィ、電子ビームリソグラフィ、ドライエッチング、ウェットエッチング、リフトオフ、化学気相成長法（CVD:Chemical Vapor Deposition）、物理気相成長法（PVD：Physical Vapor Deposition）、化学機械的研磨法（CMP：Chemical Mechanical Polishing ）等を用いることができる。
ここで、ワード線ＷＬ、第１ビット線ＢＬ１、第２ビット線ＢＬ２、ナノギャップ素子１２０の導電体（第１導電体１２１、第２導電体１２２）等のパターン作成には、例えば、光リソグラフィ、電子ビームリソグラフィ、ドライエッチング、ウェットエッチング、リフトオフ、化学気相成長法（CVD:Chemical Vapor Deposition）、物理気相成長法（PVD：Physical Vapor Deposition）、化学機械的研磨法（CMP：Chemical Mechanical Polishing ）等を用いることができる。
なお、上記のメモリセルアレイ１０の製造方法は、一例であって、これに限られるものではない。
（第１ビット線指定部）
第１ビット線指定部２０は、第１ビット線ＢＬ１を指定するためのアドレス回路等により構成され、例えば、制御部６０から第１ビット線ＢＬ１の所在に関するアドレス情報が入力されると、当該アドレス情報に基づいて制御部６０により指定された第１ビット線ＢＬ１を判定し、当該第１ビット線ＢＬ１と接続する第３トランジスタ１３をＯＮ状態（導通状態）に切り替えて、当該第１ビット線ＢＬ１を指定する。
第１ビット線指定部２０は、第１ビット線ＢＬ１を指定するためのアドレス回路等により構成され、例えば、制御部６０から第１ビット線ＢＬ１の所在に関するアドレス情報が入力されると、当該アドレス情報に基づいて制御部６０により指定された第１ビット線ＢＬ１を判定し、当該第１ビット線ＢＬ１と接続する第３トランジスタ１３をＯＮ状態（導通状態）に切り替えて、当該第１ビット線ＢＬ１を指定する。
（ワード線指定部）
ワード線指定部３０は、例えば、制御部６０からワード線ＷＬの所在に関するアドレス情報が入力されると、当該アドレス情報に基づいて制御部６０により指定されたワード線ＷＬを判定し、当該ワード線ＷＬに前記所定の電圧を供給（印加）して、当該ワード線ＷＬを指定する。
すなわち、ワード線指定部３０は、ワード線ＷＬの電圧を、前記所定の電圧とすることによって、当該ワード線ＷＬを指定する。
ワード線指定部３０は、例えば、制御部６０からワード線ＷＬの所在に関するアドレス情報が入力されると、当該アドレス情報に基づいて制御部６０により指定されたワード線ＷＬを判定し、当該ワード線ＷＬに前記所定の電圧を供給（印加）して、当該ワード線ＷＬを指定する。
すなわち、ワード線指定部３０は、ワード線ＷＬの電圧を、前記所定の電圧とすることによって、当該ワード線ＷＬを指定する。
（電圧供給部）
電圧供給部４０は、例えば、制御部６０から書き込み電圧を供給するよう指示されると、メモリセルアレイ１０が備える第２トランジスタ１２及び第４トランジスタ１４をＯＮ状態（導通状態）に切り替えて、書き込み電圧を第２ビット線ＢＬ２に供給（印加）する。
また、電圧供給部４０は、例えば、制御部６０から読み出し電圧を供給するよう指示されると、メモリセルアレイ１０が備える第１トランジスタ１１及び第５トランジスタ１５をＯＮ状態（導通状態）に切り替えて、読み出し電圧を第１ビット線ＢＬ１に供給（印加）する。
電圧供給部４０は、例えば、制御部６０から書き込み電圧を供給するよう指示されると、メモリセルアレイ１０が備える第２トランジスタ１２及び第４トランジスタ１４をＯＮ状態（導通状態）に切り替えて、書き込み電圧を第２ビット線ＢＬ２に供給（印加）する。
また、電圧供給部４０は、例えば、制御部６０から読み出し電圧を供給するよう指示されると、メモリセルアレイ１０が備える第１トランジスタ１１及び第５トランジスタ１５をＯＮ状態（導通状態）に切り替えて、読み出し電圧を第１ビット線ＢＬ１に供給（印加）する。
（読み出し部）
読み出し部５０は、例えば、複数（例えば、第１ビット線ＢＬ１の本数と同数）の電圧センスアンプ５１を有している。
読み出し部５０は、例えば、制御部６０から電圧センスアンプ５１をＯＮするよう指示されると、当該電圧センスアンプ５１をＯＮして、当該電圧センスアンプ５１により当該電圧センスアンプ５１と接続する第１ビット線ＢＬ１の電圧を感知して増幅する。そして、当該増幅された電圧に基づいてデータを判定して、当該判定結果を制御部６０に出力する。
読み出し部５０は、例えば、複数（例えば、第１ビット線ＢＬ１の本数と同数）の電圧センスアンプ５１を有している。
読み出し部５０は、例えば、制御部６０から電圧センスアンプ５１をＯＮするよう指示されると、当該電圧センスアンプ５１をＯＮして、当該電圧センスアンプ５１により当該電圧センスアンプ５１と接続する第１ビット線ＢＬ１の電圧を感知して増幅する。そして、当該増幅された電圧に基づいてデータを判定して、当該判定結果を制御部６０に出力する。
（制御部）
制御部６０は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等を備えて構成され、記憶装置１を構成する各部の動作を集中制御する。
制御部６０は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等を備えて構成され、記憶装置１を構成する各部の動作を集中制御する。
（書き込み処理）
次に、記憶装置１による、メモリセル１００へのデータの書き込みに関する処理の一例について説明する。
次に、記憶装置１による、メモリセル１００へのデータの書き込みに関する処理の一例について説明する。
制御部６０は、選択したメモリセル１００と接続する第１ビット線ＢＬ１を指定することにより当該第１ビット線ＢＬ１をグランドＧと接続させ、かつ、当該メモリセル１００と接続するワード線ＷＬを指定するとともに、第２ビット線ＢＬ２に書き込み電圧を供給することによって、メモリセル１００にデータを書き込む。
具体的には、制御部６０は、まず、選択したメモリセル１００と接続する第１ビット線ＢＬ１のアドレス情報を、第１ビット線指定部２０に出力する。
アドレス情報が入力されると、第１ビット線指定部２０は、当該アドレス情報により指定された第１ビット線ＢＬ１に接続する第３トランジスタ１３をＯＮ状態に切り替える。
アドレス情報が入力されると、第１ビット線指定部２０は、当該アドレス情報により指定された第１ビット線ＢＬ１に接続する第３トランジスタ１３をＯＮ状態に切り替える。
次いで、制御部６０は、選択したメモリセル１００と接続するワード線ＷＬのアドレス情報を、ワード線指定部３０に出力する。
アドレス情報が入力されると、ワード線指定部３０は、当該アドレス情報により指定されたワード線ＷＬに前記所定の電圧を供給する。
アドレス情報が入力されると、ワード線指定部３０は、当該アドレス情報により指定されたワード線ＷＬに前記所定の電圧を供給する。
次いで、制御部６０は、書き込み電圧を供給するよう電圧供給部４０に指示する。
書き込み電圧を供給するよう指示されると、電圧供給部４０は、第２トランジスタ１２をＯＮ状態に切り替えて、ＯＮ状態の第３トランジスタ１３と接続する第１ビット線ＢＬ１をグランドＧと接続させるとともに、第４トランジスタ１４をＯＮ状態に切り替えて、書き込み電圧端子１４ａを介して、書き込み電圧を第２ビット線ＢＬ２に供給する。
書き込み電圧を供給するよう指示されると、電圧供給部４０は、第２トランジスタ１２をＯＮ状態に切り替えて、ＯＮ状態の第３トランジスタ１３と接続する第１ビット線ＢＬ１をグランドＧと接続させるとともに、第４トランジスタ１４をＯＮ状態に切り替えて、書き込み電圧端子１４ａを介して、書き込み電圧を第２ビット線ＢＬ２に供給する。
制御部６０により選択されたメモリセル１００と接続する第１ビット線ＢＬ１がグランドＧと接続されているとともに、当該選択されたメモリセル１００と接続するワード線ＷＬの電圧が前記所定の電圧となっているため、第２ビット線ＢＬ２に書き込み電圧が供給されると、当該選択されたメモリセル１００が有するＭＯＳトランジスタ１１０がＯＮ状態（導通状態）となり、当該選択されたメモリセル１００を介して、書き込み電圧端子１４ａとグランドＧ（グランド端子１２ａ）との間に電位差が生じる。したがって、当該選択されたメモリセル１００が有するナノギャップ素子１２０の第１導電体１２１と第２導電体１２２との間に電圧が印加され、当該ナノギャップ素子１２０の抵抗状態が、例えば、低抵抗状態（例えば、データ「０」に対応する抵抗状態）から高抵抗状態（例えば、データ「１」に対応する抵抗状態）に切り替わり、当該選択されたメモリセル１００（当該ナノギャップ素子１２０）にデータが書き込まれる。
したがって、書き込み電圧の電圧値は、ナノギャップ素子１２０の抵抗状態を切り替えることができる大きさである必要がある。すなわち、書き込み電圧の電圧値は、所定の閾値よりも高い範囲内から選択された値であり、例えば、高抵抗状態とするには１０Ｖ、低抵抗状態とするには７Ｖ等である。
したがって、書き込み電圧の電圧値は、ナノギャップ素子１２０の抵抗状態を切り替えることができる大きさである必要がある。すなわち、書き込み電圧の電圧値は、所定の閾値よりも高い範囲内から選択された値であり、例えば、高抵抗状態とするには１０Ｖ、低抵抗状態とするには７Ｖ等である。
（読み出し処理）
次に、記憶装置１による、メモリセル１００からのデータの読み出しに関する処理の一例について説明する。
次に、記憶装置１による、メモリセル１００からのデータの読み出しに関する処理の一例について説明する。
制御部６０は、選択したメモリセル１００と接続するワード線ＷＬを指定するとともに、当該メモリセル１００と接続する第１ビット線ＢＬ１を指定することにより当該第１ビット線ＢＬ１に書き込み電圧よりも低い読み出し電圧を供給することによって、当該メモリセル１００からデータを読み出す。
具体的には、制御部６０は、まず、選択したメモリセル１００と接続する第１ビット線ＢＬ１のアドレス情報を、第１ビット線指定部２０に出力する。
アドレス情報が入力されると、第１ビット線指定部２０は、当該アドレス情報により指定された第１ビット線ＢＬ１に接続する第３トランジスタ１３をＯＮ状態に切り替える。
アドレス情報が入力されると、第１ビット線指定部２０は、当該アドレス情報により指定された第１ビット線ＢＬ１に接続する第３トランジスタ１３をＯＮ状態に切り替える。
次いで、制御部６０は、読み出し電圧を供給するよう電圧供給部４０に指示する。
読み出し電圧を供給するよう指示されると、電圧供給部４０は、第５トランジスタ１５をＯＮ状態に切り替えて、第２ビット線ＢＬ２をグランドＧと接続させるとともに、第１トランジスタ１１をＯＮ状態に切り替えて、読み出し電圧端子１１ａを介して、読み出し電圧を第１ビット線ＢＬ１に供給する。
読み出し電圧を供給するよう指示されると、電圧供給部４０は、第５トランジスタ１５をＯＮ状態に切り替えて、第２ビット線ＢＬ２をグランドＧと接続させるとともに、第１トランジスタ１１をＯＮ状態に切り替えて、読み出し電圧端子１１ａを介して、読み出し電圧を第１ビット線ＢＬ１に供給する。
次いで、制御部６０は、選択したメモリセル１００と接続するワード線ＷＬのアドレス情報を、ワード線指定部３０に出力する。
アドレス情報が入力されると、ワード線指定部３０は、当該アドレス情報により指定されたワード線ＷＬに前記所定の電圧を供給する。
アドレス情報が入力されると、ワード線指定部３０は、当該アドレス情報により指定されたワード線ＷＬに前記所定の電圧を供給する。
次いで、制御部６０は、読み出し部５０に電圧センスアンプ５１をＯＮするよう指示する。
制御部６０により選択されたメモリセル１００と接続する第１ビット線ＢＬ１が指定されているとともに、第１ビット線ＢＬ１に読み出し電圧が供給されているため、当該指定された第１ビット線ＢＬ１に読み出し電圧が供給される。この状態で、当該選択されたメモリセル１００と接続するワードＷＬの電圧を前記所定の電圧にすると、当該選択されたメモリセル１００が有するＭＯＳトランジスタ１１０がＯＮ状態（導通状態）となり、当該指定された第１ビット線ＢＬ１において、当該選択されたメモリセル１００が有するナノギャップ素子１２０の抵抗状態に応じた電圧降下が生じる。すなわち、当該ナノギャップ素子１２０の抵抗状態が低抵抗状態であれば電圧降下が大きく、高抵抗状態であれば電圧降下が小さくなる。したがって、電圧センスアンプ５１により当該指定された第１ビット線ＢＬ１の電圧を感知して、当該ナノギャップ素子１２０の抵抗状態を判定することにより、当該選択されたメモリセル１００（当該ナノギャップ素子１２０）からデータ（「０」又は「１」）が読み出される。
したがって、読み出し電圧の電圧値は、書き込み電圧の電圧値よりも小さく、ナノギャップ素子１２０の抵抗状態を切り替えることができない大きさであれば任意である。すなわち、読み出し電圧の電圧値は、所定の閾値よりも低い範囲内から選択された値であり、例えば、２Ｖ等である。
したがって、読み出し電圧の電圧値は、書き込み電圧の電圧値よりも小さく、ナノギャップ素子１２０の抵抗状態を切り替えることができない大きさであれば任意である。すなわち、読み出し電圧の電圧値は、所定の閾値よりも低い範囲内から選択された値であり、例えば、２Ｖ等である。
以上説明した第１の実施の形態におけるメモリセルアレイ１０によれば、複数のメモリセル１００と接続する複数のワード線ＷＬ、複数の第１ビット線ＢＬ１及び第２ビット線ＢＬ２を備え、メモリセル１００は、ＭＯＳトランジスタ１１０と、当該ＭＯＳトランジスタ１１０の一方の拡散層１１２ａに接続する第１電極１１３を有するコンタクトホール１０１ａ内に形成されたナノギャップ素子１２０と、を有しており、ナノギャップ素子１２０は、第１導電体１２１と、第１導電体１２１の上方に設けられた第２導電体１２２と、第１導電体１２１と第２導電体１２２との間に形成され、第１導電体１２１と第２導電体１２２との間への所定電圧の印加により抵抗値の変化現象が生じるナノメートルオーダーの間隙を有する間隙部１２３と、を有しており、ワード線ＷＬは、ＭＯＳトランジスタ１１０のゲート電極１１５ａと接続しており、第１ビット線ＢＬ１は、ＭＯＳトランジスタ１１０の他方の拡散層１１２ｂに接続された第２電極１１４と接続しており、第２ビット線ＢＬ１は、第２導電体１２２と接続している。そして、選択されたメモリセル１００と接続する第１ビット線ＢＬ１を指定することにより当該第１ビット線ＢＬ１をグランドＧと接続させ、かつ、当該メモリセル１００と接続するワード線ＷＬを指定するとともに、第２ビット線ＢＬ２に書き込み電圧を供給することによって、当該メモリセル１００にデータを書き込み、選択されたメモリセル１００と接続するワード線ＷＬを指定するとともに、当該メモリセル１００と接続する第１ビット線ＢＬ１を指定することにより当該第１ビット線ＢＬ１に書き込み電圧よりも低い読み出し電圧を供給することによって、当該メモリセル１００からデータを読み出し、当該書き込み時及び当該読み出し時には、ワード線ＷＬの電圧を、ＭＯＳトランジスタ１１０のゲート閾値電圧以上、かつ、第１ビット線ＢＬ１を指定するためのアドレス回路の駆動電圧とゲート閾値電圧との和以下とすることによって、当該ワード線ＷＬを指定するよう構成されている。
すなわち、高電圧である書き込み電圧は第２ビット線ＢＬ２に供給され、低電圧である読み出し電圧は第１ビット線ＢＬ１に供給される。
さらに、データを書き込む際及び読み出す際に指定されたワード線ＷＬの電圧は、ＭＯＳトランジスタ１１０のゲート閾値電圧以上、かつ、第１ビット線ＢＬ１を指定するためのアドレス回路の駆動電圧とゲート閾値電圧との和以下である。そのため、当該ワード線ＷＬと接続するＭＯＳトランジスタ１１０のゲート電極１１５ａの電圧は、当該和よりも大きくならず、第１ビット線ＢＬ１の電圧は、当該駆動電圧よりも大きくならない。
読み出し電圧は低電圧であり、当該駆動電圧も低電圧にすることが可能であるため、第１ビット線ＢＬ１の電圧を、低電圧にすることができる。したがって、第１ビット線ＢＬ１と接続するＭＯＳトランジスタ１１０の他方の拡散層１１２ｂ側、第１トランジスタ１１、第２トランジスタ１２及び第３トランジスタ１３を低電圧系とし、第２ビット線ＢＬ２と接続するＭＯＳトランジスタ１１０の一方の拡散層１１２ａ側、第４トランジスタ１４及び第５トランジスタ１５を高電圧系とすることができ、高電圧系の回路と低電圧系の回路とを分離することができるため、メモリセルアレイの設計・製造を容易なものとすることができる。
さらに、メモリセルアレイのレイアウトにおいて、低電圧系の回路は、高い耐圧が不要であるため、高電圧系の回路よりも占有面積を狭くすることができる。したがって、書き込みに高電圧が必要なナノギャップ１２０をメモリ素子として使用しても、第１ビット線ＢＬ１と接続するＭＯＳトランジスタ１１０の他方の拡散層１１２ｂ側、第１トランジスタ１１、第２トランジスタ１２及び第３トランジスタ１３の占有面積を狭くすることができるため、微細化に有利である。
さらに、データを書き込む際及び読み出す際に指定されたワード線ＷＬの電圧は、ＭＯＳトランジスタ１１０のゲート閾値電圧以上、かつ、第１ビット線ＢＬ１を指定するためのアドレス回路の駆動電圧とゲート閾値電圧との和以下である。そのため、当該ワード線ＷＬと接続するＭＯＳトランジスタ１１０のゲート電極１１５ａの電圧は、当該和よりも大きくならず、第１ビット線ＢＬ１の電圧は、当該駆動電圧よりも大きくならない。
読み出し電圧は低電圧であり、当該駆動電圧も低電圧にすることが可能であるため、第１ビット線ＢＬ１の電圧を、低電圧にすることができる。したがって、第１ビット線ＢＬ１と接続するＭＯＳトランジスタ１１０の他方の拡散層１１２ｂ側、第１トランジスタ１１、第２トランジスタ１２及び第３トランジスタ１３を低電圧系とし、第２ビット線ＢＬ２と接続するＭＯＳトランジスタ１１０の一方の拡散層１１２ａ側、第４トランジスタ１４及び第５トランジスタ１５を高電圧系とすることができ、高電圧系の回路と低電圧系の回路とを分離することができるため、メモリセルアレイの設計・製造を容易なものとすることができる。
さらに、メモリセルアレイのレイアウトにおいて、低電圧系の回路は、高い耐圧が不要であるため、高電圧系の回路よりも占有面積を狭くすることができる。したがって、書き込みに高電圧が必要なナノギャップ１２０をメモリ素子として使用しても、第１ビット線ＢＬ１と接続するＭＯＳトランジスタ１１０の他方の拡散層１１２ｂ側、第１トランジスタ１１、第２トランジスタ１２及び第３トランジスタ１３の占有面積を狭くすることができるため、微細化に有利である。
さらに、第１ビット線ＢＬ１の電圧を低電圧にすることができるため、メモリセルアレイ１０を駆動するための周辺回路及びその他駆動回路を、第１ビット線ＢＬ１と第２ビット線ＢＬ２を境界として、第１ビット線ＢＬ１を指定するためのアドレス回路及びそれに連なる低電圧系の回路と、書き込みに必要な高電圧系の回路と、に明確に区別できる。したがって、メモリセルアレイ１０を駆動するための周辺回路領域の微細化にも有利であるとともに、周辺回路やパターンの設計・製造の容易化にも有利である。
また、メモリセルアレイ１０は、従来のメモリセルアレイ（ＤＲＡＭのメモリセルアレイ）のキャパシタをナノギャップ素子１２０に置き換えた構成となっており、ナノギャップ素子１２０は、コンタクトホール１０１ａ内に形成されているためキャパシタよりも小型であり、かつ、抵抗値の変化現象（抵抗値のメモリ現象）が生じるナノメートルオーダーの間隙（間隙部１２３が有する間隙）を隔てて第１導電体１２１と第２導電体１２２とが縦方向（上下方向）に並んで配置された縦型のナノギャップ素子１２０であるため高密度構造となっている。したがって、メモリセルアレイ１０は、小型化、高密度化が可能であって、かつ、既存の半導体製造技術と整合性が良い。
また、以上説明した第１の実施の形態におけるメモリセルアレイ１０によれば、第１ビット線ＢＬ１の電圧を、第１ビット線ＢＬ１を指定するためのアドレス回路の駆動電圧以下に制限するリミッタ回路１６を備えている。
したがって、例えば、第１ビット線ＢＬ１にサージ電圧が印加されても、第１ビット線ＢＬ１の電圧は、当該駆動電圧よりも大きくならないため、第１ビット線ＢＬ１と接続するＭＯＳトランジスタ１１０の他方の拡散層１１２ｂ側、第１トランジスタ１１、第２トランジスタ１２及び第３トランジスタ１３を低電圧系にしても、これらが誤動作したり破損したりすることがなく安全である。
また、第１ビット線ＢＬ１の電圧は当該駆動電圧よりも大きくならないため、第１ビット線ＢＬ１を指定するためのアドレス回路及びそれに連なる低電圧系の回路も、誤動作したり破損したりすることがなく安全である。
したがって、例えば、第１ビット線ＢＬ１にサージ電圧が印加されても、第１ビット線ＢＬ１の電圧は、当該駆動電圧よりも大きくならないため、第１ビット線ＢＬ１と接続するＭＯＳトランジスタ１１０の他方の拡散層１１２ｂ側、第１トランジスタ１１、第２トランジスタ１２及び第３トランジスタ１３を低電圧系にしても、これらが誤動作したり破損したりすることがなく安全である。
また、第１ビット線ＢＬ１の電圧は当該駆動電圧よりも大きくならないため、第１ビット線ＢＬ１を指定するためのアドレス回路及びそれに連なる低電圧系の回路も、誤動作したり破損したりすることがなく安全である。
また、以上説明した第１の実施の形態におけるメモリセルアレイ１０によれば、第２ビット線ＢＬ２は、複数のライン状ビット線の各々が連結した平面状に形成されている。
したがって、メモリセルアレイ１０の製造時における第２ビット線ＢＬ２の形成工程において、複数のライン状ビット線を形成する場合よりも、第２ビット線ＢＬ２を容易に形成することができる。
したがって、メモリセルアレイ１０の製造時における第２ビット線ＢＬ２の形成工程において、複数のライン状ビット線を形成する場合よりも、第２ビット線ＢＬ２を容易に形成することができる。
［第２の実施の形態］
次に、第２の実施の形態におけるメモリセルアレイ１０Ａについて説明する。
次に、第２の実施の形態におけるメモリセルアレイ１０Ａについて説明する。
図６は、メモリセルアレイ１０Ａを備える記憶装置１Ａの機能的構成の一例を示すブロック図であり、図７は、メモリセルアレイ１０Ａの要部構成の一例を示す回路図である。
なお、第２の実施の形態のメモリセルアレイ１０Ａは、電圧センスアンプ５１に代えて電流センスアンプ５１Ａに接続されている点が第１の実施の形態のメモリセルアレイ１０と異なる。したがって、異なる箇所のみについて説明し、その他の共通する部分は同一符号を付して詳細な説明は省略する。
第２ビット線ＢＬ２は、例えば、図７に示すように、一端が、第４トランジスタ１４を介して書き込み電圧端子１４ａと接続しているとともに、第５トランジスタ１５を介して読み出し部５０Ａが備える電流センスアンプ５１Ａと接続している。
したがって、第２の実施の形態においては、第２ビット線ＢＬ２がセンスアンプ（電流センスアンプ５１Ａ）と接続しているため、第１ビット線ＢＬ１はセンスアンプ（電圧センスアンプ５１）と接続していない。
したがって、第２の実施の形態においては、第２ビット線ＢＬ２がセンスアンプ（電流センスアンプ５１Ａ）と接続しているため、第１ビット線ＢＬ１はセンスアンプ（電圧センスアンプ５１）と接続していない。
（読み出し部）
読み出し部５０Ａは、例えば、一の電流センスアンプ５１Ａを有している。
読み出し部５０Ａは、例えば、制御部６０から電流センスアンプ５１ＡをＯＮするよう指示されると、当該電流センスアンプ５１ＡをＯＮして、当該電流センスアンプ５１Ａにより第２ビット線ＢＬ２からの電流を感知して増幅する。そして、当該増幅された電流に基づいてデータを判定して、当該判定結果を制御部６０に出力する。
読み出し部５０Ａは、例えば、一の電流センスアンプ５１Ａを有している。
読み出し部５０Ａは、例えば、制御部６０から電流センスアンプ５１ＡをＯＮするよう指示されると、当該電流センスアンプ５１ＡをＯＮして、当該電流センスアンプ５１Ａにより第２ビット線ＢＬ２からの電流を感知して増幅する。そして、当該増幅された電流に基づいてデータを判定して、当該判定結果を制御部６０に出力する。
（書き込み処理）
次に、記憶装置１Ａによる、メモリセル１００へのデータの書き込みに関する処理の一例について説明する。
次に、記憶装置１Ａによる、メモリセル１００へのデータの書き込みに関する処理の一例について説明する。
制御部６０は、選択したメモリセル１００と接続する第１ビット線ＢＬ１を指定することにより当該第１ビット線ＢＬ１をグランドＧと接続させ、かつ、当該メモリセル１００と接続するワード線ＷＬを指定するとともに、第２ビット線ＢＬ２に書き込み電圧を供給することによって、メモリセル１００にデータを書き込む。
具体的には、制御部６０は、まず、選択したメモリセル１００と接続する第１ビット線ＢＬ１のアドレス情報を、第１ビット線指定部２０に出力する。
アドレス情報が入力されると、第１ビット線指定部２０は、当該アドレス情報により指定された第１ビット線ＢＬ１に接続する第３トランジスタ１３をＯＮ状態に切り替える。
アドレス情報が入力されると、第１ビット線指定部２０は、当該アドレス情報により指定された第１ビット線ＢＬ１に接続する第３トランジスタ１３をＯＮ状態に切り替える。
次いで、制御部６０は、選択したメモリセル１００と接続するワード線ＷＬのアドレス情報を、ワード線指定部３０に出力する。
アドレス情報が入力されると、ワード線指定部３０は、当該アドレス情報により指定されたワード線ＷＬに前記所定の電圧を供給する。
アドレス情報が入力されると、ワード線指定部３０は、当該アドレス情報により指定されたワード線ＷＬに前記所定の電圧を供給する。
次いで、制御部６０は、書き込み電圧を供給するよう電圧供給部４０に指示する。
書き込み電圧を供給するよう指示されると、電圧供給部４０は、第２トランジスタ１２をＯＮ状態に切り替えて、ＯＮ状態の第３トランジスタ１３と接続する第１ビット線ＢＬ１をグランドＧと接続させるとともに、第４トランジスタ１４をＯＮ状態に切り替えて、書き込み電圧端子１４ａを介して、書き込み電圧を第２ビット線ＢＬ２に供給する。
書き込み電圧を供給するよう指示されると、電圧供給部４０は、第２トランジスタ１２をＯＮ状態に切り替えて、ＯＮ状態の第３トランジスタ１３と接続する第１ビット線ＢＬ１をグランドＧと接続させるとともに、第４トランジスタ１４をＯＮ状態に切り替えて、書き込み電圧端子１４ａを介して、書き込み電圧を第２ビット線ＢＬ２に供給する。
制御部６０により選択されたメモリセル１００と接続する第１ビット線ＢＬ１がグランドＧと接続されているとともに、当該選択されたメモリセル１００と接続するワード線ＷＬの電圧が前記所定の電圧となっているため、第２ビット線ＢＬ２に書き込み電圧が供給されると、当該選択されたメモリセル１００が有するＭＯＳトランジスタ１１０がＯＮ状態となり、当該選択されたメモリセル１００を介して、書き込み電圧端子１４ａとグランドＧ（グランド端子１２ａ）との間に電位差が生じる。したがって、当該選択されたメモリセル１００が有するナノギャップ素子１２０の第１導電体１２１と第２導電体１２２との間に電圧が印加され、当該ナノギャップ素子１２０の抵抗状態が、例えば、低抵抗状態（例えば、データ「０」に対応する抵抗状態）から高抵抗状態（例えば、データ「１」に対応する抵抗状態）に切り替わり、当該選択されたメモリセル１００（当該ナノギャップ素子１２０）にデータが書き込まれる。
したがって、書き込み電圧の電圧値は、ナノギャップ素子１２０の抵抗状態を切り替えることができる大きさである必要がある。すなわち、書き込み電圧の電圧値は、所定の閾値よりも高い範囲内から選択された値であり、例えば、高抵抗状態とするには１０Ｖ、低抵抗状態とするには７Ｖ等である。
したがって、書き込み電圧の電圧値は、ナノギャップ素子１２０の抵抗状態を切り替えることができる大きさである必要がある。すなわち、書き込み電圧の電圧値は、所定の閾値よりも高い範囲内から選択された値であり、例えば、高抵抗状態とするには１０Ｖ、低抵抗状態とするには７Ｖ等である。
（読み出し処理）
次に、記憶装置１Ａによる、メモリセル１００からのデータの読み出しに関する処理の一例について説明する。
次に、記憶装置１Ａによる、メモリセル１００からのデータの読み出しに関する処理の一例について説明する。
制御部６０は、選択したメモリセル１００と接続するワード線ＷＬを指定するとともに、当該メモリセル１００と接続する第１ビット線ＢＬ１を指定することにより当該第１ビット線ＢＬ１に書き込み電圧よりも低い読み出し電圧を供給することによって、当該メモリセル１００からデータを読み出す。
具体的には、制御部６０は、まず、選択したメモリセル１００と接続する第１ビット線ＢＬ１のアドレス情報を、第１ビット線指定部２０に出力する。
アドレス情報が入力されると、第１ビット線指定部２０は、当該アドレス情報により指定された第１ビット線ＢＬ１に接続する第３トランジスタ１３をＯＮ状態に切り替える。
アドレス情報が入力されると、第１ビット線指定部２０は、当該アドレス情報により指定された第１ビット線ＢＬ１に接続する第３トランジスタ１３をＯＮ状態に切り替える。
次いで、制御部６０は、読み出し電圧を供給するよう電圧供給部４０に指示する。
読み出し電圧を供給するよう指示されると、電圧供給部４０は、第５トランジスタ１５をＯＮ状態に切り替えて、第２ビット線ＢＬ２を電流センスアンプ５１Ａと接続させるとともに、第１トランジスタ１１をＯＮ状態に切り替えて、読み出し電圧端子１１ａを介して、読み出し電圧を第１ビット線ＢＬ１に供給する。
読み出し電圧を供給するよう指示されると、電圧供給部４０は、第５トランジスタ１５をＯＮ状態に切り替えて、第２ビット線ＢＬ２を電流センスアンプ５１Ａと接続させるとともに、第１トランジスタ１１をＯＮ状態に切り替えて、読み出し電圧端子１１ａを介して、読み出し電圧を第１ビット線ＢＬ１に供給する。
次いで、制御部６０は、選択したメモリセル１００と接続するワード線ＷＬのアドレス情報を、ワード線指定部３０に出力する。
アドレス情報が入力されると、ワード線指定部３０は、当該アドレス情報により指定されたワード線ＷＬに前記所定の電圧を供給する。
アドレス情報が入力されると、ワード線指定部３０は、当該アドレス情報により指定されたワード線ＷＬに前記所定の電圧を供給する。
次いで、制御部６０は、読み出し部５０Ａに電流センスアンプ５１ＡをＯＮするよう指示する。
制御部６０により選択されたメモリセル１００と接続する第１ビット線ＢＬ１が指定されているとともに、第１ビット線ＢＬ１に読み出し電圧が供給されているため、当該指定された第１ビット線ＢＬ１に読み出し電圧が供給される。この状態で、当該選択されたメモリセル１００と接続するワードＷＬの電圧を前記所定の電圧にすると、当該選択されたメモリセル１００が有するＭＯＳトランジスタ１１０がＯＮ状態となり、当該選択されたメモリセル１００を介して、読み出し電圧端子１２ａから電流センスアンプ５１Ａへと、当該選択されたメモリセル１００が有するナノギャップ素子１２０の抵抗状態に応じた電流が流れる。すなわち、当該ナノギャップ素子１２０の抵抗状態が低抵抗状態であれば高電流値の電流が流れ、高抵抗状態であれば低電流値の電流が流れる。したがって、電流センスアンプ５１Ａにより第２ビット線ＢＬ２からの電流を感知して、当該ナノギャップ素子１２０の抵抗状態を判定することにより、当該選択されたメモリセル１００（当該ナノギャップ素子１２０）からデータ（「０」又は「１」）が読み出される。
したがって、読み出し電圧の電圧値は、書き込み電圧の電圧値よりも小さく、ナノギャップ素子１２０の抵抗状態を切り替えることができない大きさであれば任意である。すなわち、読み出し電圧の電圧値は、所定の閾値よりも低い範囲内から選択された値であり、例えば、２Ｖ等である。
したがって、読み出し電圧の電圧値は、書き込み電圧の電圧値よりも小さく、ナノギャップ素子１２０の抵抗状態を切り替えることができない大きさであれば任意である。すなわち、読み出し電圧の電圧値は、所定の閾値よりも低い範囲内から選択された値であり、例えば、２Ｖ等である。
以上説明した第２の実施の形態のメモリセルアレイ１０Ａによれば、第１の実施の形態のメモリセルアレイ１０と同様の効果が得られることは無論のこと、センスアンプとして、電流センスアンプ５１Ａを備えている。
すなわち、備えるセンスアンプの個数を１個にすることができるため、電圧センスアンプ５１を備える第１の実施の形態のメモリセルアレイ１０と比較して、センスアンプの個数が削減されるため、メモリセルアレイ１０Ａを備える記憶装置１Ａの製造コストを削減することができる。
すなわち、備えるセンスアンプの個数を１個にすることができるため、電圧センスアンプ５１を備える第１の実施の形態のメモリセルアレイ１０と比較して、センスアンプの個数が削減されるため、メモリセルアレイ１０Ａを備える記憶装置１Ａの製造コストを削減することができる。
なお、本発明は、上記した実施の形態のものに限るものではなく、その要旨を逸脱しない範囲で適宜変更可能である。
第１の実施の形態及び第２の実施の形態では、メモリセル１００のセル構造が６Ｆ２構造となっているが、メモリセル１００のセル構造は、これに限ることはなく、適宜任意に変更可能である。
第１の実施の形態及び第２の実施の形態では、ＭＯＳトランジスタ１１０のゲート電極１１５ａが、ワード線ＷＬを兼ねるようにしたが、これに限ることはなく、例えば、ゲート電極１１５ａとワード線ＷＬとを別々に形成するようにしても良い。
また、第１の実施の形態及び第２の実施の形態では、第２ビット線ＢＬ２とナノギャップ素子１２０の第２導電体１２２とを別々に形成したが、これに限ることはなく、例えば、一体的に形成して、第２導電体１２２が第２ビット線ＢＬ２を兼ねるようにしても良い。
また、第１の実施の形態及び第２の実施の形態では、第２ビット線ＢＬ２とナノギャップ素子１２０の第２導電体１２２とを別々に形成したが、これに限ることはなく、例えば、一体的に形成して、第２導電体１２２が第２ビット線ＢＬ２を兼ねるようにしても良い。
第１の実施の形態及び第２の実施の形態では、第２ビット線ＢＬ２の形状が、複数のライン状ビット線の全てを連結した平面状となっているが、第２ビット線ＢＬ２は、複数のライン状ビット線のうちの少なくとも２つを連結した平面状であれば任意である。
また、第１の実施の形態及び第２の実施の形態では、第２ビット線ＢＬ２は平面状となっているが、これに限ることはなく、例えば、第１ビット線ＢＬ１のように、ライン状であっても良い。第２ビット線ＢＬ２をライン状に形成する場合、ライン状の第２ビット線ＢＬ２の各々を独立した形状とし、各々を、一の第４トランジスタ１４や一の第５トランジスタ１５と接続しても良いし、複数のライン状の第２ビット線ＢＬ２のうちの少なくとも２つの端部を合流（連結）した形状とし、当該合流された端部を、一の第４トランジスタ１４や一の第５トランジスタ１５と接続しても良い。
また、第１の実施の形態及び第２の実施の形態では、第２ビット線ＢＬ２は平面状となっているが、これに限ることはなく、例えば、第１ビット線ＢＬ１のように、ライン状であっても良い。第２ビット線ＢＬ２をライン状に形成する場合、ライン状の第２ビット線ＢＬ２の各々を独立した形状とし、各々を、一の第４トランジスタ１４や一の第５トランジスタ１５と接続しても良いし、複数のライン状の第２ビット線ＢＬ２のうちの少なくとも２つの端部を合流（連結）した形状とし、当該合流された端部を、一の第４トランジスタ１４や一の第５トランジスタ１５と接続しても良い。
第１の実施の形態では、メモリセルアレイ１０が備える第１ビット線ＢＬ１と同数の電圧センスアンプ５１と接続するようにしたが、これに限ることはなく、例えば、複数の第１ビット線ＢＬ１のうちの少なくとも２つの電圧センスアンプ５１側の端部を合流させて、当該合流された端部と一の電圧センスアンプ５１とを接続するようにしても良い。
また、第２の実施の形態では、メモリセルアレイ１０Ａが平面状の第２ビット線ＢＬ２を１つ備える構成であるため、メモリセルアレイ１０Ａと接続する第４トランジスタ１４、電流センスアンプ５１Ａ及び第５トランジスタ１５の個数をそれぞれ１個としたが、第４トランジスタ１４、電流センスアンプ５１Ａ及び第５トランジスタ１５の個数は、メモリセルアレイ１０Ａが備える第２ビット線ＢＬ２の数に応じて適宜任意に変更可能である。また、例えば、メモリセルアレイ１０Ａが複数の平面状又はライン状の第２ビット線ＢＬ２を備える場合、当該複数の第２ビット線ＢＬ２のうちの少なくとも２つの端部を合流させて、当該合流された端部を、一の第４トランジスタ１４と接続させるとともに、一の第５トランジスタ１５と（具体的には、一の第５トランジスタ１５を介して一の電流センスアンプ５１Ａと）接続させても良い。
また、第２の実施の形態では、メモリセルアレイ１０Ａが平面状の第２ビット線ＢＬ２を１つ備える構成であるため、メモリセルアレイ１０Ａと接続する第４トランジスタ１４、電流センスアンプ５１Ａ及び第５トランジスタ１５の個数をそれぞれ１個としたが、第４トランジスタ１４、電流センスアンプ５１Ａ及び第５トランジスタ１５の個数は、メモリセルアレイ１０Ａが備える第２ビット線ＢＬ２の数に応じて適宜任意に変更可能である。また、例えば、メモリセルアレイ１０Ａが複数の平面状又はライン状の第２ビット線ＢＬ２を備える場合、当該複数の第２ビット線ＢＬ２のうちの少なくとも２つの端部を合流させて、当該合流された端部を、一の第４トランジスタ１４と接続させるとともに、一の第５トランジスタ１５と（具体的には、一の第５トランジスタ１５を介して一の電流センスアンプ５１Ａと）接続させても良い。
第１の実施の形態及び第２の実施の形態において、制限手段は、図５に示すリミッタ回路１６に限られるものではなく、第１ビット線ＢＬ１の電圧を、第１ビット線を指定するための回路の駆動電圧以下に制限することができるものであれば任意である。
また、第１の実施の形態及び第２の実施の形態において、メモリセルアレイ１０，１０Ａは、制限手段を備えていなくても良い。
また、第１の実施の形態及び第２の実施の形態において、メモリセルアレイ１０，１０Ａは、制限手段を備えていなくても良い。
読み出し動作において、ナノギャップ素子１２０に印加される電圧は、第１ビット線ＢＬ１に現れる電圧（Ｖｂ１：第１トランジスタ１１のゲート閾値電圧と第３トランジスタ１３のゲート閾値電圧との和を、読み出し電圧から引いた電圧）と、ＭＯＳトランジスタ１１０のゲート電圧（Ｖｇ：ワード線ＷＬに印加する所定の電圧）からＭＯＳトランジスタ１１０のゲート閾値電圧（Ｖｔｈ）を差し引いた電圧（Ｖｇ−Ｖｔｈ）と、のうちの何れか小さい方の電圧となる。
したがって、第１の実施の形態及び第２の実施の形態において、読み出し電圧の電圧値を、書き込み電圧の電圧値よりも小さく、ナノギャップ素子１２０の抵抗状態を切り替えることができない大きさ（例えば、２Ｖ）と制約したが、Ｖｇ−Ｖｔｈが、ナノギャップ素子１２０の抵抗状態を切り替えることができない大きさである場合には、読み出し電圧の電圧値にこのような制約は必要ではなく、読み出し電圧は、低電圧系回路の電源電圧であれば任意であり、具体的には、例えば、５Ｖ等であっても良い。
したがって、第１の実施の形態及び第２の実施の形態において、読み出し電圧の電圧値を、書き込み電圧の電圧値よりも小さく、ナノギャップ素子１２０の抵抗状態を切り替えることができない大きさ（例えば、２Ｖ）と制約したが、Ｖｇ−Ｖｔｈが、ナノギャップ素子１２０の抵抗状態を切り替えることができない大きさである場合には、読み出し電圧の電圧値にこのような制約は必要ではなく、読み出し電圧は、低電圧系回路の電源電圧であれば任意であり、具体的には、例えば、５Ｖ等であっても良い。
第１の実施の形態及び第２の実施の形態においては、ナノギャップ素子１２０の抵抗状態を“高抵抗状態”と“低抵抗状態”との２つに区分して、１つのメモリセル１００に２値のデータを記憶させるようにしたが、ナノギャップ素子１２０の抵抗状態は、ナノギャップ素子１２０の第１導電体１２１と第２導電体１２２との間に印加する電圧の電圧値の大きさに応じて３つ以上に区分することができる。したがって、本発明のメモリセルアレイ１０においては、供給する書き込み電圧の電圧値を調整することにより、１つのメモリセル１００に多値のデータを記憶させることができる。
１０，１０Ａ メモリセルアレイ
１６ リミッタ回路（制限手段）
１００ メモリセル
１０１ａ コンタクトホール
１１０ ＭＯＳトランジスタ
１１２ａ 一方の拡散層
１１２ｂ 他方の拡散層
１１３ 第１電極
１１４ 第２電極
１１５ ゲート領域
１２０ ナノギャップ素子（スイッチング素子）
１２１ 第１導電体
１２２ 第２導電体
ＢＬ１ 第１ビット線
ＢＬ２ 第２ビット線
ＷＬ ワード線
１６ リミッタ回路（制限手段）
１００ メモリセル
１０１ａ コンタクトホール
１１０ ＭＯＳトランジスタ
１１２ａ 一方の拡散層
１１２ｂ 他方の拡散層
１１３ 第１電極
１１４ 第２電極
１１５ ゲート領域
１２０ ナノギャップ素子（スイッチング素子）
１２１ 第１導電体
１２２ 第２導電体
ＢＬ１ 第１ビット線
ＢＬ２ 第２ビット線
ＷＬ ワード線
Claims (3)
- 複数のメモリセルをアレイ状に配置したメモリセルアレイにおいて、
前記複数のメモリセルと接続する複数のワード線、複数の第１ビット線及び複数の第２ビット線を備え、
前記メモリセルは、ＭＯＳ（metal-oxide semiconductor）トランジスタと、当該ＭＯＳトランジスタの一方の拡散層に接続する第１電極を有するコンタクトホール内に形成されたスイッチング素子と、を有しており、
前記スイッチング素子は、第１導電体と、当該第１導電体の上方に設けられた第２導電体と、当該第１導電体と当該第２導電体との間に形成され、当該第１導電体と当該第２導電体との間への所定電圧の印加により抵抗値の変化現象が生じるナノメートルオーダーの間隙と、を有しており、
前記ワード線は、前記ＭＯＳトランジスタのゲート電極と接続しており、
前記第１ビット線は、前記ＭＯＳトランジスタの他方の拡散層に接続された第２電極と接続しており、
前記第２ビット線は、前記第２導電体と接続しており、
選択された前記メモリセルと接続する前記第１ビット線を指定することにより当該第１ビット線をグランドと接続させ、かつ、当該メモリセルと接続する前記ワード線を指定するとともに、前記第２ビット線に書き込み電圧を供給することによって、当該メモリセルにデータを書き込み、
選択された前記メモリセルと接続する前記ワード線を指定するとともに、当該メモリセルと接続する前記第１ビット線を指定することにより当該第１ビット線に前記書き込み電圧よりも低い読み出し電圧を供給することによって、当該メモリセルからデータを読み出し、
前記書き込み時及び前記読み出し時には、前記ワード線の電圧を、前記ＭＯＳトランジスタのゲート閾値電圧以上、かつ、前記第１ビット線を指定するための回路の駆動電圧と前記ゲート閾値電圧との和以下とすることによって、当該ワード線を指定するよう構成されていることを特徴とするメモリセルアレイ。 - 請求項１に記載のメモリセルアレイにおいて、
前記第１ビット線の電圧を前記駆動電圧以下に制限する制限手段を備えることを特徴とするメモリセルアレイ。 - 請求項１又は２に記載のメモリセルアレイにおいて、
前記複数の第２ビット線のうちの少なくとも２つの第２ビット線は、連結していることを特徴とするメモリセルアレイ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008334129A JP2010157568A (ja) | 2008-12-26 | 2008-12-26 | メモリセルアレイ |
| EP09179362.0A EP2202798B1 (en) | 2008-12-26 | 2009-12-16 | Memory cell array comprising nanogap memory elements |
| US12/644,608 US8174871B2 (en) | 2008-12-26 | 2009-12-22 | Memory cell array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008334129A JP2010157568A (ja) | 2008-12-26 | 2008-12-26 | メモリセルアレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010157568A true JP2010157568A (ja) | 2010-07-15 |
Family
ID=42061016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008334129A Pending JP2010157568A (ja) | 2008-12-26 | 2008-12-26 | メモリセルアレイ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8174871B2 (ja) |
| EP (1) | EP2202798B1 (ja) |
| JP (1) | JP2010157568A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9135990B2 (en) | 2010-08-26 | 2015-09-15 | National Institute Of Advanced Industrial Science And Technology | Drive method for memory element, and storage device using memory element |
| US9190145B2 (en) | 2010-08-26 | 2015-11-17 | National Institute Of Advanced Industrial Science And Technology | Drive method for memory element and storage device using memory element |
| JP2022553949A (ja) * | 2019-10-22 | 2022-12-27 | マイクロン テクノロジー，インク． | メモリセルにおける読み出しディスターブの低減のための電圧プロファイル |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020155642A (ja) * | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | 記憶装置 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002260377A (ja) * | 2000-11-09 | 2002-09-13 | Sanyo Electric Co Ltd | 磁気メモリ装置 |
| WO2003028124A1 (fr) * | 2001-09-25 | 2003-04-03 | Japan Science And Technology Agency | Dispositif electrique comprenant un electrolyte solide |
| JP2005108341A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 半導体記憶装置 |
| JP2006210396A (ja) * | 2005-01-25 | 2006-08-10 | Fujitsu Ltd | 磁気メモリ装置及びその読み出し方法 |
| JP2008052781A (ja) * | 2006-08-22 | 2008-03-06 | Sharp Corp | 半導体記憶装置 |
| JP2008085003A (ja) * | 2006-09-27 | 2008-04-10 | Matsushita Electric Ind Co Ltd | 抵抗変化型記憶装置 |
| JP2008243986A (ja) * | 2007-03-26 | 2008-10-09 | Funai Electric Advanced Applied Technology Research Institute Inc | スイッチング素子 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269358A (ja) | 1999-03-17 | 2000-09-29 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP3864229B2 (ja) | 2003-08-29 | 2006-12-27 | 独立行政法人産業技術総合研究所 | ナノギャップ電極の製造方法及び該方法により製造されたナノギャップ電極を有する素子 |
| WO2007046144A1 (ja) * | 2005-10-19 | 2007-04-26 | Fujitsu Limited | 抵抗記憶素子及びその製造方法、並びに不揮発性半導体記憶装置 |
| JP4017650B2 (ja) * | 2005-12-02 | 2007-12-05 | シャープ株式会社 | 可変抵抗素子及びその製造方法 |
| WO2008041306A1 (fr) * | 2006-09-29 | 2008-04-10 | Fujitsu Microelectronics Limited | Appareil à mémoire à semi-conducteur non volatile, procédé de lecture associé, procédé d'écriture associé et procédé d'effacement associé |
| JP5216254B2 (ja) * | 2007-06-22 | 2013-06-19 | 株式会社船井電機新応用技術研究所 | メモリ素子アレイ |
| JP5120874B2 (ja) * | 2007-06-22 | 2013-01-16 | 株式会社船井電機新応用技術研究所 | スイッチング素子 |
| US8304284B2 (en) * | 2008-04-11 | 2012-11-06 | Sandisk 3D Llc | Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element, and methods of forming the same |
| JP2010157569A (ja) * | 2008-12-26 | 2010-07-15 | Funai Electric Advanced Applied Technology Research Institute Inc | メモリセルアレイ |
-
2008
- 2008-12-26 JP JP2008334129A patent/JP2010157568A/ja active Pending
-
2009
- 2009-12-16 EP EP09179362.0A patent/EP2202798B1/en not_active Not-in-force
- 2009-12-22 US US12/644,608 patent/US8174871B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002260377A (ja) * | 2000-11-09 | 2002-09-13 | Sanyo Electric Co Ltd | 磁気メモリ装置 |
| WO2003028124A1 (fr) * | 2001-09-25 | 2003-04-03 | Japan Science And Technology Agency | Dispositif electrique comprenant un electrolyte solide |
| JP2005108341A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 半導体記憶装置 |
| JP2006210396A (ja) * | 2005-01-25 | 2006-08-10 | Fujitsu Ltd | 磁気メモリ装置及びその読み出し方法 |
| JP2008052781A (ja) * | 2006-08-22 | 2008-03-06 | Sharp Corp | 半導体記憶装置 |
| JP2008085003A (ja) * | 2006-09-27 | 2008-04-10 | Matsushita Electric Ind Co Ltd | 抵抗変化型記憶装置 |
| JP2008243986A (ja) * | 2007-03-26 | 2008-10-09 | Funai Electric Advanced Applied Technology Research Institute Inc | スイッチング素子 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9135990B2 (en) | 2010-08-26 | 2015-09-15 | National Institute Of Advanced Industrial Science And Technology | Drive method for memory element, and storage device using memory element |
| US9190145B2 (en) | 2010-08-26 | 2015-11-17 | National Institute Of Advanced Industrial Science And Technology | Drive method for memory element and storage device using memory element |
| JP2022553949A (ja) * | 2019-10-22 | 2022-12-27 | マイクロン テクノロジー，インク． | メモリセルにおける読み出しディスターブの低減のための電圧プロファイル |
Also Published As
| Publication number | Publication date |
|---|---|
| US8174871B2 (en) | 2012-05-08 |
| EP2202798A3 (en) | 2013-10-23 |
| EP2202798A2 (en) | 2010-06-30 |
| US20100165696A1 (en) | 2010-07-01 |
| EP2202798B1 (en) | 2014-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8699268B2 (en) | Field effect devices controlled via a nanotube switching element | |
| US7943464B2 (en) | Non-volatile electromechanical field effect devices and circuits using same and methods of forming same | |
| JP5557419B2 (ja) | 半導体装置 | |
| JP2010157569A (ja) | メモリセルアレイ | |
| US7709880B2 (en) | Field effect devices having a gate controlled via a nanotube switching element | |
| WO2006009090A1 (ja) | 記憶素子 | |
| JP2009117461A (ja) | アンチヒューズ素子、およびアンチヒューズ素子の設定方法 | |
| US9812502B2 (en) | Semiconductor memory device having variable resistance elements provided at intersections of wiring lines | |
| JP2007110083A (ja) | 金属−絶縁体転移膜の抵抗体を含む半導体メモリ素子 | |
| JP2009260052A (ja) | 不揮発性半導体記憶装置とその製造方法および半導体装置 | |
| US9595564B1 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP2015082545A (ja) | 抵抗変化素子 | |
| JP2010157568A (ja) | メモリセルアレイ | |
| US9208868B2 (en) | Semiconductor device including a variable resistance device, and method of controlling the semiconductor device | |
| JP2012064668A (ja) | 半導体装置 | |
| JP2010157567A (ja) | メモリセルアレイ | |
| JP5374865B2 (ja) | 抵抗変化素子、これを用いた記憶装置、及びそれらの作製方法 | |
| US20230200091A1 (en) | Three-dimensional non-volatile memory device with filament confinement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140107 |