WO2003028124A1 - Dispositif electrique comprenant un electrolyte solide - Google Patents

Dispositif electrique comprenant un electrolyte solide Download PDF

Info

Publication number
WO2003028124A1
WO2003028124A1 PCT/JP2002/009759 JP0209759W WO03028124A1 WO 2003028124 A1 WO2003028124 A1 WO 2003028124A1 JP 0209759 W JP0209759 W JP 0209759W WO 03028124 A1 WO03028124 A1 WO 03028124A1
Authority
WO
WIPO (PCT)
Prior art keywords
solid electrolyte
thin film
metal
metal thin
silver
Prior art date
Application number
PCT/JP2002/009759
Other languages
English (en)
French (fr)
Inventor
Toshitsugu Sakamoto
Masakazu Aono
Tsuyoshi Hasegawa
Tomonobu Nakayama
Kazuya Terabe
Hisao Kawaura
Naohiko Sugibayashi
Original Assignee
Japan Science And Technology Agency
Riken
Nec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science And Technology Agency, Riken, Nec Corporation filed Critical Japan Science And Technology Agency
Priority to JP2003531542A priority Critical patent/JP4575664B2/ja
Priority to US10/490,598 priority patent/US7875883B2/en
Publication of WO2003028124A1 publication Critical patent/WO2003028124A1/ja

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/028—Formation of the switching material, e.g. layer deposition by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Description

明 細 書 固体電 質を用いた電気素子 技術分野
本発明は、 主に、 固体電解質を用いた電気素子に関する。 特に、 固体電解質を 用いた高集積化および高速化が可能な不揮発性記憶装置とその製造方法に関する。 背景技術
今日の高度情報化社会において、 大量の情報を一時的あるいは半永久的に保持 する記憶装置は必要不可欠である。 なかでも、 コンピュータに用いられているダ イナミックメモリ （D RAM)、 フラッシュメモリやリードオンリーメモリ （R O M) などはよく知られている。
第 1の従来例はフラッシュメモリである。 フラッシュメモリ一の記憶セルは浮 遊ゲート型トランジスタ 1個からなる。 ソース、 ドレイン間のチャネル領域と制 御ゲート電極と間に設けた浮遊ゲート電極を情報の蓄積ノードとして利用する。 浮遊ゲート電極の帯電状態を情報の" 0 " と" 1 " に対応させる。 浮遊ゲート 電極は周囲を絶縁膜で囲まれているために、 ここに蓄えられた電荷は電源遮断後 も失われることなく、 不揮発性が実現される。 読み出し動作は、 浮遊ゲート電極 に蓄えられた電荷量に応じてしきい電圧が変化することを利用して行う。 情報の 書き込み ·消去動作は、 酸化膜を介したトンネル電流によって電子を浮遊ゲート に注入あるいは浮遊ゲート電極から電子を放出させることによって行う。
第 2の従来例は、 固体電解質中の電気化学反応を用いた量子ボイントコンタク トスイッチである （リケンレビュー、 3 7号、 7ページ、 2 0 0 1年参照)。 固体 電解質は、 固体中を溶液中のように自由にイオンが移動できる物質のことで、 こ れまでに多くの陽イオンや陰イオンの伝導を示す材料が見出されている。 電界を 加えるとキャリア一となる金属イオンが固体中を移動して電流を運ぶ。
上記文献には、 銀イオン導電性固体電解質である硫化銀を利用したスィツチに ついて述べられている。'銀線の表面を硫化して硫化銀を形成し、 白金線と微小な 空隙を接近させる。 硫化銀に正、 白金に負の電圧を加えると、 硫化銀内の銀ィォ ンが表面に銀原子として析出し、 白金との間の空隙に銀の架橋ができ、 ポイント コンタクトが形成される。 硫化銀と白金間には、 架橋が形成されていない場合に は電流はほとんど流れないが、 架橋が形成されると電流が流れるようになる。 架橋の形成と消失はマイクロ秒以下の高速で起こる。 また、 架橋を流れる電流 は量子化される。 電流の量子化は、 架橋が数個の原子鎖でできていて、 サイズが ナノメーターオーダーであることを示している。 スィッチとして用いると、 高速 動作、 低消費電力、 さらに高集積化が可能である。 従来例では、 スィッチやメモ リ一へ応用した際には、 新規素子の作製に繋がることが述べられている。
第 1の従来例のフラッシュメモリは、 低ビットコストを特徴としてきた素子で あり、 他のメモリーに対して有利なビットコストを実現していく必要がある。 そ のためには、 記憶セルのスケーリングが今後進むと考えられる。 しかし、 現状で は見通しは明るくない。 その原因の一つが、 書き換え回数増大とともに発生する トンネル酸化膜リーク電流にある。
リーク電流は浮遊ゲート電極に蓄えられた電荷を消失させる致命的な現象であ る。 酸化膜の薄膜化とともに急激に増大するため、 トンネル酸化膜を薄膜化する のは困難であると考えられている。 薄膜化に頼らないスケーリングを考える必要 が生じている。
第 2の従来例では、空隙を設ける際に、走査型トンネル顕微鏡を用いる方法と、 2本の金属線を手で持つて近づける方法が用いられている。 走査型トンネル顕微 鏡を用いる方法では、 一つの空隙を制御良く形成できる利点はあるが、 多数の空 隙を作製するには適していない。 硫ィ匕銀線あるいは白金線を手で持って近づける 方法は制御性が悪ぐ同様に多数の空隙を作製するのには適していない。さらに、 第 2の従来例のように銀線上の硫化銀では 1つの記憶セルのサイズがミリメ一夕 一オーダーであり、 集積化には向いていない。 したがって、 記憶装置として集積 化することはできない。
そこで、 本発明の目的は、 固体電解質を用いた記憶装置を提供し、 特に、 集積 化に有利な回路構成を有する記憶装置とその製造方法を提供することにある。 発明の開示
本発明では、 記憶セルの選択のためのトランジスタと固体電解質スィッチを備 えたことを特徴とする （図 3 (A) 参照)。 詳しく述べると、 本発明の代表的な形 態による記憶セルは、 半導体基板表面に形成された電界効果トンランジス夕のド レイン領域上に第一の金属薄膜が積層され、 該第一の金属薄膜上に第一の金属薄 膜の金属イオンをキヤリァ一とする固体電解質が積層され、 該固体電解質と第二 の金属薄膜が空隙を介して交差し、 該第二の金属薄膜が共通接地線に接続され、 該電界効果トランジス夕のソースが列ァドレス線に接続され、 該電界効果卜ラン ジス夕のゲートが行アドレス線に接続されていることを特徴とする （図 3 (B) 参照)。
本発明の別の実施形態によれば、 記憶セルが 1つのダイオードと 1つの固体電 解質スィッチを備えたことを特徴とする （図 4 (A) 参照)。 詳しく述べると、 半 導体基板表面に形成されたダイオードの一方の電極上に第一の金属薄膜が配置さ れ、 該第一の金属薄膜上に該第一の金属薄膜の金属イオンをキャリアーとする固 体電解質が配置され、該固体電解質上に空隙を介して第二の金属薄膜が配置され、 該第二の金属薄膜が行ァドレス線に接続され、 該ダイォードの他方の電極が列ァ ドレス線に接続されることを特徴とする （図 4 (B) 参照)。
本発明のさらに別の実施形態によれば、 記憶装置の構成要素となる 1つの記憶 セルが 1つの固体電解質スィッチを備えることを特徴とする （図 5 (A) 参照)。 詳しく述べると、 半導体基板表面に形成された行アドレス線と接続される第一の 金属薄膜の一部が、 該第一の金属薄膜の金属イオンをキャリアーとする固体電解 質であり、 該固体電解質と列ァドレス線と接続される第二の金属薄膜と空隙を介 して交差していることを特徴とする （図 5 (B) 参照)。
さらに、 固体電界質スィッチを高集積化するために、 犠牲層を用いて空隙を制 御良く作製する必要がある。 空隙を作製する際の犠牲層として、 電子ビームレジ ストであるカツリクスァレーン系レジストゃポリスチレン、 ポリイミドなどの熱 硬化性樹脂、 シリコン酸化膜ゃシリコン窒化膜などの、 フォトレジス卜の現像液 およびフォトレジス卜の溶媒に不溶な材料を用いることを特徴とする。
本発明の代表的な実施形態の構成要素である固体電解質スィツチは、 半導体基 板 0 1上の絶縁膜 5 2上に配置されている （図 6 (B ) )。 その絶縁膜 5 2上に第 一の金属薄膜 5 3と、 金属薄膜 5 3上に金属薄膜の金属イオンをキャリア一とす る固体電解質 5 5が配置され、 さらに空隙 5 6を介して第二の金属薄膜 5 4が設 置されている。 固体電解質を用いたスィッチの特性は、 第一の金属薄膜 5 3を接 地して、 第二の金属薄膜 5 4に加える電圧を所定の範囲で繰り返し増減させると き、 第二の金属薄膜 5 4に流れる電流が室温においてヒステリシスを示すもので ある （図 6 (A) )。
図 6 (A)のように、第二の金属薄膜 5 4に印加する電圧を第 1の電圧（一 0 . 2 V) と第 2の電圧 （0 . 5 V) の間で上下すると、 室温において第二の金属薄 膜 5 4を流れる電流にヒステリシスを示す。 0 Vから負の方向に電圧を減じると、 一 0 . 2 V付近で電流が流れる。 抵抗値は 2 0オーム程度である。 電圧を正の方 向に掃引すると、 + 0 . 0 6 Vで電流が急激に減少する。 —0. 2から 0 . 0 6 Vの間では、 抵抗にして 2桁以上の違いがある双安定状態が実現できることがわ かる。 電圧が小さい場合に （一 0 . 2から 0 . 0 6 V) は、 双安定状態は保持さ れ、 ラッチ機能が実現されていることがわかる。 第一の金属薄膜 5 3上の固体電 解質 5 5においてスィツチ動作およびラツチ動作をすることは従来知られていな かったことであり、 発明者らが実験的に発見したものである。 図 6 Aの実験では 第一の金属薄膜 5 3は銀薄膜、 固体電解質 5 5は硫化銀薄膜、 第二の金属 5 4は 白金である。
上記のヒステリシス特性は、 図 6 (B) を用いて以下のように説明できる。 第一の金属薄膜 5 3を接地して、 第二の金属薄膜 5 4に負の電圧を加えると、 第二の金属薄膜 5 4力 ^らトンネル電流で電子が固体電解質 5 5に供給され、 固体 電解質表面に金属イオンが還元されて金属 5 7が析出する。 析出が繰り返される と、空隙 5 6が狭まり、ついには第二の金属薄膜 5 4との間で架橋が形成される。 このとき、 固体電解質 5 5と第二の金属薄膜 5 4が電気的に接続され、 電流が流 れる。 一方、 第二の金属薄膜 5 4に正の電圧を加えると、 析出した金属 5 7の架 橋が酸化され、 固体電解質 5 5中へと拡散されていく。 酸化が繰り返されると、 ついには空隙 5 6が生じ、 固体電解質 5 5と第二の金属薄膜 5 4は電気的に切断 される。 以上より、 1つの固体電解質スィッチおいて電流のオン、 オフが可能であるこ とがわかった。 さらにオン、 オフの状態はある電圧以下では保持されており、 ラ ツチ機能を備えていることがわかった。 このラッチ機能を用いれば、 情報の書き 込み、保持、読み出しといったメモリ動作が可能である。固体電解質スィッチは、 原理上、 原子サイズ程度の大きさがあればよく、 従来の電気素子よりもはるかに 微細化が可能である。
金属薄膜と固体電解質の間の空隙の作製においては、 有機溶剤やフォトレジス 卜の現像液などには溶けない材質を用いる。 例えば、 カリックスァレーンは、 電 子ビームに露光されると、 分子同士が結合してサイズの大きいポリマーを形成す る。 形成されたポリマーは、 フォトレジストの溶媒や現像液などには溶けない安 定な物質である。 一方、 有機物であるため、 酸素アツシングなどの酸素プラズマ 処理によって炭化し、 取り除くことができる。 以上より、 固体電解質を用いたス ィツチにおける空隙を制御よく制御することが可能であり、 多数の素子を集積化 できる。
図 1 4 (A) は、 固体電解質 5 5に硫化銅、 第二の金属薄膜 5 4にチタン、 第 一の金属薄膜に銅を用いた固体電解質スィッチの電流電圧特性を示している。 固体電解質スィツチのオン状態とオフ状態間の遷移が起こる電圧は、 それぞれ 一 I V以上、 I V以下である。 図 1 4 (B) に示すように、 一 3から 5 Vの範囲 で電圧を同じ固体電解質スィツチに印加すると、 オン状態とオフ状態の遷移が起 こる電圧が大きくなつているのがわかる。
ォン状態からオフ状態への遷移は 3 V、 逆にオフ状態からォン状態への遷移は — 3 Vである。 遷移電圧の変化は、 固体電解質中の銅イオンの動きによるもので あり、 上記のイオン欠乏層の広がりと関係している。 印加電圧の大きさによって 遷移電圧を制御できることは、 従来知られていなかつたことであり、 発明者らが 実験的に発見したものである。 図面の簡単な説明
図 1 (A) は、 本発明の第 1の実施形態に係る固体電解質スィッチを示す図で ある。 図 1 (B) は、 本発明の第 2の実施形態に係る固体電解質スィッチを示す図で ある。
図 2は、 本発明の第 3の実施形態に係る固体電解質トランジス夕の構造を示す 図である。
図 3 (A) は、 本発明の第 4の実施形態に係る記憶セルを示す構造図である。 図 3 (B) は、 図 3 (A) に示された記憶セルを使用した記憶装置を示す回路 図である。
図 4 (A) は、 本発明の第 5の実施形態に係る記憶セルを示す構造図である。 図 4 (B) は、 図 4 (A) に示された記憶セルを含む記憶装置を示す回路図で ある。
図 4 (C) は、 図 4 (A) に示された記憶セルの変形例を示す図である。 図 5 (A) は、 本発明の第 6の実施形態に係る記憶セルを示す構造図である。 図 5 (B) は、 図 5 (A) に示された記憶セルを含む記憶装置を示す回路図で ある。
図 6 (A) は、 本発明に係る固体電解質スィッチの電流電圧特性を示す図であ る。
図 6 (B) は、 本発明に係る固体電解質スィッチの原理的な動作を説明するた めの図である。
図 7 (A)、 （B)、 (C) 及び （D) は、 図 1 (A) に示された固体電解質スィ ツチの作製方法を工程順に説明するための図である。
図 8 (A)、 （B)、 (C) 及び （D) は、 図 1 (B) に示された固体電解質スィ ツチの作製方法を工程順に説明するための図である。
図 9 (A)、 （B)、 (C) 及び （D) は、 図 2に示された固体電解質トランジス 夕の作製方法を工程順に説明するための図である。
図 10 (A) 及び （B) は、 本発明の各実施形態に係わる固体電解質スィッチ およびビアホール中に固体電解質スィッチを示す図である。
図 1 1は、 論理ブロック、 配線および固体電解質スィッチから構成される本発 明の FPGAを示す図である。
図 12は、 第 7の実施形態に係わる固体電解質スィッチの製造方法の各工程を 示す断面図である。
図 1 3は、 第 8の実施形態に係わる固体電解質スィッチの製造方法の各工程を 示す断面図である。
図 1 4 (A)， (B ) は、 本発明の電圧を制御する方法を示したもので、 電圧を 変化させた際の固体電解質スィッチの電流電圧特性を示す図である。 発明を実施するための最良の形態
本発明の実施の形態について図面を参照して詳細に説明する。
(第 1の実施形態）
図 1 (A) に本実施形態による固体電解質スィッチ 1 O Aの構造図を示す。 固体電解質スィッチ 1 O Aは、 シリコンのような半導体基板 0 1から成る。 半 導体基板 0 1上に 2 0オングストロームから 2 0 0オングストローム程度の厚さ の絶縁膜 0 2を配置する。 絶縁膜 0 2は、 シリコン酸化膜、 シリコン窒化膜、 シ リコン酸窒化膜などから作られる絶縁膜でよい。 絶縁膜 0 2上には、 第一の金属 薄膜 0 3が配置され、 第一の金属薄膜 0 3上に第一の金属薄膜 0 3の材料である 金属イオンをキャリアーとする固体電解質 0 5が配置される。 金属薄膜 0 3は例 えば銀などの金属で、 膜厚は 2 0 0オングストロームから 2 0 0 0オングスト口 —ムであればよい。 固体電解質 0 5は例えば硫化銀で、 膜厚は 2 0オングスト口 ームから 2 0 0 0オングストロームであればよい。 固体電解質 0 5上には空隙 0 6を介し、 第二の金属薄膜 0 4が配置される。
1つの例として、絶縁膜 0 2にシリコン酸化膜、第一の金属薄膜 0 3に銀薄膜、 固体電解質 0 5に硫化銀、 第二の金属薄膜 0 4に白金を用いた場合の固体電解質 スィッチの製造方法について図 7 (A) から図 7 (D) に沿って述べる。
シリコン基板上 0 1に膜厚 3 0 0 n mのシリコン酸化膜 6 2を熱酸化法によつ て形成し、 さらに、 膜厚 2 5 0 0オングストロームの銀薄膜を真空蒸着法あるい はスパッタ法によって形成する （図 7 (A) )。
その後、 ゥエツトエッチング法あるいは反応性イオンエッチング法によって細 線に加工する。 細線の加工はリフトオフ法を用いてもよい。 銀薄膜 6 3の形成の 後、 硫化を行う （図 7 (B) )。 銀薄膜 6 3の硫化には 2つの方法がある。 硫化の 第 1の方法は、 銀薄膜 6 3が形成されたシリコン基板を硫黄粉末とともにるつぼ に入れ、 窒素雰囲気のベーク炉において 1 3 0度に加熱する。 硫化中に銀薄膜の 伝導度を測定することによって、 硫化の程度を知ることができ、 銀薄膜 6 3の硫 化を制御よく行うことができる。 硫化は伝導度が 2分の 1程度になるまで行う。 硫化の第 2の方法は、 窒素で希釈した硫化水素中で、 基板を 1 2 0度から 3 0 0度に加熱して行う。 この場合も、 銀薄膜 6 3の抵抗を測定することで、 制御よ く硫化を行うことができる。 本硫化工程によって、 銀薄膜の表面は黒色の硫化銀 に変化する。 硫化銀は自然界に存在する安定な物質であり、 以下に続く工程にお いて劣化することなく、 また、 経時劣化もない。
次に、 カリックスァレーンレジストをスピンコートした後、 電子ビーム描画装 置により硫化銀 6 5の一部を覆うように矩形パターンのカリックスァレーンレジ スト 6 7を形成する （図 7 (C ) )。 露光後に現像およびリンスを行った後、 カリ ックスァレーンは化学的に安定なポリマーに変化する。 そのため、 フォトレジス 卜の溶剤や現像液などに溶けない。 カリックスァレーンの膜厚は、 スピンコート の際の回転数および力リックスァレーンの濃度を変えることで調整することがで きる。 5重量％のカリックスァレーン （溶媒はモノクロ口ベンゼン） を用い、 回 転数 4 0 0 0 r p mであると、 膜厚は 1 7 0 n mである。 膜厚の調整は 1 0 nm のオーダーで正確に行うことが可能である。
次に、 白金薄膜 6 4を形成する。 白金薄膜を真空蒸着法あるいはスパッ夕法に よって形成した後、 ゥエツトエッチング法あるいは反応性イオンエッチング法に よって細線に加工する。 細線の加工はリフトオフ法を用いてもよい。 硫化銀 6 5 と重なる部分では、 硫化銀上に形成されたカリックスァレーンレジスト 6 7が存 在し、 硫化銀 6 5と白金薄膜 6 4は接触することはない。
最後に、 酸素アツシングまたは有機溶剤によりカリックスァレーンレジスト 6 7を取り除く （図 7 (D) )。 アツシングでは有機物を炭化させることによって取 り除くので、 硫化銀や白金にダメージを与えることなくレジスト 6 7を選択的に 取り除くことができる。 カリックスァレーンレジスト 6 7が取り除かれると、 硫 化銀と白金との間に空隙 6 6ができる。 空隙の間隔は、 カリックスァレーンレジ スト 6 7の膜厚を変えることで調整することができる。 固体電解質スィッチ 1 0の動作方法を図 7 (D) を参照しながら説明する。 銀薄膜 6 3を接地して、 白金薄膜 6 4に負の電圧 （—0 . 2 V以上） を加える と、 スィッチがオンする。 一方、 白金薄膜 6 4に正の電圧 （0. 0 6 V以上） を 加えると、 スィッチはオフする。 電圧を印加しない場合や、 印加電圧が小さい場 合 （一0 . 2 0から 0 . 0 6 V) には、 オンの状態あるいはオフの状態が維持さ れる。
本実施例ではカリックスァレーンレジスト 6 7を取り除いて空隙 6 6を形成し たが、 カリックスァレーンレジスト 6 7を残した状態においてもスイッチング動 作を確認することができた。 銀の架橋の形成時に、 柔らかい材質であるカリック スァレーンを押しのけて銀析出が進行し、 架橋が形成できたものと考えられる。 したがって、 柔らかい物質を犠牲層として用いる場合には、 犠牲層を必ずしも取 り除く必要はない。
(第 2の実施形態）
図 1 (B) に本実施形態の別の形態の固体電解質スィッチ 1 0 Bの構造図を示 す。
固体電解質スィッチ 1 0 Bは、 シリコンのような半導体基板 0 1から成る。 半 導体基板 0 1上に 2 0オングストロームから 2 0 0オングストローム程度の厚さ の絶縁膜 0 2を配置する。 絶縁膜 0 2は、 シリコン酸化膜、 シリコン窒化膜、 シ リコン酸窒化膜などから作られる絶縁膜でよい。 絶縁膜 0 2上には、 第二の金属 薄膜 0 4が配置され、 第二の金属薄膜 0 4上に空隙 0 6を介し、 固体電解質 0 5 が配置される。
金属薄膜 0 4は、 例えば白金などの金属で、 膜厚は 2 0 0オングストロームか ら 2 0 0 0オングストロ一ムであればよい。 固体電解質 0 5は例えば硫化銀で、 膜厚は 2 0オングストロームから 2 0 0 0オングストロームであればよい。 固体 電解質 0 5上に固体電解質 0 5のキャリア一である金属イオンを材料とする第一 の金属薄膜 0 3が配置される。 固体電解質 0 5に硫ィ匕銀を用いたとすると、 第一 の金属薄膜 0 3は銀薄膜でよい。
1つの例として、絶縁膜 0 2にシリコン酸化膜、第一の金属薄膜 0 3に銀薄膜、 固体電解質 0 5に硫化銀、 第二の金属薄膜 0 4に白金を用いた場合の固体電解質 スィッチの製造方法について図 8 (A) から図 8 (D) に沿って述べる。
シリコン基板上 0 1に膜厚 3 0 0 n mのシリコン酸化膜 7 2を熱酸化法によつ て形成し、 さらに、 膜厚 2 5 0 0オングストロームの白金薄膜を真空蒸着法ある いはスパッ夕法によって形成する （図 8 (A) )。 その後、 ウエットエッチング法 あるいは反応性ィォンェツチング法によつて細線に加工する。 細線の加工はリフ 卜オフ法を用いてもよい。
次に、 カリックスァレーンレジストをスピンコートした後、 電子ビーム描画装 置により白金薄膜 7 4の一部を覆うように矩形パターンの力リックスアレーンレ ジスト 7 7を形成する （図 8 (B ) )。 露光後に現像およびリンスを行った後、 力 リックスァレーンは化学的に安定なポリマーに変化する。 そのため、 フォトレジ ストの溶剤や現像液などに溶けない。 カリックスァレーンの膜厚は、 スピンコー トの際の回転数および力リックスアレーンの濃度を変えることで調整することが できる。 5重量％のカリックスァレーン （溶媒はモノクロ口ベンゼン） を用い、 回転数 4 0 0 0 r p mであると、 膜厚は 1 7 0 n mである。 膜厚の調整は 1 0 n mのオーダーで正確に行うことが可能である。
次に、 銀薄膜を形成し、 硫化を行う。 銀薄膜の硫化には 2つの方法がある。 硫 化の第 1の方法は、 銀薄膜が形成されたシリコン基板を硫黄粉末とともにるつぼ に入れ、 窒素雰囲気のベーク炉において 1 3 0度に加熱する。 硫化の第 2の方法 は、窒素で希釈した硫化水素中で、基板を 1 2 0度から 3 0 0度に加熱して行う。 本工程によって、 銀薄膜の表面は黒色の硫化銀に変化する。 硫化銀は自然界に 存在する安定な物質であり、 以下に続く工程において劣化することなく、 また、 経時劣化もない。 銀薄膜の硫化を行った結果、 硫化銀薄膜 7 5が形成される （図 8 (C) )。
次に、 酸素アツシングまたは有機溶剤によりカリックスァレーンレジスト 7 7 を取り除く （図 8 (D) )。 アツシングでは有機物を炭化させることによって取り 除くので、 硫化銀や白金にダメージを与えることなくレジスト 7 7を選択的に取 り除くことができる。 カリックスァレーンレジスト 7 7が取り除かれると、 硫化 銀と白金との間に空隙 7 6ができる。 空隙の間隔は、 カリックスァレーンレジス ト 7 7の膜厚を変えることで調整することができる。 最後に、 硫化銀薄膜 7 5上 に、 銀薄膜 7 3を真空蒸着法あるいはスパッタ法によって形成する。
固体電解質スィッチ 1 0の動作方法を図 8 (D) を参照しながら説明する。 銀薄膜 7 3を接地して、 白金薄膜 7 4に負の電圧 （一 0 . 2 V以上） を加える と、 スィッチがオンする。 一方、 白金薄膜 7 4に正の電圧 （0 . 0 6 V以上） を 加えると、 スィッチはオフする。 電圧を印加しない場合や、 印加電圧が小さい場 合 （_ 0. 2から 0 . 0 5 V) には、 オンの状態あるいはオフの状態が維持され る。
(第 3の実施形態）
図 2に本実施形態による固体電解質トランジスタ 2 0の構造図を示す。
固体電解質トランジスタ 2 0は、 シリコンのような半導体基板 0 1から成る。 半導体基板 0 1上に 2 0オングストロームから 2 0 0オングストローム程度の厚 さの絶縁膜 1 2を配置する。 絶縁膜 1 2は、 シリコン酸化膜、 シリコン窒化膜、 シリコン酸窒化膜などから作られる絶縁膜でよレ^ 絶縁膜 1 2上には、 金属薄膜 1 3が配置され、 金属薄膜 1 3内に金属薄膜 1 3の材料である金属イオンをキヤ リア一とする固体電解質 1 5が配置される。 金属薄膜 1 3は、 例えば銀などの金 属で、 膜厚は 2 0 0オングストロームから 2 0 0 0オングストロームであればよ い。 固体電解質 1 5は、 例えば、 硫化銀で、 膜厚は 2 0オングストロームから 2 0 0 0オングストロームであればよい。
固体電解質 1 5上には絶縁膜 1 8が配置され、 絶縁膜 1 8上にゲート電極 1 7 が配置される。 絶縁膜は 2 0オングストロームから 2 0 0オングストローム程度 の厚さのシリコン酸化膜、 シリコン窒化膜、 シリコン酸窒化膜などから作られる 絶縁膜でよい。 金属薄膜 1 3の両端には、 ソース電極 1 1、 ドレイン電極 1 4が 配置される。 ソース電極、 ドレイン電極、 ゲート電極は、 膜厚が 5 0 0から 2 0 0 0オングストロームのアルミニウムや金薄膜などでよい。
1つの例として、 絶縁膜 1 2にシリコン酸化膜、 金厲薄膜 1 3に銀薄膜、 固体 電解質 1 5に硫化銀を用いた場合の固体電解質トランジスタの製造方法について 図 9 (A) から図 9 (D) に沿って述べる。
シリコンのような半導体基板 0 1上に膜厚 3 0 O nmのシリコン酸化膜を熱酸 化法によって形成する （図 9 (A) )。 膜厚 2 5 0 0オングストロームの銀薄膜 8 3を真空蒸着法あるいはスパッ夕法 によって形成し、 さらにソース電極 8 1、 ドレイン電極 8 4を真空蒸着法あるい はスパッ夕法によって形成する （図 9 (B) )。 この後、 硫化を行う （図 9 (C) )。 銀薄膜 8 3の硫化には 2つの方法がある。
硫化の第 1の方法は、 銀薄膜 8 3が作製されたシリコン基板を硫黄粉末ととに るつぼに入れ、 窒素雰囲気のベ一ク炉において 1 3 0度に加熱する。 銀薄膜 8 3 の硫化には 2つの方法がある。 硫化の第 1の方法は、 銀薄膜 8 3が形成されたシ リコン基板を硫黄粉末とともにるつぼに入れ、 窒素雰囲気のベーク炉において 1 3 0度に加熱する。 硫化中に銀薄膜の伝導度を測定することによって、 硫化の程 度を知ることができ、 銀薄膜 8 3の硫化を制御よく行うことができる。 硫化は伝 導度が 1 0分の 1程度になるまで行う。
硫化の第 2の方法は、 窒素で希釈した硫化水素中で、 基板を 1 2 0度から 3 0 0度に加熱して行う。 この場合も、 銀薄膜 8 3の抵抗を測定することで、 制御よ く硫化を行うことができる。 本硫化工程によって、 銀薄膜は黒色の硫化銀に変化 する。 硫化銀は自然界に存在する安定な物質であり、 以下に続く工程において劣 化することなく、 また、 経時劣化もない。 本工程により硫化銀 7 5が銀薄膜 8 4 中に形成される。
次に、 絶縁膜 8 8を形成する （図 9 (D) )。 絶縁膜 8 8は、 シリコン酸化膜、 窒化シリコン膜、 酸窒化シリコン膜などから作られる絶縁膜でよく、 気相成長法 などによって形成する。 膜厚は 2 0オングストロームから 2 0 0 0オングスト口 ームであればよい。 絶縁膜 8 8上に、 スパッタ法によりアルミニウムを材料とす るゲート電極 8 7を形成する。 膜厚は 5 0 0オングストロームから 2 0 0 0オン ダストロームであればよい。
固体電解質トランジスタ 2 0の動作方法を図 9 (D)を参照しながら説明する。 ソース電極 8 1を接地し、 ドレイン電極 8 4に微小な正の電圧（ 1 O mV程度） を加える。 ゲート電極 8 7に負の電圧 （一 I V程度） を加えると、 硫化銀 8 5と 絶縁膜 8 2の間にはさまれた銀薄膜中の銀イオンがゲート電極に引き付けられて、 硫化銀 8 5中に移動する。 銀が移動することで、 空隙が生じ、 ソース電極 8 1か らドレイン電極 8 4にいたる電流経路が遮断され、 トランジスタがオフする。 逆 に、 ゲート電極 8 7に正の電圧 （I V程度） を印加すると、 銀が硫化銀 8 5から 析出し、 空隙を埋める。 このとき、 電流経路が形成され、 トランジスタがオンす る。
(第 4の実施形態）
図 3 (A) に本実施形態による記憶セル 1 0 0の構造図を、 図 3 (B) に記憶 装置の回路図を示す。
記憶セル 1 0 0は、 シリコンのような半導体基板 0 1から成る。 基板 0 1内に は、 チャネル領域 1 0 9を間に有するソース領域 1 1 0とドレイン領域 1 1 1と を形成する。 ソース領域 1 1 0の一部とチャネル領域 1 0 9とドレイン領域 1 1 1の一部とを覆って、 2 0オングス卜ロームから 2 0 0オングストローム程度の 厚さの絶縁膜 1 0 8を配置する。 絶縁膜 1 0 8は、 シリコン酸化膜、 窒化シリコ ン膜、 酸窒化シリコン膜などから作られる絶縁膜でよい。
ソース領域上にはソース電極 1 0 1が、 絶縁膜 1 0 8上にはゲート電極 1 0 7 が配置される。 電極の材料は、 アルミニウム、 銀、 金などの金属や、 高濃度にド ープしたポリシリコンでよい。 ドレイン領域 1 1 1上には、 第一の金属薄膜 1 0 3が配置され、 第一の金属薄膜 1 0 3上に金属薄膜 1 0 3の材料である金属ィォ ンをキャリアーとする固体電解質 1 0 5が配置される。
金属薄膜 1 0 3は例えば銀などの金属で、 膜厚は 2 0 0オングストロームから 2 0 0 0オングストロームであればよい。 固体電解質 1 0 5は、 例えば、 硫化銀 で、膜厚は 2 0 0オングストロームから 2 0 0 0オングストロームであればよい。 固体電解質 1 0 5上には空隙 1 0 6を介し、第二の金属薄膜 1 0 4が配置される。 記憶装置には、 記憶セル 1 0 0の記憶セルアレイ 2 6が備えられる。 記憶装置 の周辺回路には、 従来技術により作製可能な列ァドレス復号回路 2 4と行ァドレ ス復号回路 2 5が含まれている。 記憶セルアレイ 2 6に対する各記憶セル 1 0 0 との接続は以下のようになつている。
すなわち、 各記憶セルの第二の金属薄膜 1 0 4のすベては共通接地線 2 3を介 して相互に接続され、 接地されている。 同一列中の各記憶セル 1 0 0のソース電 極 1 0 1は、 列アドレス線を介して相互に接続されている。 例えば、 列アドレス 線 2 1 aと左端列中の各記憶セル 1 0 0からのソース電極 1 0 1とが接続されて いる。 同一行中の各記憶セル 1 0 0のゲート電極 1 0 7は、 行ァドレス線を介し て相互に接続されている。 例えば、 行アドレス線 2 2 aと上端行中の各記憶セル 1 0 0のゲート電極 1 0 7とが接続されている。
本記憶装置の製造方法について説明する。
一例として、 半導体基板 0 1およびチャネル領域 1 0 9として p型シリコンが 用いられ、 ソース領域 1 1 0およびドレイン領域 1 1 1として n型シリコンが用 いられる。 また、 固体電解質 1 0 5として硫化銀が用いられ、 第二の金属薄膜 1 0 4として白金薄膜が用いられる。 記憶装置の周辺回路である列アドレス復号回 路 2 4ゃ行ァドレス復号回路 2 5は従来技術である半導体加工技術を用いて作製 することができる。
記憶セルァレイ 2 6を構成する記憶セル 1 0 0の内、 ソース領域 1 1 0、 チヤ ネル領域 1 0 9、 ドレイン領域 1 1 1、 絶縁膜 1 0 8、 ソース電極 1 0 1、 およ びゲート電極 1 0 7は、 従来技術であるの半導体加工技術を用いて作製される。 さらに、 第一の金属薄膜 1 0 3、 固体電解質 1 0 5、 空隙 1 0 6、 第二の金属 薄膜 1 0 4は図 7 (A) から図 7 (D) に示される本実施例 1の固体電解質スィ ツチ 1 0の製造方法を用いて作製される。
上記の製造方法で作製された本記憶装置の動作方法について説明する。
動作として、 書き込み、 消去、 読み出しの各動作を記憶セルアレイ 2 6の中の 特定の一つの記憶セルに対して選択的に行われなければならない。 記憶セルの選 択は、 選択したい記憶セルに接続されている行ァドレス線と列ァドレス線を指定 することにより行うことができる。 ここで、 書き込み状態とは、 固体電解質 1 0 5と第二の金属薄膜 1 0 4との間に架橋が形成されている場合であり、 消去状態 とは固体電解質 1 0 5と金属薄膜 1 0 4に架橋が形成されていない場合と定義す る。 記憶セルアレイ 2 6内の選択した記憶セル 1 0 0に書き込むには、 選択した 記憶セル 1 0 0に係わる行アドレス線に正電圧 （+ 1 V) を印加し、 かつ、 選択 した記憶セル 1 0 0に係わる列アドレス線に正電圧 （+ 0. 2 V) を印加する。 このとき、 選択した記憶セル 1 0 0において、 p型シリコンであるチャネル領域 1 0 9に nチャネルが生じ、 ソース領域 1 1 0とドレイン領域 1 1 1は電気的に 接続され、 ドレイン領域 1 1 1の電位はソース領域 1 1 0の電位とほぼ等しくな る。
このことにより、 選択された記憶セルの固体電解質 1 0 5に正電圧 （約 0 . 2 V) が印加され、 共通接地線と接続されている第二の金属薄膜 1 0 4との間に電 位差が生じる。 この電位差によって、 固体電解質中の金属イオンが金属となって 析出し、 第二の金属薄膜 1 0 4との間に架橋が形成される。 記憶セル配列 2 6内 の選択した記憶セル 1 0 0を消去するには、 選択した記憶セル 1 0 0に係わる行 アドレス線に正電圧 （+ 1 V) を印加し、 かつ、 選択した記憶セルに係わる列ァ ドレス線に負電圧 （—0 . 2 V) を印加する。 このとき、 p型シリコンであるチ ャネル領域 1 0 9に nチャネルが生じ、 ソース領域 1 1 0とドレイン領域 1 1 1 は電気的に接続され、 ドレイン領域 1 1 0の電位はソース領域 1 1 1の電位とほ ぼ等しくなる。
このことにより、 選択された記憶セルの固体電解質 1 0 5に負電圧 （約— 0 .
2 V) が印加され、 共通接地線と接続されている第二の金属薄膜 1 0 4との間に 電位差が生じる。 この電位差によって架橋を形成している金属イオンが固体電解 質 1 0 5の内部への移動し、 架橋は消失する。 記憶セルアレイ 2 6内の選択した 記憶セル 1 0 0を読み出すには、 選択した記憶セル 1 0 0に係わる行ァドレス線 に正電圧 （+ 1 V) を印加し、 かつ、 選択した記憶セル 1 0 0に係わる列ァドレ ス線に微小な正電圧 （0 . 0 1 V) を印加する。 このとき、 p型シリコンである チャネル領域 1 0 9に nチャネルが生じ、 ソース領域 1 1 0とドレイン領域 1 1
1は電気的に接続され、 ドレイン領域 1 1 1の電位はソース領域 1 1 0の電位と ほぼ等しくなる。
このことにより、 選択された記憶セル 1 0 0の固体電解質 1 0 5に正電圧 （約 0 . 0 I V) が印加され、 共通接地線 2 3と接続されている第二の金属薄膜 1 0 4との間に電位差が生じる。 架橋が形成されている場合 （書き込み状態） には列 アドレス線に電流は流れ、 一方、 架橋が形成されていない場合 （消去状態） には 電流は流れない。 電流の有無によって記憶セル 1 0 0の状態を読み取ることがで きる。
(第 5の実施形態）
図 4 (A) に本実施形態による記憶セル 2 0 0の構造図を、 図 4 ( B) に記憶 装置の回路図を示す。
記憶セル 2 0 0は、 シリコンのような半導体基板 0 1から成る。 基板 0 1は p 型半導体である。 半導体基板 0 1中に n型半導体領域 2 0 8と p型半導体領域 2 0 7が配置される。 n型半導体領域 2 0 8上には電極 2 0 1が配置される。 電極 の材料は、 アルミニウム、 銀、 金などの金属や、 高濃度にドープしたポリシリコ ンでよい。
p型半導体領域 2 0 7には、 第一の金属薄膜 2 0 3が配置され、 第一の金属薄 膜 2 0 3上に第一の金属薄膜 2 0 3の材料である金属イオンをキャリアーとする 固体電解質 2 0 5が配置される。 第一の金属薄膜 2 0 3は、 例えば銀などの金属 で、膜厚は 2 0 0オングストロームから 2 0 0 0オングストロームであればよい。 固体電解質 2 0 5は、 例えば、 硫化銀で、 膜厚は 2 0 0オングストロームから 2 0 0 0オングストロームであればよい。 固体電解質 2 0 5上には空隙 2 0 6を介 し、 第二の金属薄膜 2 0 4が配置される。
記憶装置には、 記憶セル 2 0 0の記憶セルアレイ 3 6が備えられる。 記憶装置 の周辺回路には、 従来技術により作製可能な列ァドレス復号回路 3 4と行ァドレ ス復号回路 3 5が含まれている。 記憶セルアレイ 3 6における各記憶セル 2 0 0 との接続は以下のようになつている。 すなわち、 同一列中の各セル 2 0 0の電極 2 0 1は、 列アドレス線を介して相互に接続されている。 例えば、 列アドレス線 3 1 aと左端列中の各記憶セル 2 0 0の電極 2 0 1とが接続されている。 同一行 中の各記憶セル 2 0 0の第二の金属薄膜 2 0 4は、 行アドレス線を介して相互に 接続されている。 例えば、 行アドレス線 3 2 aと上端行中の各記憶セル 2 0 0の 第二の金属薄膜 2 0 4とが接続されている。
本記憶装置の製造方法について説明する。
一例として、 半導体基板 0 1として p型シリコンが用いられ、 n型半導体領域 2 0 8として n型シリコンが用いられる。 また、 p型半導体領域 2 0 7として p 型シリコンが用いられ、 固体電解質 2 0 5として硫化銀が用いられ、 第二の金属 薄膜 2 0 4として白金薄膜が用いられる。 記憶装置の周辺回路である列アドレス 復号回路 3 4ゃ行ァドレス復号回路 3 5は従来技術である半導体加工技術を用い て作製することができる。 記憶セルアレイ 3 6を構成する記憶セル 2 0 0の内、 n型半導体領域 2 0 8、 p型半導体領域 2 0 7、 および電極 2 0 1は従来技術であるの半導体加工技術を 用いて作製される。 さらに、 第一の金属薄膜 2 0 3、 固体電解質 2 0 5、 空隙 2 0 6、 第二の金属薄膜 2 0 4は図 7 Aから図 7 Dに示される本実施例 1の固体電 解質スィッチ 1 0の製造方法を用いて作製される。
図 4 (A) において、 電極 2 0 1は配線抵抗を低くしたい場合には形成する必 要があるが、 n型半導体領域 2 0 8を行ァドレス線の配線として用いれば必ずし も形成する必要はない。 この場合の集積度は最小加工線幅 Fとすると 2 F X 2 F の大きさで済む。
図 4 (A) の記憶セル 2 0 0において、 p型半導体 2 0 7および n型半導体 2 0 8を半導体基板中に作製する代わりに、 電極 2 0 1と第一の金属薄膜 2 0 3の 間に作製すると、 1つの記憶セルあたりの面積を小さくすることができる （図 4 (C) 参照)。
詳しく説明すると、 半導体基板 0 1上に 2 0オングストロームから 2 0 0オン ダストローム程度の厚さの絶縁膜 2 0 2を配置する。 絶縁膜 2 0 2は、 シリコン 酸化膜、 シリコン窒化膜、 シリコン酸窒化膜などから作られる絶縁膜でよい。 絶 縁膜 2 0 2上に電極 2 0 1が配置される。 電極 2 0 1の材料は、 アルミニウム、 銀、 金などの金属や、 高濃度にドープしたポリシリコンでよい。 電極 2 0 1上に n型半導体領域 2 0 8が配置される。
さらに、 n型半導体 2 0 8上に p型半導体領域 2 0 7が配置される。 n型半導 体領域 2 0 7上には、 第一の金属薄膜 2 0 3が配置され、 第一の金属薄膜 2 0 3 上に第一の金属薄膜 2 0 3の材料である金属イオンをキャリア一とする固体電角军 質 2 0 5が配置される。 第一の金属薄膜 2 0 3は、 例えば銀などの金属で、 膜厚 は 2 0 0オングストロームから 2 0 0 0オングストロームであればよい。 固体電 解質 2 0 5は、 例えば、 硫化銀で、 膜厚は 2 0 0オングストロームから 2 0 0 0 オングストロームであればよい。 固体電解質 2 0 5上には空隙 2 0 6を介し、 第 二の金属薄膜 2 0 4が配置される。
図 4 (C) の記憶セルの製造方法について説明する。
一例として、 半導体基板 0 1として p型シリコンが用いられ、 n型半導体領域 2 0 8として n型シリコンが用いられる。 さらに、 p型半導体領域 2 0 7として p型シリコンが用いられ、 固体電解質 2 0 5として硫化銀が用いられ、 第二の金 属薄膜 2 0 4として白金薄膜が用いられる。 n型半導体領域 2 0 8、 p型半導体 領域 2 0 7、 および電極 2 0 1は従来技術であるの半導体加工技術を用いて作製 される。 さらに、 第一の金属薄膜 2 0 3、 固体電解質 2 0 5、 空隙 2 0 6、 第二 の金属薄膜 2 0 4は図 7 (A) から図 7 (D) に示される本実施例 1の固体電解 質スィッチ 1 0の製造方法を用いて作製される。
上記の製造方法で作製された本記憶装置の動作方法について説明する。
動作として、 書き込み、 消去、 読み出しの各動作を記憶セルアレイ 3 6の中の 特定の一つの記憶セルに対して選択的に行われなければならない。 記憶セルの選 択は、 選択したい記憶セルに接続されている行ァドレス線と列ァドレス線を指定 することにより行うことができる。 ここで、 書き込み状態とは、 固体電解質 2 0 5と第二の金属薄膜 2 0 4との間に架橋が形成されている場合であり、 消去状態 とは、 固体電解質固体電解質スィツチの作製方法 2 0 5と第二の金属薄膜 2 0 4 に架橋が形成されていない場合と定義する。
記憶セルアレイ 3 6内の選択した記憶セル 2 0 0に書き込むには、 選択した記 憶セル 2 0 0に係わる行アドレス線に正電圧 （+ 0 . 2 V) を印加し、 かつ、 選 択した記憶セル 2 0 0に係わる列アドレス線に負電圧（—0. 2 V)を印加する。 このとき、 選択された記憶セルの固体電解質 2 0 5と第二の金属薄膜 2 0 4の固 体電解質スィツチ間に電位差が生じる。 n型半導体領域 2 0 8と p型半導体領域 の境界に p n接合が形成されているため、電極 2 0 1に正電圧を加えた場合には、 p n接合には逆方向電圧が加わる。 そのため、 p型半導体領域の電位は、 p n接 合容量 C 1と固体電解質 2 0 5と第二の金属薄膜 2 0 4との静電容量 C 2の関係 で決まる。 C 1と C 2がほぼ等しいとすると、 固体電解質 2 0 5と第二の金属薄 膜 2 0 4との間の電位差は約 0 . 2 Vとなる。 この電位差によって、 固体電解質 中の金属イオンが金属となって析出し、 第二の金属薄膜 2 0 4との間に架橋が形 成される。
選択されていない記憶セルに係わる固体電解質 2 0 5と第二の金属薄膜 2 0 4 の間には 0 . I Vの電位差が生じるだけなので、 架橋は形成されない。 本書き込 みの際、 電流が流れないため、 消費電力が少ない。 記憶セル配列 3 6内の選択し た記憶セル 2 0 0を消去するには、 選択した記憶セル 2 0 0に係わる行ァドレス 線に負電圧 （—0 . I V) を印加し、 かつ、 選択した記憶セルに係わる列ァドレ ス線に正電圧 （0. I V) を印加する。 このとき固体電解質 2 0 5と第二の金属 薄膜 2 0 4との間に電位差が生じる。
この電位差によって、 架橋を形成している金属イオンが固体電解質の内部への 移動し、 架橋は消失する。 記憶セルアレイ 3 6内の選択した記憶セル 2 0 0を読 み出すには、 選択した記憶セル 2 0 0に係わる行ァドレス線に負電圧 （― 0 . 0 I V) を印加し、 かつ、 選択した記憶セル 2 0 0に係わる列アドレス線に正電圧 ( 0 . 0 I V) を印加する。 このとき、 選択された記憶セル 2 0 0の固体電解質
2 0 5と第二の金属薄膜 2 0 4に電位差が生じる。架橋が形成されている場合 (書 き込み状態） には列アドレス線に電流は流れ、 一方、 架橋が形成されていない場 合 （消去状態） には電流は流れない。 電流の有無によって記憶セル 2 0 0の状態 を読み取ることができる。 電流が隣接する記憶セルを介して流れる可能性はある 力^ 電流経路中にある ρ η接合のいずれかが逆方向になる。 そのため、 隣接する 記憶セルを介して電流は流れない。
(第 6の実施形態）
図 5 (Α) に本実施形態による記憶セル 3 0 0の構造図を、 図 5 (Β) に記憶 装置の回路図を示す。
記憶セル 3 0 0は、 シリコンのような半導体基板 0 1から成る。 半導体基板 0 1上に 2 0オングストロームから 2 0 0オングストローム程度の厚さの絶縁膜 3 0 2を配置する。 絶縁膜 3 0 2は、 シリコン酸化膜、 シリコン窒化膜、 シリコン 酸窒化膜などから作られる絶縁膜でよい。 絶縁膜 3 0 2上には、 第一の金属薄膜
3 0 3が配置され、 第一の金属薄膜 3 0 3上に第一の金属薄膜 3 0 3の材料であ る金属イオンをキャリアーとする固体電解質 3 0 5が配置される。
第一の金属薄膜 3 0 3は、 例えば銀などの金属で、 膜厚は 2 0 0オングスト口 —ムから 2 0 0 0オングストロームであればよい。固体電解質 3 0 5は、例えば、 硫化銀で、 膜厚は 2 0 0オングストロームから 2 0 0 0オングストロームであれ ばよい。 固体電解質 3 0 5上には空隙 3 0 6を介し、 第二の金属薄膜 3 0 4が配 置される。
記憶装置には、 記憶セル 3 0 0の記憶セルアレイ 4 6が備えられる。 記憶装置 の周辺回路には、 従来技術により作製可能な列ァドレス復号回路 4 4と行ァドレ ス固体電解質スィッチの作製方法復号回路 4 5が含まれている。 記憶セルアレイ 4 6における各記憶セル 3 0 0との接続は以下のようになつている。 すなわち、 同一列中の各セル 3 0 0の第一の金属薄膜 3 0 3は、 列ァドレス線を介して相互 に接続されている。 例えば、 列アドレス線 4 1 aと左端列中の各記憶セル 3 0 0 からの第一の金属薄膜 3 0 3とが接続されている。 同一行中の各記憶セル 3 0 0 の第二の金属薄膜 3 0 4は、 行アドレス線を介して相互に接続されている。 例え ば、 行ァドレス線 4 2 aと上端行中の各記憶セル 3 0 0の第二の金属薄膜 3 0 4 とが接続されている。
本記憶装置の製造方法について説明する。
一例として、 半導体基板 0 1としてシリコンが用いられ、 固体電解質 3 0 5と して硫化銀が用いられ、 第二の金属薄膜 3 0 4として白金が用いられる。 記憶装 置の周辺回路である列ァドレス復号回路 4 4ゃ行ァドレス復号回路 4 5は従来技 術である半導体加工技術を用いて作製することができる。 記憶セルアレイ 4 6を 構成する記憶セル 3 0 0の第一の金属薄膜 3. 0 3、 固体電解質 3 0 5、 空隙 3 0 6、 第二の金属薄膜 3 0 4は、 図 7 (A) から図 7 (D) に示される本実施例 1 の固体電解質スィッチ 1 0の製造方法を用いて作製される。
上記の製造方法で作製された本記憶装置の動作方法について説明する。
動作として、 書き込み、 消去、 読み出しの各動作を記憶セルアレイ 4 6の中の 特定の一つの記憶セルに対して選択的に行われなければならない。 記憶セルの選 択は、 選択したい記憶セルに接続されている行ァドレス線と列ァドレス線を指定 することにより行うことができる。 ここで、 書き込み状態とは、 固体電解質 3 0 5と第二の金属薄膜 3 0 4との間に架橋が形成されている場合であり、 消去状態 とは、 固体電解質 3 0 5と第二の金属薄膜 3 0 4に架橋が形成されていない場合 と定義する。
記憶セルアレイ 4 6内の選択した記憶セル 3 0 0に書き込むには、 選択した記 憶セル 3 0 0に係わる行アドレス線に負電圧 （—0 . I V) を印加し、 かつ、 選 択した記憶セル 3 0 0に係わる列ァドレス線に正電圧（+ 0. I V)を印加する。 このとき、 選択された記憶セルの固体電解質 3 0 5と第二の金属薄膜 3 0 4の間 に電位差が生じる。 固体電解質 3 0 5と第二の金属薄膜 3 0 4との間の電位差は 0 . 2 Vとなる。 この電位差によって、 固体電解質中の金属イオンが金属となつ て析出し、 第二の金属薄膜 3 0 4との間に架橋が形成される。
選択されていない記憶セルに係わる固体電解質 3 0 5と第二の金属薄膜 3 0 4 の間には 0 . 1 V以下の電位差が生じるだけなので、 架橋は形成されない。 記憶 セル配列 4 6内の選択した記憶セル 3 0 0を消去するには、 選択した記憶セル 3 0 0に係わる行アドレス線に正電圧 （+ 0 . 0 5 V) を印加し、 かつ、 選択した 記憶セルに係わる列アドレス線に負電圧 (- 0 . 0 5 V) を印加する。 このとき 固体電解質 3 0 5と第二の金属薄膜 3 0 4との間に電位差が生じる。 この電位差 によって架橋を形成している金属イオンが固体電解質の内部への移動し、 架橋は 消失する。 記憶セルアレイ 4 6内の選択した記憶セル 3 0 0を読み出すには、 選 択した記憶セル 3 0 0に係わる行アドレス線に負電圧（—0 . 0 I V)を印加し、 かつ、 選択した記第 1配線層 1 3に金属 Xを用いる場合にはイオン供給層 5 0 7 は省くことができる。 記憶セル 3 0 0に係わる列アドレス線に正電圧 （0 . 0 1 V) を印加する。 このとき、 選択された記憶セル 3 0 0の固体電解質 3 0 5と第 二の金属薄膜 3 0 4に電位差が生じる。
架橋が形成されている場合 （書き込み状態） には列アドレス線に電流は流れ、 一方、 架橋が形成されていない場合 （消去状態） には電流は流れない。 電流が隣 接する記憶セルを介して流れる可能性はあるが、 電流経路中にある抵抗によって 電流値は小さく抑えられるため、 隣接した記憶セルを介して流れた電流かどうか は判断できる。
(第 7の実施形態）
図 1 0 (A)に本実施形態による固体電解質スィッチ 5 0 O Aの構造図を示す。 固体電解質スィッチ 5 0 O Aは、 基板 5 0 1上に配置される。 基板 5 0 1は、 例えば、 シリコン基板の表面が絶縁層で覆われた構造を有している。 基板 5 0 1 上には第 1配線層 5 0 3が配置され、 第 1配線層 5 0 3上にイオン供給層 5 0 7 が配置されている。 また、 イオン供給層 5 0 7上に固体電解質層 5 0 6が配置さ れ、 基板 5 0 1を被覆するように層間絶縁層 5 0 2が配置されている。 固体電解 質層 5 0 6上の層間絶縁層 5 0 2の一部が開口されてビアホールを形成し、 ビア ホールに対向電極層 5 0 5が固体電解質層 5 0 6と空隙 5 0 8を介して近接して いる。 さらに、 対向電極層 5 0 5を覆うように第 2配線層 5 0 4が配置されてい る。
固体電解質層 5 0 6は、 例えば、 複合導電体である硫化銅で、 膜厚は 2 0オン グストロームから 2 0 0 0オングストロームであればよい。 第 1配線層 5 0 3は fl莫厚 2 0 0から 3 0 0 0オングストロームの銅を用いる。 イオン供給層 5 0 7は 固体電解質層 5 0 6に含まれる金属イオンを材料とする。 第 1配線層 5 0 3に銅 を用いた場合は、 第 1配線層 5 0 3自体がイオン供給層とできるため、 イオン供 給層 5 0 7を省いてよい。 第 1配線層 5 0 3が銅以外であれば、 イオン供給層 5 0 7は銅を材料として、 膜厚は 2 0から 5 0 0オングストローム程度であればよ レ^第 2配線層 5 0 4は膜厚 2 0 0から 3 0 0 0オングストロームの銅を用いる。 空隙 5 0 8の大きさは 1 0オングストロームから 1 0 0 0オングストローム程度 である。
固体電解質層 5 0 6を銅以外の、 金属 Xの硫化物で構成する場合、 イオン供給 層 5 0 7は金属 Xを含む物質である必要がある。 固体電解質層 5 0 6とイオン供 給層 5 0 7の組み合わせは、 上記の硫化銅—銅以外に、 硫化クロム—クロム、 硫 化銀一銀、 硫化チタン—チタン、 硫化タングステン—タングステン、 硫化ニッケ ルーニッケルでもよい。 対向電極層 5 0 5には、 上記のチタン以外に、 白金、 ァ ルミ二ゥム、 銅、 タングステン、 バナジウム、 ニオブ、 タンタル、 クロム、 モリ ブデンやその窒化物、 シリ化物でもよい。 第 1配線層 5 0 3および第 2配線層 5 0 4は、 上記の銅以外に、 従来用いられる配線材料でもよく、 例えば、 アルミ二 ゥム、 金などでよい。 第 1配線層 5 0 3に金属 Xを用いる場合にはイオン供給層 5 0 7は省くことができる。
製造工程の 1つの例を図 1 2に沿って述べる。
シリコン基板を酸化して基板 5 0 1を作製する。 基板 5 0 1上に膜厚 2 0 0 0 オングストロームの銅薄膜を真空蒸着法あるいはスパッ夕法によって形成する。 その後、 第 1配線層 5 0 3以外の領域を開口したレジストマスクを用いて、 ゥェ ッ卜エッチング法あるいは反応性イオンエッチング法によって第 1配線層 5 0 3 の形状に加工する。
ビアホール 5 0 9領域に開口を有するレジストパターンをマスクとして、 開口 部を硫化させる。 硫化は、 硫化物を含んだ水溶液中でアノード分極により行う。 硫化ナトリウムを 0 . 0 5モル/リットル含む水溶液に、 銅薄膜を陰極としてァ ノード分極を行う。 加える電圧は 0 . 5 V程度であり、 硫ィヒ量は電流を制御して 調整する。 銅薄膜の表面から 2 0から 2 0 0オングストローム程度硫化したとこ ろで反応を止める。硫化されて硫化銅になった部分は固体電解質層 5 0 6となり、 硫化されずに残った銅の部分は第 1配線層 5 0 3となる。 第 1配線層 5 0 3の材 料が固体電解質を構成する金属であるために、 イオン供給層 5 0 7は省くことが できる。
上記のアノード分極による硫化方法以外に 2つの硫化方法がある。 硫化の第 2 の方法は、 銅薄膜が形成された基板 5 0 1を硫黄粉末とともにるつぼに入れ、 窒 素雰囲気のベーク炉において 1 3 0度に加熱する。 硫化中に銅薄膜の伝導度を測 定することによって、 硫化の程度を知ることができ、 銅薄膜の硫化を制御よく行 うことができる。 銅薄膜の表面層だけが硫化されたところで、 硫化を止める。 硫 化の第 3の方法は、 窒素で希釈した硫化水素中で、 基板を 1 2 0度から 3 0 0度 に加熱して行う。 この場合も、 銅薄膜の抵抗を測定することで、 制御よく硫化を 行うことができる。 本硫化工程によって、 銅薄膜の表面は硫化銅に変化する。 ま たは、 銅薄膜を硫化して硫化銅を形成するのでなく、 硫化銅を従来技術であるス パッ夕法やレーザ一アブレーション法で堆積させてもよい。
次に、 空隙 5 0 8を作製するための犠牲層 5 1 0を形成する。 犠牲層 5 1 0に は 4 0 0度から 5 0 0度程度で分解するようなポリマーを用いる。 例えば、 熱可 塑性樹脂のノルボルネン系樹脂を用いる。 ノルボネン樹脂をスピンコートにより 塗布し、 硬化処理する。 ノルボルネン系樹脂の代わりに、 フォトレジストに溶解 せず、 耐熱性があり、 5 0 0度程度で分解するようなポリマーであればいずれで もよい。
その後、 ビアホール 5 0 9以外の領域を開口したレジストマスクを用いて、 ゥ エツトエッチング法あるいは反応性イオンエッチング法によってビアホール 5 0 9の形状にノルボネン樹脂を加工し、 犠牲層 5 1 0とする。 犠牲層 5 1 0はビア ホール 5 0 9領域より大きいか同じ大きさであるべきである。 ここまでで、 図 1 2 (A) に示す構造ができる。
次に、 層間絶縁層 5 0 2を形成する。 シリコン酸窒化膜をスパッタ法で形成す る。 膜形成の後、 ビアホール 5 0 9領域が開口されたレジストパターンをマスク として、 ドライエッチングあるいはゥエツトエッチングによりビアホール 5 0 9 を形成する （図 1 2 (B) )。 層間絶縁層 5 0 2の材料は低誘電率膜が好ましく、 形成温度が低い工程が望まれる。
次に、対向電極層 5 0 5を形成する。チタンを真空蒸着法によって形成する（図 1 2 (C)) 0
次に、 銅をスパッ夕法によって積層し、 第 2配線層 5 0 4の領域以外が開口さ れたレジストマスクを用いてドライエッチング法により、 第 2配線層 5 0 4を形 成する。 最後に、 5 0 0度程度まで温度を上げることによってノルボルネン系樹 脂を分解して空隙を形成する （図 1 2 (D) )。
素子作製の後、 固体電解質層 5 0 6と対向電極層間 5 0 5に電圧土 4 Vを印加 することによって、 オフ状態からオン状態へ遷移するオン電圧、 およびオン状態 からオフ状態へ遷移するオフ電圧を ± 2 V程度に設定する。 電圧の設定は、 使用 目的によって適時変えることができる。
(第 8の実施形態）
図 1 0 (B)に本実施形態による固体電解質スィッチ 5 0 0 Bの構造図を示す。 固体電解質スィッチ 5 0 0 Bは、 基板 5 0 1上に配置される。 基板 5 0 1は、 例えば、 シリコン基板の表面が絶縁層ノルボネン樹脂をスピンコートにより塗布 し、 硬化処理する。 基板 5 0 1上には、 第 1配線層 5 0 3が配置され、 第 1配線 層 5 0 3上に対向電極層 5 0 5が配置される。 対向電極層 5 0 5および基板 5 0 1を被覆するように層間絶縁層 5 0 2が配置される。 対向電極層 5 0 5上の層間 絶縁層 5 0 2の一部が開口されてビアホールを形成し、 ビアホールに固体電解質 層 5 0 6が対向電極層 5 0 5とが空隙 5 0 8を介して近接している。 さらに、 固 体電解質層 5 0 6上にイオン電極層 5 0 7が配置され、 イオン電極層 5 0 7を覆 うように第 2配線層 5 0 4が配置されている。 固体電解質層 5 0 6は、 例えば、 複合導電体である硫化銅で、 膜厚は 2 0オン ダストロームから 2 0 0 0オングストロームであればよい。 第 2配線層 5 0 4は 膜厚 2 0 0から 3 0 0 0オングストロームの銅を用いる。 イオン供給層 5 0 7は 固体電解質層 5 0 6に含まれる金属イオンを材料とする。 第 2配線層 5 0 4に銅 を用いた場合は、 第 2配線層 5 0 4にノルボネン樹脂をスピンコートにより塗布 し、 硬化処理する。 5 0 4自体がイオン供給層とできるため、 イオン供給層 5 0 7を省いてよい。
第 2配線層 5 0 4が銅以外であれば、 イオン供給層 5 0 7は銅を材料として、 膜厚は 2 0から 5 0 0オングストローム程度であればよい。 第 2配線層 5 0 4は 膜厚 2 0 0から 3 0 0 0オングストロームの銅を用いる。 空隙 5 0 8の大きさは 1 0オングストロームから 1 0 0 0オングストローム程度である。
固体電解質層 5 0 6を銅以外の、 金属 Xの硫化物で構成する場合、 イオン供給 層 5 0 7は金属 Xを含む物質である必要がある。 固体電解質層 5 0 6とイオン供 給層 5 0 7の組み合わせは、 上記の硫化銅—銅以外に、 硫化クロム一クロム、 硫 化銀一銀、 硫化チタン一チタン、 硫化タングステン—タングステン、 硫化ニッケ ルーニッケルでもよい。 対向電極層 5 0 5には、 上記のチタン以外に、 白金、 ァ ルミ二ゥム、 銅、 タングステン、 バナジウム、 ニオブ、 タンタル、 クロム、 モリ ブデンやその窒化物、 シリ化物でも 5 0 9よい。
第 1配線層 5 0 3および第 2配線層 5 0 4は、 上記の銅以外に、 従来用いられ る配線材料でもよく、 例えばアルミニウム、 金などでよい。 第 2配線層 5 0 4に 金属 Xを用いる場合にはイオン供給層 5 0 7は省くことができる。
製造工程の 1つの例を図 1 3に沿って述べる。
シリコン基板を酸化して基板 5 0 1を作製する。 基板 5 0 1上に膜厚 2 0 0 0 オングストロームの銅薄膜を真空蒸着法あるいはスパッ夕法によって形成する。 次に、 対向電極層 5 0 5を形成する。 チタンを真空蒸着法によって形成する。 第 1配線層 5 0 3以外の領域に開口を有するレジストパターンをマスクとして、 ゥ エツトエッチング法あるいは反応性イオンエッチング法によって第 1配線層 5 0 3の形状に加工する。
次に、 空隙 5 0 8を作製するための犠牲層 5 1 0を形成する。 犠牲層 5 1 0に は 4 0 0度から 5 0 0度程度で分解するようなポリマーを用いる。 例えば、 熱可 塑性樹脂のノルポルネン系樹脂を用いる。 ノルポネン樹脂をスピンコートにより 塗布し、 硬化処理する。 ノルボルネン系樹脂の代わりに、 フォトレジストに溶解 せず、 耐熱性があり、 5 0 0度程度で分解するようなポリマーであればいずれで もよい。
その後、 ビアホール 5 0 9以外の領域を開口したレジストマスクを用いて、 ゥ エツトエッチング法あるいは反応性イオンエッチング法によってビアホール 5 0 9の形状にノルポネン樹脂を加工し、 犠牲層 5 1 0とする。 犠牲層 5 1 0は、 ビ ァホール 5 0 9領域より大きいか同じ大きさであるべきである。 ここまでで、 図 1 3 (A) に示す構造ができる。
次に、 層間絶縁層 5 0 2を形成する。 シリコン酸窒化膜をスパッ夕法で形成す る。 膜形成の後、 ビアホール領域 5 0 9が開口されたレジストパターンをマスク として、 ドライエッチングあるいはゥエツ卜エッチングによりビアホール 5 0 9 を形成する （図 1 3 (B ) )。 層間絶縁層 5 0 2の材料は低誘電率膜が好ましく、 形成温度が低い工程が望まれる。
次に、 固体電解質層 5 0 6を形成する。 膜厚 2 0 0 0オングストロ一ムの銅薄 膜を真空蒸着法あるいはスパッ夕法によって形成する。 次に、 硫化物を含んだ水 溶液中でアノード分極により硫化を行う。 硫化ナトリウムを 0 . 0 5モル Zリツ トル含む水溶液に、 銅薄膜を陰極としてアノード分極を行う。 加える電圧は 0 . 5 V程度であり、 完全に硫化させる。
上記のアノード分極による硫化方法以外に 2つの硫化方法がある。 硫化の第 2 の方法は、 銅薄膜が形成された基板 5 0 1を硫黄粉末とともにるつぼに入れ、 窒 素雰囲気のベーク炉において 1 3 0度に加熱する。 硫化中に銅薄膜の伝導度を測 定することによって、 硫化の程度を知ることができ、 銅薄膜の硫化を制御よく行 うことができる。 銅薄膜の表面層だけが硫化されたところで、 硫化を止める。 硫 化の第 3の方法は、 窒素で希釈した硫化水素中で、 基板を 1 2 0度から 3 0 0度 に加熱して行う。 この場合も、 銅薄膜の抵抗を測定することで、 制御よく硫化を 行うことができる。
または、 銅薄膜を硫化して硫化銅を形成するのでなく、 硫化銅を従来技術であ るスパッ夕法やレーザーアブレーション法で堆積させてもよい。 固体電解質層 5 0 6の領域以外が開口されたレジストマスクを用いて反応性イオンエッチング法 により、 固体電解質層 5 0 6を形成する （図 1 3 (C) )。
次に、 銅をスパッ夕法によって積層し、 第 2配線層 5 0 4の領域以外が開口さ れたレジストマスクを用いて反応性イオンエッチング法により、 第 2配線層 5 0 4を形成する。 第 1配線層 5 0 4が銅であるため、 イオン供給層 5 0 7の作製は 省いた。
最後に、 5 0 0度程度まで温度を上げることによってノルボルネン系樹脂を分 解して空隙を形成する （図 1 3 (D) )。
素子作製の後、 固体電解質層 5 0 6と対向電極層間 5 0 5に電圧士 4 Vを印加 することによって、 オフ状態からオン状態へ遷移するオン電圧、 およびオン状態 からオフ状態へ遷移するオフ電圧を ± 2 V程度に設定する。 電圧の設定は、 使用 目的によって適時変えることができる。
(第 9の実施形態）
フィールド 'プログラマブル 'ゲート 'アレイ （F P GA) で主に用いられて いるスィッチはアンチフユ一ズ素子である。 オン時の抵抗が小さいため、 信号遅 延が小さいことが特徴であるが、 再プログラムができない。 F P GAをプロダラ ムする際に、 デバッグができず、 かつ動作中にプログラムを切り替えられない。 固体電解質スィツチは、 電源を遮断してもオン状態あるいはオフ状態を保持で きる。 さらに、 オン状態の抵抗は数百 Ω以下と小さい。 このことから、 固体電解 質スィッチは、 F P GAの論理回路ブロックの接続、 機能選択用のスィッチに最 適であることがわかる。 これまでに用いられているアンチフューズ素子は、 再プ ログラムができないのに対して、 固体電解質スィッチは 1 0の 6乗回までの再プ ログラムができることが発明者によって確かめられている。 固体電解質スィッチ は構造的が簡便で、 原理上、 原子サイズ程度の大きさでも動作可能である。 その ため、 従来の電気素子よりもはるかに微細化が可能である。
図 1 1に本実施例による固体電解質スィッチを用いた F P GAの模式図を示す。
F P G Aの基本単位は、 論理回路プロック 6 0 1、 配線 6 0 2から 6 0 4、 配 線の接続を切り替える固体電解質スィッチ 6 0 5から成っている。 図 1または図 2の基板 0 1または図 1 0の基板 6 0 1中に、 論理ブロック 6 0 1や周辺回路を形成し、 第 1から第 2および第 9の実施例のいずれかに記述され ている固体電解質スィッチを基板 0 1または基板 6 0 1上に作製する。 産業上の利用可能性
本発明によれば、 固体電解質を用いた記憶装置を提供し、 特に、 集積化に有利 な回路構成を有する記憶装置の構造とその製造方法を提供することができる。

Claims

請 求 の 範 囲
1 . 固体電解質を用い、 ラッチ機能を備えた固体電解質スィッチであって、 絶縁膜上に第一の金属薄膜が配置され、
該第一の金属薄膜上に該第一の金属薄膜の金属イオンをキヤリァ一とする固体 電解質が配置され、
該固体電解質上に空隙を介して第二の金属薄膜が配置されることを特徴する電 気素子。
2 . 請求項 1の固体電解質スィツチにおいて、
絶縁膜上に第二の金属薄膜が配置され、
該第二の金属薄膜上に空隙を介して固体電解質が配置され、
該固体電解質上に該固体電解質のキャリアーの金属イオンを材料とする第一の 金属薄膜が配置されていることを特徴とする電気素子。
3 . 固体電解質を用いた固体電解質トランジスタであって、
絶縁膜上の金属薄膜の一部が、 該金属薄膜の金属イオンをキヤリア一とする固 体電解質であり、
該固体電解質上に絶縁膜が配置され、
該絶縁膜上にゲート電極が配置され、
該ゲート電極に負の電圧を加えると、 該金属薄膜中の金属が酸化されて金属ィ オンとなり該固体電解質中に移動することによってトランジスタがオフされ、 逆 に正の電圧を加えると、 該固体電解質中の金属ィォンが還元されて金属となり、 もとの位置に戻ることによって、 トランジス夕がオンすることを特徴とする電気 素子。
4. 記憶装置の構成要素となる 1つの記憶セルが、 1つの電界効果トランジ ス夕と 1つの請求項 1または 2に記載の固体電解質スィツチから成り、
半導体基板表面に形成された電界効果トンランジス夕のドレイン領域上に請求 項 1または 2記載の固体電解質スィッチが配置され、
該固体電解質スィッチの第二の金属薄膜が共通接地線に接続され、 該電界効果トランジスタのソースが列アドレス線に接続され、 該電界効果トランジスタのゲートが行アドレス線に接続されることを特徴とす る記憶装置。
5. 記憶装置の構成要素となる 1つの記憶セルが、 1つのダイオードと 1つ の請求項 1または 2に記載の固体電解質スィツチから成り、
半導体基板表面に形成されたダイォードの一方の電極上に請求項 1または 2記 載の固体電解質スィツチが配置され、 該固体電解質スィツチの第二の金属薄膜が 行ァドレス線に接続され、
該ダイオードの他方の電極が列アドレス線に接続されることを特徴とする記
6 . 記憶装置の構成要素となる 1つの記憶セルが 1つの請求項 1または 2に 記載の固体電解質スィツチから成り、
半導体基板表面に形成された行アドレス線と接続される第一の金属薄膜の一部 力^ 該第一の金属薄膜の金属イオンをキャリアーとする固体電解質であり、 該固体電解質と列ァドレス線と接続される第二の金属薄膜と空隙を介して交差 していることを特徴とする記憶装置。
7 . 請求項 1または 2に記載の空隙を作製するために、 フォトレジストの現 像液およびフォトレジス卜の溶媒に不溶な材料を犠牲層として用いることを特徴 とする電気素子の製造方法。
8 . 請求項 4から 6のいずれかに記載の空隙を作製するために、 フォトレジ ス卜の現像液およびフォトレジス卜の溶媒に不溶な材料を犠牲層として用いるこ とを特徴とする記憶装置の製造方法。
9 . 請求項 7に記載のフォトレジス卜の現像液およびフォトレジス卜の溶媒 に不溶な材料として、 電子ビームレジストであるカリックスァレーン、 クロロメ チル化カリックスァレーン、 またはポリスチレンを用いることを特徴とする電気 素子の製造方法。
1 0 . 請求項 1または 2に記載の第二の金属薄膜のうち空隙に接する部分に 半導体薄膜が配置され、
固体電解質スィッチがオンした場合には、 該半導体と金属の界面にショットキ 一障壁が形成され、 整流作用が働くことを特徴とする電気素子。
1 1 . 請求項 6に記載の第二の金属薄膜のうち空隙に接する部分に半導体薄 膜が配置され、
固体電解質スィツチがオンした場合には、 該半導体と金属の界面にショットキ 一障壁が形成され、 整流作用が働くことを特徴とする記憶装置。
1 2 . 請求項 4に記載の電界効果トランジスタに請求項 3に記載の固体電解 質トランジスタを用いることを特徴とする記憶装置。
1 3 . 請求項 4から 6のいずれかに記載の記憶装置を絶縁膜でパッシベーシ ョンし、 固体電解質中から析出する金属の酸化を防ぐことを特徴とする記憶装置 の製造方法。
1 4. 請求項 1力、ら 3のいずれかに記載の固体電解質が、 銀イオン導電性固 体電解質である硫化銀、 ヨウ化銀、 ヨウ化銀ルビジウム等、 銅イオン導電性固体 電解質であるブロモ化銅、 硫化銅のいずれかであり、 請求項 1から 6に記載の第 二の金属が白金、 タングステン、 アルミ、 金、 銅、 銀のいずれかであることを特 徴とする電気素子。
1 5. 請求項 4から 6のいずれかに記載の固体電解質が、 銀イオン導電性固 体電解質である硫化銀、 ヨウ化銀、 ヨウ化銀ルビジウム等、 銅イオン導電性固体 電解質であるブロモ化銅、 硫化銅のいずれかであり、 請求項 1から 6に記載の第 二の金属が白金、 タングステン、 アルミ、 金、 銅、 銀のいずれかであることを特 徵とする記憶装置。
1 6 . 請求項 1または 2の固体電解質スィッチにおいて、
製造時に固体電解質層と対向電極層間に電圧を印加することによって、 オフ状 態からォン状態へ遷移するオン電圧、 およびオン状態からオフ状態へ遷移するォ フ電圧を制御することを特徴とする電気素子。
1 7 . 請求項 1または 2の固体電解質スィッチを備えたフィールド ·プログ ラマブル ·ゲ一卜 ·アレイであって、
論理プロック間の配線のスィッチおよび論理プロックの機能を選択するスィッ チに固体電解質スィッチを用いることを特徴とする電気素子。
PCT/JP2002/009759 2001-09-25 2002-09-24 Dispositif electrique comprenant un electrolyte solide WO2003028124A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003531542A JP4575664B2 (ja) 2001-09-25 2002-09-24 固体電解質を用いた電気素子
US10/490,598 US7875883B2 (en) 2001-09-25 2002-09-24 Electric device using solid electrolyte

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-292392 2001-09-25
JP2001292392 2001-09-25

Publications (1)

Publication Number Publication Date
WO2003028124A1 true WO2003028124A1 (fr) 2003-04-03

Family

ID=19114366

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/009759 WO2003028124A1 (fr) 2001-09-25 2002-09-24 Dispositif electrique comprenant un electrolyte solide

Country Status (4)

Country Link
US (1) US7875883B2 (ja)
JP (1) JP4575664B2 (ja)
CN (1) CN100448049C (ja)
WO (1) WO2003028124A1 (ja)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004051763A2 (de) * 2002-12-03 2004-06-17 Infineon Technologies Ag Verfahren zum herstellen einer speicherzelle, speicherzelle und speicherzellen-anordnung
JP2004363604A (ja) * 2003-06-03 2004-12-24 Samsung Electronics Co Ltd 一つのスイッチング素子と一つの抵抗体とを含む不揮発性メモリ装置およびその製造方法
JP2005286079A (ja) * 2004-03-30 2005-10-13 Shindengen Electric Mfg Co Ltd 半導体装置
JP2006318982A (ja) * 2005-05-10 2006-11-24 Sony Corp 記憶素子及びその製造方法、エッチング方法
JP2007059914A (ja) * 2005-08-24 2007-03-08 Samsung Electronics Co Ltd イオン伝導層を備える不揮発性半導体メモリ装置とその製造及び動作方法
JP2008085071A (ja) * 2006-09-27 2008-04-10 Toshiba Corp 半導体記憶装置及びその制御方法
JP2008521253A (ja) * 2004-11-17 2008-06-19 スパンジョン・リミテッド・ライアビリティ・カンパニー ナノスケール抵抗メモリアレイを扱うためのダイオードアレイアーキテクチャ
JP2008177509A (ja) * 2007-01-22 2008-07-31 Toshiba Corp 半導体記憶装置及びその書き込み方法
JP2009004641A (ja) * 2007-06-22 2009-01-08 Funai Electric Advanced Applied Technology Research Institute Inc メモリ素子アレイ
JP2009010404A (ja) * 2003-08-27 2009-01-15 Nec Corp 半導体装置
JP2009049287A (ja) * 2007-08-22 2009-03-05 Funai Electric Advanced Applied Technology Research Institute Inc スイッチング素子、スイッチング素子の製造方法及びメモリ素子アレイ
JP2009200458A (ja) * 2008-01-24 2009-09-03 Sony Corp 電子素子およびその製造方法並びに記憶装置
JP2010080734A (ja) * 2008-09-26 2010-04-08 Funai Electric Advanced Applied Technology Research Institute Inc メモリ素子、メモリ素子の製造方法およびメモリアレイ
JP2010080735A (ja) * 2008-09-26 2010-04-08 Funai Electric Advanced Applied Technology Research Institute Inc メモリ素子、メモリ素子の製造方法、メモリアレイ構成のエレメントおよびメモリアレイ
JP2010157568A (ja) * 2008-12-26 2010-07-15 Funai Electric Advanced Applied Technology Research Institute Inc メモリセルアレイ
JP2010157569A (ja) * 2008-12-26 2010-07-15 Funai Electric Advanced Applied Technology Research Institute Inc メモリセルアレイ
JP2010157567A (ja) * 2008-12-26 2010-07-15 Funai Electric Advanced Applied Technology Research Institute Inc メモリセルアレイ
US7820996B2 (en) 2005-01-31 2010-10-26 Samsung Electronics Co., Ltd. Nonvolatile memory device made of resistance material and method of fabricating the same
JP2010245471A (ja) * 2009-04-10 2010-10-28 Funai Electric Advanced Applied Technology Research Institute Inc ナノギャップ電極を有する素子の製造方法
US7893711B2 (en) 2005-11-29 2011-02-22 Nec Corporation Program circuit, semiconductor integrated circuit, voltage application method, current application method, and comparison method
JP4750119B2 (ja) * 2004-08-17 2011-08-17 スパンション エルエルシー ポリマーメモリセルのプログラミングしきい値を調節するためのシステムおよび方法
US8035096B2 (en) 2006-02-09 2011-10-11 Nec Corporation Switching device, rewritable logic integrated circuit, and memory device
JP2012509577A (ja) * 2008-11-19 2012-04-19 マイクロン テクノロジー， インク． オープン・ボリュームを含む選択デバイス、このデバイスを含むメモリ・デバイスおよびシステム、ならびにこのデバイスの形成方法
JP5066917B2 (ja) * 2004-12-27 2012-11-07 日本電気株式会社 スイッチング素子、スイッチング素子の駆動方法及び製造方法、集積回路装置並びにメモリ素子
US8395185B2 (en) 2007-06-22 2013-03-12 Funai Electric Advanced Applied Technology Research Institute Inc. Switching element
US8653912B2 (en) 2008-06-13 2014-02-18 Funai Electric Advanced Applied Technology Research Institute Inc. Switching element
JP2020088251A (ja) * 2018-11-28 2020-06-04 富士通株式会社 電子デバイス、及び、集積回路
JP2020094167A (ja) * 2018-12-11 2020-06-18 住友ベークライト株式会社 樹脂組成物および電子デバイス製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7960217B2 (en) * 2004-09-08 2011-06-14 Thomas Schimmel Gate controlled atomic switch
DE102006011688B4 (de) * 2006-03-14 2008-09-11 Infineon Technologies Ag Speicherzelle, Speicher mit einer Speicherzelle und Verfahren zum Einschreiben von Daten in eine Speicherzelle
JP2008016115A (ja) * 2006-07-05 2008-01-24 Toshiba Corp 不揮発性記憶装置
KR100834829B1 (ko) 2006-12-19 2008-06-03 삼성전자주식회사 멀티 비트 전기 기계적 메모리 소자 및 그의 제조방법
US7724499B2 (en) 2007-11-13 2010-05-25 Industrial Technology Research Institute Electrolyte transistor
KR20110042188A (ko) * 2008-10-24 2011-04-25 가부시키가이샤 어드밴티스트 전자 디바이스 및 제조 방법
US9019769B2 (en) * 2012-12-11 2015-04-28 Macronix International Co., Ltd. Semiconductor device and manufacturing method and operating method for the same
US20140268274A1 (en) * 2013-03-15 2014-09-18 Pixtronix, Inc. Display Apparatus Incorporating an Elevated Aperture Layer and Methods of Manufacturing the Same
WO2014147709A1 (ja) * 2013-03-18 2014-09-25 富士通株式会社 電子デバイスとその製造方法、及びネットワークシステム
CN109887750B (zh) * 2019-02-20 2020-10-16 中国振华(集团)新云电子元器件有限责任公司(国营第四三二六厂) 一种非固体电解质钽电容器工作电解液及其制备方法和非固体电解质钽电容器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002021598A1 (fr) * 2000-09-01 2002-03-14 Japan Science And Technology Corporation Dispositif electronique a conductance controlable
WO2002037572A1 (fr) * 2000-11-01 2002-05-10 Japan Science And Technology Corporation Reseau a pointes, circuit non, et circuit electronique contenant ceux-ci

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4698657A (en) * 1984-02-10 1987-10-06 Sharp Kabushiki Kaisha FET type sensor and a method for driving the same
JPH0628841A (ja) * 1992-07-08 1994-02-04 Makoto Yano 化学反応を利用した記憶素子
US5761115A (en) * 1996-05-30 1998-06-02 Axon Technologies Corporation Programmable metallization cell structure and method of making same
JPH09326514A (ja) * 1996-06-05 1997-12-16 Fujitsu Ltd 超電導量子干渉素子回路装置
NO304956B1 (no) * 1997-07-22 1999-03-08 Opticom As Elektrodeanordning uten og med et funksjonselement, samt en elektrodeinnretning dannet av elektrodeanordninger med funksjonselement og anvendelser derav
WO1999028914A2 (en) * 1997-12-04 1999-06-10 Axon Technologies Corporation Programmable sub-surface aggregating metallization structure and method of making same
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
JP4118500B2 (ja) 2000-11-01 2008-07-16 独立行政法人科学技術振興機構 ポイントコンタクト・アレー

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002021598A1 (fr) * 2000-09-01 2002-03-14 Japan Science And Technology Corporation Dispositif electronique a conductance controlable
WO2002037572A1 (fr) * 2000-11-01 2002-05-10 Japan Science And Technology Corporation Reseau a pointes, circuit non, et circuit electronique contenant ceux-ci

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TERABE, Kazuya et al., "Quantum point contact switch realized by solid electrochemical reaction", RIKEN review, July 2001, No. 37, pages 7 to 8 *

Cited By (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004051763A2 (de) * 2002-12-03 2004-06-17 Infineon Technologies Ag Verfahren zum herstellen einer speicherzelle, speicherzelle und speicherzellen-anordnung
WO2004051763A3 (de) * 2002-12-03 2004-09-30 Infineon Technologies Ag Verfahren zum herstellen einer speicherzelle, speicherzelle und speicherzellen-anordnung
JP2004363604A (ja) * 2003-06-03 2004-12-24 Samsung Electronics Co Ltd 一つのスイッチング素子と一つの抵抗体とを含む不揮発性メモリ装置およびその製造方法
US8164130B2 (en) 2003-06-03 2012-04-24 Samsung Electronics Co., Ltd. Nonvolatile memory device comprising one switching device and one resistant material and method of manufacturing the same
US8101983B2 (en) 2003-06-03 2012-01-24 Samsung Electronics Co., Ltd. Nonvolatile memory device comprising one switching device and one resistant material and method of manufacturing the same
JP4511249B2 (ja) * 2003-06-03 2010-07-28 三星電子株式会社 一つのスイッチング素子と一つの抵抗体とを含む不揮発性メモリ装置およびその製造方法
JP2009010403A (ja) * 2003-08-27 2009-01-15 Nec Corp 半導体装置
JP2009117866A (ja) * 2003-08-27 2009-05-28 Nec Corp 半導体装置
JP2009124175A (ja) * 2003-08-27 2009-06-04 Nec Corp 半導体装置
JP2009010404A (ja) * 2003-08-27 2009-01-15 Nec Corp 半導体装置
JP4726428B2 (ja) * 2004-03-30 2011-07-20 新電元工業株式会社 半導体装置
JP2005286079A (ja) * 2004-03-30 2005-10-13 Shindengen Electric Mfg Co Ltd 半導体装置
JP4750119B2 (ja) * 2004-08-17 2011-08-17 スパンション エルエルシー ポリマーメモリセルのプログラミングしきい値を調節するためのシステムおよび方法
JP2008521253A (ja) * 2004-11-17 2008-06-19 スパンジョン・リミテッド・ライアビリティ・カンパニー ナノスケール抵抗メモリアレイを扱うためのダイオードアレイアーキテクチャ
JP5066917B2 (ja) * 2004-12-27 2012-11-07 日本電気株式会社 スイッチング素子、スイッチング素子の駆動方法及び製造方法、集積回路装置並びにメモリ素子
US8421049B2 (en) 2004-12-27 2013-04-16 Nec Corporation Metal atom migration switching device, drive and manufacturing methods for the same, integrated circuit device and memory device using same
US8168469B2 (en) 2005-01-31 2012-05-01 Samsung Electronics Co., Ltd. Nonvolatile memory device made of resistance material and method of fabricating the same
US7820996B2 (en) 2005-01-31 2010-10-26 Samsung Electronics Co., Ltd. Nonvolatile memory device made of resistance material and method of fabricating the same
JP2006318982A (ja) * 2005-05-10 2006-11-24 Sony Corp 記憶素子及びその製造方法、エッチング方法
JP4552745B2 (ja) * 2005-05-10 2010-09-29 ソニー株式会社 記憶素子及びその製造方法
JP2007059914A (ja) * 2005-08-24 2007-03-08 Samsung Electronics Co Ltd イオン伝導層を備える不揮発性半導体メモリ装置とその製造及び動作方法
US7893711B2 (en) 2005-11-29 2011-02-22 Nec Corporation Program circuit, semiconductor integrated circuit, voltage application method, current application method, and comparison method
US8035096B2 (en) 2006-02-09 2011-10-11 Nec Corporation Switching device, rewritable logic integrated circuit, and memory device
JP2008085071A (ja) * 2006-09-27 2008-04-10 Toshiba Corp 半導体記憶装置及びその制御方法
US7791060B2 (en) 2006-09-27 2010-09-07 Kabushiki Kaisha Toshiba Semiconductor memory device and method of controlling the same
US8089119B2 (en) 2007-01-22 2012-01-03 Kabushiki Kaisha Toshiba Semiconductor memory device and write method of the same
JP2008177509A (ja) * 2007-01-22 2008-07-31 Toshiba Corp 半導体記憶装置及びその書き込み方法
US8395185B2 (en) 2007-06-22 2013-03-12 Funai Electric Advanced Applied Technology Research Institute Inc. Switching element
JP2009004641A (ja) * 2007-06-22 2009-01-08 Funai Electric Advanced Applied Technology Research Institute Inc メモリ素子アレイ
KR101449916B1 (ko) * 2007-08-22 2014-10-15 후나이 일렉트릭 어드밴스드 어플라이드 테크놀로지 리서치 인스티튜트 인코포레이티드 스위칭 소자, 스위칭 소자의 제조방법 및 메모리 소자 어레이
JP2009049287A (ja) * 2007-08-22 2009-03-05 Funai Electric Advanced Applied Technology Research Institute Inc スイッチング素子、スイッチング素子の製造方法及びメモリ素子アレイ
JP2009200458A (ja) * 2008-01-24 2009-09-03 Sony Corp 電子素子およびその製造方法並びに記憶装置
JP4544340B2 (ja) * 2008-01-24 2010-09-15 ソニー株式会社 電子素子およびその製造方法並びに記憶装置
US7961505B2 (en) 2008-01-24 2011-06-14 Sony Corporation Electronic device, method of manufacturing the same, and storage device
US8653912B2 (en) 2008-06-13 2014-02-18 Funai Electric Advanced Applied Technology Research Institute Inc. Switching element
JP2010080734A (ja) * 2008-09-26 2010-04-08 Funai Electric Advanced Applied Technology Research Institute Inc メモリ素子、メモリ素子の製造方法およびメモリアレイ
JP2010080735A (ja) * 2008-09-26 2010-04-08 Funai Electric Advanced Applied Technology Research Institute Inc メモリ素子、メモリ素子の製造方法、メモリアレイ構成のエレメントおよびメモリアレイ
JP2012509577A (ja) * 2008-11-19 2012-04-19 マイクロン テクノロジー， インク． オープン・ボリュームを含む選択デバイス、このデバイスを含むメモリ・デバイスおよびシステム、ならびにこのデバイスの形成方法
JP2010157567A (ja) * 2008-12-26 2010-07-15 Funai Electric Advanced Applied Technology Research Institute Inc メモリセルアレイ
JP2010157569A (ja) * 2008-12-26 2010-07-15 Funai Electric Advanced Applied Technology Research Institute Inc メモリセルアレイ
JP2010157568A (ja) * 2008-12-26 2010-07-15 Funai Electric Advanced Applied Technology Research Institute Inc メモリセルアレイ
JP2010245471A (ja) * 2009-04-10 2010-10-28 Funai Electric Advanced Applied Technology Research Institute Inc ナノギャップ電極を有する素子の製造方法
US9130159B2 (en) 2009-04-10 2015-09-08 Funai Electric Co., Ltd. Method of fabricating element including nanogap electrodes
JP2020088251A (ja) * 2018-11-28 2020-06-04 富士通株式会社 電子デバイス、及び、集積回路
JP2020094167A (ja) * 2018-12-11 2020-06-18 住友ベークライト株式会社 樹脂組成物および電子デバイス製造方法
JP7287076B2 (ja) 2018-12-11 2023-06-06 住友ベークライト株式会社 樹脂組成物および電子デバイス製造方法

Also Published As

Publication number Publication date
CN100448049C (zh) 2008-12-31
CN1559090A (zh) 2004-12-29
US7875883B2 (en) 2011-01-25
JP4575664B2 (ja) 2010-11-04
JPWO2003028124A1 (ja) 2005-01-13
US20060157802A1 (en) 2006-07-20

Similar Documents

Publication Publication Date Title
JP4575664B2 (ja) 固体電解質を用いた電気素子
JP4332881B2 (ja) 固体電解質スイッチング素子及びそれを用いたｆｐｇａ、メモリ素子、並びに固体電解質スイッチング素子の製造方法
JP5066918B2 (ja) スイッチング素子、書き換え可能な論理集積回路、およびメモリ素子
JP5281267B2 (ja) 修正可能なゲートスタックメモリ素子
JP4984720B2 (ja) スイッチング素子、スイッチング素子の駆動方法、論理集積回路およびメモリ素子
US8411485B2 (en) Non-volatile variable capacitive device including resistive memory cell
KR100968888B1 (ko) 상변화 메모리 소자를 이용한 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법
US10936944B2 (en) Three-terminal neuromorphic vertical sensing
JP2006339667A5 (ja)
JP5135797B2 (ja) スイッチング素子、スイッチング素子の製造方法、書き換え可能な論理集積回路、およびメモリ素子
Ram et al. Low-power resistive memory integrated on III–V vertical nanowire MOSFETs on silicon
US20060154467A1 (en) Method for the production of a memory cell, memory cell and memory cell arrangement
US20230086109A1 (en) Cbram bottom electrode structures
Kim Copper Sulfide Resistance Change Memory and Its Scalability

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2003531542

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 20028187792

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2006157802

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10490598

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10490598

Country of ref document: US