CN1283044C - 化合物半导体开关电路装置 - Google Patents

化合物半导体开关电路装置 Download PDF

Info

Publication number
CN1283044C
CN1283044C CNB011438169A CN01143816A CN1283044C CN 1283044 C CN1283044 C CN 1283044C CN B011438169 A CNB011438169 A CN B011438169A CN 01143816 A CN01143816 A CN 01143816A CN 1283044 C CN1283044 C CN 1283044C
Authority
CN
China
Prior art keywords
aforementioned
effect transistor
field
compound semiconductor
separately
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011438169A
Other languages
English (en)
Other versions
CN1381952A (zh
Inventor
浅野哲郎
土屋等
平井利和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001121293A external-priority patent/JP2002314043A/ja
Priority claimed from JP2001121292A external-priority patent/JP2002314042A/ja
Priority claimed from JP2001141894A external-priority patent/JP2002343869A/ja
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1381952A publication Critical patent/CN1381952A/zh
Application granted granted Critical
Publication of CN1283044C publication Critical patent/CN1283044C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)
  • Transceivers (AREA)

Abstract

在化合物半导体开关电路装置中，2连开关电路装置的有用性是公认的，但存在组件插针数增大、芯片尺寸增大等问题。解决的方法是：用8只插针实现用1组互补信号的控制信号可以动作的2电路2连开关元件，内藏入芯片尺寸组件内。把开关电路装置的2只电阻配置在FET和电极衬垫之间，通过使一方的电阻与栅极金属层交叉，实现芯片尺寸的小型化和组件尺寸的小型化。

Description

化合物半导体开关电路装置
                        技术领域
本发明涉及在高频开关用途中应用的化合物半导体开关电路装置，尤其是涉及内藏2连开关电路的化合物半导体开关电路装置。
                        背景技术
在便携电话等移动体用通信设备中通常使用GHz波段的微波，在天线切换电路或发送接收的切换电路等，常常使用为转换这些高频信号用的开关元件(例如，特开平9-181642号)。作为该元件从处理高频着眼多使用砷化镓(GaAs)的场效应晶体管(以下称为FET)，与此相伴，进一步开发了使前述开关电路自身集成化的单片微波集成电路(MMIC)。
图18(A)示出GaAs MESFET(金属半导体场效应晶体管)的剖面图。在未掺杂的GaAs衬底1的表面部分以N型杂质作为掺杂形成N型沟道区2，在沟道区2表面配置肖特基接触的栅极3，在栅极3的两侧旁配置对GaAs表面肖特基接触的源极4、漏极5。该晶体管根据栅极3的电位，在正下方的沟道区2内形成耗尽层，因此控制源极4和漏极5之间的沟道电流。
图18(B)示出用GaAs FET的称为SPDT(单刀双掷)的化合物半导体开关电路装置的原理性电路。
第1和第2FET1，FET2的源极(或漏极)各自在输入端子IN1，IN2上连接，FET1、FET2的栅极分别经电阻R1、R2连接在第1和第2控制端子Ct1-1，Ct1-2上，而且FET1、FET2的漏极(或源极)连接在公共的输出端子OUT上。加在第1和第2控制端子Ct1-1、Ct1-2上的信号是互补信号，加H电平信号的FET导通，以便把输入端子IN1或IN2的任一方的输入端子上所加的信号传送到输出端子上。配置电阻R1、R2的目的是防止构成交流接地的控制端子Ct1-1、Ct1-2的直流电位经栅极漏出高频信号。
图19示出集成化图18(B)所示化合物半导体开关电路装置的化合物半导体芯片的一例。
把在GaAs衬底上实施开关的FET1及FET2配置在中央部，在各FET的栅极上连接电阻R1、R2。此外与输入端子IN1、IN2、公共输出端子OUT、控制端子Ct1-1、Ct1-2对应的衬垫设置在衬底的周边。用虚线表示的第2层布线是在各FET栅极形成时同时形成的栅极金属层(Ti/Pt/Au)20，用实线表示的第3层布线是实现各元件连接及衬垫形成的衬垫金属层(Ti/Pt/Au)30，在第1层的衬底上欧姆接触的金属层(AuGe/Ni/Au)是形成各FET的源极、漏极及各电阻两端的取出电极的，在图19由于与衬垫金属层重叠，未图示。
图20(A)示出把图19所示的FET1部分放大的平面图。在该图由点划线包围的长方形区是在衬底11上形成的沟道区12。从左侧延伸的梳形的第3层衬垫金属层是在输出端子IN1上连接的源极13(或漏极)，在其下有由第1层欧姆金属层10形成的源极14(或漏极)。此外从右侧延伸的梳形的第3层的衬垫金属层30是在公共输出端子OUT上连接的漏极15(或源极)，在其下有由第1层的欧姆金属层10形成的漏极16(或源极)。这两电极以梳齿咬合的形状配置，其间由第2层栅极金属层20形成的栅极17在沟道区12上梳齿状配置。
在图20(B)示出该FET一部分的剖面图。在衬底11上设置n型沟道区12，在沟道区两侧设置形成源极区18及漏极区19的n+型的高浓度区，在沟道区12上设置栅极17，在高浓度区上设置由第1层的欧姆金属层10形成的漏极14及源极16。此外，在其上，如前所述，设置由第3层的衬垫金属层30形成的漏极13及源极15，实现各元件的布线等。
在装配工序，从晶片划片分离的化合物半导体芯片粘合在引线框上，通过由金属模和树脂注入产生的转移模型密封在引线框上粘合的化合物半导体芯片，实现所谓把密封的化合物半导体芯片对各个化合物半导体开关装置各自分离的工序。该引线框上用长方形或圆环形的框架，总之在一次密封工序，同时密封许多个化合物半导体开关装置。
图21是示出通过转移模型制造上述化合物半导体芯片的化合物半导体开关装置的图，(A)是平面图，(B)是剖面图。
形成开关元件的化合物半导体芯片53通过银膏等导电性粘接剂55粘合安装在引线框的小岛54上，化合物半导体芯片53的电极衬垫和引线端子56用导线57连接，化合物半导体芯片53的周边部分被与金属型模形状一致的树脂58复盖，在树脂58的外部上引出引线端子56的顶端部分。
在便携电话等的移动体用通信机中，如果希望在1台机器对应两种通信方式，例如CDMA方式和GPS方式，则作为用于切换高频信号的开关元件使用2电路2连开关往往有极佳的效果，强烈希望它的出现。
上述的化合物半导体开关电路装置是1电路1连开关，即使对其单纯地在同一衬底上构成2组，置于一块组件内，则在插针数、尺寸方面也没有丝毫优点。
如果想在电路结构上把可以公共化的各自的控制端子作成一个，则产生交叉的布线，如果想避免它，则存在不必要地增加芯片面积的问题。
                        发明内容
本发明鉴于上述种种事实而提出，以必要的最低限插针数的8插针实现以1组互补信号的控制信号可能动作的2电路2连开关元件，对芯片尺寸也压缩到必要的最低限，通过内藏在缩小外形的8插针组件内实现的。
即：第1，包含：在沟道层表面设置源极、栅极及漏极的第1、第2及第3、第4FET，和在第1、第2FET各自的源极或漏极上连接的第1、第2输入端子，和在第3、第4FET各自的源极或漏极上的连接第3、第4输入端子，和在第1、第2FET漏极或源极连接的第1公共输出端子，和在第3、第4FET漏极或源极上连接的第2公共输出端子，和连接第1、第3FET各自的栅极和第1控制端的连接装置，和连接第2、第4FET各自的栅极和第2控制端子的连接装置；通过在第1、第2控制端子加控制信号解决的。
其特征为，第1、第2及第3、第4FET由在沟道层上肖特基接触的栅极和沟道层上欧姆接触的源极及漏极构成。
其特征为，由MESFET形成第1、第2及第3、第4FET。
第2，包含：在沟道层表面设置源极、栅极及漏极的第1、第2及第3、第4FET，和在第1、第2FET各自的源极或漏极上连接的第1、第2输入端子，和在第3、第4FET各自的源极或漏极上连接的第3、第4输入端子，和在第1、第2FET的漏极或源极上连接的第1公共输出端子，和在第3、第4FET的漏极或源极连接的第2公共输出端子，和连接第1、第3FET各自的栅极和第1控制端子的连接装置，和连接第2、第4FET各自的栅极及第2控制端子的连接装置；把连接装置中连接第3FET的栅极和第1控制端子的连接装置和连接第2FET的栅极和第2控制端子的连接装置在各自的衬垫和FET元件之间沿衬垫延伸，通过在第1、第2控制端子上加控制信号解决。
其特征为，连接装置由电阻形成。
其特征为，连接装置的电阻在衬底上的高浓度区上形成。
其特征为，用连接装置的电阻，在衬垫和FET元件之间沿着衬垫延伸的任一方电阻与在开关元件FET的栅极上连接的金属布线交叉。
其特征为，与第1、第2输入端子对应的各自的衬垫以及与第3、第4输入端子对应的各自的衬垫按照第1、第2、第3、第4输出端子的顺序，沿着芯片的一边，配置在芯片的周边部上，与第1、第2公共输出端子对应的各自的衬垫以及与第1、第2控制端子对应的各自的衬垫，按照第1控制端子，第1公共输出端子、第2公共输出端子，第2控制端子的顺序，沿着芯片一边的对边，配置在芯片的周边部分上。
其特征为，在与第1、第2输入端子对应的各自的衬垫间的芯片周边部以及与第3、第4输入端子对应的各自的衬垫间芯片周边部上分别配置第1、第2FET元件部的一部分以及第3、第4FET元件部的一部分。
其特征为，第1、第2及第3、第4FET由沟道层上肖特基接触的栅极和沟道层上欧姆接触的源极及漏极构成。
其特征为，由MESFET形成第1、第2及第3、第4FET。
第3，包含：在沟道层表面设置源极、栅极及漏极的第1、第2及第3、第4FET，和在第1、第2FET各自的源极或漏极上连接的第1、第2输入端子，和在第3、第4FET各自的源极或漏极上连接的第3、第4输入端子，和在第1、第2FET的漏极或源极上连接的第1公共输出端子，和在第3、第4FET的漏极或源极上连接的第2公共输出端子，和连接第1、第3FET各自的栅极和第1控制端子的连接装置，和连接第2、第4FET各自的栅极和第2控制端子的连接装置和对应于各端子的衬垫集成化的化合物半导体芯片，和设置粘合化合物半导体芯片的导电图形的绝缘衬底，和与化合物半导体芯片各衬垫对应的外部电极，和连接化合物半导体芯片的各衬垫和外部电极的连接装置，和复盖化合物半导体芯片的树脂层；通过配置外部电极，以便对绝缘衬底的中心线左右对称，而且与化合物半导体芯片的各衬垫位置对应解决。
其特征为，外部电极配置在绝缘衬底的背面。
其特征为，化合物半导体芯片是8端子元件，包含8个外部电极。
其特征为，8个外部电极每4个配置，以便对绝缘衬底的中心线左右对称，而且沿着绝缘衬底的一边，按照第1、第2输入端子及第3、第4输入端子的顺序，另外沿着绝缘衬底一边的对边，按照第1控制端子、第1公共输出端子、第2公共输出端子、第2控制端子的顺序配置。
共特征为，在树脂层表面形成显示外部电极极性的极性显示标记。
第4，包含：在沟道层表面设置源极、栅极及漏极的第1、第2及第3、第4FET，和在第1、第2FET各自的源极或漏极上连接的第1、第2输入端子，和在第3、第4FET各自的源极或漏极上连接的第3、第4输入端子，和在第1、第2FET漏极或源极上连接的第1公共输出端子，和在第3、第4FET的漏极或源极上连接的第2公共输出端子，和连接第1、第3FET各自的栅极和第1控制端子的连接装置，和连接第2、第4FET各自的栅极和第2控制端子的连接装置和对应于各端子的衬垫集成化的化合物半导体芯片，和埋没半导体芯片及粘合该芯片的导电图形的绝缘树脂层，和与化合物半导体芯片各衬垫对应的多个外部电极，和连接化合物半导体芯片各衬垫和外部电极的连接装置；通过配置外部电极，以便对绝缘树脂层的中心线左右对称，而且与化合物芯片各衬垫的位置对应解决。
其特征为，外部电极配置在绝缘树脂层的背面。
其特征为，化合物半导体芯片是8端子元件，包含8个外部电极。
其特征为，8个外部电极每4个配置，以便对绝缘树脂层的中心线左右对称，而且沿绝缘树脂层的一边，按照第1、第2输入端子以及第3、第4输入端子的顺序，另外，沿着绝缘树脂层一边的对边，按照第1控制端子，第1公共输出端子，第2公共输出端子，第2控制端子的顺序配置。
其特征为，在树脂层的表面形成显示外部电极极性的极性显示标记。
                       附图说明
图1是用于说明本发明的电路图。
图2是用于说明本发明的平面图。
图3是用于说明本发明的剖面图。
图4是用于说明本发明的(A)平面图、(B)剖面图。
图5是用于说明本发明的斜视图。
图6是用于说明本发明的平面图。
图7是用于说明本发明的剖面图。
图8是用于说明本发明的剖面图。
图9是用于说明本发明的平面图。
图10是用于说明本发明的剖面图。
图11是用于说明本发明的(A)剖面图，(B)平面图。
图12是用于说明本发明的(A)剖面图，(B)平面图。
图13是用于说明本发明的(A)剖面图，(B)平面图。
图14是用于说明本发明的(A)剖面图，(B)平面图。
图15是用于说明本发明的(A)剖面图，(B)平面图。
图16是用于说明本发明的(A)平面图，(B)剖面图。
图17是示出本发明应用例的图。
图18是用于说明传统技术的(A)剖面图，(B)电路图。
图19是用于说明传统技术的平面图。
图20是用于说明传统技术的(A)平面图，(B)剖而图。
图21是用于说明传统技术的(A)平面图，(B)剖而图。
                      具体实施方式
就本发明的实施方式参照从图1到图17说明如下。
图1是示出本发明的化合物半导体开关电路装置的电路图。它由以下部件构成，即：在沟道层表面设置栅极及漏极的第1、第2FET的FETa1、FETa2以及第3、第4FET的FETb1、FETb2，和在第1、第2FET各自的源极(或漏极)上连接的第1、第2输入端子的INa1、INa2，和在第3、第4FET各自的源极(或漏极)上连接第3、第4输入端子的INb1、INb2，和在第1、第2FET漏极(或源极)上连接的第1公共输出端子的OUTa，和在第3、第4FET漏极(或源极)上连接的第2公共输出端子的OUTb，和连接第1、第3FET的FETa1、FETb1各自的栅极和第1控制端子的Ct1-1的电阻Ra1、Rb1，和第2、第4FET的FETa2、FETb2各自的栅极和第2控制端子的Ct1-2的电阻Ra2、Rb2。
配置电阻Ra1、Ra2及Rb1、Rb2的目的是防止对成为交流接地的控制端子Ct1-1，Ct1-2的直流电位经栅极漏出高频信号。
第1、第2FET的FETa1、FETa2及第3、第4FET的FETb1、FETb2用GaAs MESFET(耗尽层型FET)构成，在GaAs衬底上集成化(参照图2)。因为第1、第2FET的FETa1、FETa2及第3、第4FET的FETb1、FETb2与图20(A)(B)所示构造相同，省略其说明。
图1所示的电路用图18(B)所示的GaAs MESFET的称为SPDT(单刀双掷)的化合物半导体开关电路装置的原理性电路2组构成，而其大的不同点在于对各自的控制端子公共化、2连开关化这一点。
参照图1说明本发明的化合物半导体2连开关电路装置的动作如下。
在第1和第2控制端子Ct1-1、Ct1-2上所加的控制信号是互补信号，加H电平信号的一侧FET导通，在输入端子INa1或INa2任一方加的输入信号以及在输入端子INb1或INb2任一方加的输入信号起作用，以便传递到各自的公共输出端子OUTa及OUTb。
例如、如果在控制端子Ct1-1上加H电平信号，则作为开关元件的FETa1、FETa2导通，输入端子INa1的信号分别传递到输出端子OUTa，而输入端子INb1的信号传递到输出端子OUTb上。其次，如果在控制端子Ct1-2上加H电平的信号，则作为开关元件的FETa2、FETb2导通，输入端子INa2的信号分别传递到输出端子OUTa上，而输入端子INb2的信号传递到输出端子OUTb上。
从而，存在两种信号，在想选择其中之一时，例如存在便携式电话等的移动体通信机用的CDMA方式的信号和GPS方式的信号，想选择其中一种时，如果把CDMA方式的平衡信号(或GPS方式的平衡信号)连接到输入端子INa1或INb1上，把GPS方式的平衡信号(或CDMA方式的平衡信号)连接到输入端子INa2和INb2上，则根据从输出端子OUTa、OUTb两端加到控制端子Ct1-1、Ct1-2上的控制信号电平，可以取出CDMA方式的信号或GPS方式的信号。即作为2连开关元件动作。
图2示出使本发明的化合物半导体电路装置集成化的化合物半导体芯片的一例。
把在GaAs衬底上执行开关的2组一对FETa1、FETa2及FETb1、FETb2配置在中央部的左右，在各FET的栅极上连接电阻Ra1、Ra2、Rb1、Rb2。此外，与输入端子INa1、INa2、INb1、INb2、公共输出端子OUTa、OUTb、控制端子Ct1-1、Ct1-2对应的衬垫设置在衬底的周边上。用虚线表示的第2层布线是在各FET栅极形成的同时形成的栅极金属层(Ti/Pt/Au)20，用实线表示的第3层布线是实现各元件连接及衬垫形成的衬垫金属层(Ti/Pt/Au)30。在第1层衬底上欧姆接触的欧姆金属层(AuGe/Ni/Au)10形成各FET的源极、漏极以及各电阻两端的取出电极，在图2由于与衬垫金属层重叠而未图示。
下面说明在使图2所示的本发明的化合物半导体开关电路装置集成化的化合物半导体芯片在进行的各种改进。
首先，因为在与第1、第2输入端子对应的各自的衬垫间的芯片周边部以及与第3、第4输入端子对应的各自的衬垫间的芯片周边部上分别配置第1、第2FET元件部的一部分以及第3、第4FET元件部的一部分，也就是说，在与第1、第2输入端子对应的各自的衬垫之间多组配置第1、第2场效应晶体管的源极、漏极以及栅极，在与第3、第4输入端子对应的各自的衬垫之间多组配置第3、第4场效应晶体管的源极、漏极以及栅极。所以对于成对的输入端子间隔开的同时，在有效利用芯片面积这点是有效的，对芯片面积缩小化起作用。
其次，为了使2组开关的控制端子分别公共化，有必要分别连接一对不同的2个FET的栅极和控制端子，即：FETa1、FETb1各自的栅极和控制端子Ct1-1以及FETa2、FETb2各自的栅极和控制端子Ct1-2。这些连接经各自的电阻Ra1、Rb1以及Ra2、Rb2实现，并想办法使该电阻绕开。
如果就控制端子Ct1-1进行说明，则连接FETa1栅极的电阻Ra1配置在控制端子Ct1-1和输入端子INa1的焊接衬垫之间的空间上，与不同的一对FETb1的栅极连接的电阻Rb1在控制端子Ct1-1和输出端子OUTa的焊接衬垫和开关元件FETa1、FETa2之间，沿着焊接衬垫延伸，在芯片中央的上部与FETb1的栅极连接。
其次，如果就控制端子Ct1-2进行说明，则连接FETa2栅极的电阻Rb2配置在控制端子Ct1-2和输入端子INb2的焊接衬垫间的空间上，与不同的一对FETa2的栅极连接的电阻Ra2在控制端子Ct1-2和输出端子OUTb的焊接衬垫和开关元件FETb2、FETb1之间，沿着焊接衬垫延伸，在芯片中央上部与FETa2的栅极连接。
因此，电阻R沿衬垫收容，基本不增加芯片面积。因为在电阻R和FET的栅极的连接中采用交叉手法，所以没有必要使电阻绕到在芯片的周围，可以大幅度压缩芯片面积的增加。
在这里，参照图3说明用于连接电阻R及各部的布线的多层构造。
作为控制端子和各FET栅极的连接装置用的电阻R在基片11上形成源区及漏区时同时在离子注入的n+型高浓度区40上形成。在该n+型的高浓度区40的两端上设置第1层的欧姆金属层10，其它部分被氮化膜复盖，在漏极及源极形成时同时设置在第1层的欧姆金属层10上导电的第3层的衬垫金属层30。这时因为连接各部的布线，例如连接电阻Rb1的一方端子和FETb1的栅极端子的布线42也同时制作，所以布线42和电阻Ra2可以用氮化膜41层间绝缘、实现交叉。
图4是示出把化合物半导体芯片119内装入组件内形成的化合物半导体开关电路装置的图，(A)是平面图，(B)是剖面图。
对应于化合物半导体芯片119的各端子的衬垫(电极衬垫)按照图2所示顺序配置，化合物半导体芯片119的各衬垫经各自的导线137、引线部135、通孔133与各自的位置对应的位置的外部电极电连接。
即用虚线表示的8个外部电极134每4个配置，以便对绝缘衬底122的中心线左右对称，而且沿着绝缘衬底122的一边，按照第1、第2输入端子以及第3、第4输入端子的顺序，此外沿着绝缘衬底122一边的对边，按照第1控制端子、第1公共输入端子、第2公共输出端子、第2控制端子的顺序配置。
组件的周围4侧面由树脂层138和绝缘衬底122的切断面形成，组件的上面由平坦化的树脂层138的表面形成，组件的下面由绝缘衬底122的背面形成。
该化合物半导体开关电路装置在绝缘衬底122之上复盖0.3mm程度的树脂层138，密封化合物半导体芯片199。化合物半导体芯片119具有约130μm程度的厚度。小岛部125和引线部135a、135b、135c、135d以及135e、135f、135g、135h从组件端面后退，只有各引线的连接部的切断部分在组件上曝光。
因为组件表面侧是整个面树脂层138，背面侧的绝缘衬底122的外部电极134a、134b、134c、134d以及134e、134f、134g、134h以构成左右(上下)对称的图形配置、电极的极性判断困难，所以最好在树脂层138的表面侧上形成凹部或印刷等，刻印显示极性的标记。
其次，用从图5到图7，详细说明形成图4所示构造的制法一例。
第1工序
首先准备对与图5所示的一个化合物半导体开关电路装置对应的组件区120分为多个部分、例如100个部分纵横地配置的大版的绝缘衬底122。绝缘衬底122是由陶瓷或玻璃树脂等构成的绝缘衬底，这些1张或多张重合，合计板厚具有180~250μm和可维持在制造工序中的机械强度的板厚。
在绝缘衬底122的各组件区120的表面形成钨等金属膏的印刷和由金的电解电镀产生的导电图形。这些通过对完成各金属膏印刷的衬底122烘烤，而且通过电解电镀法在金属膏上形成金电镀层得到。
图6(A)是示出在绝缘衬底122表面上形成的导电图形的平面图，图6(B)是示出在绝缘衬底122的背面侧形成的导电图形的平面图。
由虚线包围的各组件区120具有矩形形状，这些相互相隔100μm的间隔纵横配置。间隔构成在后续工序的划线124。导电图形在各组件区120内形成岛部125和引线部135。这些图形在各组件区120内具有同一形状。岛部125是装载化合物半导体芯片119的处所，引线部135是连接化合物半导体芯片119的电极衬垫和导线的处所。
从岛部125出发，2条第1连接部127在连续的图形上延长。这些线宽以比岛部125还狭窄的线宽，例如0.5mm的线宽延伸。第1连接部127超越划线124一直延伸到连接相邻组件区120的岛部125。第1连接部127还在包围组件区120的周围的公共连接部132上连接。
此外，各第2连接部128从引线部135出发在与第1连接部127正交方向上延伸，超越划线124延伸直到连接在相邻组件区120的引线部135上，各自紧邻的第2连接部128还通过第3连接部129在划线124内连接。
从位于组件120内一边的两端上的引线部135出发，各自的第4连接部130与第1连接部127平行、与第2连接部128正交方向伸延，超越划线124，一直延伸到在相邻的组件区120的引线部135上连接。第4连接部130还在包围组件区120的周围的公共连接部132上连接。此外，第4连接部130还通过第5连接部131在划线124内与第1连接部127连接。
这样，第1、第2、第3、第4、第5连接部127、128、129、130、131通过延伸与各组件区120的岛部125和引线部135电公共连接。
参照图6(B)，在绝缘衬底122上对每个组件区120设置通孔133。通孔133的内部由钨等导电材料埋没。而且，与各通孔133对应，在背面侧形成134a、134b、134c、134d以及134e、134f、134g、134h。这些外部电极134a、134b、134c、134d以及134e、134f、134g、134h以从组件区120的端部后退0.05~0.1mm程度的图形形成。电气上经各通孔在公共连接部132上连接。
而且，通过把导电图形作为一方电极的电解电镀，在导电图形上形成金属电镀层。因为各导电图形通过公共连接部132电连接，使得采用电解电镀手法成为可能。
第2工序：参照图7(A)
这样，在各个形成金属电镀层的绝缘衬底122的各组件区120上对化合物半导体芯片119进行冲模连接、导线连接。化合物半导体芯片119通过Ag膏等粘合剂固定在岛部125表面上，用各引线137连接化合物半导体芯片119的电极衬垫和引线部135a、135b、135c、135d以及135e、135f、135g、135h。
第3工序：参照图7(B)
从移送到绝缘衬底122上方的的分配器(未图示)滴下预定量的环氧系液体树脂(浇灌)，整个化合物半导体芯片119被公共的树脂层138复盖。例如在1枚绝缘衬底122上装载100个化合物半导体芯片119时，100个全部的化合物芯片119一批复盖。作为液体树脂用例如CV576AN(松下电工制)。因为滴下的液体树脂粘性比较高，有表面张力，所以其表面弯曲。
第4工序：参照图7(C)
把树脂层138弯曲的表面加工成平坦面。为了加工，考虑将用在固化前挤压平坦的成形沟件，加工成平坦面的手法，和把滴下的树脂层38用100~200度，数小时热处理(固化)，在固化后，对弯曲面磨削，加工成平坦面的手法。为磨削用研磨机，研磨树脂层138表面，以便使得树脂层138的表面离绝缘衬底122有一定的高度。平坦面使至少位于最外侧的化合物半导体芯片119分离成个别化合物半导体开关电路装置时，扩张到其端部，以便可以构成标准化组件尺寸的树脂外形。对刀片准备各种片厚的，用较厚的刀片，通过多次重复磨削，使全体形成平坦面。
第5工序：参照图7(D)
其次，切断树脂层138成每个组件区120，分离为各化合物半导体开关电路装置。为了切断，用划片装置，通过划片的刀片139沿着划线124同时切断树脂层138和绝缘衬底122，形成分割成每个组件区120的化合物半导体开关电路。在切片工序，在衬底122的背面侧贴附兰片(例如，商品名：UV片，リンテツク株式会社制)，通过划片刀片切削深度到达兰片的背面，而切断。这时在划片装置一侧自动识别在绝缘衬底122表面上预先形成的重合标记，以此用作位置基准用，进行划片。
通过以上工序形成的化合物半导体开关电路装置如图4所示。
参照图8到图16，示出本发明的组件构造的第2实施方式。图8是组件的剖面图，因为平面图与图4(A)及图6(A)所示的第1实施方式同样，故省略。这是使第1实施方式的CSP多芯片模块化的，埋没在以导电图形成为支持衬底的绝缘性树脂内的构造。
成为支持衬底的绝缘树脂220完全复盖半导体芯片222及多个导体图形(引线)221，在引线221之间的分离沟231内充填绝缘性树脂220，与引线221的侧面的弯曲构造(图示省略，实际上引线侧面呈弯曲)嵌合，强固地结合。而且，通过绝缘性树脂220支持引线221。在成为岛部的引线221A上粘合的半导体芯片222也一并复盖，为了构成公共的模块，引线221及半导体芯片222成为埋没入绝缘树脂的220内的构造。作为树脂材料，环氧树脂的热固化性树脂可以由转移模块实现，聚酰亚胺树脂、聚丁烯亚硫酸盐等热可塑性树脂可以由注射模实现。
调整绝缘性树脂220的厚度，以便从半导体芯片222的焊线225的最顶端离开约50μm程度被复盖，考虑强度，该厚度也可以作得厚些或薄些。
焊线225连接半导体芯片222的各电极衬垫和各引线221。通过热压接产生的球焊接或通过超声波产生的楔形焊接实现一批线焊，把控制端子Ctr1-1、输入端子INa1、INb1、INa2、INb2、Ctr1-2、输出端子OUTa、OUTb在各引线221上焊接。
导电图形(引线)221B与在半导体芯片222的外周上配置的电极衬垫对应设置。半导体芯片221通过绝缘性粘结剂250在岛部221A上粘接。此外，在绝缘树脂220内埋没，导电图形221的背面在绝缘树脂220上曝光。
因为半导体芯片222与第2实施方式相同，所以省略其细节，在这里是化合物半导体开关电路装置，背面构成半绝缘性的GaAs衬底。因为是2连开关电路装置，所以在芯片表面上配置在控制端子Ctr1-1，输入端子INa1、INb1、INa2、INb2、Ctr1-2、输出端子OUTa、OUTb上连接的8个电极衬垫，以便包围芯片的外周，用各焊线225连接电极衬垫和引线221B。此外，导电图形221、半导体芯片222的粘接区，焊接225的粘接位置与图4相同。
外部电极226与半导体芯片222的各电极衬垫对应，每4个配置，以便对绝缘树脂层220的中心线左右对称，而且沿着绝缘树脂层220的一边，按照第1、第2输入端子以及第3、第4输入端子的顺序，此外，沿着绝缘树脂层一边的对边，按照第1控制端子、第1公共输出端子、第2公共输出端子、第2控制端子的顺序配置。对导电图形的各引线221用抗蚀剂227复盖，在所希望的位置开口供给焊锡，设置在绝缘树脂层220背面。因此，其特征为，在装配时依靠焊锡等的表面张力保持其原样沿水平方向移动，可以自对准。
因为组件表面侧是全面树脂层220，背面侧的外部电极226按照构成左右(上下)对称的图形配置，电极的极性判别困难，所以在树脂层220的表面侧形成凹部或印刷等，最好刻印显示极性的标记。
参照图9到图16，详细说明本发明第2实施方式制法的一例。
第1工序：
首先，如图9到图11所示，准备好导电箔230，通过刻蚀在除去至少形成多个半导体芯片的组件区的导电图形221的导电箔230上形成比导电箔230的厚度还薄的分离沟231，形成导电图形221。
如图9(A)所示，准备好片状导电箔230。该导电箔230考虑焊料的附着性、焊接性、电镀性，选择其材料。作为材料将用以Cu作主材料的导电箔、以Al作主材料的导电箔或由Fe-Ni等合金构成的导电箔等。
如果导电箔230的厚度考虑后续的刻蚀，最好用10μm~300μm程度，在这里采用70μm(2盎司)的铜箔。可是即使用300μm以上、10μm以下基本上也行。如后所述，也可以形成比导电箔230厚度还薄的分离沟231。
片状的导电箔230也可以准备以预定的宽度、例如45mm卷成卷状，把它搬运到后述的各工序，也可以准备好按照预定大小切割的长方形导电箔230，搬运到后述的各工序。
具体讲，如图9(B)所示，在长方形的导电箔230上形成多个组件区的方框232多个(在这里为4~5个)分离、排列。在各方框232之间设置狭缝233，吸收在模压工序等的热处理时产生的导电箔230的应力。在导电箔230的两侧上以一定间隔设置指示孔234，用于确定在各工序的位置。
接着形成电导图形。
首先，如图10所示，在Cu箔230之上，形成光刻胶(耐刻蚀掩模)PR，对光刻胶图形化，以便使除了形成导电图形221的区域外的导电箔230曝光。而且，如图11(A)所示，经光刻胶PR有选择地对导电箔230蚀刻。
在本工序，为了使蚀刻形成的分离沟231的深度均匀而且高精度，如图11(A)所示，使分离沟231的开口部向下，从导电箔230下方设置的蚀刻液供给管260向上方淋出蚀刻蚀。其结果，因为触及蚀刻液的分离沟231的部分被蚀刻，蚀刻液在分离沟231内不产生积液而直接排出，所以分离沟231的深度可以用蚀刻处理的时间控制，可以均等地形成高精度的分离沟231。蚀刻液主要采用氯化铁或氧化铜。
在图11(B)示出具体的导电图形221。本图是对图9(B)所示的方框232中的一个放大图。虚线所示部分是一个组件区235，构成导电图形221，在一个方框232上多个组件区235按矩阵排列，每个组件区设置相同的导电图形221。
第2工序
其次，如图12所示，半导体芯片222在导电图形221的岛部221A上压模连接，通过弓形夹(未图示)压紧导电箔230的方框232的周端，使导电箔230紧贴在热框(未图示)上。其后，如图13所示，分别与各电极衬垫对应的引线221B通过用焊线225热粘合的球形焊或通过超声波产生的楔形焊接一起实现线焊。通过这些，与在每个组件区使用弓形夹实现线焊的传统电路装置比较，可以实现效率极佳的线焊。
第3工序
在本工序，如图14(A)所示，通过传统移模或注射模，绝缘性树脂220完全复盖半导体芯片222及导电图形221，在导电图形221间的分离沟231上充填绝缘性树脂220，对导电图形221侧面的弯曲构造嵌合，强固地结合。而且通过绝缘性树脂220支持导电图形221。
而且，如图14(B)所示，在导电箔230表面上每个集合方框232上形成绝缘性树脂220。其结果，在导电箔230表面形成多个绝缘性树脂220。
在绝缘性树脂220形成后，再加热绝缘性树脂220，通过退火，保持绝缘性树脂220表面的平坦性。在绝缘性树脂220具有宽广面积形成时，尤其是通过与形成导电箔230和绝缘性树脂220的压模树脂的热膨胀系数和软溶后温度降低时的成形收缩率的不同，在导电箔230上发生翘曲。其结果在绝缘性树脂220表面也发生翘曲。这时，如上所述，再加热绝缘性树脂220，通过退火，形成绝缘性树脂220表面的平坦性。
在本实施方式就导电箔230的情况予以说明，可以说对衬底由硅晶片、陶瓷衬底、铜框等材料构成的情况也是同样的。
第4工序
本工序，如图15所示，是用化学及/或物理方式去除导电箔230的背面，作为导电图形221分离的。该工序通过研磨、磨削、蚀刻，激光金属蒸发等实施。
在实验中通过研磨装置或磨削装置把整个面削除30μm，使绝缘性树脂220从分离沟曝光。在图14(A)用虚线表示该曝光的面。其结果，形成约40μm厚度的导电图形221分离。此外，直到紧临绝缘性树脂220曝光前，对导电箔230整个面湿法腐蚀，其后，也可以通过研磨或磨削整个面削除，使绝缘性树脂220曝光。整个面湿法腐蚀导电箔230，一直到图14(A)用虚线表示的位置为止，也可以使绝缘性树脂220曝光。
其结果，形成在绝缘性树脂220上导电图形221背面曝光的构造。即：在分离沟231内充填的绝缘性树脂220的表面和导电图形221的表面构成实质上一致的构造。从而本发明的半导体装置的特征为，装配时通过焊料等的表面张力可以保持其原样沿水平移动、自对准。
再实现导电图形221的背面处理，得到图8所示的最终构造。即：根据需要，曝光的导电图形221上复盖焊料等的导电材料，作为半导体装置完成。
在前工序进行导电箔230的背面蚀刻后，从导电箔230切离各方框232。因为该方框用绝缘性树脂220与导电箔230的残余部连接，所以不用切断金属模，通过机械地从导电箔230的残余部剥离而达到。
在各方框232的背面上，如图15(B)所示，曝光导电图形221的背面，各组件区235与导电图形221形成时完全相同地实现矩阵状排列。使探头接触该导电图形221的从绝缘性树脂220曝光的外部电极226，个别地测定各组件区235的半导体芯片222的特性参量等，以判定好不好。对废品用磁性墨水等作记号。在本工序，因为可以不要传统方式作为必要的电路装置的表面背面的判别，电极位置的识别等，所以可谋求测量时间的大幅度缩短。
第5工序
在本工序，如图16，在划片装置的装载台上用真空吸附方框232，用划片刀242沿着各组件区235之间的划线241对分离沟231的绝缘性树脂220切片，分离为各个电路装置223。
在本工序，划片刀242大体以切断绝缘性树脂220的切削深度进行，也可以从划片装置中取出方框232后，用轧辊作巧克力式断裂。在划片时识别预先位置重合标记237，以此作为基准进行划片。众所周知，划片在纵向对所有划线241进行划片后，使载置台旋转90°，沿着横方向划线241进行划片。
通过以上工序形成的、第2实施方式的特征是，到复盖绝缘性树脂220为止，成为导电图形221的导电箔230为支持衬底，而成为支持衬底的导电箔230作为电极材料是必要的材料。因此，具有可以极力节省构成材料作业的优点，也可以实现价格的降低。
由于分离沟231以比导电箔230的厚度还薄地形成，所以导电箔230作为导电图形221并不个个分离。从而，作为片状导电箔230一体处理，其特征为，对绝缘性树脂220成模处理期间，向金属模的搬运，向金属模的安装作业是非常轻松的。
在本实施方式，对导电箔230的情况予以说明，也可以说，衬底由硅晶片、陶瓷衬底、铜框等材料构成的情况是相同的。
图17示出根据本发明的化合物半导体开关电路装置的应用例。
根据本发明，电阻R沿衬垫配置，通过电阻R和FET的栅极的连接中采取交叉手法，可以使两组独立的开关电路的各自的控制端子公共化。即：因为采用与图2所示的衬垫配置相同配置，可以取出外部连接用电极，所以安装本发明的半导体开关电路装置的印刷电路板的设计变得容易了。
如图17所示，有两种输入信号，用本发明的化合物半导体开关电路装置，选择其中一种信号时，印刷电路板的布线可以通过1处交叉设计。即在INa1、INb1上输入A标准信号，在INa2、INb2上输入B标准信号，根据在Ct1-1、Ct1-2上加的作为互补信号的控制信号的电平，可以在输出端子OUTa、OUTb上取出A标准或B标准信号，加以利用。
发明的效果
如上详述所示，根据本发明可以得到以下多种效果。
第1，用化合物半导体开关元件的GaAs MESFET，通过1组控制端子，可以实现独立的2电路开关能动作的2连开关电路装置。因此，存在例如在便携式电路等移动体通信机用的CDMA方式的信号和GPS方式的信号，在想选择其中之一时，可以使电路配置简化，并降低印刷电路板的安装面积。
第2，因为内藏2个独立的开关电路，而使控制端子公共化，所以可以抑制组件尺寸，与使用2只单一开关电路装置的情况相比，也可以减小印刷电路板的安装面积。
第3，因为下工夫配置连接控制端子和开关元件FET栅极的电阻R，在焊接衬垫和开关元件FET之间沿着焊接衬垫延伸，所以可以几乎不增加芯片面积来实现。
第4，如果使2组开关电路的控制端子公共化，作成1组，如果想在连接控制端子和开关元件的栅极时避免交叉，则有必要将布线绕到衬垫的外侧，使芯片尺寸不必要地增大，而下工夫对连接用的电阻R和连接用的金属布线的配置，使其立体交叉，则可以几乎不增加芯片面积来实现。
第5，抑制插针数的增加，作成比用引线框的组件还小型化的组件构造，而且因为作成未突出引线端子的构造，所以降低了安装时的占有面积，可以实现高密度安装。

Claims (19)

1.一种化合物半导体开关电路装置，其特征在于，包含：在沟道层表面设置源极、栅极及漏极的第1、第2及第3、第4场效应晶体管，
在前述第1、第2、第3、第4场效应晶体管的各自的漏极连接的第1、第2、第3、第4输入端子，和在前述第1、第2场效应晶体管的各自的源极连接的第1公共输出端子，和在前述第3、第4场效应晶体管的各自的源极连接的第2公共输出端子，
或者在前述第1、第2、第3、第4场效应晶体管的各自的源极连接的第1、第2、第3、第4输入端子，和在前述第1、第2场效应晶体管的各自的漏极连接的第1公共输出端子，和在前述第3、第4场效应晶体管的各自的漏极连接的第2公共输出端子，
在前述第1、第3场效应晶体管的前述栅极连接的第1控制端子，
在前述第2、第4场效应晶体管的前述栅极连接的第2控制端子，和
连接前述第1、第3场效应晶体管各自的栅极和前述第1控制端子的连接装置，和连接前述第2、第4场效应晶体管各自的栅极和前述第2控制端子的连接装置，并在前述第1、第2控制端子上施加控制信号。
2.权利要求1所述的化合物半导体开关电路装置，其特征在于，前述第1、第2及第3、第4场效应晶体管由在前述沟道层上肖特基接触的栅极和在前述沟道层上欧姆接触的源极及漏极构成。
3.权利要求1所述的化合物半导体开关电路装置，其特征在于，前述第1、第2及第3、第4场效应晶体管是由金属半导体场效应晶体管形成的。
4.一种化合物半导体开关电路装置，其特征在于，包含：在沟道层表面设置源极、栅极及漏极的第1、第2及第3、第4场效应晶体管，
在前述第1、第2、第3、第4场效应晶体管的各自的漏极连接的第1、第2、第3、第4输入端子，和在前述第1、第2场效应晶体管的各自的源极连接的第1公共输出端子，和在前述第3、第4场效应晶体管的各自的源极连接的第2公共输出端子，
或者在前述第1、第2、第3、第4场效应晶体管的各自的源极连接的第1、第2、第3、第4输入端子，和在前述第1、第2场效应晶体管的各自的漏极连接的第1公共输出端子，和在前述第3、第4场效应晶体管的各自的漏极连接的第2公共输出端子，
在前述第1、第3场效应晶体管的前述栅极连接的第1控制端子，
在前述第2、第4场效应晶体管的前述栅极连接的第2控制端子，
连接前述第1、第3场效应晶体管各自的栅极和前述第1控制端子的连接装置，和连接前述第2、第4场效应晶体管各自的栅极和前述第2控制端子的连接装置，和
对应于前述各端子在前述第1、第2、第3、第4场效应晶体管的周围配置的衬垫，
在前述连接装置中把连接前述第3场效应晶体管的栅极和前述第1控制端子的连接装置和连接前述第2场效应晶体管的栅极和前述第2控制端子的连接装置分别在前述衬垫和前述场效应晶体管之间沿着前述衬垫延长，在前述第1、第2控制端子上施加控制信号。
5.权利要求4所述的化合物半导体开关电路装置，其特征在于，前述连接装置是用电阻形成的。
6.权利要求4所述的化合物半导体开关电路装置，其特征在于，在前述衬垫和前述场效应晶体管之间沿着前述衬垫延长的任一方的前述连接装置与在前述场效应晶体管的栅极连接的金属布线交叉。
7.权利要求4所述的化合物半导体开关电路装置，其特征在于，分别与前述第1、第2输入端子对应的各自的衬垫以及分别与前述第3、第4输入端子对应的各自的衬垫按照第1、第2、第3、第4输入端子的顺序沿着芯片的一边配置在芯片的周边部，分别与前述第1、第2的公共输出端子对应的各自的衬垫以及分别与前述第1、第2的控制端子对应的各自的衬垫，按照第1控制端子、第1公共输出端子、第2公共输出端子、第2控制端子的顺序，沿着前述芯片一边的对边，配置在芯片的周边部上。
8.权利要求4所述的化合物半导体开关电路装置，其特征在于，在与前述第1、第2输入端子对应的各自的衬垫之间多组配置前述第1、第2场效应晶体管的前述源极、漏极以及栅极，在与前述第3、第4输入端子对应的各自的衬垫之间多组配置前述第3、第4场效应晶体管的前述源极、漏极以及栅极。
9.权利要求4所述的化合物半导体开关电路装置，其特征在于，前述第1、第2以及第3、第4场效应晶体管由金属半导体场效应晶体管形成。
10.一种化合物半导体开关电路装置，其特征在于，包含：在沟道层表面设置源极、栅极及漏极的第1、第2及第3、第4场效应晶体管，
在前述第1、第2、第3、第4场效应晶体管的各自的漏极连接的第1、第2、第3、第4输入端子，和在前述第1、第2场效应晶体管的各自的源极连接的第1公共输出端子，和在前述第3、第4场效应晶体管的各自的源极连接的第2公共输出端子，
或者在前述第1、第2、第3、第4场效应晶体管的各自的源极连接的第1、第2、第3、第4输入端子，和在前述第1、第2场效应晶体管的各自的漏极连接的第1公共输出端子，和在前述第3、第4场效应晶体管的各自的漏极连接的第2公共输出端子，
在前述第1、第3场效应晶体管的前述栅极连接的第1控制端子，
在前述第2、第4场效应晶体管的前述栅极连接的第2控制端子，
连接前述第1、第3场效应晶体管各自的栅极和第1控制端子的连接装置，和连接前述第2、第4场效应晶体管各自的栅极和第2控制端子的连接装置，和
对应于前述各端子的衬垫集成化的化合物半导体芯片，和
粘合前述化合物半导体芯片的导电图形，和
设置前述导电图形的绝缘衬底，和
与前述化合物半导体芯片的各衬垫对应的多个外部电极，和
连接前述化合物半导体芯片各衬垫和前述外部电极的连接装置，和
复盖前述化合物半导体芯片的树脂层，
配置前述外部电极，以便对绝缘衬底的中心线左右对称，而且与前述化合物半导体芯片的各衬垫位置对应。
11.权利要求10所述的化合物半导体开关电路装置，其特征在于，前述绝缘衬底具有表面和背面，前述外部电极配置在前述绝缘衬底的前述背面。
12.权利要求10所述的化合物半导体开关电路装置，其特征在于，前述化合物半导体芯片是8端子元件，包含8个前述外部电极。
13.权利要求10所述的化合物半导体开关电路装置，其特征在于，前述8个外部电极每4个配置，以便对前述绝缘衬底的中心线左右对称，而且沿着绝缘衬底的一边，按照前述第1、第2输入端子以及前述第3、第4输入端子的顺序，或者沿着前述绝缘衬底的一边的对边，按照前述第1控制端子、前述第1公共输出端子，前述第2公共输出端子，前述第2控制端子的顺序配置。
14.权利要求10所述的化合物半导体开关电路装置，其特征在于，在前述树脂层表面上形成显示前述外部电极极性的极性显示标记。
15.一种化合物半导体开关电路装置，其特征在于，包含：在沟道层表面设置源极、栅极及漏极的第1、第2及第3、第4场效应晶体管，
在前述第1、第2、第3、第4场效应晶体管的各自的漏极连接的第1、第2、第3、第4输入端子，和在前述第1、第2场效应晶体管的各自的源极连接的第1公共输出端子，和在前述第3、第4场效应晶体管的各自的源极连接的第2公共输出端子，
或者在前述第1、第2、第3、第4场效应晶体管的各自的源极连接的第1、第2、第3、第4输入端子，和在前述第1、第2场效应晶体管的各自的漏极连接的第1公共输出端子，和在前述第3、第4场效应晶体管的各自的漏极连接的第2公共输出端子，
在前述第1、第3场效应晶体管的前述栅极连接的第1控制端子，
在前述第2、第4场效应晶体管的前述栅极连接的第2控制端子，
连接前述第1、第3场效应晶体管各自的前述栅极和前述第1控制端子的连接装置，和连接前述第2、第4场效应晶体管各自的前述栅极和前述第2控制端子的连接装置，和
对应于前述各端子的衬垫集成化的半导体芯片，和
粘合前述化合物半导体芯片的导电图形，和
埋没前述化合物半导体芯片以及前述导电图形的绝缘树脂层，和
与前述化合物半导体芯片各衬垫对应的多个外部电极，和
连接前述化合物半导体芯片各衬垫和前述外部电极的连接装置；
配置前述外部电极，以便对前述绝缘树脂层的中心线左右对称，而且与前述化合物半导体芯片的各衬垫位置对应。
16.权利要求15所述的化合物半导体开关电路装置，其特征在于，前述绝缘衬底具有表面和背面，前述外部电极配置在前述绝缘树脂层的前述背面。
17.权利要求15所述的化合物半导体开关电路装置，其特征在于，前述化合物半导体芯片是8端子元件，包含8个前述外部电极。
18.权利要求15所述的化合物半导体开关电路装置，其特征在于，前述8个外部电极每4个配置，以便对前述绝缘树脂层的中心线左右对称，而且沿着前述绝缘树脂层的一边，按照前述第1、第2输入端子及前述第3、第4输入端子的顺序，或沿着前述绝缘树脂层一边的对边，按照前述第1控制端子、前述第1公共输出端子、前述第2公共输出端子、前述第2控制端子的顺序配置。
19.权利要求15所述的化合物半导体开关电路装置，其特征在于，在前述树脂层的表面，形成显示前述外部电极极性的极性显示标记。
CNB011438169A 2001-04-19 2001-12-14 化合物半导体开关电路装置 Expired - Fee Related CN1283044C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2001121293A JP2002314043A (ja) 2001-04-19 2001-04-19 化合物半導体スイッチ回路装置
JP2001121292A JP2002314042A (ja) 2001-04-19 2001-04-19 化合物半導体スイッチ回路装置
JP121293/01 2001-04-19
JP121292/01 2001-04-19
JP2001141894A JP2002343869A (ja) 2001-05-11 2001-05-11 化合物半導体スイッチ回路装置
JP141894/01 2001-05-11

Publications (2)

Publication Number Publication Date
CN1381952A CN1381952A (zh) 2002-11-27
CN1283044C true CN1283044C (zh) 2006-11-01

Family

ID=27346563

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011438169A Expired - Fee Related CN1283044C (zh) 2001-04-19 2001-12-14 化合物半导体开关电路装置

Country Status (5)

Country Link
US (1) US6882210B2 (zh)
EP (1) EP1251561A3 (zh)
KR (1) KR100599364B1 (zh)
CN (1) CN1283044C (zh)
TW (1) TW530455B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779247B (zh) * 2014-01-13 2018-02-06 阿尔特拉公司 具有镜像对称的端子的模块和形成该模块的方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
JP3920629B2 (ja) * 2001-11-15 2007-05-30 三洋電機株式会社 半導体装置
JP4050096B2 (ja) * 2002-05-31 2008-02-20 松下電器産業株式会社 高周波スイッチ回路および移動体通信端末装置
EP1774620B1 (en) 2004-06-23 2014-10-01 Peregrine Semiconductor Corporation Integrated rf front end
US7135748B2 (en) * 2004-10-26 2006-11-14 Power Integrations, Inc. Integrated circuit with multi-length output transistor segment
US8081928B2 (en) * 2005-02-03 2011-12-20 Peregrine Semiconductor Corporation Canceling harmonics in semiconductor RF switches
US7910993B2 (en) * 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
DE102005033306B3 (de) * 2005-07-16 2006-08-03 Atmel Germany Gmbh Monolithisch integrierte Schaltung mit integrierter Entstörvorrichtung
US7982243B1 (en) 2006-05-05 2011-07-19 Rf Micro Devices, Inc. Multiple gate transistor architecture providing an accessible inner source-drain node
US7459988B1 (en) 2006-09-18 2008-12-02 Rf Micro Devices, Inc. High linearity wide dynamic range radio frequency antenna switch
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
KR20090070406A (ko) * 2007-12-27 2009-07-01 삼성전자주식회사 피씨비 스트립과 그의 어셈블리 장치와 방법
TWI381467B (zh) * 2009-10-27 2013-01-01 Powertech Technology Inc 高腳數晶片封裝結構之製造方法
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US20150236748A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Devices and Methods for Duplexer Loss Reduction
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
JP6584783B2 (ja) * 2015-02-06 2019-10-02 ルネサスエレクトロニクス株式会社 半導体装置
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9929135B2 (en) * 2016-03-07 2018-03-27 Micron Technology, Inc. Apparatuses and methods for semiconductor circuit layout
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6320041A (ja) 1986-07-12 1988-01-27 株式会社　サタケ 調質機能を有する精米機
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JP2557561B2 (ja) 1990-10-09 1996-11-27 三菱電機株式会社 半導体装置
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
JPH0629811A (ja) 1992-04-15 1994-02-04 Sanyo Electric Co Ltd Ｆｅｔスイッチ
JPH06310558A (ja) * 1993-04-20 1994-11-04 Sanyo Electric Co Ltd Ｉｃチップ
JP3243892B2 (ja) 1993-05-21 2002-01-07 ソニー株式会社 信号切り替え用スイッチ
KR100437437B1 (ko) 1994-03-18 2004-06-25 히다치 가세고교 가부시끼가이샤 반도체 패키지의 제조법 및 반도체 패키지
JPH07303001A (ja) 1994-05-10 1995-11-14 Hitachi Ltd 高周波スイッチ
JP3169775B2 (ja) * 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
JP3473790B2 (ja) 1995-01-13 2003-12-08 ソニー株式会社 信号切換え装置及び複合信号切換え装置
JPH08204530A (ja) 1995-01-23 1996-08-09 Sony Corp スイツチ回路
JPH08204528A (ja) 1995-01-23 1996-08-09 Sony Corp スイツチ回路及び複合スイツチ回路
JP3322377B2 (ja) 1995-01-31 2002-09-09 ソニー株式会社 信号切換え装置
JP3441236B2 (ja) 1995-04-24 2003-08-25 ソニー株式会社 半導体集積回路装置
JPH098501A (ja) 1995-06-15 1997-01-10 Hitachi Ltd 高周波スイッチ
JP3332194B2 (ja) 1995-08-10 2002-10-07 ソニー株式会社 スイツチ半導体集積回路及び通信端末装置
US6001671A (en) 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
JPH1167809A (ja) * 1997-08-26 1999-03-09 Sanyo Electric Co Ltd 半導体装置
US6130570A (en) * 1997-09-18 2000-10-10 Samsung Electronics Co., Ltd. MESFET circuit utilizing only positive power supplies
JP3701781B2 (ja) * 1997-11-28 2005-10-05 株式会社ルネサステクノロジ 論理回路とその作成方法
US6020631A (en) * 1998-01-06 2000-02-01 Intel Corporation Method and apparatus for connecting a bondwire to a bondring near a via
JP2003204009A (ja) * 2001-11-01 2003-07-18 Sanyo Electric Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104779247B (zh) * 2014-01-13 2018-02-06 阿尔特拉公司 具有镜像对称的端子的模块和形成该模块的方法

Also Published As

Publication number Publication date
KR20020082394A (ko) 2002-10-31
TW530455B (en) 2003-05-01
US20020153585A1 (en) 2002-10-24
US6882210B2 (en) 2005-04-19
CN1381952A (zh) 2002-11-27
EP1251561A2 (en) 2002-10-23
KR100599364B1 (ko) 2006-07-14
EP1251561A3 (en) 2006-05-24

Similar Documents

Publication Publication Date Title
CN1283044C (zh) 化合物半导体开关电路装置
TW499746B (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
US6492195B2 (en) Method of thinning a semiconductor substrate using a perforated support substrate
KR100284459B1 (ko) 반도체 장치의 제조 방법
JP5845152B2 (ja) 半導体装置、携帯通信機器、及び、半導体装置の製造方法
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US8126501B2 (en) Semiconductor device and electronic device
JP3877401B2 (ja) 半導体装置の製造方法
JP4547279B2 (ja) 半導体装置の製造方法
JP2001189410A (ja) 半導体装置およびその製造方法
JP2004207275A (ja) 回路装置およびその製造方法
JP2007115904A (ja) 半導体装置の製造方法
WO2013051599A1 (ja) 半導体装置およびその製造方法
US10916485B2 (en) Molded wafer level packaging
JP2007149930A (ja) 電子装置およびその製造方法
JP2006245459A (ja) 半導体装置の製造方法
JP2003046053A (ja) 半導体装置およびその製造方法
JP2005191158A (ja) 半導体装置及びその製造方法
JP4097486B2 (ja) 回路装置の製造方法
JP4014449B2 (ja) 回路装置
CN117672964A (zh) 一种功率器件芯片的超薄制备与封装方法
JP4574624B2 (ja) 半導体装置および半導体装置の製造方法
JP2006216672A (ja) 半導体装置及び半導体装置の製造方法
JP2004266195A (ja) 半導体パッケージの製造方法
JP2003110057A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061101

Termination date: 20111214