CN104779247B - 具有镜像对称的端子的模块和形成该模块的方法 - Google Patents

具有镜像对称的端子的模块和形成该模块的方法 Download PDF

Info

Publication number
CN104779247B
CN104779247B CN201510015486.0A CN201510015486A CN104779247B CN 104779247 B CN104779247 B CN 104779247B CN 201510015486 A CN201510015486 A CN 201510015486A CN 104779247 B CN104779247 B CN 104779247B
Authority
CN
China
Prior art keywords
terminal
semiconductor devices
module
terminals
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510015486.0A
Other languages
English (en)
Other versions
CN104779247A (zh
Inventor
J·D·威尔德
D·D·洛帕塔
张伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN104779247A publication Critical patent/CN104779247A/zh
Application granted granted Critical
Publication of CN104779247B publication Critical patent/CN104779247B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dc-Dc Converters (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供具有基本上镜像对称的端子的模块和形成该模块的方法。在一个实施方式中，该模块具有第一和第二模块端子并且包括第一半导体器件，该第一半导体器件具有基本上镜像对称地布置在第一半导体器件上、并且耦合至第一半导体器件的第一共用节点的第一和第二端子。该模块还包括第二半导体器件，该第二半导体器件包括基本上镜像对称地布置在第二半导体器件上、并且耦合至第二半导体器件的第二共用节点的第三和第四端子。第一和第二端子中的至少一个耦合至第一模块端子，并且第三和第四端子中的至少一个耦合至第二模块端子。第一和第二模块端子基本上镜像对称地布置在模块上。

Description

具有镜像对称的端子的模块和形成该模块的方法
技术领域
本发明大体涉及电子器件，具体而言涉及半导体器件和具有基本上镜像对称的端子的模块和形成该模块的方法。
背景技术
近年来在将形成有运算放大器、比较器和无源电路元件的控制电路与诸如功率半导体开关的电源处理元件集成在共用封装体内的方面，已经获得实质性进展。一直是具有挑战性的领域是制造提供方便封装组件相对侧(例如左侧和右侧)的裸片设计的半导体器件，特别是对于在诸如负载点(point-of-load)电源模块的紧凑模块中的使用。
引入更多封装挑战的领域，是需要将负载点电源提供给在限定的区域中的多个负载，例如印刷电路板的受限区域中的多个负载。特定的负载可能需要不同负载电压诸如3.3或者2.5伏特(“V”)，或者两个共存的处理器可能其中每一个都要求相同电压诸如2.5V。这样的电源布置对于印刷电路板会带来很大的布局挑战。
对于其中一个负载从电源模块从一个方向得到供电而又一个负载从相反方向得到供电的多个负载，常规的电源布置通常造成不对称的布局。对于这类布置，用来构造在电源模块中实施的负载点电源转换器(power converter)的半导体器件一般也形成有不对称布局，这不利于在对称的或者平行的方向上的布局。
影响广阔市场问题的另一个领域是电源模块的物理尺寸，这会引入热设计挑战。应该提及的、影响紧凑电源模块的设计的随之而来的方面是在紧凑的物理结构中由无源电路元件所产生的热的消散以及由有源电路元件所产生的热的消散的能力。诸如电感器的更大的无源元件，难以包括在可能在相同半导体裸片上包括有源元件诸如功率半导体开关和控制元件的集成半导体器件中。在对电源模块的额定功率不进行折中的情况下，在具有挑战性的外部热环境下执行从这类有源和无源的源头的热的消散。将更大的无源元件与有源元件集成在共用封装体内，将使非常紧凑的电源模块的生产成为可能。
因此，存在对于构建用于包括多个电路(诸如电源转换器)的模块(诸如电源模块)的封装结构的、尚无解决方案的需要，其采用能够应用于相对侧(例如或者左侧或者右侧)封装组件的半导体裸片设计。所得到的封装结构又应使得在印刷电路板上的最终产品布局的相对侧定位成为可能。因此，现有技术需要的是，克服当前设计的布局和封装挑战的、包括半导体器件(例如与控制元件集成在一起的功率半导体开关)模块构造和形成该模块构造的方法。
发明内容
通过本发明的有利的实施方式，这些和其他问题总体上得到解决或者克服，并且技术优点总体上得到实现，本发明的优选实施方式包括具有基本上镜像对称的端子的模块以及形成该模块的方法。在一个实施方式中，该模块具有第一和第二模块端子并且包括第一半导体器件，其中第一和第二端子基本上镜像对称地布置在第一半导体器件上、并且耦合至第一半导体器件的第一共用节点。该模块还包括第二半导体器件，该第二半导体器件包括第三和第四端子，该第三和第四端子基本上镜像对称地布置在第二半导体器件上、并且耦合至第二半导体器件的第二共用节点。第一和第二端子中的至少一个耦合至第一模块端子，并且第三和第四端子中的至少一个耦合至第二模块端子。第一和第二模块端子基本上镜像对称地布置在模块上。
上述已经相当宽泛地概括了本发明的特征和技术优点，以便后面的对本发明的详细描述可以得到更好的理解。以下将描述形成本发明的权利要求的主题的、本发明的附加特征和优点。本领域技术人员应该意识到，所公开的概念和具体实施方式，可以容易地作为修改或者设计用于执行本发明的相同目的的其他结构或者工艺的基础。本领域技术人员也应该认识到，这样的等同构造并不偏离所附权利要求所描述的本发明的实质和范围。
附图说明
为了更完全的理解本发明，现在参考下面的接合附图的描述，其中：
图1示出包括在模块中可采用的电源转换电路装置的电源转换器的实施方式的示意图；
图2A和图2B分别示出模块和模块的部分的部件的层叠(stack-up)的等轴测视图(isometric view)；
图3示出模块的实施方式的顶视图；
图4示出半导体器件的实施方式的顶视图；
图5示出半导体器件的部分的实施方式的框图；
图6示出通过利用密封剂的转移模制(transfer molding)进行密封之后的模块的实施方式的等轴测视图；
图7示出形成半导体器件的方法的实施方式的流程图；以及
图8示出形成模块的方法的实施方式的流程图。
不同附图中相应的数字和符号一般指代相应的部分，除非另外指明。附图被绘制成清楚地示出优选实施方式的相关方面并且不必按比例绘制。
具体实施方式
下面讨论本优选实施方式的实现和使用。然而，应该理解到，实施方式提供能够在各种具体的背景下实施的许多可应用的创建性概念。所讨论的具体的实施方式仅仅是实现和使用本发明的具体方法的示例，并不限制本发明的范围。
实施方式将在具体的背景下进行描述，即，包括具有基本上镜像对称布置形成的端子的半导体开关(诸如功率半导体器件，例如按横向扩散金属氧化物半导体(“LDMOS”)器件实施的金属氧化物半导体场效应晶体管(“MOSFET”))的半导体器件、以及结合了该具有以基本上镜像对称布置形成的端子的半导体器件的模块以及形成该模块的方法。尽管将在采用功率半导体器件的电源模块的环境下描述本发明的原理，但是可以从能够实现模块中的基本上镜像对称的布置的半导体器件中获益的任何应用或者相关的半导体技术，完全落入本发明宽泛的范围内。
在实施方式中，模块可以包括耦合(例如粘合地安装(mount))至导电性衬底(例如引线框架)并且使用接线键合电耦合至此的集成电路(以裸片、或者以半导体器件实施的密封形式)、以及耦合在其上的分立无源元件。密封剂诸如塑料模制材料(例如环氧树脂材料)被置于半导体器件和分立无源元件、以及任何附加元件周围，用于提供环境和机械保护、以及利于在模块操作期间散热的导热覆盖物。其他模制材料和工艺以及被构造为没有密封剂的电子器件，完全落入本发明宽泛的范围。应该理解到，模块可以至少部分地形成电源管理系统，其自身通常被称为电源管理集成电路。
如将变得更显而易见的，分立无源元件可以无限制地以电感器或者变压器来实施。此外，半导体器件可以包括：有源元件(例如功率半导体开关)；和无源元件(例如二极管、电阻器、电容器)；以及电路，诸如控制器和驱动器，该控制器和驱动器形成有诸如运算放大器和比较器。当然，本发明宽泛的范围不限于形成半导体器件的特定元件。
首先参考图1，其示出了包括在模块中可采用的电源转换电路装置的电源转换器的实施方式的示意图。电源转换器包括电力系(power train)110、包括控制电路元件的控制器120和驱动器130，并且提供电源给诸如微处理器的系统。尽管在所示的实施方式中，电力系110利用降压转换器拓扑结构(topology)，但是本领域技术人员应该理解到，其他转换器拓扑结构诸如正向转换器拓扑结构完全落入本发明宽泛的范围。
电力系110在其输入处从电力电源(由电池表示)接收输入电压PVIN，并且在其输出处提供经调整的(regulated)输出电压Vout用于给例如微处理器供电。为了符合降压转换器拓扑结构的原理，输出电压Vout一般小于输入电压PVIN，电源转换器的开关操作能够调整输出电压Vout。使得有源元件诸如半导体开关(例如主要功率半导体开关Qmn)导通达初始间隔(interval)(一般与主要功率半导体开关Qmn的初始工作周期(duty cycle)“D”共存)并且将输入电压PVIN耦合至输出滤波器电感器Lout。在初始间隔期间，流过输出滤波器电感器Lout的电感器电流ILout随着电流从电力系110的输入流向输出而增加。电感器电流ILout的部分被输出滤波器电容器Cout滤波。
在互补间隔(一般与主要功率半导体开关Qmn的互补工作周期“1-D”共存)期间，主要功率半导体开关Qmn转变至不导通状态并且使得另一个有源元件诸如另一个半导体开关(例如辅助功率半导体开关Qaux)导通。辅助功率半导体开关Qaux提供维持流过输出滤波器电感器Lout的电感器电流ILout的连续性的路径。在互补间隔期间，经由输出滤波器电感器Lout的电感器电流ILout减小。一般而言，可以调节主要和辅助功率半导体开关Qmn、Qaux的工作周期，以维持电源转换器的输出电压Vout的调整。然而，本领域技术人员应该理解到，主要和辅助功率半导体开关Qmn、Qaux的导通时期可以被小的时间间隔分隔，以避免彼此之间交叉导通，并且有利于减少与电源转换器相关的开关损耗。针对主要和辅助功率半导体开关Qmn、Qaux的漏极端子VRAIN(也称为“开关端子”和“共用节点”)、以及电源转换器的接地端子PGND也在图1中标明。
控制器120接收所期望的特性，诸如来自与微处理器相关的内部或者外部电源的所期望的系统电压Vsystem、以及电源转换器的输出电压Vout。控制器120也耦合至电源转换器的输入电压PVIN和电力电源(再次由电池表示)的返回引线(return lead)以为其提供地连接。去耦合电容器Cdec耦合至从输入电压PVIN到控制器120的路径。去耦合电容器Cdec被设置用于吸收与电力电源相关的高频噪声信号以保护控制器120。
根据前述的特性，控制器120提供信号(例如脉冲宽度调制(“PWM”)信号SPWM)来控制电力系110的主要和辅助功率半导体开关Qmn、Qaux的工作周期和频率以调整其输出电压Vout。控制器120也可以根据前述特性提供信号的互补(例如互补脉冲宽度调制信号S1-PWM)。适用于控制电源转换器的至少一个半导体开关的任何控制器完全落入本发明宽泛的范围。作为示例，在通过引用并入本文的Dwarakanath等人的题为“Controller for a PowerConverter and a Method of Controlling a Switch Thereof”的美国专利7038438号和Dwarakanath等人的题为“Digital Controller for a Power Converter EmployingSelectable Phases of a Clock Signal”的美国专利7019505号中，公开了采用数字电路装置的控制器。
电源转换器也包括驱动器130，该驱动器被配置用于基于由控制器120所提供的PWM和互补PWM信号SPWM、S1-PWM将驱动信号(例如栅极驱动信号)SDRV1、SDRV2分别提供给主要和辅助功率半导体开关Qmn、Qaux。有许多实现驱动器130的可行的替代方案，这些替代方案包括用于在电源转换器中控制多个功率半导体开关的情况下提供足够的信号延迟以防止交叉电流的技术。驱动器130典型地包括有源元件，诸如结合多个驱动器开关的开关电路装置，该多个驱动器开关协作以将驱动信号SDRV1、SDRV2提供给主要和辅助功率半导体开关Qmn、Qaux。当然，能够提供驱动信号SDRV1、SDRV2以控制半导体开关的任何驱动器130完全落入本发明宽泛的范围。作为示例，在通过引用并入本文的Dwarakanath等人的题为“Driver for aPower Converter and Method of Driving a Switch Thereof”的美国专利7330017号中，公开了驱动器。另外，在通过引用并入本文的Lotfi等人的题为“Laterally DiffusedMetal Oxide Semiconductor Device and Method of Forming the Same”的美国专利7230302号和Lotfi等人的题为“Semiconductor Device including Alternating Sourceand Drain Regions,and Respective Source and Drain Metallic Strips”的美国专利申请序列14/091739号中，公开了可以实施电源转换电路装置的部分的半导体器件的实施方式；并且在通过引用并入本文的Lotfi等人的题为“Integrated Circuit Employablewith a Power Converter”的美国专利7015544号，公开了实施电源转换电路装置或者其部分的集成电路的实施方式。
介绍了一种模块，诸如在用于多个电路(至少部分以半导体器件实施的)诸如两个电源转换器的共用封装体中形成有多个封装子组件的电源模块，其设置了用于与模块的外部连接的模块端子(例如管脚引出线(pinout))的基本上镜像对称的定位。在示例性实施方式中，描述了形成有两个独立的1安培直流-直流转换器的双电源转换器模块。在示例性实施方式中，使用了6×4×1.15毫米(“mm”)、36引线、四方扁平无引线(“QFN”)封装，以将该两个直流-直流电源转换器并排(side-by-side)组装在单个引线框架上。完整的封装设置了用于每个直流-直流电源转换器用的对称的模块端子/管脚引出线，其中在左侧的和右侧的直流-直流电源转换器之间具有模块端子的引脚对引脚(pin-for-pin)匹配。相应地，介绍了一种半导体器件，其中输入和输出端子(即焊盘)以基本上镜像对称的布置定位在半导体器件上，以有助于从半导体器件的输入和输出端子到在引线框架上的焊盘的键合引线基本上镜像对称地定位，该引线框架诸如是形成在模块的印刷电路板的上表面的引线框架。
所得到的模块结构形成有半导体器件的两个实例(例如同一硅片)，该半导体器件设计有基本上镜像对称的端子布置，因此其能够组装在模块的左侧或者右侧。该布置得到双产品(dual product)(例如双电源产品(dual power product))，其中例如一侧有输入并且另一侧有输出，能够在对最终产品无实质的布局不便的情况下给双负载供电。因此，两个负载能够容易地在同一侧得到供电。在实施方式中，所得到的模块结构形成用于给多个负载供电。
一种电子封装组件通过如下方式形成：在印刷电路板的上表面上设置图案化的导体，将分立无源元件诸如磁性器件安装在印刷电路板的接近图案化的导体的上表面上，并且在分立无源元件的上表面之上安装半导体器件。在通过引用并入本文的Lotfi等人的题为“Module Having a Stacked Passive Element and Method of Forming the Same”的美国专利8153473号和Lotfi等人的题为“Module Having a Stacked Magnetic Deviceand Semiconductor Device and Method of Forming the Same”的美国专利8266793号中，描述了具有堆叠元件的模块的示例。
在实施方式中，模块利用双封装设计，该双封装设计形成有两个半导体器件实例(例如同一硅片)和两个堆叠的电感器的实例，该半导体器件形成有硅互补金属氧化物半导体/场效应晶体管(“SiCMOS/FET”)裸片。由此创建了一种双直流-直流电源转换器的封装结构，其使用了应用在模块的左侧和右侧的、基本上镜像对称的Si CMOS/FET裸片设计，并且其两个实例位于电感器之上。半导体器件的对称性为带来低成本的封装组件提供方便，并且堆叠在电感器上的半导体器件提供紧凑的封装大小。
现在转向图2A和图2B，其分别示出了模块200(例如电源模块)和模块200的部分的部件的层叠的等轴测视图。模块200封装有诸如两个电源转换器(第一和第二电源转换器203、205)的多个电路(至少部分以半导体器件实施)，其中第一电源转换器203的层叠在图2B示出。模块200的基底是0.150mm(6密尔)的铜(“Cu”)的图案化的引线框架208(导电性引线框架)。导电性引线框架208提供用于部件层叠组装的焊盘(或者端子)以及用于模块互连的分隔的端子。安装焊盘(或者端子)中的一些(ones of the mounting pads)具有用于两个电源转换器的基本上镜像对称的布置(例如镜像的相对侧或者左右对称)。
用于电源转换器203、205中的每个的两个主部件是无源元件(例如片式电感器240，诸如2520大小的片式电感器)和以半导体器件实施的半导体裸片(例如Si CMOS/FET裸片220)。焊料膏体250涂覆(漏印(stencil))于引线框架安装焊盘(例如引线框架安装焊盘260)，并且片式电感器240置于焊料膏体250中并且进行回流以形成至导电性引线框架208的电连接。裸片附着粘合剂230分配在片式电感器240的顶面并且Si CMOS/FET裸片220安装在其上。最后，接线键合210提供从Si CMOS/FET裸片220到外部模块端子(其中之一标注为270)的互连。
裸片附着粘合剂230是导热且电绝缘材料，其分配在片式电感器240上，以形成上平坦面，该面用作用于被粘性地键合在其上的Si CMOS/FET裸片220的裸片附着层。一种示例性的导热且电绝缘的裸片附着粘合剂230是环氧树脂。裸片附着粘合剂230在典型的受控热处理中进行固化，以使Si CMOS/FET裸片220固定于片式电感器240。一种示例性的用来将Si CMOS/FET裸片220安装在片式电感器240上的导热且电绝缘的裸片附着粘合剂230，是来自美国加利福尼亚州Rancho Dominguez的Ablestik公司的Ablebond 2025D。导热且电绝缘的裸片附着粘合剂230分配(涂覆)在片式电感器240上，并且Si CMOS/FET裸片220被按压到导热且电绝缘的裸片附着粘合剂230中，强制使在Si CMOS/FET裸片220之下的裸片附着粘合剂230铺展以获得对Si CMOS/FET裸片220的底面的示例性的百分之75(“％”)的覆盖率。采用在在线的(in-line)烘箱中的固化工艺在约175摄氏度下达约45分钟，以固化导热且电绝缘的裸片附着粘合剂230。
一般而言，半导体裸片(以半导体器件实施)形成有：至少一个半导体开关、和诸如控制器120和/或驱动器130的控制元件，在上文中参考图1所图示和描述。在实施方式中，提供与半导体开关和控制单元的电接触的、半导体器件的输入和输出端子，总计至少六个端子。为了在没有维持左侧和右侧部件的代价下、在模块内获得相对侧(例如左侧和右侧)对称，模块的设计对于每个电路(例如左侧和右侧电源转换器)采用类似的部件，其在每个半导体器件内共享用于无源元件和半导体裸片的相同设计。
现在转向图3，其示出了模块300的实施方式的顶视图。模块300包括形成在导电性引线框架312上的第一和第二模块输出端子305、310(例如接线键合焊盘)、以及第一和第二半导体器件315、320(例如Si CMOS/FET裸片)。第一半导体器件315包括在第一半导体器件315上基本上镜像对称地布置(例如在相对侧)并且耦合至第一半导体器件315的第一共用节点(参见图5)的第一输出端子325(例如接线键合焊盘)和第二输出端子330(例如接线键合焊盘)。第二半导体器件320包括在第二半导体器件320上基本上镜像对称地布置(例如在相对侧)并且耦合至第二半导体器件320的第二共用节点(参见图5)的第三输出端子335(例如接线键合焊盘)和第四输出端子340(例如接线键合焊盘)。第一和第二输出端子325、330中的至少一个(经由接线键合，其中之一标注为327)耦合至第一模块输出端子305，并且第三和第四端子335、340中的至少一个(经由接线键合，其中之一标注为337)耦合至第二模块输出端子310。第一和第二模块输出端子305、310基本上镜像对称地布置在模块300上。
第一半导体器件315进一步包括耦合至第一共用节点的基本上居中的输出端子(例如诸如接线键合焊盘的第五输出端子350)，并且第二半导体器件320进一步包括耦合至第二共用节点的基本上居中的输出端子(例如诸如接线键合焊盘的第六输出端子355)。第一、第二和第五输出端子325、330、350中的至少两个(并且如所示的，所有三个端子)(经由接线键合，其中之一标注为327)耦合至第一模块输出端子305并且第三、第四和第六输出端子335、340、355中的至少两个(并且如所示的，所有三个端子)(经由接线键合，其中之一标注为337)耦合至第二模块输出端子310。
第一半导体器件315还包括基本上居中在第一半导体器件315上并且(分别经由接线键合362、367)分别接线键合至第一和第二模块控制输入端子363、368的第一控制输入端子360(例如接线键合焊盘)和第二控制输入端子365(例如接线键合焊盘)。第二半导体器件320包括基本上居中在第二半导体器件320上并且(分别经由接线键合372、377)分别接线键合至第三和第四模块控制输入端子373、378的第三控制输入端子370(例如接线键合焊盘)和第四控制输入端子375(例如接线键合焊盘)。一般而言，用于相应的第一和第二半导体器件315、320的模块端子基本上镜像对称地布置在模块300上。换言之，使用穿过模块300的中心线380作为基准点，一侧(例如左侧)的模块端子与另一侧(例如右侧)的模块端子基本上镜像对称地布置。
第一和第二半导体器件315、320利用裸片附着粘合剂(参见图2B)，分别定位于第一和第二分立无源元件385、390之上，并且固定于第一和第二分立无源元件385、390。第一和第二分立无源元件385、390可以为电感器，诸如片式电感器。第一和第二分立无源元件385、390对于输入和输出具有自然的顶部/底部设计对称性，由此维持对于此的封装对称性。用于第一和第二分立无源元件385、390的引线框架安装焊盘(参见图2B)进一步被设计成确定了关于第一和第二分立无源元件385、390的对称性。模块300还进一步通过使用形成在第一和第二半导体器件315、320以及第一和第二分立无源元件385、390(参见图6)周围的密封剂来被密封。
如从图3显而易见，相对于中心线380，针对第一半导体器件315的接线键合(例如接线键合327)主要延伸至左边，并且针对第二半导体器件320的接线键合(例如接线键合337)主要延伸至右边。第一和第二半导体器件315、320在模块300中向上键合，但是再一次在其中维持基本上对称的朝向。再一次，第一和第二半导体器件315、320设计用于允许在模块(双封装模块)内从左右两侧到容纳位置的基本上镜像对称的接线键合。为了获得该基本上镜像对称的器件对称性，采用了器件键合焊盘的基本上居中和双定位两者。这也造成需要在第一和第二分立无源元件385、390的设计中设置基本上镜像的对称。
第一和第二半导体器件315、320的输入和输出端子的基本上镜像对称的定位，使得接线键合能够基本上镜像对称地、在相反方向上、向着模块输入和输出端子延伸，而没有过多的居中的接线键合交越(crossover)。如图3所示，接线键合339在其基本上居中的位置处稍微跨越接线键合337的端部。这类在另一个接线键合的端部的接线键合跨越避免了接线键合之间的意外接触，特别是在封装模制操作以后。
现在转向图4，其示出了半导体器件400(例如包括Si CMOS/FET裸片)的顶视图。半导体器件400的端子在其上基本上镜像对称或者居中。中心线405表示半导体器件400的居中的轴。
半导体器件400形成有第一、第二和第三输入端子410、415、420，这些输入端子提供至一个或多个半导体开关的漏极端子(即共用节点)(参见图5)的共用电连接，标记为VDRAIN。第一和第二输出端子410、415基本上镜像对称地布置在半导体器件400上，并且第三输出端子420基本上居中在半导体器件400的中心线405上。
接地端子(其中一些标注为425并且标记为PGND)基本上镜像对称地布置在半导体器件400上。输入端子(其中一些标注为430并且标记为PVIN)是输入电压端子并且也基本上镜像对称地布置在半导体器件400上。标注为435的区域表示半导体器件400的一个或多个半导体开关的大体位置。如针对图1所讨论的，一个或多个半导体开关可以结合在电源转换器的电力系中。标注为440的区域表示控制元件的大体位置，该控制元件包括用于半导体器件400的一个或多个半导体开关的控制器和驱动器(参见图1)。
多个输入和输出端子基本上居中在半导体器件400上的控制元件部分440中的中心线405上。标记为AVIN的控制输入端子445是用于半导体器件400的控制元件部分440的输入电压端子，而标记为ENABLE的控制输入端子450提供用于控制半导体器件400的控制元件部分440的使能信号。标记为VOUTOK的控制输出端子455提供关于包括半导体器件400的模块的输出电压被控制器根据在标记为VFB的控制输入端子460上的反馈信号适当地调整的指示。标记为ABLLM和RLLM的控制输入端子465、470提供用于对半导体器件400的控制元件部分440的操作的低负载模式的输入。标记为SS的控制输入端子475提供用于对半导体器件400的控制元件部分440的软启动(soft start)的输入。标记为AGND的接地端子480提供用于半导体器件400的控制元件部分440的接地。此外，接地端子(标注为485并且标记为SUB)基本上镜像对称地布置在半导体器件400上，而标记为SYNC_I和SYNC_O的同步端子490、492基本上镜像对称地布置在半导体器件400上并且为半导体器件400分别提供同步输入和输出。
端子的基本上居中，允许接线键合的左侧延伸或者右侧延伸。典型地，(端子用的)居边缘的键合焊盘被设计用于离开半导体器件、远离边缘、并且不回跨越(back across)半导体器件的接线键合，这是很好的防止具有接线键合的意外接触的接线重叠的做法，特别是在接线键合的居中位置处的重叠/跨越。通过将半导体器件在宽度上设计得较窄，端子/键合焊盘的基本上居中允许基本上镜像对称的接线键合，而在半导体器件之上没居中的接线键合交叉。
耦合至共用电路节点的键合焊盘的双/多定位，允许接线键合延伸向左或者向右，而没有其他接线键合的交叉。内部互连的键合焊盘位于半导体器件的左侧和右侧两侧，而且能够用于左侧或右侧的键合。作为示例，参见用于接地端子425和输入端子430两者的在半导体器件中的双定位端子(例如键合焊盘)，如图4所示。
现在转向图5，其示出了半导体器件500(例如包括Si CMOS/FET裸片)的部分的实施方式的框图。中心线510表示半导体器件500的居中的轴。半导体器件500包括具有控制节点g和开关节点d的主要半导体开关Qmn(例如横向扩散金属氧化物半导体器件)。开关节点d耦合至半导体器件500的第一和第二输出端子VDAIN 1、VDAIN 2(例如接线键合焊盘)。第一和第二输出端子VDAIN 1、VDAIN 2以基本上镜像对称地布置定位在半导体器件500上(例如在相对侧)。半导体器件500还包括具有控制节点g和开关节点d的辅助半导体开关Qaux(例如横向扩散金属氧化物半导体器件)。开关节点d耦合至半导体器件500的第一和第二输出端子VDAIN 1、VDAIN 2。主要和辅助半导体开关Qmn、Qaux的开关节点d还耦合至在半导体器件上基本上居中的半导体器件500的第三输出端子VDAIN 3。因此，标注为CN的节点表示半导体器件500内的共用节点。第一、第二和第三输出端子VDAIN 1、VDAIN 2、VDAIN 3中的至少两个可耦合至外部节点(参见例如图3的输出模块端子305)。
主要半导体开关Qmn的另一个开关端子s耦合至输入电压用的输入端子PVIN，其中输入端子PVIN中的一些以基本上镜像对称的布置而布置在半导体器件500上。辅助半导体开关Qaux的另一个开关端子s耦合至接地端子PGND，其中接地端子PGND中的一些以基本上镜像对称的布置而布置在半导体器件500上。
半导体器件500还包括具有第一和第二输入节点IN1、IN2和第一和第二输出节点OUT1、OUT2的控制元件520(例如如关于图1所描述的控制器和驱动器)。第一和第二输入节点IN1、IN2分别耦合至半导体器件500的第一和第二控制输入端子(电压输入端子AVIN和接地端子AGND)，并且第一和第二输出节点OUT1、OUT2分别耦合至主要和辅助半导体开关Qmn、Qaux的控制节点g。第一和第二控制输入端子AVIN、AGND(例如接线键合焊盘)基本上居中在半导体器件500上。控制元件520还包括第三输入节点IN3，该第三输入节点IN3耦合至在半导体器件上基本上居中的半导体器件500的第三控制输入端子(使能端子EN)。半导体器件500可以包括其他输入和/或输出端子，诸如以基本上镜像对称的布置定位在半导体器件500上(例如在相对侧)的接地端子SUB。此外，控制元件520可以包括耦合至半导体器件500的相应端子的其他输入和输出节点。
现在转向图6，其示出了在通过利用密封剂610诸如环氧树脂材料的转移模制进行密封之后的模块(例如电源模块)600的实施方式的等轴测视图。可以使用热固化密封剂材料，诸如来自日本东京Sumitomo Bakelite公司的Sumikon EME-G770LC的环氧树脂模制料(molding compound)，利用转移模制工艺形成表面安装(surface-mount)电源模块600。引线框架的端部，诸如端部620，环绕密封剂610露出，具有导电性的端部用于至外部电路元件(诸如印刷电路板、衬底等)的接触。由电源模块600的露出端部620形成的模块端子以基本上镜像对称的布置定位在中心线630的周围，其使得待耦合至电源模块600的外部电路元件的基本上对称的左和右布局成为可能。
现在转向图7，示出形成半导体器件的方法的实施方式的流程图。该方法于开始步骤或者模块700开始。在步骤或者模块705，在半导体器件上形成具有控制节点和开关节点的半导体开关(例如横向扩散金属氧化物半导体器件)。在步骤或者模块710，将第一和第二输出端子(例如接线键合焊盘)形成以及以基本上镜像对称的布置定位在半导体器件上(例如在相对侧)。在步骤或者模块715，开关节点中的一个电耦合至半导体器件的第一和第二输出端子。在步骤或者模块720，在半导体器件上形成具有在半导体器件上的输入节点和输出节点的控制元件(例如控制器和驱动器)。在步骤或者模块725，第一和第二输入端子形成并且基本上居中在半导体器件上。在步骤或者模块730，输入节点中的一些分别电耦合至半导体器件的第一和第二输入端子。
在步骤或者模块735，输入节点中的一个电耦合至半导体开关的控制节点。在步骤或者模块740，开关节点中的一个电耦合至基本上居中在半导体器件上的第三输入端子。在步骤或者模块745，输入节点的另一个电耦合至基本上居中在半导体器件上的第三输入端子。在步骤或者模块750，在半导体器件的周围形成密封剂(例如环氧树脂)。在步骤或者模块755，第一、第二和第三输出端子中的至少两个可耦合至外部节点，并且第一、第二和第三输入端子可耦合至外部节点。该方法在步骤或者模块760结束。
现在转向图8，其示出了形成模块的方法的实施方式的流程图。该方法于开始步骤或者模块800开始。在步骤或者模块805，形成包括在其上基本上镜像对称地布置(例如在相对侧)的第一和第二端子的第一半导体器件。在步骤或者模块810，第一和第二端子电耦合至第一半导体器件的第一共用节点。在步骤或者模块815，形成包括在其上基本上镜像对称地布置(例如在相对侧)的第三和第四端子的第二半导体器件。在步骤或者模块820，第三和第四端子电耦合至第二半导体器件的第二共用节点。在步骤或者模块825，基本上居中在第一半导体器件上的第五端子电耦合至第一共用节点。在步骤或者模块830，基本上居中在第二半导体器件上的第六端子电耦合至第二共用节点。在步骤或者模块835，第一、第二和第五端子中的至少两个电耦合(例如接线键合)至模块的导电性引线框架上的第一模块端子。在步骤或者模块840，第三、第四和第六端子中的至少两个电耦合(例如接线键合)于模块的导电性引线框架上的第二模块端子。第一和第二模块端子基本上镜像对称地布置在模块上(例如在相对侧)。
在步骤或者模块845上，在第一和第二半导体器件的周围形成密封剂(例如环氧树脂)。在步骤或者模块850，利用裸片附着粘合剂，将第一和第二半导体器件分别定位在第一和第二半导体器件之上并且固定于第一和第二半导体器件。在步骤或者模块860，在第一和第二半导体器件以及第一和第二分立无源元件的周围形成密封剂(例如环氧树脂)。该方法在步骤或者模块855结束。
本领域技术人员应该理解，提交上述模块和半导体器件以及构造其的相关方法的实施方式，仅出于示例性的目的。尽管半导体器件和模块已经在功率电子器件的环境下进行描述，但是其他应用完全落入本发明宽泛的范围。
为了更好地理解集成电路、半导体器件以及制造其的方法，请参见R.F.Pierret的“Semiconductor Device Fundamentals”,Addison-Wesley(1996)、以及K.Wasa和S.Hayakawa的“Handbook of Sputter Deposition Technology”,Noyes Publications(1992)。为了更好地理解电源转换器，请参见Rudolph P.Severns和Gordon Bloom 的“Modern DC-to-DC Switchmode Power Converter Circuits”,Van Nostrand ReinholdCompany,New York,New York(1985)、以及J.G.Kassakian,M.F.Schlecht和G.C.Verghese的“Principles of Power Electronics”,Addison-Wesley(1991)。前述的参考书目通过引用完整地合并入本文。
此外，尽管已经详细地描述了本发明及其优点，但是应该理解到，在不偏离基于实施方式的由权利要求定义的本发明的实质和范围的情况下，可以做出各种改变、替代和变形。例如，上面所讨论的许多工艺可以以不同的方法学来实现、被其他工艺替代，或者其组合。
另外，本发明的范围并不旨在限于在说明书中所描述的工艺、机械装置、制品、物质的组成、方法、和步骤的特定实施方式。作为本领域技术人员，将从本发明的公开很容易意识到，可以根据本发明，来利用执行与这里所描述的实施方式基本上相同功能或者达到基本上相同结构的目前存在的或者待以后开发的工艺、机械装置、制品、物质的组成、手段、方法或者步骤。因此，基于实施方式的权利要求旨在将这样的工艺、机械装置、制品、物质的组成、手段、方法或者步骤包括在它们的范围内。

Claims (20)

1.一种具有第一模块端子和第二模块端子的模块，包括：
第一半导体器件，包括第一端子和第二端子，所述第一端子和所述第二端子基本上镜像对称地布置在所述第一半导体器件上，并且耦合至所述第一半导体器件的第一共用节点；以及
第二半导体器件，包括第三端子和第四端子，所述第三端子和所述第四端子基本上镜像对称地布置在所述第二半导体器件上，并且耦合至所述第二半导体器件的第二共用节点，所述第一端子和所述第二端子中的至少一个耦合至所述第一模块端子，以及所述第三端子和所述第四端子中的至少一个耦合至所述第二模块端子，所述第一模块端子和所述第二模块端子基本上镜像对称地布置在所述模块上。
2.根据权利要求1所述的模块，其中，所述第一半导体器件进一步包括第五端子，所述第五端子在所述第一半导体器件上基本上居中并且耦合至所述第一共用节点，以及所述第二半导体器件进一步包括第六端子，所述第六端子在所述第二半导体器件上基本上居中耦合至所述第二共用节点。
3.根据权利要求1所述的模块，其中，所述第一模块端子和所述第二模块端子形成在所述模块的导电性引线框架上。
4.根据权利要求3所述的模块，其中，所述第一端子和所述第二端子中的至少一个接线键合至所述第一模块端子，以及所述第三端子和所述第四端子中的至少一个接线键合至所述第二模块端子。
5.根据权利要求1所述的模块，其中，所述第一端子和所述第二端子在所述第一半导体器件的上表面的相对侧上，以及所述第三端子和所述第四端子在所述第二半导体器件的上表面的相对侧上。
6.根据权利要求1所述的模块，其中，所述第一半导体器件进一步包括第五端子，所述第五端子在所述第一半导体器件上基本上居中并且耦合至所述第一共用节点，以及所述第二半导体器件进一步包括第六端子，所述第六端子在所述第二半导体器上基本上居中并且耦合至所述第二共用节点，并且其中所述第一端子、所述第二端子和所述第五端子中的至少两个耦合至所述第一模块端子，以及所述第三端子、所述第四端子和所述第六端子中的至少两个耦合至所述第二模块端子。
7.根据权利要求1所述的模块，还包括密封剂，所述密封剂形成在所述第一半导体器件和所述第二半导体器件的周围。
8.根据权利要求1所述的模块，其中，所述第一半导体器件和所述第二半导体器件分别定位在第一分立无源元件和第二分立无源元件之上。
9.根据权利要求8所述的模块，其中，所述第一半导体器件和所述第二半导体器件利用裸片附着粘合剂分别固定至所述第一分立无源元件和所述第二分立无源元件。
10.根据权利要求8所述的模块，其中，所述第一分立无源元件和所述第二分立无源元件是电感器。
11.一种形成具有第一模块端子和第二模块端子的模块的方法，包括：
形成第一半导体器件，所述第一半导体器件包括第一端子和第二端子，所述第一端子和所述第二端子基本上镜像对称地布置在所述第一半导体器件上；
将所述第一端子和第二端子电耦合至所述第一半导体器件的第一共用节点；
形成第二半导体器件，所述第二半导体器件包括第三端子和第四端子，所述第三端子和所述第四端子基本上镜像对称地布置在所述第二半导体器件上；
将所述第三端子和所述第四端子电耦合至所述第二半导体器件的第二共用节点；
将所述第一端子和所述第二端子中的至少一个电耦合至所述第一模块端子；以及
将所述第三端子和所述第四端子中的至少一个电耦合至所述第二模块端子，所述第一模块端子和所述第二模块端子基本上镜像对称地布置在所述模块上。
12.根据权利要求11所述的方法，进一步包括：
将在所述第一半导体器件上基本上居中的第五端子电耦合至所述第一共用节点；以及
将在所述第二半导体器件上基本上居中的第六端子电耦合至所述第二共用节点。
13.根据权利要求11所述的方法，其中，所述第一模块端子和所述第二模块端子形成在所述模块的导电性引线框架上。
14.根据权利要求13所述的方法，进一步包括：
将所述第一端子和所述第二端子中的所述至少一个接线键合至所述第一模块端子；以及
将所述第三端子和所述第四端子中的所述至少一个接线键合至所述第二模块端子。
15.根据权利要求11所述的方法，其中，所述第一端子和所述第二端子在所述第一半导体器件的上表面的相对侧上，以及所述第三端子和所述第四端子在所述第二半导体器件的上表面的相对侧上。
16.根据权利要求11所述的方法，进一步包括：
将在所述第一半导体器件上基本上居中的第五端子电耦合至所述第一共用节点；以及
将在所述第二半导体器件上基本上居中的第六端子电耦合至所述第二共用节点，其中所述第一端子、所述第二端子和所述第五端子中的至少两个电耦合至所述第一模块端子，以及所述第三端子、所述第四端子和所述第六端子中的至少两个电耦合至所述第二模块端子。
17.根据权利要求11所述的方法，进一步包括在所述第一半导体器件和所述第二半导体器件的周围形成密封剂。
18.根据权利要求11所述的方法，进一步包括将所述第一半导体器件和所述第二半导体器件分别定位在第一分立无源元件和第二分立无源元件之上。
19.根据权利要求18所述的方法，进一步包括利用裸片附着粘合剂将所述第一半导体器件和所述第二半导体器件分别固定至所述第一分立无源元件和所述第二分立无源元件。
20.根据权利要求18所述的方法，其中，所述第一分立无源元件和所述第二分立无源元件是电感器。
CN201510015486.0A 2014-01-13 2015-01-12 具有镜像对称的端子的模块和形成该模块的方法 Active CN104779247B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/153,657 US20150200156A1 (en) 2014-01-13 2014-01-13 Module having mirror-symmetric terminals and methods of forming the same
US14/153,657 2014-01-13

Publications (2)

Publication Number Publication Date
CN104779247A CN104779247A (zh) 2015-07-15
CN104779247B true CN104779247B (zh) 2018-02-06

Family

ID=53521983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510015486.0A Active CN104779247B (zh) 2014-01-13 2015-01-12 具有镜像对称的端子的模块和形成该模块的方法

Country Status (2)

Country Link
US (1) US20150200156A1 (zh)
CN (1) CN104779247B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10855178B2 (en) * 2015-05-29 2020-12-01 Infineon Technologies Austria Ag Discrete power stage transistor dies of a DC-DC converter under an inductor
US10141856B2 (en) * 2016-04-22 2018-11-27 Harold Eicher Integrated magnetic and composite substrate with incorporated components
US9768099B1 (en) 2016-05-06 2017-09-19 Infineon Technologies Americas Corp. IC package with integrated inductor
US10332825B2 (en) * 2016-05-20 2019-06-25 Infineon Technologies Americas Corp. Semiconductor package including flip chip mounted IC and vertically integrated inductor
EP3847742A4 (en) * 2018-09-03 2022-08-31 Milspec Technologies Pty Ltd DC CURRENT CONVERTER FOR A VEHICLE ALTERNATOR
CN110010579B (zh) * 2019-05-06 2024-03-22 合肥中恒微半导体有限公司 一种信号端子嵌入式功率半导体模块及其封装工艺
USD940090S1 (en) * 2019-05-29 2022-01-04 Diodes Incorporated Leadframe
USD939458S1 (en) * 2019-05-29 2021-12-28 Diodes Incorporated Leadframe

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483177B1 (en) * 2000-10-09 2002-11-19 St Assembly Test Services Ltd Leaded semiconductor packages and method of trimming and singulating such packages
CN1283044C (zh) * 2001-04-19 2006-11-01 三洋电机株式会社 化合物半导体开关电路装置
CN101009262A (zh) * 2002-07-29 2007-08-01 雅马哈株式会社 磁性传感器的制造方法及其引线框
CN101383342A (zh) * 2007-09-05 2009-03-11 半导体元件工业有限责任公司 半导体元器件及制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5161304A (en) * 1990-06-06 1992-11-10 Sgs-Thomson Microelectronics, Inc. Method for packaging an electronic circuit device
JPH08172163A (ja) * 1994-12-19 1996-07-02 Matsushita Electric Ind Co Ltd １入力多出力スイッチおよび多入力１出力スイッチ
US5621635A (en) * 1995-03-03 1997-04-15 National Semiconductor Corporation Integrated circuit packaged power supply
CA2240118C (en) * 1997-06-09 2005-11-22 Hitachi Ltd. Image sequence coding method and decoding method
TWI255346B (en) * 2002-07-29 2006-05-21 Yamaha Corp Manufacturing method for magnetic sensor and lead frame therefor
US8153473B2 (en) * 2008-10-02 2012-04-10 Empirion, Inc. Module having a stacked passive element and method of forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483177B1 (en) * 2000-10-09 2002-11-19 St Assembly Test Services Ltd Leaded semiconductor packages and method of trimming and singulating such packages
CN1283044C (zh) * 2001-04-19 2006-11-01 三洋电机株式会社 化合物半导体开关电路装置
CN101009262A (zh) * 2002-07-29 2007-08-01 雅马哈株式会社 磁性传感器的制造方法及其引线框
CN101383342A (zh) * 2007-09-05 2009-03-11 半导体元件工业有限责任公司 半导体元器件及制造方法

Also Published As

Publication number Publication date
CN104779247A (zh) 2015-07-15
US20150200156A1 (en) 2015-07-16

Similar Documents

Publication Publication Date Title
CN104779247B (zh) 具有镜像对称的端子的模块和形成该模块的方法
US10304615B2 (en) Method of forming a power module with a magnetic device having a conductive clip
CN103855216B (zh) 包括交替的源极和漏极区域以及相应的源极和漏极金属带的半导体器件
US8631560B2 (en) Method of forming a magnetic device having a conductive clip
US8384506B2 (en) Magnetic device having a conductive clip
CN105283956B (zh) 具有竖直堆叠的半导体芯片的集成化多路输出电源转换器
US8153473B2 (en) Module having a stacked passive element and method of forming the same
US8139362B2 (en) Power module with a magnetic device having a conductive clip
US9054086B2 (en) Module having a stacked passive element and method of forming the same
US8266793B2 (en) Module having a stacked magnetic device and semiconductor device and method of forming the same
US8339802B2 (en) Module having a stacked magnetic device and semiconductor device and method of forming the same
JP4010792B2 (ja) 半導体装置
TW201145477A (en) Semiconductor device and power supply system
US9881853B2 (en) Semiconductor package having a source-down configured transistor die and a drain-down configured transistor die
TW201250978A (en) Multi-die packages structure, converter module and packaging methods
US20140247562A1 (en) Dc-dc converter vertically integrated with load inductor structured as heat sink
US10147703B2 (en) Semiconductor package for multiphase circuitry device
WO2014019384A1 (zh) 电源模块和电源模块的封装方法
EP3130009A1 (en) Dc-dc converter having terminals of semiconductor chips
CN104779946B (zh) 具有镜像对称的端子的半导体器件和形成该半导体器件的方法
CN108336055A (zh) 用于均匀分布的电流流动的引线框架上的交指器件
JP2008270844A (ja) 半導体装置
JP4694539B2 (ja) 出力制御装置、ならびに、これを用いたａｃ／ｄｃ電源装置、回路装置、ｌｅｄバックライト回路装置及びスイッチング型ｄｃ／ｄｃコンバータ装置
JP2006253734A (ja) 半導体装置
CN108011522B (zh) 整流ic以及使用该整流ic的绝缘型开关电源

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant