CN108336055A - 用于均匀分布的电流流动的引线框架上的交指器件 - Google Patents

用于均匀分布的电流流动的引线框架上的交指器件 Download PDF

Info

Publication number
CN108336055A
CN108336055A CN201810053453.9A CN201810053453A CN108336055A CN 108336055 A CN108336055 A CN 108336055A CN 201810053453 A CN201810053453 A CN 201810053453A CN 108336055 A CN108336055 A CN 108336055A
Authority
CN
China
Prior art keywords
welding disk
conductive welding
conductive
lead frame
tube core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810053453.9A
Other languages
English (en)
Other versions
CN108336055B (zh
Inventor
趙應山
O.赫博伦
K.希斯
G.库拉托拉
G.普雷希特尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN108336055A publication Critical patent/CN108336055A/zh
Application granted granted Critical
Publication of CN108336055B publication Critical patent/CN108336055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供了用于均匀分布的电流流动的引线框架上的交指器件。本公开涉及通过解耦合经交指的焊盘之间的电流来均匀地分布经交指的引线框架中的电流的技术。引线框架可以使用引线框架导电焊盘与引线迹线之间的垂直结构。垂直结构提供用于电流从器件上的电极焊盘开口行进到引线迹线的短路径，所述引线迹线将电流运载到电路的其它部分。导电焊盘可以平行于电极焊盘开口以降低扩展电阻。在晶体管的示例中，晶体管可以具有用于每一个电流运载节点的两个或更多个电极焊盘。因此，若干电极焊盘可以具有相同节点，诸如器件的源极或漏极。例如，两个或更多个源极焊盘可以通过引线框架来连接，以均匀地分布电流和将电流与单个晶体管解耦合。

Description

用于均匀分布的电流流动的引线框架上的交指器件
技术领域
本公开涉及功率引线框架封装和制作功率引线框架封装的技术。
背景技术
运载来自器件（诸如半导体器件）上的交指（interdigit）电极焊盘的信号的经交指的引线框架焊盘可能具有各种技术问题。一些示例包括器件与封装之间的界面上的电流密度，所述电流密度可能引起电迁移的风险。在晶体管器件的示例中，引线框架的特性可能促进RDSon。为了增加电路密度和降低组件大小，引线框架焊盘之间的窄节距和焊盘自身的节距二者可能具有例如来自可制造性或为了避免焊盘之间的金属齿距或电弧所致的限制。
半桥电路可以包括两个模拟器件或开关。半桥电路可以在用于电机的电源中使用、在整流器中使用并且用于功率转换。每一个半桥电路封装具有若干接触部并且可以包括若干导电路径以将接触部彼此连接并将接触部连接到外部组件。
发明内容
一般地，本公开涉及通过解耦合经交指的焊盘之间的电流来均匀地分布经交指的引线框架中的电流的技术。本公开的技术利用引线框架焊盘与引线迹线之间的垂直结构。垂直结构提供用于电流从器件上的电极焊盘开口行进到引线迹线的短路径，所述引线迹线将电流运载到电路的其它部分。底部经半蚀刻的导电焊盘进一步被配置成平行于电极焊盘开口以降低扩展电阻。
在一些示例中，根据本公开的技术的引线框架可以支持包括半桥电路的集成半导体管芯。在其它示例中，引线框架可以支持半桥电路连同控制和驱动器模块，诸如控制集成电路（IC）。在一些示例中，引线框架可以支持一个或多个分立经交指晶体管，诸如拆分晶体管。本公开的技术对于包括氮化镓的各种半导体管芯可以是有利的。
通过使用器件上的交指焊盘而在封装级使用引线连接，所有引线迹线布局可以垂直于器件的电极焊盘和引线框架上的导电经交指的焊盘二者。在晶体管的示例中，晶体管可以具有用于每一个电流运载节点的两个或更多个电极焊盘。在一个示例中，每一个其它电极焊盘可以具有相同节点，诸如器件的源极或漏极。两个或更多个源极焊盘可以通过引线框架来连接，以均匀地分布电流并解耦合电流。
在一个示例中，本公开涉及一种用于横向传导管芯的导电引线框架器件，其中所述横向传导管芯包括在所述管芯的表面上的多个平行间隔且交错电极开口，所述导电引线框架器件包括：第一平面和第二平面、所述导电引线框架的所述第一平面上的多个平行间隔且交错导电焊盘，其中所述多个导电焊盘中的相应导电焊盘限定所述相应导电焊盘的主轴。所述引线框架还包括在所述导电引线框架的所述第二平面上的多个平行导体，其中所述多个平行导体中的相应导体限定所述相应导体的主轴，并且其中所述相应导电焊盘的主轴在所述相应导电焊盘电气连接到所述相应导体的位置处与所述相应导体的主轴基本正交。
在第二示例中，本公开涉及一种器件，包括：横向传导管芯，其中所述横向传导管芯包括在所述管芯的表面上的多个平行间隔且交错电极开口；以及导电引线框架。所述导电引线框架包括：第一平面和第二平面、在所述导电引线框架的所述第一平面上的多个平行间隔且交错导电焊盘以及在所述导电引线框架的所述第二平面上的多个平行导体，其中所述多个导电焊盘中的相应导电焊盘限定所述相应导电焊盘的主轴，其中所述多个平行导体中的相应导体限定所述相应导体的主轴。所述相应导电焊盘的主轴在所述相应导电焊盘电气连接到所述相应导体的位置处与所述相应导体的主轴基本正交。
在另一示例中，本公开涉及一种氮化镓（GaN）半导体功率器件，所述器件包括：横向传导GaN半导体管芯，其中所述半导体管芯包括在所述半导体管芯的表面上的多个平行间隔且交错源和漏电极开口；以及导电引线框架。所述导电引线框架包括：第一平面和第二平面、在所述导电引线框架的所述第一平面上的多个平行间隔且交错源极和漏极导电焊盘、在所述导电引线框架的所述第二平面上的多个平行导体，其中所述多个导电焊盘中的相应导电焊盘限定所述相应导电焊盘的主轴，其中所述多个平行导体中的相应导体限定所述相应导体的主轴，并且所述相应导电焊盘的主轴在所述相应导电焊盘电气连接到所述相应导体的位置处与所述相应导体的主轴基本正交。并且其中：所述多个平行间隔且交错导电源极焊盘中的相应导电源极焊盘电气连接到所述横向传导管芯的表面上的所述多个平行间隔且交错源电极开口中的相应源电极开口，并且所述多个平行间隔且交错导电漏极焊盘中的相应导电漏极焊盘电气连接到所述横向传导管芯的表面上的所述多个平行间隔且交错漏电极开口中的相应漏电极开口。
在附图和以下描述中阐述了本公开的一个或多个示例的细节。本公开的其它特征、目的和益处将从说明书和附图并从权利要求而是清楚的。
附图说明
图1A是图示了根据本公开的一种或多种技术的具有经交指的导电焊盘的示例导电引线框架的图。
图1B和1C是根据本公开的一些示例的具有垂直结构的引线框架的侧视图。
图2A和2B分别地描绘了根据本公开的一种或多种技术的横向传导管芯的底视图和透视图，所述横向传导管芯包括在管芯的表面上的多个平行间隔且交错电极开口。
图3是根据本公开的一些示例的示例多相功率转换器的电路图。
图4A是根据本公开的一种或多种技术的横向传导管芯的底侧视图，所述横向传导管芯具有在管芯的底表面上的平行间隔且交错电极开口。
图4B是图示了根据本公开的技术的引线框架的层的图，所述引线框架具有多个平行引线或导体。
图4C是图示了根据本公开的技术的引线框架的层的图，所述引线框架具有可以电气连接到横向传导管芯上的电极开口的多个平行间隔且交错导电焊盘。
图4D是图示了根据本公开的技术的与第二层组合的第一层的顶视图，所述第一层包括导电焊盘，所述第二层包括导电引线。
图4E是根据本公开的一种或多种技术的连接到横向传导管芯的引线框架的顶视图。
图4F和4G是根据本公开的一些示例的连接到横向传导管芯的引线框架的侧视图。
图4H是根据本公开的一些示例的连接到横向传导管芯的引线框架的展开侧视图，其还描绘了电流流动。
图5A是根据本公开的一些示例的被配置为集成半桥电路的横向传导管芯的底视图。
图5B和5C是图示了根据本公开的一种或多种技术的可以支持横向传导管芯的引线框架的第一和第二层的图。
图5D是图示了根据本公开的一种或多种技术的具有垂直结构的引线框架的图。
图5E是根据本公开的一些示例的引线框架和集成横向传导管芯连同控制IC的顶视图。
图5F和5G是根据本公开的一些示例的连接到横向传导管芯的引线框架的侧视图。
具体实施方式
本公开涉及通过解耦合经交指的焊盘之间的电流来均匀地分布经交指的引线框架中的电流的技术。本公开的技术利用引线框架焊盘与将电流运载到电路的其它部分的引线迹线之间的垂直结构。垂直结构提供用于电流从器件（诸如半导体管芯）上的电极焊盘开口行进的短路径，和将电流运载到电路的其它部分的引线迹线。底部经半蚀刻的导电焊盘进一步被配置成平行于电极焊盘开口以降低扩展电阻。经交指的引线框架焊盘可以在大小和形状上与器件的电极焊盘开口的大小和形状紧密匹配。
可以以各种方式实现提供用于电流行进的短路径的垂直结构。在一些示例中，根据本公开的技术的引线框架可以支持包括半桥电路的集成半导体管芯。在其它示例中，引线框架可以支持集成半桥电路连同控制和驱动器模块，诸如控制集成电路（IC）。在一些示例中，引线框架可以支持布置为半桥电路或某种其它电路的一个或多个分立经交指晶体管，诸如拆分晶体管。本公开的技术对于包括氮化镓（GaN）的各种半导体管芯（诸如III族氮化物异质结管芯）可以是有利的。使用GaN的一些示例组件还可以称为二元III/V族直接带隙半导体。
通过使用器件上的交指焊盘而在封装（PKG）级使用引线连接，意味着所有引线迹线布局可以垂直于器件的电极焊盘和引线框架上的导电经交指的焊盘二者。在晶体管的示例中，晶体管可以具有用于每一个电流运载节点的两个或更多个电极焊盘。例如，每一个其它电极焊盘可以具有相同节点，诸如器件的源极或漏极。两个或更多个源极焊盘可以通过引线框架来连接，以均匀地分布电流和解耦合电流。共享电流路径可以类似于在器件的焊盘之间相互交织、通过引线框架的焊盘并至引线框架的引线的网络。利用本公开的技术，引线框架上的铜（Cu）或某种其它导电材料的引线可以是电流运载路径。引线可以比引线框架上的其它迹线更厚以减小电流密度。
图1A是图示了根据本公开的一种或多种技术的具有经交指的导电焊盘的示例导电引线框架的图。图1A-1C的示例的导电焊盘布局可以供图2A-2B中描绘的横向传导管芯使用。
导电引线框架50包括在引线框架的第一平面上的多个平行间隔且交错导电焊盘60A-60B、62和64以及外封装焊盘56A-56C、58A-58B。在引线框架的第二平面上，导电引线框架50包括多个平行导体52A-52C和54A-54B。例如60A-60B、62和64的一些导电焊盘布置在经交指图案中。例如，经交指图案意指使用单个多指晶体管来实现共享源极或漏极的两个或更多个晶体管。
经交指图案还可以用于共质心布局。共质心布局可以供差分组件对使用。共质心布局是一种匹配方法，其中绕轴对称地安排差分对的两个晶体管或其它组件。这可以确保两个晶体管具有相同制程变异，因此它们可以在所有条件下在制造和测量容差内匹配。
如图1A中所示，每一个其它电极焊盘可以具有相同节点，诸如器件的源极或漏极。例如，导电焊盘60A-60B是分别通过引线框架连接到引线54A和54B的源极焊盘。两个或更多个源极焊盘可以通过引线框架来连接，以均匀地分布和解耦合电流。引线54A-54B和52A-52C可以是引线框架上的厚铜引线并且充当电流运载路径。为了清楚，本公开的解释可以关注于具有源极、漏极和栅极端子的场效应晶体管（FET）的示例。然而，本公开的技术不限于供FET使用。
为了清楚，不是每一个导电焊盘都包括图1A-1C中的附图标记。当导电焊盘布置在重复图案中时，具有附图标记的导电焊盘可以具有执行相同功能的附加的未编号的焊盘。例如，图1A描绘了可以连接到图2中描绘的导电管芯70上的漏电极开口的导电焊盘62和导电焊盘64，以及类似于导电焊盘62和64的两个附加导电焊盘集合。
图1A描绘了引线框架50中的如包括较长尺寸和较短尺寸的导电焊盘60A以及其它导电焊盘。导电焊盘60A的较长尺寸限定沿导电焊盘的较长尺寸或长度的主轴68。导电焊盘的较短尺寸可以称为导电焊盘的宽度。图1A中示出的所有其它导电焊盘也具有沿导电焊盘的较长尺寸的主轴（未示出）。引线54A在本公开中也可以称为引线迹线或导体。如图1A中所描绘的，引线54A也具有较长尺寸和较短尺寸。引线54A也限定沿较长尺寸的主轴（未示出）。导电焊盘60A的主轴68基本上垂直于引线54A的主轴。基本上垂直或基本上正交意指制造和测量容差内的垂直。
当与常规技术相比较时，本公开中描述的引线框架导电焊盘和引线迹线的布置可以具有更低PKG电阻连同良好热耗散路径的益处。垂直结构提供用于电流从电气连接到导电焊盘的横向传导管芯上的电极焊盘开口行进到将电流运载到电路的其它部分的引线的短路径，所述引线诸如导体或引线52A-52C。该结构还可以避免在一些常规技术情况下可以发现的多个层。多个层可能引起低热耗散和增加的电流路径阻抗。底部经半蚀刻的导电焊盘（诸如焊盘60A-60B）进一步被配置成平行于电极焊盘开口以降低扩展电阻。利用较大管芯和较大引线框架，常规平行结构可能引起甚至更长的迹线和更长的电流路径。然而，当管芯大小变得较大时，垂直结构可以仍然提供较短电流路径。在一些示例中，电流路径可以是导电焊盘的长度的一半，其可以小于0.5mm。
另外，本公开的技术可以导致可以足够宽以处置中到高电压电路的引线到引线空隙和爬电距离。例如，中到高电压可以包括在80V到1000V范围中的电压。在一些示例中，相应源极导电焊盘（诸如导电焊盘60A）的主轴与相应漏极导电焊盘（诸如导电焊盘64）的主轴之间的导电焊盘节距57是大约400µm，其中大约意指在制造和测量容差内。在一些示例中，引线框架的节距大小可以在200µm的范围中，或者在层压引线框架的情况中小于150µm。在一些示例中，引线框架导电焊盘节距或层压衬底焊盘节距将具有与器件上的焊盘节距相同的节距。引线迹线（59）的诸如引线迹线52A与54A之间的引线框架节距可以取决于器件的操作电压所要求的爬电距离。例如，最小爬电距离可以是针对100V的0.7mm和针对200V的0.75mm。因此，两个外封装焊盘（诸如55、58A和56C）之间的最小节距可以设定为针对器件操作电压的最小爬电距离。
在图1A的示例中，导电焊盘节距距离57可以小于外封装焊盘所要求的最小爬电距离，诸如节距59。这可以提供以下益处：维持诸如图2A中描绘的横向传导管芯的管芯上的较低节距距离，同时维持针对外封装焊盘的最小爬电距离。遍及本公开，术语“节距”也可以称为“节距距离”或“节距大小”。
图1B是根据本公开的一些示例的具有垂直结构的引线框架的侧视图。图1B和1C中的导电焊盘和引线迹线可以包括与关于图1A所描述的相同或类似端子。图1B可以对应于图1A中的虚线A-A’。
图1B描绘了导电焊盘62和64以及引线迹线或导体52A-52C和54A-54B。图1B描绘了如基本上垂直于导体52B的主轴的导电焊盘64的主轴的结构。垂直结构创建用于电流行进通过导电焊盘64至引线52B的短路径。将在下文关于图4H更详细地描述电流路径。
图1B描绘了导电引线框架50的第二平面上的多个平行导体52A-52C和54A-54B以及平行导体之间的间隔的端视图。图1B还描绘了具有引线54A和54B的导电引线框架的第一平面上的平行间隔且交错导电焊盘。引线54A和54B连接到引线框架50的源极焊盘。
图1C是根据本公开的一些示例的具有垂直结构的引线框架的侧视图。图1C可以对应于图1A中的虚线B-B’。
图1C描绘了连接到漏极导电焊盘（诸如外封装导电焊盘55、56B和64）的引线框架50的第二平面上的漏极引线52B。导电焊盘55和56B可以不像导电焊盘64那样直接连接到横向传导管芯。在图1A和1C中，导电焊盘55、56A-56C和58A-58B可以连接到包括引线框架50的较大电路的其它部分。图1C描绘了引线52B的较长尺寸的主轴（未示出）如何在垂直结构中连接到诸如导电焊盘64的漏极焊盘。
图2A和2B分别地描绘了根据本公开的一种或多种技术的横向传导管芯的底视图和透视图，所述横向传导管芯包括在管芯的表面上的多个平行间隔且交错电极开口。图1A-1C中描绘的多个平行间隔且交错导电焊盘可以对应于横向传导管芯70的表面上的多个平行间隔且交错电极开口。在一些示例中，管芯的表面上的电极开口还可以称为电极带或焊盘。
图2A和2B描绘了横向传导管芯70的底表面上的电极开口72A-72B和74A-74C。遍及本公开，电极开口也可以称为电极焊盘或电极焊盘开口。在晶体管的示例中，电极开口72A和72B可以是单个晶体管、诸如布置为半桥或类似电路的一个或多个分立经交指晶体管的多晶体管管芯的源极焊盘。例如，如果供图1A中描绘的引线框架50使用，横向传导管芯70可以是具有多个源极和漏极焊盘的分立晶体管以均匀地分布和解耦合通过管芯的电流。
电极开口72A和72B可以电气连接到图1A的源极导电焊盘60A和60B。类似地，电极开口74A-74C可以电气连接到引线框架50的导电漏极焊盘，诸如导电焊盘62和64。图1A和2A-2B的示例描绘了作为较大导电漏极焊盘64的漏极焊盘和电极开口74B连同诸如焊盘62的较短导电漏极焊盘和电极开口74A和74C。在其它示例中，源极焊盘和开口可以处于在图1A和2A中描绘漏极焊盘和开口的长-短结构中。在再其它示例中，源极和漏极焊盘可以具有更对称的布局，诸如图5A的示例中描绘的。
垂直结构允许较短电流路径，所述较短电流路径可以减小器件与封装之间的界面上的电流密度，这因此可以减小电迁移的风险。在晶体管器件的示例中，垂直结构可以减小RDSon，这将在下文关于图4和5被更详细地描述。
图3是根据本公开的一些示例的示例多相功率转换器的电路图。在一些示例中，器件2可以包括多相功率转换器，诸如半桥直流-直流（DC/DC）降压转换器，用于将输入DC信号转换成具有较低电压的输出DC信号。对于每一相，多相功率转换器可以包括半桥电路。作为DC到DC降压转换器，器件2可以在各种应用中操作为电压调节器。在一些示例中，器件2可以被设计用于大电流量和高电压的高功率应用。然而，本公开的技术可以应用于其它电路和配置，诸如其它功率转换器，包括多相功率转换器和交流-DC（AC/DC）功率转换器。均匀地分布和解耦合电流对于功率转换器或类似电路可以是有利的。
器件2可以包括晶体管4A、4B、6A、6B、8A、8B和驱动器电路10。在一些示例中，器件2可以包含比图3中描绘的更多或更少的组件。器件2可以包括输入节点12、参考节点14和输出节点16A-16C以及图3中未示出的其它节点。节点12、14和16A-16C可以被配置成连接到外部组件。例如，输入节点12可以连接到诸如电源的输入电压，并且参考节点14可以连接到诸如参考接地的参考电压。输出节点16A-16C可以连接到诸如电子器件的负载。每一个输出节点16A-16C可以向另一个器件或电路供应输出电压的一相。在一些示例中，驱动器电路10可以通过节点（在图3中未示出）连接到外部电路。
晶体管4A、4B、6A、6B、8A、8B可以包括金属氧化物半导体（MOS）场效应晶体管（FET）、双极结型晶体管（BJT）和/或绝缘栅双极型晶体管（IGBT）。晶体管4A、4B、6A、6B、8A、8B可以包括n型晶体管或p型晶体管。在一些示例中，晶体管4A、4B、6A、6B、8A、8B可以包括诸如二极管的其它模拟器件。晶体管4A、4B、6A、6B、8A、8B还可以包括与晶体管并联连接的续流二极管，以防止晶体管4A、4B、6A、6B、8A、8B的反向击穿。在一些示例中，晶体管4A、4B、6A、6B、8A、8B可以操作为开关、模拟器件和/或功率晶体管。
尽管晶体管4A、4B、6A、6B、8A、8B在图3中被示出为MOSFET符号，但是应设想到，任何通过电压来控制的电气器件可以代替所示出的MOSFET被使用。例如，晶体管4A、4B、6A、6B、8A、8B可以包括但不限于任何类型的场效应晶体管（FET）、双极结型晶体管（BJT）、绝缘栅双极型晶体管（IGBT）、高电子迁移率晶体管（HEMT）、基于氮化镓（GaN）的晶体管或者使用电压进行其控制的另一元件。
晶体管4A、4B、6A、6B、8A、8B可以包括各种材料化合物（诸如硅（Si）、碳化硅（SiC）、氮化镓（GaN））或者一种或多种半导体材料的任何其它组合。为了利用一些电路中的较高功率密度要求，功率转换器可以以较高频率操作。磁性方面的改进和较快的切换（诸如氮化镓（GaN）开关）可以支持较高频率转换器。这些较高频率电路可以要求以比较低频率电路更精确的定时来发送控制信号。
驱动器电路10可以向晶体管4A、4B、6A、6B、8A、8B的控制端子输送信号和/或电压。驱动器电路10可以执行其它功能。共同地，晶体管4A、4B、6A、6B、8A、8B和驱动器电路10可以包括一个或多个半导体封装，诸如半导体管芯、嵌入芯片的衬底、集成电路（IC）或任何其它合适封装。在一些示例中，驱动器电路10可以集成在具有晶体管4A、4B、6A、6B、8A、8B中的一个或多个的封装中，或者驱动器电路10可以是单独IC。
半桥电路18可以包括晶体管4A、4B。晶体管4A、4B可以耦合到彼此并且耦合到输出节点16A。半桥电路18可以产生针对器件2的输出电压的一相。晶体管6A、6B和晶体管8A、8B中的每一个可以产生针对器件2的输出电压的其它相。
图4A是根据本公开的一种或多种技术的横向传导管芯的底侧视图，所述横向传导管芯具有在管芯的底表面上的交错电极开口。横向传导管芯80类似于图2A中描绘的横向传导管芯70。横向传导管芯80具有比横向传导管芯70更少的电极开口并且包括栅电极。在一些示例中，横向传导管芯80可以包含单个分立晶体管。
电极开口82A和82B可以是单个晶体管的源电极。尽管为了清楚没有编号，但是横向传导管芯80描绘了六个源电极开口。类似地，电极开口84A-84C描绘了与横向传导管芯70类似的短-长图案中的漏电极。
横向传导管芯80还包括栅电极开口86。在其中横向传导管芯80是具有多个源极和漏极焊盘以均匀地分布和解耦合通过管芯的电流的单个分立晶体管的示例中，栅极86可以控制晶体管的操作。
图4B是图示了根据本公开的技术的引线框架的层的图，所述引线框架具有多个平行引线或导体。图4B的平行导体类似于图1A中描绘的平行引线52A-52C和54A-54B。在引线框架层90的示例中，每一个其它引线可以具有相同节点，诸如器件的源极或漏极。源极引线用“S”来标记，诸如引线94。漏极引线用“D”来标记，诸如漏极引线96。栅极引线92可以通过由图4C中的层100描述的引线框架层电气连接到栅电极开口86。在其它示例中，可以使用不同源极和漏极引线布局。
层90的漏极和源极引线中的每一个限定引线的相应主轴。例如，源极引线94限定主轴97，而漏极引线96限定主轴98。其它漏极和源极引线限定类似主轴。漏极和源极引线限定的主轴基本上垂直于层100中描绘的导电焊盘，如下文更详细地描述的。
诸如94和96的漏极和源极引线可以是引线框架上的厚铜引线或者类似导电材料并且充当电流运载路径。漏极和源极引线的厚度和其它尺寸可以取决于电路的目的和功能以及引线框架的厚度。例如，比第二电路运载更高电流的电路可以具有比第二电路更厚的引线以减小电流密度和管理热耗散。而且，作为示例，150µm（6mil）引线框架可以包括经半蚀刻或经全蚀刻引线或导电焊盘，所述经半蚀刻或经全蚀刻引线或导电焊盘可以在60-150µm厚的范围中。类似地，200µm（8mil）引线框架可以具有在80-200µm范围中的引线或导电焊盘。如上文那样，本公开的解释可以关注于具有源极、漏极和栅极端子的场效应晶体管（FET）的示例。然而，本公开的技术不限于供FET使用。
图4C是图示了根据本公开的技术的引线框架的层的图，所述引线框架具有可以电气连接到横向传导管芯上的电极开口的多个平行间隔且交错导电焊盘。图4C中描绘的导电焊盘类似于图1A和5B中描绘的导电焊盘。
如上文关于图1A所描述的，引线框架层100限定中描绘的导电焊盘布置为基本上垂直于层90上的导体或引线。例如，导电源极焊盘108限定主轴116。主轴116基本上垂直于引线框架层90上的源极引线94的主轴97。类似地，导电漏极焊盘112限定主轴118，主轴118基本上垂直于漏极引线96的主轴98。
层100包括导电焊盘，所述导电焊盘还包括导电引线框架的第一平面上的导电区段。导电区段将第一相应导电焊盘电气连接到至少第二相应导电焊盘。例如，导电漏极焊盘110包括电气连接两个导电漏极焊盘的导电区段。漏极焊盘110的导电区段不对应于横向传导管芯80的电极开口，如图4A中所描绘的。然而，漏极焊盘110的两个导电焊盘中的每一个限定相应主轴，诸如主轴114。漏极焊盘110的每一个导电焊盘的主轴被布置为在相应导电焊盘电气连接到层90上的引线的点处基本上正交于相应引线。例如，主轴114被描绘为基本上垂直于漏极引线96的主轴98。在其它示例中，连接两个或更多个导电焊盘的导电区段可以布置在不同配置中。然而，相应导电焊盘的主轴可以被布置为在相应导电焊盘电气连接到层90上的相应引线的点处基本上正交于相应引线。垂直布置可以提供上文关于图1A-1C所讨论的益处。尽管为了清楚没有编号，但是图4C描绘了类似于导电焊盘110的用于源极和漏极二者的附加导电焊盘。
在图4C的示例中，层100包括可以将电路连接到较大电路的其它部分的附加导电区段。例如，交替诸如漏极区段102和源极区段106的源极和漏极导电区段。层100还可以包括将栅电极86连接到控制IC、驱动器模块或类似电路的导电区段104。
图4D是图示了根据本公开的技术的与第二层组合的第一层的顶视图，所述第一层包括导电焊盘，所述第二层包括导电引线。图4D描绘了具有多个平行间隔且交错导电焊盘和多个平行导体的引线框架120。导电区段102和104和106、导电漏极焊盘110和112、导电源极焊盘108以及导电引线92、94和94对应于关于图4B和4C描述的类似项目。图4D描绘了基本上垂直于第二层上的引线的第一层上的导电焊盘，如上文所描述的。
图4E是根据本公开的一种或多种技术的连接到横向传导管芯的引线框架的顶视图。图4E描绘了由引线框架120支持的横向传导管芯80的顶视图。横向传导管芯80对应于如图4A中描绘的横向传导管芯80。引线框架120和导电区段102、104和104对应于图4D中描绘的类似项目。
图4F是根据本公开的一些示例的连接到横向传导管芯的引线框架的侧视图。图4F可以对应于图4E中的虚线A-A’。
图4F包括导电焊盘110、漏极引线96A和源极引线94A。导电焊盘110对应于图4D中描绘的导电焊盘110。漏极引线96A和源极引线94A分别与漏极引线96和源极引线94共线，如图4D中所描绘的。图4F还包括导电焊盘126和132、漏极引线124和130以及源极引线128。图4F中描绘的导电焊盘和引线类似于图1B中描绘的平行间隔且交错导电焊盘和平行引线并执行相同功能。导电焊盘和引线的垂直结构提供与关于图1B描述的那些相同的益处。
横向传导管芯80的底部上的电极开口（图4F中未示出）分别利用电气连接121、122和134电气连接到导电焊盘110、126和132。电气连接121、122和134可以是焊料（诸如锡-铅焊料或无铅焊料）、电气粘合剂（诸如导电环氧树脂）或某种类似类型的电气连接。
图4G是根据本公开的一些示例的连接到横向传导管芯80的引线框架的侧视图。图4G可以对应于图4E中的虚线B-B’。
图4G包括导电焊盘110和112、漏极引线96和96A、导电区段106A和106B。导电焊盘110对应于图4D中所描绘的导电焊盘110和112。漏极引线96和96A对应于图4D和4F中描绘的漏极引线96和96A。横向传导管芯80的底部上的电极开口（图4G中未示出）分别利用电气连接136A和136C电气连接到导电焊盘110和112。导电焊盘110还经由第二电气连接而连接到横向传导管芯80的第二电极开口，所述第二电气连接未被编号以简化图4G。如上文利用图4F那样，图4G中描绘的导电焊盘和引线类似于图1B中描绘的平行间隔且交错导电焊盘和平行引线并执行相同功能。图4E-4G的组合描绘了如关于图1B所描述的导电焊盘和引线的垂直结构并提供相同益处。
图4H是根据本公开的一些示例的连接到横向传导管芯的引线框架的展开侧视图，其还描绘了电流流动。图4H可以对应于图E中的虚线A-A’，如4F那样。
图4H是图4F的展开视图，其被放大以示出横向传导管芯80的电极焊盘与平行引线之间的示例电流路径。图4H描绘了引线框架的第一层上的平行间隔且交错导电焊盘110、124和130以及引线框架的第二层上的多个平行导体96A、94A、126、128和132，所述引线框架诸如4D中描绘的引线框架120。相应导电焊盘电气连接到相应引线或导体的位置处的导电焊盘与引线之间的垂直结构形成“T形”或“翼形”。例如，导电焊盘126电气连接到引线124（如图4H中所示）以形成翼形，其中导电焊盘126形成引线124的“本体”形状之上的翼集合。翼形或T形创建用于电流（140B和140C）从横向传导管芯80上的电极开口（图4H中未示出）流过电气连接122至导电焊盘126并进一步至引线124的短路径。类似地，电流140A和140D分别从管芯的表面上的电极开口流至引线130和96A。
当与常规技术相比较时，本公开中描述的引线框架焊盘和引线迹线的布置可以具有更低PKG电阻连同良好热耗散路径的益处。例如，垂直结构提供用于电流从横向传导管芯80上的电极焊盘开口行进到将电流运载到电路的其它部分的引线的短路径，所述引线诸如导体或引线96A、126和132。与并联或某种类似方式连接的引线相比较时更短的电流路径可以减小路径阻抗并且在晶体管的情况中减小RDSon。该结构还可以避免可能引起低热耗散和增加的电流路径阻抗的多个层。底部经半蚀刻的导电焊盘（诸如焊盘110、124和130）进一步被配置成平行于管芯上的电极焊盘开口以降低扩展电阻。
图5A是根据本公开的一些示例的被配置为集成半桥电路的横向传导管芯的底视图。横向传导管芯200实现类似于图3中描绘的半桥电路18的半桥电路。横向传导管芯200中的两个晶体管包括用于每一个电流运载节点的多个电极焊盘。在图5A的示例中，每一个其它电极焊盘可以具有相同节点，诸如器件的源极或漏极。源极和漏极焊盘可以通过诸如图5中描绘的引线框架250的引线框架而连接，以均匀地分布和解耦合电流。共享电流路径可以类似于在器件的焊盘之间相互交织的网络，其中电流行进通过引线框架的焊盘并至引线框架的引线。
横向传导管芯200包括用于半桥电路中的每一个晶体管的栅极焊盘G1（202）和G2（204）以及用于晶体管1（图5A中未示出）的源极焊盘S1（206A-206E）和漏极焊盘D1（210A-210E）。用于晶体管2（图5A中未示出）的电极焊盘包括源极焊盘S2（212A-212E）和漏极焊盘D2（208A-208E）。图5A的示例描绘了用于每一个电流运载节点的五个电极焊盘，然而，在其它示例中，根据本公开的技术的横向传导管芯可以具有用于每一个节点的更多或更少电极焊盘。
图5B和5C是图示了根据本公开的一种或多种技术的可以支持横向传导管芯的引线框架的第一和第二层的图。图5B类似于图1A和4C中描绘的包括平行间隔且交错导电焊盘的引线框架层。图5C类似于图示由图1A和4B描绘的多个平行导体或引线的引线框架层。如上文所描述的，术语导体或引线在本公开中可以可互换地使用。
在图5B的示例中，导电焊盘220A-220E可以对应于图5A中的漏电极焊盘210A-210E。类似地，导电焊盘222A-222E可以对应于源电极焊盘或开口212A-212E。类似于图3中描绘的晶体管4A和4B之间的连接，电极焊盘224可以将晶体管1的源极焊盘206A-206E连接到晶体管2的漏极焊盘208A-208E，为了清楚未对电极焊盘全部编号。导电焊盘226和228可以将栅电极焊盘G1和G2连接到也连接到引线框架的控制IC或驱动器电路。导电焊盘可以是经半蚀刻的导电焊盘并且被配置成平行于管芯上的电极焊盘开口以降低扩展电阻。
在图5B的示例中，平行引线230、232和234在导电焊盘电气连接到引线的位置处基本上垂直于图5B的导电焊盘。这也在图5D描绘的引线框架250中示出。引线230可以对应于输入节点12（Vin），引线232可以对应于输出节点16A，并且引线234可以对应于参考节点14。在一些示例中，输出节点16A可以称为开关节点（SW），并且参考节点14可以称为接地。
图5C的引线236、238和240及其它为了清楚未编号的引线可以将引线框架的连接端子连接到较大电路的其它端子。例如，引线236和238可以连接到栅极节点G1和G2。
图5D是图示了根据本公开的一种或多种技术的具有垂直结构的导电引线框架的图。引线框架250组合由图5B和5C描绘的第一和第二层。平行引线230、232和234在导电焊盘电气连接到引线的位置处基本上垂直于导电焊盘220A、222A和224。例如，导电焊盘220A在导电焊盘220A连接到引线230的位置处基本上垂直于引线230。如上文所描述的，引线230可以是用于由横向传导管芯200实现的集成半桥电路的输入节点并且连接多个导电焊盘，所述多个导电焊盘连接到横向传导管芯200上的漏电极开口。
引线232和234、导电焊盘224、222A、226和228执行与关于图5B和5C所描述的相同的功能。为了清楚，在图5D中未对所有导电焊盘进行编号。类似地，引线236、238和240和其它未编号的引线执行如上文所描述的相同功能。诸如230、232和234的引线可以是引线框架上的厚铜引线或者类似导电材料并且充当电流运载路径。引线的材料、厚度和其它尺寸可以取决于电路的功能，并且可以被配置成减小电流密度和管理热耗散。
图5E是根据本公开的一些示例的引线框架和集成横向传导管芯连同控制IC的顶视图。图5E包括如图5D中所描绘的引线框架250和关于图5A描述的横向传导管芯200的顶视图。引线230、232、234和240对应于上文关于图5C和5D描述的相同编号的引线。
图5E包括控制IC 255。在一些示例中，控制IC 255可以是驱动器电路或者控制诸如图3描绘的半桥电路的半桥电路的操作的某种类似电路。在其它示例中，引线框架250和控制IC 255可以被配置成支持两个分立半桥电路而不是单个集成半桥电路。在其它示例中，引线框架250可以支持其它类型的电路而不限于半桥电路。
图5F是根据本公开的一些示例的电气连接到引线框架的横向传导管芯的侧视图。横向传导管芯200和引线框架250包括与关于图5D-5E所描述的相同或类似的端子和节点。图5F可以对应于图5E中的虚线A-A’。图5F类似于上文描述的图4F和4H。
图5F描绘了电流140E从输入（引线230）流过导电焊盘220B至横向传导管芯200上的多个漏电极开口之一。类似于上文的图4F和4H，电流140E可以流过电气连接248，其中电气连接248可以是焊料、导电粘合剂或类似连接。
在由横向传导管芯200实现的半桥电路的操作中的其它时间，电流140F可以从横向传导管芯200上的多个源电极开口中的源电极开口流动。电流140F可以流过电气连接242、导电焊盘222B并至引线234。在一些示例中，引线234可以连接到较大电路的参考或接地端子。在电路操作中的其它时间，电流可以流入或流出半桥电路输出或SW端子并因此流过引线232。
图5G是根据本公开的一些示例的电气连接到引线框架的横向传导管芯的另一侧视图。横向传导管芯200和引线框架250包括与关于图5D-5E所描述的相同或类似的端子和节点。图5G可以对应于图5E中的虚线B-B’并且类似于上文描述的图4G。
引线234在引线234电气连接到导电焊盘222A-222E的位置处基本上垂直于导电焊盘222A-222E。导电焊盘222A-222E基本上平行于管芯上的源电极开口212A-212E（图5G中未示出）以减小扩展电阻。导电焊盘222A-222E经由电气连接244电气连接到源电极开口212A-212E，未对所有电气连接进行编号。
电气连接246将栅电极开口G（204）连接到导电焊盘228和引线238。导电焊盘228还可以连接到控制IC 255（如图5D中所示），以控制横向传导管芯200的晶体管2的操作。电气连接244和246类似于关于5F描述的电气连接。
当与常规技术相比较时，本公开中描述的引线框架导电焊盘和引线迹线的布置可以具有更低PKG电阻连同良好热耗散的益处。垂直结构提供用于电流从电气连接到导电焊盘的横向传导管芯上的电极焊盘开口行进并进一步行进至引线的短路径，所述引线将电流运载到电路的其它部分。本公开的技术可以通过提供可以足够宽以处置中到高电压电路的空隙和爬电距离而具有附加益处。与常规技术相比，较短电流路径可以减小器件与封装之间的界面上的电流密度，这因此可以减小电迁移的风险。
示例1. 一种用于横向传导管芯的导电引线框架器件，其中所述横向传导管芯包括在所述管芯的表面上的多个平行间隔且交错电极开口，所述导电引线框架器件包括：第一平面和第二平面、所述导电引线框架的所述第一平面上的多个平行间隔且交错导电焊盘，其中所述多个导电焊盘中的相应导电焊盘限定所述相应导电焊盘的主轴。所述引线框架还包括在所述导电引线框架的所述第二平面上的多个平行导体，其中所述多个平行导体中的相应导体限定所述相应导体的主轴，并且其中所述相应导电焊盘的主轴在所述相应导电焊盘电气连接到所述相应导体的位置处与所述相应导体的主轴基本正交。
示例2. 如示例1所述的导电引线框架器件，其中所述多个平行间隔且交错导电焊盘布置在经交指图案中。
示例3. 如示例1-2或其任何组合所述的导电引线框架器件，其中所述多个平行间隔且交错导电焊盘对应于所述横向传导管芯的表面上的所述多个平行间隔且交错电极开口。
示例4. 如示例1-3的任何组合所述的导电引线框架器件，其中所述多个平行间隔且交错电极开口包括在所述横向传导管芯的表面上的多个平行间隔且交错源和漏电极开口，并且所述多个平行间隔且交错导电焊盘对应于在所述横向传导管芯的表面上的所述多个平行间隔且交错源和漏电极开口。
示例5. 如示例1-4的任何组合所述的导电引线框架器件，其中所述多个平行间隔且交错导电焊盘中的相应导电焊盘的大小和形状与对应于所述相应导电焊盘的相应电极开口的大小和形状基本相同。
示例6. 如示例1-5的任何组合所述的导电引线框架器件，其中第一相应导电焊盘的主轴平行且相邻于第二相应导电焊盘的主轴，并且第一相应导电焊盘的主轴与第二相应导电焊盘的主轴之间的节距距离是大约150 µm–400 µm。
示例7. 如示例1-6的任何组合所述的导电引线框架器件，其中第一相应导电焊盘的主轴与第二相应导电焊盘的主轴之间的节距距离小于第一相应外封装焊盘与第二相应外封装焊盘之间的节距距离。
示例8. 如示例1-7的任何组合所述的导电引线框架器件，其中相应导电焊盘限定所述相应导电焊盘的长度和宽度，所述相应导电焊盘的长度长于所述相应导电焊盘的宽度，所述相应导电焊盘的主轴沿所述导电焊盘的长度。
示例9. 如示例1-8的任何组合所述的导电引线框架器件，其中所述导电引线框架还包括在所述导电引线框架的所述第一平面上的导电区段，其中所述导电区段将第一相应导电焊盘电气连接到至少第二相应导电焊盘。
示例10. 如示例1-9的任何组合所述的导电引线框架器件，其中在相应导电焊盘电气连接到相应导体的位置处的导电焊盘与导体之间的垂直结构形成翼形。
示例11. 一种器件包括：横向传导管芯，其中所述横向传导管芯包括在所述管芯的表面上的多个平行间隔且交错电极开口；以及导电引线框架。所述导电引线框架包括：第一平面和第二平面、在所述导电引线框架的所述第一平面上的多个平行间隔且交错导电焊盘以及在所述导电引线框架的所述第二平面上的多个平行导体，其中所述多个导电焊盘中的相应导电焊盘限定所述相应导电焊盘的主轴，其中所述多个平行导体中的相应导体限定所述相应导体的主轴。所述相应导电焊盘的主轴在所述相应导电焊盘电气连接到所述相应导体的位置处与所述相应导体的主轴基本正交。
示例12. 如示例11所述的器件，其中所述多个平行间隔且交错导电焊盘中的相应导电焊盘电气连接到所述横向传导管芯的表面上的所述多个平行间隔且交错电极开口中的相应电极开口。
示例13. 如示例11-12的任何组合所述的器件，其中相应导电焊盘借助于导电粘合剂电气连接到相应电极开口。
示例14. 如示例11-13的任何组合所述的器件，其中所述横向传导管芯包括配置为半桥电路的多个晶体管。
示例15. 如示例11-13的任何组合所述的器件，其中所述横向传导管芯是第一横向传导管芯，所述器件还包括第二横向传导管芯，其中：所述第一横向传导管芯是第一晶体管并且所述第二横向传导管芯是第二晶体管，并且所述第一晶体管和所述第二晶体管被配置成形成半桥电路。
示例16. 如示例11-13的任何组合所述的器件，其中所述横向传导管芯包括氮化镓（GaN）半导体管芯。
示例17. 如示例11-13的任何组合所述的器件，其中所述横向传导管芯包括场效应晶体管（FET）、高电子迁移率晶体管（HEMT）或绝缘栅双极型晶体管（IGBT）中的一个或多个。
示例18. 如示例11-13的任何组合所述的器件，还包括控制集成电路（IC），其中所述控制IC的端子电气连接到所述多个平行间隔且交错导电焊盘中的第一导电焊盘。
示例19. 如示例11-13的任何组合所述的器件，其中所述控制IC的端子是所述控制IC的第一栅极控制端子，并且所述第一导电焊盘是所述横向传导管芯的第一栅极端子。
示例20. 一种氮化镓（GaN）半导体功率器件，所述器件包括：横向传导GaN半导体管芯，其中所述半导体管芯包括在所述半导体管芯的表面上的多个平行间隔且交错源和漏电极开口；以及导电引线框架。所述导电引线框架包括：第一平面和第二平面；在所述导电引线框架的所述第一平面上的多个平行间隔且交错源极和漏极导电焊盘、在所述导电引线框架的所述第二平面上的多个平行导体，其中所述多个导电焊盘中的相应导电焊盘限定所述相应导电焊盘的主轴，其中所述多个平行导体中的相应导体限定所述相应导体的主轴，并且所述相应导电焊盘的主轴在所述相应导电焊盘电气连接到所述相应导体的位置处与所述相应导体的主轴基本正交。并且其中：所述多个平行间隔且交错导电源极焊盘中的相应导电源极焊盘电气连接到所述横向传导管芯的表面上的所述多个平行间隔且交错源电极开口中的相应源电极开口，并且所述多个平行间隔且交错导电漏极焊盘中的相应导电漏极焊盘电气连接到所述横向传导管芯的表面上的所述多个平行间隔且交错漏电极开口中的相应漏电极开口。
已经描述了本公开的各种示例。这些和其它示例在所附权利要求的范围内。

Claims (20)

1.一种用于横向传导管芯的导电引线框架器件，其中所述横向传导管芯包括在所述管芯的表面上的多个平行间隔且交错电极开口，所述导电引线框架器件包括：
第一平面和第二平面，
所述导电引线框架的所述第一平面上的多个平行间隔且交错导电焊盘，其中所述多个导电焊盘中的相应导电焊盘限定所述相应导电焊盘的主轴，以及
所述导电引线框架的所述第二平面上的多个平行导体，其中所述多个平行导体中的相应导体限定所述相应导体的主轴，
其中所述相应导电焊盘的主轴在所述相应导电焊盘电气连接到所述相应导体的位置处与所述相应导体的主轴基本正交。
2.如权利要求1所述的导电引线框架器件，其中所述多个平行间隔且交错导电焊盘布置在经交指图案中。
3.如权利要求1所述的导电引线框架器件，其中所述多个平行间隔且交错导电焊盘对应于所述横向传导管芯的表面上的所述多个平行间隔且交错电极开口。
4.如权利要求3所述的导电引线框架器件，其中所述多个平行间隔且交错电极开口包括在所述横向传导管芯的表面上的多个平行间隔且交错源和漏电极开口，并且所述多个平行间隔且交错导电焊盘对应于在所述横向传导管芯的表面上的所述多个平行间隔且交错源和漏电极开口。
5.如权利要求3所述的导电引线框架器件，其中所述多个平行间隔且交错导电焊盘中的相应导电焊盘的大小和形状与对应于所述相应导电焊盘的相应电极开口的大小和形状基本相同。
6.如权利要求1所述的导电引线框架器件，其中
第一相应导电焊盘的主轴平行且相邻于第二相应导电焊盘的主轴，并且
第一相应导电焊盘的主轴与第二相应导电焊盘的主轴之间的节距距离是大约150 µm–400 µm。
7.如权利要求1所述的导电引线框架器件，其中第一相应导电焊盘的主轴与第二相应导电焊盘的主轴之间的节距距离小于第一相应外封装焊盘与第二相应外封装焊盘之间的节距距离。
8.如权利要求1所述的导电引线框架器件，其中
相应导电焊盘限定所述相应导电焊盘的长度和宽度，
所述相应导电焊盘的长度长于所述相应导电焊盘的宽度，
所述相应导电焊盘的主轴沿所述导电焊盘的长度。
9.如权利要求1所述的导电引线框架器件，其中所述导电引线框架还包括在所述导电引线框架的所述第一平面上的导电区段，其中所述导电区段将第一相应导电焊盘电气连接到至少第二相应导电焊盘。
10.如权利要求1所述的导电引线框架器件，其中在相应导电焊盘电气连接到相应导体的位置处的导电焊盘与导体之间的垂直结构形成翼形。
11.一种器件，包括：
横向传导管芯，其中所述横向传导管芯包括在所述管芯的表面上的多个平行间隔且交错电极开口；以及
导电引线框架，所述导电引线框架包括：
第一平面和第二平面，
所述导电引线框架的所述第一平面上的多个平行间隔且交错导电焊盘，其中所述多个导电焊盘中的相应导电焊盘限定所述相应导电焊盘的主轴，以及
所述导电引线框架的所述第二平面上的多个平行导体，其中所述多个平行导体中的相应导体限定所述相应导体的主轴，
其中所述相应导电焊盘的主轴在所述相应导电焊盘电气连接到所述相应导体的位置处与所述相应导体的主轴基本正交。
12.如权利要求11所述的器件，其中所述多个平行间隔且交错导电焊盘中的相应导电焊盘电气连接到所述横向传导管芯的表面上的所述多个平行间隔且交错电极开口中的相应电极开口。
13.如权利要求12所述的器件，其中相应导电焊盘借助于导电粘合剂电气连接到相应电极开口。
14.如权利要求11所述的器件，其中所述横向传导管芯包括配置为半桥电路的多个晶体管。
15.如权利要求11所述的器件，其中所述横向传导管芯是第一横向传导管芯，所述器件还包括第二横向传导管芯，其中：
所述第一横向传导管芯是第一晶体管并且所述第二横向传导管芯是第二晶体管，并且
所述第一晶体管和所述第二晶体管被配置成形成半桥电路。
16.如权利要求11所述的器件，其中所述横向传导管芯包括氮化镓（GaN）半导体管芯。
17.如权利要求11所述的器件，其中所述横向传导管芯包括场效应晶体管（FET）、高电子迁移率晶体管（HEMT）或绝缘栅双极型晶体管（IGBT）中的一个或多个。
18.如权利要求11所述的器件，还包括控制集成电路（IC），其中所述控制IC的端子电气连接到所述多个平行间隔且交错导电焊盘中的第一导电焊盘。
19.如权利要求18所述的器件，其中所述控制IC的端子是所述控制IC的第一栅极控制端子，并且所述第一导电焊盘是所述横向传导管芯的第一栅极端子。
20.一种氮化镓（GaN）半导体功率器件，所述器件包括：
横向传导GaN半导体管芯，其中所述半导体管芯包括在所述半导体管芯的表面上的多个平行间隔且交错源和漏电极开口；以及
导电引线框架，包括：
第一平面和第二平面；
在所述导电引线框架的所述第一平面上的多个平行间隔且交错源极和漏极导电焊盘，其中所述多个导电焊盘中的相应导电焊盘限定所述相应导电焊盘的主轴，
在所述导电引线框架的所述第二平面上的多个平行导体，其中所述多个平行导体中的相应导体限定所述相应导体的主轴，并且
所述相应导电焊盘的主轴在所述相应导电焊盘电气连接到所述相应导体的位置处与所述相应导体的主轴基本正交；并且
其中：
所述多个平行间隔且交错导电源极焊盘中的相应导电源极焊盘电气连接到所述横向传导管芯的表面上的所述多个平行间隔且交错源电极开口中的相应源电极开口，并且
所述多个平行间隔且交错导电漏极焊盘中的相应导电漏极焊盘电气连接到所述横向传导管芯的表面上的所述多个平行间隔且交错漏电极开口中的相应漏电极开口。
CN201810053453.9A 2017-01-20 2018-01-19 用于均匀分布的电流流动的引线框架上的交指器件 Active CN108336055B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/411,379 US10074597B2 (en) 2017-01-20 2017-01-20 Interdigit device on leadframe for evenly distributed current flow
US15/411379 2017-01-20

Publications (2)

Publication Number Publication Date
CN108336055A true CN108336055A (zh) 2018-07-27
CN108336055B CN108336055B (zh) 2021-09-03

Family

ID=61002902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810053453.9A Active CN108336055B (zh) 2017-01-20 2018-01-19 用于均匀分布的电流流动的引线框架上的交指器件

Country Status (4)

Country Link
US (1) US10074597B2 (zh)
EP (1) EP3355351B1 (zh)
KR (1) KR102063101B1 (zh)
CN (1) CN108336055B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11112922B2 (en) * 2017-12-22 2021-09-07 1004335 Ontario Inc. carrying on business as A D Metro Capacitive touch sensor apparatus having branching electrodes
US10658348B2 (en) 2018-09-27 2020-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices having a plurality of first and second conductive strips
DE102019101999B4 (de) 2018-09-28 2021-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleitervorrichtung mit mehreren polaritätsgruppen
US10861841B2 (en) 2018-09-28 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multiple polarity groups
KR102580611B1 (ko) * 2021-11-17 2023-09-20 한국생산기술연구원 하프 브리지 타입 GaN 전력 반도체 모듈
WO2024078682A1 (en) 2022-10-10 2024-04-18 Huawei Digital Power Technologies Co., Ltd. Build-up substrate for a power package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1584753A (zh) * 2003-08-20 2005-02-23 佳能株式会社 图像形成设备
US20080035959A1 (en) * 2006-08-09 2008-02-14 Jiang Hunt H Chip scale package for power devices and method for making the same
US20080048218A1 (en) * 2006-08-24 2008-02-28 Jiang Hunt H Method and flip chip structure for power devices
US20110198611A1 (en) * 2010-02-16 2011-08-18 International Rectifier Corporation III-Nitride Power Device with Solderable Front Metal
CN103928420A (zh) * 2013-01-11 2014-07-16 株式会社三井高科技 引线框

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5250439A (en) * 1990-07-19 1993-10-05 Miles Inc. Use of conductive sensors in diagnostic assays
US7045884B2 (en) * 2002-10-04 2006-05-16 International Rectifier Corporation Semiconductor device package
US7166867B2 (en) 2003-12-05 2007-01-23 International Rectifier Corporation III-nitride device with improved layout geometry
WO2006031886A2 (en) 2004-09-13 2006-03-23 International Rectifier Corporation Power semiconductor package
US7994632B2 (en) 2006-01-10 2011-08-09 International Rectifier Corporation Interdigitated conductive lead frame or laminate lead frame for GaN die
US7994524B1 (en) * 2007-09-12 2011-08-09 David Yaunien Chung Vertically structured LED array light source
US8648449B2 (en) 2009-01-29 2014-02-11 International Rectifier Corporation Electrical connectivity for circuit applications
US8169070B2 (en) * 2009-05-15 2012-05-01 Infineon Technologies Ag Semiconductor device
US9978667B2 (en) * 2013-08-07 2018-05-22 Texas Instruments Incorporated Semiconductor package with lead frame and recessed solder terminals
US9048838B2 (en) 2013-10-30 2015-06-02 Infineon Technologies Austria Ag Switching circuit
TWI546906B (zh) * 2014-03-14 2016-08-21 尼克森微電子股份有限公司 晶圓級扇出晶片的封裝結構及封裝方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1584753A (zh) * 2003-08-20 2005-02-23 佳能株式会社 图像形成设备
US20080035959A1 (en) * 2006-08-09 2008-02-14 Jiang Hunt H Chip scale package for power devices and method for making the same
US20080048218A1 (en) * 2006-08-24 2008-02-28 Jiang Hunt H Method and flip chip structure for power devices
US20110198611A1 (en) * 2010-02-16 2011-08-18 International Rectifier Corporation III-Nitride Power Device with Solderable Front Metal
CN103928420A (zh) * 2013-01-11 2014-07-16 株式会社三井高科技 引线框

Also Published As

Publication number Publication date
US10074597B2 (en) 2018-09-11
US20180211904A1 (en) 2018-07-26
EP3355351A1 (en) 2018-08-01
CN108336055B (zh) 2021-09-03
EP3355351B1 (en) 2021-09-15
KR102063101B1 (ko) 2020-02-11
KR20180086154A (ko) 2018-07-30

Similar Documents

Publication Publication Date Title
CN108336055A (zh) 用于均匀分布的电流流动的引线框架上的交指器件
CN105981274B (zh) 电力用半导体模块
US10453742B2 (en) Power semiconductor package having a parallel plate waveguide
CN107768342B (zh) 具有用于将电感器连接到一个或一个以上晶体管的预成形电连接部的功率开关封装
US9972569B2 (en) Robust low inductance power module package
US10490505B2 (en) Single-sided power device package
CN103855216A (zh) 包括交替的源极和漏极区域以及相应的源极和漏极金属带的半导体器件
JP6154104B2 (ja) 少なくとも一つの電子部品を、第１および第２端子の間のループインダクタンスを低減する手段を含む電力供給装置に電気的に相互接続するための装置
JP2011187809A (ja) 半導体装置および多層配線基板
US10784235B2 (en) Silicon carbide power module
US9881853B2 (en) Semiconductor package having a source-down configured transistor die and a drain-down configured transistor die
CN107769520B (zh) 电装置及其制造方法
US11101221B2 (en) Input/output pins for chip-embedded substrate
CN107769555B (zh) 具有在一侧之上的至少五个电连接部的功率转换器
JP2004311685A (ja) 電力用半導体装置
TW202107650A (zh) 功率元件封裝結構
JP2017162866A (ja) 半導体装置
US20200388605A1 (en) Semiconductor Substrate and Semiconductor Arrangement
US10410952B2 (en) Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers
CN116633166A (zh) 一种三相桥功率模块电路封装结构
WO2024112556A1 (en) Electronic device including a die arranged between first and second substrates

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant