CN101611473B - 制造包括用于向掩埋层提供低电阻接触的注入区的半导体器件的方法和相关器件 - Google Patents

制造包括用于向掩埋层提供低电阻接触的注入区的半导体器件的方法和相关器件 Download PDF

Info

Publication number
CN101611473B
CN101611473B CN2007800494033A CN200780049403A CN101611473B CN 101611473 B CN101611473 B CN 101611473B CN 2007800494033 A CN2007800494033 A CN 2007800494033A CN 200780049403 A CN200780049403 A CN 200780049403A CN 101611473 B CN101611473 B CN 101611473B
Authority
CN
China
Prior art keywords
semiconductor layer
layer
injection region
electrode
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800494033A
Other languages
English (en)
Other versions
CN101611473A (zh
Inventor
S·T·舍帕德
A·V·苏沃罗夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN101611473A publication Critical patent/CN101611473A/zh
Application granted granted Critical
Publication of CN101611473B publication Critical patent/CN101611473B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H01L21/26553—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

制造半导体器件的方法包括：形成具有第一掺杂剂浓度的第一导电类型的第一半导体层；以及在第一半导体层上形成第二半导体层。第二半导体层具有小于第一掺杂剂浓度的第二掺杂剂浓度。将离子注入第二半导体层，以便形成贯穿第二半导体层以接触第一半导体层的第一导电类型的注入区。第一电极在第二半导体层的注入区上形成，以及第二电极在第二半导体层的非注入区上形成。还论述了相关器件。

Description

制造包括用于向掩埋层提供低电阻接触的注入区的半导体器件的方法和相关器件
技术领域
本发明涉及半导体器件，并且更具体来说，涉及包括注入区的半导体器件及相关的制造方法。
背景技术
对用于高功率、高温和/或高频应用的宽带隙半导体材料、例如碳化硅(室温下对于αSiC为2.996eV)和III族氮化物(例如室温下对于GaN为3.36eV)存在极大关注。与砷化镓和硅相比，这些材料通常具有更高的电场击穿强度和更高的电子饱和速率。
为了在半导体材料中提供预期属性，经常希望用杂质原子(即掺杂剂)来掺杂半导体层。半导体材料的掺杂可在材料生长期间和/或之后执行。根据注入离子在掺杂材料中分别是充当施主(它增加电子数量)还是受主(它增加空穴数量)，杂质原子可分类为n型或p型。根据材料中主要类型的掺杂剂，所得材料可表征为n型或p型。
离子注入是用杂质来掺杂半导体层的众所周知的方法。在离子注入过程中，离子化杂质原子在高真空下通过电场朝靶层加速，在其中它们被注入。导向靶层的离子数量称作剂量，通常以ions/cm2(离子/cm2)表示。离子以通常用电子伏特(eV)表示的能级加速。离子在注入层中的分布取决于有时称作注入条件的注入物的剂量和能量以及注入离子的类型、离子注入其中的材料的类型、注入的角度和其它因素。注入离子通常形成峰值浓度在特定深度(即“注入范围”)的浓度分布。
离子注入可用于有选择性掺杂结晶材料，以便在该材料中形成预期区域，例如p-n结、高导电接触区域、场扩展区等。通常，在将杂质注入半导体层之后，可希望在高温下对注入杂质进行退火，即所谓的活化退火。活化退火可修复高能离子注入半导体晶格所引起的损坏。注入损坏可包括例如半导体晶格内的断裂和/或重新排列化学键。活化退火还可帮助注入的杂质离子在晶格中找到离子可适当地充当受主和/或施主的合适位置。但是，对于一些半导体材料，可能发生的明显的晶格损坏修复的温度可高于材料在标准环境压力下将会离解(dissociate)的温度。因此，已知的是活化退火期间在注入半导体层上提供稳定遮蔽层。遮蔽层的材料在高温下可以是稳定的，并且可以不与下面的注入半导体层发生反应。
发明内容
根据本发明的一些实施例，一种制造半导体器件的方法包括：形成具有第一掺杂剂浓度的第一导电类型的第一半导体层；以及在第一半导体层上形成第二半导体层。第二半导体层具有小于第一掺杂剂浓度的第二掺杂剂浓度。将离子注入第二半导体层，以便形成贯穿(extend through)第二半导体层以接触第一半导体层的第一导电类型的注入区。第一电极在第二半导体层的注入区上形成，以及第二电极在第二半导体层中与注入区间隔开的非注入区上形成。
在一些实施例中，第一半导体层和第二半导体层可以是III族氮化物材料。第一和第二半导体层可在碳化硅(SiC)衬底上形成。另外，注入离子可以是硅(Si)、硫(S)和/或氧(O)离子。
在其它实施例中，保护层可在注入离子之前在第二半导体层上形成。因此，离子可通过保护层注入第二半导体层。注入离子之后，第一和第二半导体层以及保护层可经过退火，以便活化注入离子。在一些实施例中，保护层可以是氮化硅(SiN)、二氧化硅(SiO2)和/或氮氧化硅(SiON)。在其它实施例中，保护层可以是高纯度氮化物(HPN)层。
在一些实施例中，在形成第一电极中，退火之后可在保护层中形成开口，以便暴露第二半导体层的注入区。欧姆接触可在所暴露的注入区上的开口中形成。另外，可在保护层中形成第二开口，以便暴露第二半导体层的非注入区，以及可在第二开口中形成第二电极。
在其它实施例中，第一和第二半导体层可以是氮化镓(GaN)。第一保护层可在第二半导体层上形成，以及第二保护层可在第一保护层上形成。第一保护层可以是包括铝的III族氮化物，而第二保护层可以是高纯度氮化物(HPN)。
在一些实施例中，离子可注入第二半导体层，以便形成贯穿第二半导体层并且至少部分扩展到保护层和/或第一半导体层的注入区。相应地，注入掺杂剂的分布可以至少部分扩展到保护层和/或至少部分扩展到第一半导体层。注入区可在第二半导体层具有峰值掺杂剂浓度。例如，注入区可具有大约为5×1020ions/cm3的峰值掺杂剂浓度。
在其它实施例中，离子可注入第二半导体层，以便提供在整个注入区具有充分均匀浓度的注入掺杂剂的分布。例如，根据第二半导体层和/或其它层的厚度，可选择多种剂量和/或注入能量以便提供充分均匀浓度。
在一些实施例中，为了提供具有充分均匀浓度的注入掺杂剂的分布，第一导电类型的离子可按第一剂量和第一注入能量注入第二半导体层，然后第一导电类型的离子可按第二剂量和第二注入能量注入第二半导体层。例如，第一剂量可以是大约0.5×1015至大约2.5×1015ions/cm2，以及第一注入能量可以是大约160keV。另外，第二剂量可以是大约0.8×1015至大约5×1015ions/cm2，以及第二注入能量可以是大约260keV。另外，在一些实施例中，第一导电类型的离子还可按第三剂量和第三注入能量注入第二半导体层。例如，第三剂量可以是大约0.5×1015至大约3.7×1015ions/cm2，以及第三注入能量可以是大约360keV。
在其它实施例中，第一半导体层和第二半导体层可以是相同材料。在一些实施例中，第二半导体层可以是未掺杂层。在其它实施例中，第二半导体层可具有与第一半导体层相同和/或相反的导电类型。
在一些实施例中，第一半导体层和/或第二半导体层可以是外延层。例如，第一半导体层可外延生长为在衬底上具有第一掺杂剂浓度。另外，第二半导体层可外延生长为在第一半导体层上具有第二掺杂剂浓度。
在其它实施例中，第一电极可以是欧姆接触。另外，在一些实施例中，第二电极与注入区之间的横向距离可小于第二电极与第一电极之间的横向距离。例如，第二电极与注入区之间的横向距离可小于大约1微米(μm)。
在一些实施例中，第一电极可以是在第二半导体层的注入区形成的阴极接触。另外，第二电极可以是在第二半导体层中与注入区间隔开的非注入区上形成的阳极接触。在一些实施例中，第一半导体层和/或第二半导体层可具有大约100nm至大约500nm的厚度。
在其它实施例中，第一电极可以是在第二半导体层的注入区上形成的源/漏极接触。另外，第二电极可以是在第二半导体层中与注入区间隔开的非注入区上形成的栅极接触。在一些实施例中，栅极接触和源/漏极接触可在同一个金属化过程中形成。另外，在一些实施例中，第二半导体层的带隙可大于第一半导体层的带隙。
根据本发明的其它实施例，半导体器件包括具有第一掺杂剂浓度的第一导电类型的第一半导体层、第一半导体层上具有小于第一掺杂剂浓度的第二掺杂剂浓度的第二半导体层、第二半导体层中包括贯穿第二半导体层以便接触第一半导体层的第一导电类型的注入掺杂剂的分布的注入区、第二半导体层的注入区上的第一电极以及第二半导体层中与注入区间隔开的非注入区上的第二电极。
附图说明
包含附图以便提供对本发明的进一步了解，并将附图结合到本申请中而构成其一部分，附图示出本发明的某些实施例。附图包括：
图1A-1F是示出根据本发明的实施例的半导体器件的制造的截面图；以及
图2是示出根据本发明的一些实施例、将硅注入氮化镓结构的模拟结果的图表。
具体实施方式
现在将参照附图在下文中更全面地描述本发明的实施例，附图中示出本发明的实施例。但是，本发明可通过许多不同形式来实施，而不应当理解为局限于本文所提出的实施例；相反，提供这些实施例使得本公开对于本领域的技术人员将是透彻和全面的，并将向他们完整地传达本发明的范围。相似的标号通篇表示相似的元素。
大家会理解，当例如层、区域或衬底等元素说成是“在另一个元素上”或者“延伸到另一个元素上”时，它可能直接处于或者直接延伸到其它元素上，或者也可能存在中介元素。相反，当某个元素说成是“直接在另一个元素上”或者“直接延伸到另一个元素上”时，不存在中介元素。还要理解，当某个元素说成是“连接到”或“耦合到”另一个元素时，它可能直接连接到或耦合到另一个元素，或者可能存在中介元素。相反，当某个元素说成是“直接连接到”或者“直接耦合到”另一个元素时，不存在中介元素。本领域的技术人员还会理解，某个结构或特征与另一个特征“相邻”设置的说法可能具有位于相邻特征之下或者与其重叠的部分。
大家还会理解，虽然第一、第二等术语可在本文中用来描述各个元素，但是这些元素不应当受到这些术语限制。这些术语仅用来区分一个元素与另一个元素。例如，第一元素可称作第二元素，而第二元素类似地可称作第一元素，而没有背离本发明的范围。
此外，例如“下方”或“之下”和“上方”或“之上”等相对术语在本文中可用来描述如图所示的一个元素与另一个元素的关系。大家会理解，除了图中所示的取向之外，相对术语意在包含器件的不同取向。例如，如果将附图之一中的器件翻转，则描述为在其它元素“下”侧的元素将定向在其它元素的“上”侧。因此，示范术语“下方”可包含“下方”和“上方”两种取向，取决于附图的具体取向。类似地，如果将附图之一中的器件翻转，则描述为在其它元素“之下”或“下面”的元素将定向在其它元素“之上”。因此，示范术语“之下”或“下面”可包含之上和之下两种取向。
本文的本发明的描述中所使用的术语仅用于描述具体实施例，而不是要限制本发明。本发明的描述和所附权利要求书中所使用的单数形式“一个”和“该”意在也包含复数形式，除非上下文另外明确说明。大家还会理解，本文所使用的术语“和/或”表示并且包含关联的列示项的一个或多个的任意可能的组合。大家还会理解，在本说明书中使用时，术语“包括”表示存在所述特征、整数、步骤、操作、元素和/或组件；但并不排除存在或添加一个或多个其它特征、整数、步骤、操作、元素、组件和/或上述各项的编组。
本文参照示意说明本发明的理想化实施例(和中间结构)的截面图来描述本发明的实施例。附图中，为了清晰起见，可能放大层和区域的厚度。另外，例如由于制造技术和/或容差引起的与图示形状的偏差是可能发生的。因此，本发明的实施例不应当理解为局限于本文所示的区域的具体形状，而是将包括例如由制造引起的形状的偏差。例如，示为矩形的注入区通常将具有圆形或弯曲特征和/或在其边缘的注入浓度的梯度而不是从注入到非注入区的离散变化。同样，通过注入所形成的掩埋区域可引起掩埋区域与通过其发生注入的表面之间的区域中的某种注入。因此，图中所示的区域实际上是示意的，并且它们的形状不是要示出器件的区域的实际形状，也不是要限制本发明的范围。
除非另加定义，否则本文所使用的所有术语(包括科技术语)都具有与本发明所属领域的技术人员普遍理解的相同的含义。大家还会理解，本文所使用的术语应当认为具有与它们在本说明书以及相干领域的上下文中的含义一致的含义，而不会以理想化或过分正式意义来理解，除非本文中明确这样定义之外。
本发明的一些实施例可特别适合用于基于III族氮化物的器件。本文所使用的术语“III族氮化物”表示在氮与周期表的III族的元素、通常为铝(Al)、镓(Ga)和/或铟(In)之间形成的那些半导体化合物。该术语还表示三元和四元化合物，如AlGaN和AlInGaN。本领域的技术人员完全理解，III族元素可与氮结合以形成二元(例如GaN)、三元(例如AlGaN、AlInN)和四元(例如AlInGaN)化合物。这些化合物都具有经验分子式，其中一摩尔的氮与总共一摩尔的III族元素结合。相应地，例如AlxGa1-xN等分子式往往用来描述它们，其中0≤x≤1。
本发明的一些实施例提供用于形成贯穿较低导电率的半导体层以促进与掩埋的较高导电率半导体层的欧姆接触的注入区的方法。更具体来说，将离子注入较低导电率半导体层，以便形成贯穿较低导电率半导体层以接触较高导电率半导体层的注入区。
根据本发明的一些实施例，可利用注入区的结构可包括掩埋在较高带隙势垒层之下的导电沟道层，例如高电子迁移率晶体管(HEMT)。例如，在以下专利中描述了可利用本发明的实施例的基于GaN的HEMT的合适结构：共同转让的美国专利6316793和美国专利公布No.2002/0066908A1，2001年7月12日提交、2002年6月6日公布，“在基于氮化镓的盖段上具有栅极接触的氮化铝镓/氮化镓高电子迁移率晶体管及其制造方法”；美国临时申请序号60/290195，2001年5月11日提交，“具有势垒/间隔层的基于III族氮化物的高电子迁移率晶体管(HEMT)”；美国专利公布No.2002/0167023A1，授予Smorchkova等人，2002年11月14日公布，标题为“具有势垒/间隔层的基于III族氮化物的高电子迁移率晶体管(HEMT)”；美国专利申请序号10/617843，2003年7月11日提交，“基于氮化物的晶体管及其使用非蚀刻接触凹槽的制造方法”；以及美国专利申请序号11/302062，2005年12月13日提交，“包括注入区和保护层的半导体器件及其形成方法”；由此通过引用将其公开完整地结合到本文中。
根据本发明的一些实施例，可利用注入区的具体结构可包括掩埋在较低导电和/或绝缘层之下的高导电层。例如，n+/n-金属半导体(M-S)二极管可包括高导电n+层之上的未掺杂或低掺杂n-层。n-层可提供良好的肖特基性能，并且可提供阳极与高导电n+层之间的预定距离。但是，提供与高导电掩埋n+层的阴极接触可能需要通过n-层开槽，这在n-和n+层由相同材料形成时可能是困难和/或不可重复的。相应地，在本发明的一些实施例中，将离子注入n-层以形成贯穿n-层的注入区，从而提供与高导电掩埋n+层的欧姆接触。
根据本发明的一些实施例的结构的制造如图1A-1F示意所示。在图1A中看到，提供衬底10，其上可形成基于氮化物的器件。在本发明的具体实施例中，衬底10可以是半绝缘碳化硅(SiC)衬底，它可以例如是4H多型碳化硅。其它碳化硅候选多型包括3C、6H和15R多型。术语“半绝缘”用于相对而不是绝对意义。在本发明的具体实施例中，碳化硅块晶体在室温下具有等于或高于大约1×105Ω-cm的电阻率。
可选缓冲层、成核层和/或过渡层(未示出)可设置在衬底10上。例如，可提供AlN缓冲层，以便提供碳化硅衬底与器件的其余部分之间的适当晶体结构过渡。另外，还可提供应变平衡过渡层，例如在标题为“应变平衡氮化物异质结晶体管以及制造应变平衡氮化物异质结晶体管的方法”的共同转让的美国专利公布2003/0102482A1以及2001年12月3日提交的、并且标题为“应变平衡氮化物异质结晶体管”的美国临时专利申请序号60/337687中所述，通过引用将其公开结合到本文中，好像完全是本文提出的一样。
与作为III族氮化物器件的很常见衬底材料的蓝宝石(Al2O3)相比，碳化硅与III族氮化物具有更为接近的晶格匹配。更接近的晶格匹配可产生比在蓝宝石上一般可得到的更高质量的III族氮化物膜。碳化硅还具有很高的导热率，使得碳化硅上的III族氮化物器件的总输出功率通常没有像蓝宝石上形成的相同器件的情况下那样受到衬底的热耗散限制。另外，半绝缘碳化硅衬底的可用性可提供器件隔离和降低的寄生电容。适当的SiC衬底由例如本发明的受让人Cree，Inc.(Durham，N.C.)制造，以及例如在美国专利号Re.34861、4946547、5200022和6218680中描述了生产方法，通过引用将其公开完整地结合到本文中。类似地，例如在美国专利号5210051、5393993、5523589和5292501中描述了用于III族氮化物的外延生长的技术，通过引用也将其公开完整地结合到本文中。
虽然碳化硅可用作衬底材料，但是本发明的实施例可利用任何合适的衬底，例如蓝宝石、氮化铝、氮化铝镓、氮化镓、硅、GaAs、LGO、ZnO、LAO、InP等。在一些实施例中，还可形成适当的缓冲层。此外，在一些实施例中，衬底可在外延生长之后去除，以及外延层可与承载衬底接合。
回到图1A，较高导电率半导体层在衬底10上例如作为沟道层20来形成。沟道层20可在衬底10上外延生长成具有预期导电类型和/或掺杂剂浓度。例如，在一些实施例中，沟道层20可以是掺杂剂浓度大约为1×1019ions/cm3的n型层。沟道层20还可淀积到使用如上所述的缓冲层、过渡层和/或成核层的衬底10上。沟道层20和/或缓冲成核和/或过渡层可通过MOCVD或者通过本领域的技术人员已知的其它技术、如MBE或HVPE来淀积。在本发明的一些实施例中，沟道层20是III族氮化物层、如AlxGa1-xN，其中0≤x＜1。在本发明的某些实施例中，x＝0，表示沟道层20为GaN。沟道层20也可以是其它III族氮化物层，例如InGaN、AlInGaN等。
仍然参照图1A，以下称作表面层22的较低导电率半导体层在沟道层20上形成。表面层22的掺杂剂浓度小于沟道层20的掺杂剂浓度。表面层22可在沟道层20上外延生长成具有预期导电类型和/或掺杂剂浓度。例如，表面层22可以是未掺杂(“非故意掺杂”)层，和/或可具有与沟道层20相同和/或相反的导电类型。在本发明的一些实施例中，表面层22也是III族氮化物层、如AlxGa1-xN，其中0≤x＜1。表面层22也可以是其它III族氮化物层，例如InGaN、AlInGaN等。另外，沟道层20和表面层22可由相同材料形成。
相应地，在本发明的一些实施例中，沟道层20和表面层22可提供掩埋在较低导电和/或绝缘层之下的高导电层，例如用于金属半导体或肖特基二极管。例如，沟道层20可以是掺杂剂浓度大约为1×1019ions/cm3或更高的高掺杂n型GaN层，以及表面层22可以是掺杂剂浓度小于大约1×1019ions/cm3的低掺杂或未掺杂n型GaN层。沟道层20和/或表面层22可形成为大约100nm至大约500nm厚。相应地，表面层22可为将在后续过程中形成的电极32提供可控肖特基接触。
在本发明的其它实施例中，沟道层20和表面层22可选择成在沟道与表面层之间的界面提供异质结，例如用于HEMT器件。因此，沟道层20可具有小于可与HEMT器件中的势垒层对应的表面层22的带隙的带隙。沟道层20还可具有比表面层22更高的电子亲合性。沟道层20可包括多层结构，例如超晶格和/或GaN、AlGaN等的组合。表面层22可包括AlGaN、AlInGaN和/或AlN或者它们的层的组合。在本发明的一些实施例中，表面层22的铝浓度大于大约10％。但是，在本发明的其它实施例中，表面层22可包括铝浓度在大约5％与大约100％之间的AlGaN。表面层22可以足够厚，以及可具有足够高的Al成分并且掺杂成当表面层22掩埋在欧姆接触金属之下时通过极化效应在沟道层20与表面层22之间的界面处引起大截流子浓度。另外，表面层22可以足够厚，以便使沟道中由于表面层22与保护层24之间的界面处淀积的离子化杂质引起的电子的散射减小或最小化(如图1B所示)。在某些实施例中，沟道层20可以未掺杂，并且可生长为大于大约2nm的厚度。另外，表面层22可以未掺杂或者掺杂了n型掺杂剂，并且可生长为大约0.1nm至大约10nm的厚度。但是，表面层22不应当这么厚以致于在其中引起断裂或实质缺陷形成。在2005年12月13日提交的标题为“包括注入区和保护层的半导体器件及其形成方法”的共同转让美国专利申请序号11/302062中进一步描述了适合与本发明的一些实施例配合使用的HEMT结构，通过引用将其公开结合到本文中，好像完全是本文提出的一样。
现在参照图1B，保护层24在表面层22上形成。保护层24可以是氮化硅(SixNy)、二氧化硅(SiO2)和/或另一种合适的保护材料、如氮氧化硅(SiON)。大家会理解，术语“SixNy”、“SiN”和“氮化硅”在本文中交替用于表示化学计量和非化学计量的氮化硅。其它材料也可用于保护层24。例如，保护层24也可包括氧化镁、氧化钪、氧化铝和/或氮氧化铝。此外，保护层24可以是均匀和/或不均匀构成(composition)的单层或多层。保护层24的材料可具有适当的界面特性，并且可以能够耐受较高温度。另外，在一些实施例中，保护层24可以能够被去除，而没有明显损坏下面的表面层22。
一般来说，保护层24可以是具有较高击穿场强并且在与下面的III族氮化物层、如表面层22的界面处提供较低界面陷阱密度的介电层。保护层24相对于表面层22的材料可具有高蚀刻选择性，并且可以不与表面层22的材料发生反应。此外，保护层24中可具有较低的杂质级。例如，保护层24可具有较低的氢或其它杂质等级，包括氧、碳、氟和氯。另外，保护层24在较高温度下(例如＞1000℃)可以是稳定的，以便耐受后续过程步骤中使用的高退火温度。
在本发明的具体实施例中，保护层24是SiN。SiN例如可通过低压化学汽相淀积(LPCVD)和/或金属有机化学汽相淀积(MOCVD)来形成。SiN层可以是化学计量的(即，材料中硅与氮的比率大约为3∶4)。SiN层的化学计量例如可通过调整CVD过程中的SiH4和NH3源气体的相对流率来调整。此外，以较高温度形成时，CVD生长的SiN趋向于化学计量。
SiN层的化学计量还可影响层的折射率。在本发明的某些实施例中，SiN保护层24在633nm波长可具有从大约1.6至大约2.2的折射率。在具体实施例中，SiN保护层24的折射率如通过椭圆光度法测量为1.98±0.05。化学计量SiN还可通过它在缓冲氧化蚀刻(BOE)中的蚀刻速率来表征。例如，BOE中的化学计量SiN的蚀刻速率接近零(即小于大约1纳米/分钟)。
在一些实施例中，保护层24可以是SiO2。SiO2可通过LPCVD和/或MOCVD来形成，并且可以是化学计量的。在本发明的某些实施例中，SiO2保护层在633nm波长可具有从大约1.36至大约1.56的折射率。在具体实施例中，SiO2保护层的折射率如通过椭圆光度法测量为1.46±0.03。
当保护层24包括氮化硅时，保护层24可具有处于或低于如通过采用Cs离子束的次级离子质谱法(SIMS)所测量的表1所示等级的杂质等级。表1
  元素   浓度(cm-3)
  H   4×1021
  O   3×1018
  C   7×107
  F   1×1016
  CL   4×1016
保护层24可以是在表面层22上形成的盖层(blanket)。保护层24通常可具有大约100nm的范围的厚度，但是也可利用其它厚度的层。例如，保护层24应当充分厚，以便在后续杂质活化退火期间保护下面的层。薄至两个或三个单层的层对于这类用途是充分的。但是，一般来说，保护层24可具有从大约10nm至大约500nm的厚度。
保护层24可包括高纯度氮化物(HPN)层，例如在2005年11月23日提交的标题为“具有氮化硅层的III族氮化物半导体器件以及形成这类器件的方法”的美国专利申请序号11/286805中描述的高纯度SiN层，通过引用将其公开结合到本文中，好像完全是本文提出的一样。具体来说，按照本发明的某些实施例，原位生长SiN保护层24可在较高温度(例如高于大约700℃)下生长。在具体实施例中，SiN层可在大约900-1000℃的范围的温度下生长。这种高温生长还可帮助降低SiN层中以及在III族氮化物层与SiN层之间的界面处的杂质等级。另外，可采用高生长速率，它可帮助降低混合到SiN层中的本底反应器(background reactor)杂质的水平。例如，在本发明的某些实施例中，SiN层可按照至少大约0.2微米/小时的生长速率来生长。在某些具体实施例中，生长速率可以为大约2微米/小时。
原位形成SiN层还可降低混合到最上面的III族氮化物层的顶面和/或混合到SiN层本身的杂质水平。具体来说，在从反应器去除该器件并且经由后MOCVD生长过程、诸如(例如)溅射或PECVD来形成SiN层时，多个不同机制可引入杂质。例如，如美国专利No.6498111中详细描述，如果在生长III族氮化物层期间氢存在于MOCVD反应器，则氢可趋向于在生长之后冷却反应器期间混合到III族氮化物层中。同样，在从反应器去除时器件暴露于大气可允许混合氧原子，并且由于器件的处理和/或器件的化学清洗，可引入各种其它杂质，特别是在与器件的外表面相邻的位置。如果例如湿法蚀刻、电极淀积、退火步骤等后生长处理在淀积SiN保护/钝化层之前执行，则还可能加入杂质。这些杂质可通过可能是不合需要和/或难以控制/再现的方式来改变III族氮化物层与SiN层之间的界面的表面状态。例如，杂质的存在可增加SiN层与下面的III族氮化物层之间的界面处的陷阱，由此增加沟道的薄膜电阻。
在本发明的某些实施例中，高纯度硅烷(SiH4)可用作生长SiN层中的源气体。本领域的技术人员已知，硅烷在生长n掺杂III族氮化物层中往往用作硅掺杂剂的源。稀释硅烷气体通常用于这类应用，因为与可能高度易燃的纯硅烷相比，它不太昂贵并且更易于使用。这种纯硅烷的使用可帮助降低例如III族氮化物层与SiN层之间的界面处和/或SiN层内的杂质水平，这在某些情况下可提高器件的性能和/或再现性。具体来说，更高质量(即更纯)的SiN层可帮助使绝缘层的主体内的陷阱减小或最小化，由此提供更高的击穿临界场。当这种纯硅烷气体源包含在反应器内时，仍然可能希望也包含稀释硅烷源，使得稀释硅烷气体在生长例如n掺杂或共掺杂III族氮化物层期间可用作掺杂剂气体源。
仍然参照图1B，掩模25在保护层24上形成。掩模25可包括光致抗蚀剂或任何其它合适的掩模材料，例如SiN和/或SiO2。掩模的厚度可选择成阻挡注入离子。例如，当保护层24包括SiN时，掩模25可包括氧化物、如SiO2，反过来也是一样。
在掩模25中开窗口，以便暴露保护层24的表面部分24A，以及杂质离子27通过窗口注入保护层24，使得注入离子的至少一部分通过保护层24注入并且在表面层22内停止移动。另外，注入离子的一部分可在沟道层20内停止移动。注入离子可形成在保护层24与沟道层20之间的表面层22中具有峰值掺杂剂浓度的分布剖面。但是，注入峰值也可离开保护层24与表面层22之间的界面29(即在其之上或之下)来形成。相应地，如图1C所示，可形成贯穿表面层22以便接触沟道层20的注入区31。另外，在一些实施例中，注入区31可至少部分扩展到保护层24和/或沟道层20。
注入条件可选择成提供具有1×1018ions/cm3或更高的峰值掺杂剂浓度注入区31。例如，在一些实施例中，注入物的剂量和能量可选择成在注入区31中提供大约5×1020ions/cm3的峰值掺杂剂浓度。注入条件还可选择成提供在表面层22的整个注入区31具有充分均匀浓度的注入掺杂剂的分布。例如，注入过程可包括多个注入步骤，以便在整个注入区31提供注入掺杂剂的比较均匀剖面(profile)。因此，注入步骤的数量可取决于保护层24和/或表面层22的厚度，使得注入区31可接触沟道层20。例如，注入过程可包括在第一组注入条件下执行的第一注入步骤以及在第二组注入条件下执行的下一个注入步骤。但是，可执行两个以上注入步骤以便提供具有充分均匀掺杂剂浓度的注入区31，下面将参照图2进行论述。
在一些实施例中，注入可在室温下执行。注入物能量和/或剂量可选择成提供实现预期薄膜电阻率和/或准许制造与表面层22的低电阻率欧姆接触的注入剖面，如以下所述。为了在基于氮化物的层中形成n型注入区31，注入离子27可包括(Si)、硫(S)和/或氧(O)离子。
在形成注入区31之后，注入物可通过活化退火来活化。如图1C所示，掩模25可在注入物活化退火之前例如通过光致抗蚀带和/或蚀刻工艺去除。但是，活化退火可在保护层24在合适的位置(inplace)时执行。具体来说，保护层24可在退火期间保护表面层22。在一些实施例中，保护层24还可保留在表面层22上，以便充当成品器件中的表面层22的钝化层。
活化退火可在惰性气氛(包括如N2和/或Ar)中执行。当保护层24包括SiN时，退火气氛可包括范围在大约0.1mbar至1000mbar的NH3的分压力。更具体来说，NH3可具有大约10-100mbar的压力。具体来说，NH3可具有大约90mbar的压力。NH3可帮助减小SiN保护层24的分解。活化退火可在足以活化注入掺杂剂离子但小于下面的半导体层、即表面层22退化的温度的温度下执行。高温过程步骤期间保护层24的存在可阻止对包括表面层22的下面的外延层的损坏，损坏原本可能会产生于高温退火。例如，在表面层22包括AlGaN的情况下，活化退火可在高于1000℃的温度下执行。另外，在表面层22包括GaN的情况下，保护层24可包括表面层22上的AlGaN层以及AlGaN层上的HPN层。因此，在本发明的一些实施例中，保护层24可以是多层结构。
在一些实施例中，活化退火可在大约1000℃至大约1300℃的温度下执行。活化退火可原位和/或在独立退火室中执行。活化退火可执行至少大约30秒或更长时间，取决于退火温度。例如，大约1300℃的快速热退火(RTA)可执行大约30秒，而大约1000℃的炉内退火可执行大约30分钟。活化时间和温度的具体选择可根据所涉及的材料的类型以及所采用的具体注入条件而改变。在具体实施例中，退火时间的范围可为大约30秒至大约30分钟。
现在参照图1D，第二掩模35在保护层上形成，以及在保护层24中开窗口，以便在注入区31上形成电极。窗口可利用对表面层22进行低损坏蚀刻来形成，以便暴露表面层22的下面的注入区31。低损坏蚀刻技术的示例包括与反应离子蚀刻不同的蚀刻技术，例如感应耦合等离子体或电子回旋加速器共振(ECR)或者没有至等离子体的DC分量的下游等离子体蚀刻(downstream plasma etching)。对于SiO2保护层24，低损坏蚀刻可以是采用缓冲氢氟酸的湿法蚀刻。也可执行将SiN和/或SiO2选择性蚀刻到蚀刻停止层，之后是蚀刻停止层的低损坏去除。对于SiN保护层24，SiO2可用作蚀刻停止层。在这类实施例中，保护层24可包括SiN和/或SiO2层以及蚀刻停止层。因此，如上所述，保护层24可包括多层。
金属例如通过蒸发可淀积在表面层22的所暴露的注入区31上，以便提供图1D中示为欧姆接触30的电极。本文所使用的术语“欧姆接触”表示具有大约1Ω-mm或以下的接触电阻的非整流接触。欧姆接触30的合适金属可包括Ti、Si、Ni、Au、Al、Ta、Mo、TiN、WSiN和/或Pt。如果希望对淀积金属进行退火以便形成欧姆接触，则可执行单独的光刻步骤，使得将欧姆接触30图形化，以便小于保护层24中的窗口(如图1E所示)。因此，欧姆接触30的边缘可与保护层24间隔开。例如，欧姆接触30的边缘可与保护层24间隔开范围在大约0.1至大约0.2μm的距离。欧姆接触30可与保护层24间隔开大到足以允许欧姆接触金属的形成和图形化中的失配容差的距离。如果欧姆接触金属接触保护层24，则金属在后续加热步骤期间可扩散到保护层24中，这可引起随后形成的电极32与欧姆接触30之间的短路。欧姆接触30与保护层24之间的间隙不应当大到废除保护层24的保护目的(并由此实质上使器件的性能降级)，但不应当小到出现欧姆材料与保护层24的随机接触的风险。因此，例如，在本发明的某些实施例中，欧姆接触30的边缘与保护层24之间的间隙可从大约0.1μm到大约0.5μm。
在一些实施例中，淀积金属可在较高温度进行退火，以便提供欧姆接触30。例如，退火可以是在例如N2或Ar等惰性气体的气氛中以高于大约900℃的温度的退火。通过使用欧姆接触退火，欧姆接触30的电阻可从较高电阻减小到大约1Ω-mm或以下。如同注入活化退火那样，高温过程步骤期间保护层24的存在可阻止对表面层22的损坏，损坏原本可能由这些步骤引起。因此，例如，其中电极32可在高温欧姆接触退火之后形成的区域21的薄膜电阻可实质上与原生(即接触退火之前的)区域21的薄膜电阻相同。
但是，大家会理解，如上所述，由于表面层22中的注入区31的存在，可能不需要对淀积金属退火以形成与其的欧姆接触。也就是说，金属在淀积时是欧姆的。由于可以不需要接触退火，所以使欧姆接触30的金属接触保护层24可以是可接受的。因此，在本发明的一些实施例中，由于将杂质注入表面层22，可消除原本需要用于确保欧姆接触30与保护层24间隔开的光刻步骤。
另外，由于欧姆接触30在注入区31上形成，所以欧姆接触30可比在非注入区上形成的欧姆接触具有更低的电阻率。因此，根据本发明的一些实施例所形成的器件的导通电阻可减小。
图1E示出电极32在表面层22的区域21上的形成。掩模(未示出)在欧姆接触30和保护层24上形成，并且被图形化以形成暴露保护层24的一部分的窗口。然后形成通过保护层24的凹槽或开口，以便暴露表面层22的一部分21。凹槽使用如上所述的低损坏蚀刻工艺来形成。在欧姆接触30提供源/漏极接触的具体实施例中，凹槽可在源与漏接触之间偏移，使得凹槽、并因此将在凹槽中形成的栅接触32比漏接触更接近源接触。
如图1E所示，电极32在凹槽中形成，并且接触表面层22的所暴露部分21。例如，在欧姆接触30为源/漏区的情况下，电极32可以是提供HEMT器件的“T形”栅极，并且可使用常规制造技术来制造。备选地，在欧姆接触30是阴极接触的情况下，电极32可以是提供肖特基二极管的阳极接触。合适的电极材料可取决于表面层22的构成；但是，在某些实施例中，可使用能够制作与基于氮化物的半导体材料肖特基接触的常规材料，例如Ni、Pt、NiSix、Cu、Pd、Cr、W和/或WSiN。虽然可能不合乎需要，但有可能的是，由于例如低损坏蚀刻的各向异性，可出现保护层24与电极32之间的小间隙，这可导致保护层24与电极32之间的表面层22的暴露部分。
在欧姆接触30为阴极接触的一些实施例中，电极32可作为表面层22的非注入部分上的阳极接触来形成，使得阳极接触32与表面层22的注入区31之间的横向距离Δ1小于阳极接触32与阴极接触30之间的横向距离ΔC。例如，阳极接触32与注入区31之间的横向距离Δ1可小于大约1微米(μm)。相应地，通过提供更靠近阳极32的注入区31，金属半导体二极管的串联电阻可减小。另外，由于注入区31所提供的减小的接触电阻，阴极30可更远离阳极32来形成，而没有增加二极管的串联电阻。
类似地，在欧姆接触30是HEMT器件中的源/漏极接触时，减小的接触电阻可准许漏极-源极间距的增加，而没有增加器件的导通电阻。这可帮助改进在毫米波频率的功率放大器的性能以及要求低导通电阻的其它应用，包括例如RF功率开关、限幅器和栅地阴地放大器单元。
在一些实施例中，由于欧姆接触30可能不需要经过退火，所以可以能够在单个金属化步骤中使用相同金属来形成欧姆接触30和电极32。例如，Ti、Si、Ni、Au、Al、Ta、Mo、TiN、WSiN和/或Pt可形成表面层22的注入区31上原淀积的(as-deposited)欧姆接触，而同时在表面层22中与注入区31间隔开的非注入区21上形成非欧姆接触32。
图1F示出钝化层34的形成。钝化层可以是淀积到图1E的结构上的盖层。在具体实施例中，钝化层34淀积为使得实质上填充保护层24与欧姆接触30之间的间隙以及保护层24与栅极接触32之间的间隙(如果这类间隙存在的话)。在本发明的某些实施例中，钝化层34可以是氮化硅、氮化铝、二氧化硅和/或氮氧化物。此外，钝化层34可以是均匀和/或不均匀构成的单层或多层。
图2是示出注入到包括n-GaN表面层和n+GaN沟道层上的HPN保护层的结构的硅离子的可能的杂质分布图的模拟结果的图表。如图2的模拟结果所示，硅离子在不同的注入条件集合下通过三个注入步骤注入结构中，以便提供充分均匀的掺杂剂浓度。更具体来说，模拟结果示出在第一注入步骤以大约0.5×1015至大约2.5×1015ions/cm2的剂量并且以大约160keV的注入能量注入的、在第二注入步骤以大约0.8×1015至大约5×1015ions/cm2的剂量并且以大约260keV的注入能量注入的以及在第三注入步骤以大约0.5×1015至大约3.7×1015ions/cm2的剂量并且以大约360keV的注入能量注入的硅离子。根据模拟结果，以上所述的三步注入过程可产生具有充分均匀掺杂剂浓度、峰值浓度大约为5×1020ions/cm3的注入区，它对于一些应用可能是合乎需要的。但是，注入步骤的数量可取决于保护层和/或表面层的厚度，以便提供与沟道层接触的注入区。因此，能量、剂量和/或其它注入条件的组合可对于给定结构进行优化，而并不局限于本文所述的那些组合。
虽然本文中参照特定二极管和HEMT结构描述了本发明的实施例，但是本发明不应当被理解为局限于这类结构。例如，附加层可包含在HEMT器件中，同时仍然获益于本发明的教导。这类附加层可包括GaN遮蔽层，正如(例如)在Yu等人的“经由压电效应的III-V氮化物中的肖特基势垒工程”(Applied Physics Letters，Vol.73，No.13，1998)或者在“在基于氮化镓的盖段上具有栅极接触的氮化铝镓/氮化镓高电子迁移率晶体管及其制造方法”的美国专利公布No.2002/0066908A1中所述，通过引用将其公开结合到本文中，好像完全是本文提出的一样。在一些实施例中，可淀积绝缘层、如SiN或者较高质量的AlN，用于制作MISHEMT和/或钝化该表面。附加层还可包括成分梯度过渡层(compositionally graded transition layer orlayers)。
此外，表面层22还可提供有多层，如授予Smorchkova等人的标题为“具有势垒/间隔层的基于III族氮化物的高电子迁移率晶体管(HEMT)”的美国专利公布No.2002/0167023A1中所述，通过引用将其公开结合到本文中，好像完全是本文提出的一样。因此，本发明的实施例不应当被理解为将表面/势垒层局限于单层，而是可包括例如具有GaN、AlGaN和/或AlN层的组合的绝缘层。例如，GaN、AlN结构可用于减小或防止合金散射。因此，本发明的实施例可包括基于氮化物的表面层，例如基于AlGaN的势垒层、基于AlN的势垒层和/或它们的组合。
虽然本文主要参照横向肖特基二极管和HEMT结构进行描述，但是本发明的实施例还可结合其它类型的器件和/或材料使用。例如，本发明的实施例可特别适合用于碳化硅MESFET器件，例如标题为“碳化硅金属半导体场效应晶体管”的美国专利No.6686616中所述的器件，由此通过引用将其公开完整地结合到本文中。同样，本发明的一些实施例可有利地用于基于GaN的发光器件(LED)、例如GaAs/AlGaAs pHEMT器件等基于GaAs的器件、GaN JFET器件、GaNHJFET器件、包括通过发射极的注入基极接触的异质结双极晶体管(HBT)和/或其中可能希望维持原生表面性质的其它光电或电子III族器件。
在附图和说明书中，已公开了本发明的典型实施例，并且虽然采用了具体术语，但它们仅用于普通描述性方面，而不是用于限制。

Claims (46)

1.一种制造半导体器件的方法，所述方法包括：
形成第一导电类型的第一半导体层；
在所述第一半导体层上形成第二半导体层，所述第二半导体层具有比所述第一半导体层更低的导电率；
在所述第二半导体层上形成保护层；
穿过所述保护层将离子注入所述第二半导体层，以便形成贯穿所述第二半导体层并且至少部分扩展到但不是完全贯穿所述第一半导体层的所述第一导电类型的注入区；
在所述第二半导体层的所述注入区上形成第一电极；以及
在所述第二半导体层中与所述注入区间隔开的非注入区上形成第二电极。
2.如权利要求1所述的方法，其中，所述第一半导体层和所述第二半导体层包括III族氮化物材料。
3.如权利要求1所述的方法，还包括：
注入所述离子之后，对所述第一和第二半导体层以及所述保护层进行退火，以便活化所注入的离子。
4.如权利要求3所述的方法，其中，形成所述第一电极包括：
退火之后在所述保护层中形成开口，以便暴露所述第二半导体层的所述注入区；以及
在所暴露的注入区上的所述开口中形成欧姆接触。
5.如权利要求3所述的方法，其中，所述保护层包括氮化物。
6.如权利要求3所述的方法，其中，所述第一和第二半导体层包括氮化镓(GaN)，以及形成所述保护层包括：
在所述第二半导体层上形成包括其中包含铝的III族氮化物的第一保护层；以及
在所述第一保护层上形成包括氮化物的第二保护层。
7.如权利要求3所述的方法，其中，所述保护层包括氮化硅(SiN)、二氧化硅(SiO2)和/或氮氧化硅(SiON)。
8.如权利要求3所述的方法，其中，将所述离子注入所述第二半导体层包括：
将所述离子注入所述第二半导体层，以便形成贯穿所述第二半导体层并且至少部分扩展到所述保护层的所述注入区。
9.如权利要求1所述的方法，其中，将所述离子注入所述第二半导体层还包括：
将所述离子注入所述第二半导体层，使得所述注入区在所述第二半导体层中具有峰值掺杂剂浓度。
10.如权利要求9所述的方法，其中，形成所述第一电极以及形成所述第二电极包括：
在所述第二半导体层的所述注入区和所述非注入区上形成导电材料；以及
将所述导电材料图形化，以便定义所述注入区上的所述第一电极以及所述非注入区上的所述第二电极。
11.如权利要求1所述的方法，其中，注入所述离子包括：
将所述离子注入所述第二半导体层，以便提供在所述第二半导体层的整个所述注入区具有充分均匀浓度的注入掺杂剂的分布。
12.如权利要求11所述的方法，其中，将所述离子注入所述第二半导体层以便提供具有充分均匀浓度的注入掺杂剂的分布包括：
以第一剂量并且以第一注入能量注入所述第一导电类型的离子；然后
以第二剂量并且以第二注入能量注入所述第一导电类型的离子。
13.如权利要求12所述的方法，其中，所述第一剂量包括0.5×1015至2.5×1015ions/cm2，并且所述第一注入能量包括160keV，以及所述第二剂量包括0.8×1015至5×1015ions/cm2，并且所述第二注入能量包括260keV。
14.如权利要求12所述的方法，其中，将所述离子注入所述第二半导体层以便提供具有充分均匀浓度的注入掺杂剂的分布还包括：
以第三剂量并且以第三注入能量注入所述第一导电类型的离子。
15.如权利要求14所述的方法，其中，所述第三剂量包括0.5×1015至3.7×1015ions/cm2，并且所述第三注入能量包括360keV。
16.如权利要求1所述的方法，其中，所注入的离子包括硅(Si)、硫(S)和/或氧(O)。
17.如权利要求1所述的方法，其中，所述第一半导体层和所述第二半导体层包括相同的材料。
18.如权利要求1所述的方法，其中，所述第一半导体层和/或所述第二半导体层包括外延层。
19.如权利要求1所述的方法，其中，所述第一电极包括欧姆接触。
20.如权利要求1所述的方法，其中，所述第一电极包括所述第二半导体层的所述注入区上的阴极接触，以及所述第二电极包括所述第二半导体层的所述非注入区上的阳极接触。
21.如权利要求20所述的方法，其中，所述第一半导体层和/或所述第二半导体层具有100纳米(nm)至500nm的厚度。
22.如权利要求1所述的方法，其中，所述第二电极与所述注入区之间的横向距离小于所述第二电极与所述第一电极之间的横向距离。
23.如权利要求22所述的方法，其中，所述第二电极与所述注入区之间的所述横向距离小于1微米(μm)。
24.如权利要求1所述的方法，其中，所述第一电极包括所述第二半导体层的所述注入区上的源/漏极接触，以及所述第二电极包括所述第二半导体层的所述非注入区上的栅极接触。
25.如权利要求24所述的方法，其中，所述第二半导体层的带隙大于所述第一半导体层的带隙。
26.一种半导体器件，包括：
具有第一掺杂剂浓度的第一导电类型的第一半导体层；
所述第一半导体层上具有小于所述第一掺杂剂浓度的第二掺杂剂浓度的第二半导体层；
所述第二半导体层中的注入区，包括所述第一导电类型的注入掺杂剂的分布，贯穿所述第二半导体层并且至少部分扩展到但不是完全贯穿所述第一半导体层；
所述第二半导体层上的保护层；
所述第二半导体层的所述注入区上的第一电极；以及
所述第二半导体层中与所述注入区间隔开的非注入区上的第二电极。
27.如权利要求26所述的器件，其中，所述第一半导体层和所述第二半导体层包括III族氮化物材料。
28.如权利要求26所述的器件，其中，所述第二半导体层上的所述保护层包括贯穿其中的开口以便暴露所述第二半导体层的所述注入区，以及所述第一电极包括贯穿所述保护层中的所述开口到所述第二半导体层的所述注入区的欧姆接触。
29.如权利要求28所述的器件，其中，所述保护层包括氮化物。
30.如权利要求28所述的器件，其中，所述第一和第二半导体层包括氮化镓(GaN)，以及所述保护层包括：所述第二半导体层上的包括其中包含铝的III族氮化物的第一保护层；以及
所述第一保护层上的包括氮化物的第二保护层。
31.如权利要求28所述的器件，其中，所述保护层包括氮化硅(SiN)、二氧化硅(SiO2)和/或氮氧化硅(SiON)。
32.如权利要求28所述的器件，其中，所述欧姆接触与所述保护层直接接触。
33.如权利要求28所述的器件，其中，注入掺杂剂的所述分布至少部分扩展到所述保护层。
34.如权利要求26所述的器件，其中，所述注入区在所述第二半导体层中具有峰值掺杂剂浓度。
35.如权利要求34所述的器件，其中，所述第一和第二电极由相同的材料层来形成。
36.如权利要求35所述的器件，其中，所述注入区具有5×1020ions/cm3的峰值掺杂剂浓度。
37.如权利要求26所述的器件，注入掺杂剂的所述分布在所述第二半导体层的整个所述注入区具有充分均匀浓度。
38.如权利要求26所述的器件，其中，所述注入掺杂剂包括硅(Si)、硫(S)和/或氧(O)。
39.如权利要求26所述的器件，其中，所述第一半导体层和所述第二半导体层包括相同的材料。
40.如权利要求26所述的器件，其中，所述第一电极包括欧姆接触。
41.如权利要求26所述的器件，其中，所述第一电极包括所述第二半导体层的所述注入区上的阴极接触，以及所述第二电极包括所述第二半导体层的所述非注入区上的阳极接触。
42.如权利要求41所述的器件，其中，所述第一半导体层和/或所述第二半导体层具有100纳米(nm)至500nm的厚度。
43.如权利要求26所述的器件，其中，所述第二电极与所述注入区之间的横向距离小于所述第二电极与所述第一电极之间的横向距离。
44.如权利要求43所述的器件，其中，所述第二电极与所述注入区之间的所述横向距离小于1微米(μm)。
45.如权利要求26所述的器件，其中，所述第一电极包括所述第二半导体层的所述注入区上的源/漏极接触，以及所述第二电极包括所述第二半导体层的所述非注入区上的栅极接触。
46.如权利要求45所述的器件，其中，所述第二半导体层的带隙大于所述第一半导体层的带隙。
CN2007800494033A 2006-11-06 2007-11-01 制造包括用于向掩埋层提供低电阻接触的注入区的半导体器件的方法和相关器件 Active CN101611473B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/556,871 2006-11-06
US11/556,871 US8823057B2 (en) 2006-11-06 2006-11-06 Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
PCT/US2007/023095 WO2008057392A2 (en) 2006-11-06 2007-11-01 Methods of fabricating semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices

Publications (2)

Publication Number Publication Date
CN101611473A CN101611473A (zh) 2009-12-23
CN101611473B true CN101611473B (zh) 2012-09-05

Family

ID=39365054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800494033A Active CN101611473B (zh) 2006-11-06 2007-11-01 制造包括用于向掩埋层提供低电阻接触的注入区的半导体器件的方法和相关器件

Country Status (7)

Country Link
US (2) US8823057B2 (zh)
EP (1) EP2084733B1 (zh)
JP (2) JP5270562B2 (zh)
KR (1) KR101344972B1 (zh)
CN (1) CN101611473B (zh)
CA (1) CA2666519C (zh)
WO (1) WO2008057392A2 (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US9040398B2 (en) * 2006-05-16 2015-05-26 Cree, Inc. Method of fabricating seminconductor devices including self aligned refractory contacts
JP5183913B2 (ja) * 2006-11-24 2013-04-17 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US7875537B2 (en) * 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
JP5369434B2 (ja) * 2007-12-21 2013-12-18 サンケン電気株式会社 双方向スイッチ
JP5510325B2 (ja) * 2008-08-06 2014-06-04 日本電気株式会社 電界効果トランジスタ
JP5510324B2 (ja) * 2008-08-06 2014-06-04 日本電気株式会社 電界効果トランジスタの製造方法
WO2010074275A1 (ja) * 2008-12-26 2010-07-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置
US7915704B2 (en) * 2009-01-26 2011-03-29 Freescale Semiconductor, Inc. Schottky diode
JP5568891B2 (ja) * 2009-06-03 2014-08-13 日本電気株式会社 ヘテロ接合電界効果トランジスタ、その製造方法
JP2011210751A (ja) * 2010-03-26 2011-10-20 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法、および電子装置
JP2012033689A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
KR20120032258A (ko) * 2010-09-28 2012-04-05 삼성엘이디 주식회사 질화갈륨계 반도체소자 및 그 제조방법
US8895993B2 (en) 2011-01-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low gate-leakage structure and method for gallium nitride enhancement mode transistor
US8941118B1 (en) 2011-07-29 2015-01-27 Hrl Laboratories, Llc Normally-off III-nitride transistors with high threshold-voltage and low on-resistance
US8697505B2 (en) 2011-09-15 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor structure
JP6054620B2 (ja) 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9337332B2 (en) * 2012-04-25 2016-05-10 Hrl Laboratories, Llc III-Nitride insulating-gate transistors with passivation
US9111868B2 (en) * 2012-06-26 2015-08-18 Freescale Semiconductor, Inc. Semiconductor device with selectively etched surface passivation
US10825924B2 (en) 2012-06-26 2020-11-03 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
US10522670B2 (en) 2012-06-26 2019-12-31 Nxp Usa, Inc. Semiconductor device with selectively etched surface passivation
EP2747143A1 (en) * 2012-12-19 2014-06-25 Nxp B.V. GaN HEMTs and GaN diodes
US10164038B2 (en) 2013-01-30 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of implanting dopants into a group III-nitride structure and device formed
JP5940481B2 (ja) * 2013-03-22 2016-06-29 株式会社東芝 半導体装置
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9679981B2 (en) * 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9768259B2 (en) * 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
TWI555209B (zh) * 2013-07-29 2016-10-21 高效電源轉換公司 具有降低的輸出電容之氮化鎵裝置及其製法
TWI602308B (zh) * 2013-12-17 2017-10-11 國立清華大學 蕭特基二極體元件
WO2015131846A1 (en) * 2014-03-06 2015-09-11 The Hong Kong University Of Science And Technology P-doping-free schottky-on-heterojunction light-emitting diode and high-electron-mobility light-emitting transistor
US10276712B2 (en) 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
US9601574B2 (en) * 2014-12-29 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. V-shaped epitaxially formed semiconductor layer
US9812532B1 (en) 2015-08-28 2017-11-07 Hrl Laboratories, Llc III-nitride P-channel transistor
US20170069723A1 (en) * 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Iii-nitride semiconductor structures comprising multiple spatially patterned implanted species
JP6623684B2 (ja) * 2015-10-29 2019-12-25 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
CN108292678B (zh) 2015-11-19 2021-07-06 Hrl实验室有限责任公司 具有双栅极的iii族氮化物场效应晶体管
US10128364B2 (en) * 2016-03-28 2018-11-13 Nxp Usa, Inc. Semiconductor devices with an enhanced resistivity region and methods of fabrication therefor
US10354879B2 (en) 2016-06-24 2019-07-16 Cree, Inc. Depletion mode semiconductor devices including current dependent resistance
US9917171B2 (en) * 2016-07-21 2018-03-13 International Business Machines Corporation Low-resistive, CMOS-compatible, Au-free ohmic contact to N—InP
US10170604B2 (en) * 2016-08-08 2019-01-01 Atomera Incorporated Method for making a semiconductor device including a resonant tunneling diode with electron mean free path control layers
WO2018034840A1 (en) * 2016-08-18 2018-02-22 Raytheon Company Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
JP6669029B2 (ja) * 2016-09-28 2020-03-18 豊田合成株式会社 半導体装置の製造方法
JP6629252B2 (ja) * 2017-02-01 2020-01-15 株式会社東芝 半導体装置の製造方法
JP6834709B2 (ja) * 2017-04-03 2021-02-24 住友電気工業株式会社 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
JP6327379B1 (ja) * 2017-04-03 2018-05-23 富士電機株式会社 窒化ガリウム半導体装置および窒化ガリウム半導体装置の製造方法
JP6736513B2 (ja) 2017-04-24 2020-08-05 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP6920656B2 (ja) * 2017-06-07 2021-08-18 パナソニックＩｐマネジメント株式会社 半導体電極及びそれを備えたデバイス、並びに、半導体電極の製造方法
WO2019009111A1 (ja) * 2017-07-07 2019-01-10 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
CN108597997B (zh) * 2018-02-28 2021-03-23 中国电子科技集团公司第十三研究所 GaN基器件欧姆接触电极的制备方法
US11404407B2 (en) * 2018-06-22 2022-08-02 Intel Corporation Implants to enlarge Schottky diode cross-sectional area for lateral current conduction
CN109216442A (zh) * 2018-09-11 2019-01-15 苏州汉骅半导体有限公司 半导体结构制造方法
JP7056532B2 (ja) * 2018-11-29 2022-04-19 豊田合成株式会社 ｐ型ＩＩＩ族窒化物半導体の製造方法
US11476359B2 (en) * 2019-03-18 2022-10-18 Wolfspeed, Inc. Structures for reducing electron concentration and process for reducing electron concentration
GB2594308B (en) 2020-04-23 2022-06-08 X Fab Dresden Gmbh & Co Kg Semiconductor contact structures
CN111613527A (zh) * 2020-05-20 2020-09-01 南京大学 一种基于Mg离子注入与高温退火工艺实现氮化镓p型掺杂的方法
US11658234B2 (en) 2020-10-27 2023-05-23 Wolfspeed, Inc. Field effect transistor with enhanced reliability
US11749726B2 (en) 2020-10-27 2023-09-05 Wolfspeed, Inc. Field effect transistor with source-connected field plate
US11502178B2 (en) 2020-10-27 2022-11-15 Wolfspeed, Inc. Field effect transistor with at least partially recessed field plate
US11791389B2 (en) 2021-01-08 2023-10-17 Wolfspeed, Inc. Radio frequency transistor amplifiers having widened and/or asymmetric source/drain regions for improved on-resistance performance
US11869964B2 (en) 2021-05-20 2024-01-09 Wolfspeed, Inc. Field effect transistors with modified access regions
PL439368A1 (pl) 2021-10-30 2023-05-02 Instytut Wysokich Ciśnień Polskiej Akademii Nauk Unipress Sposób wytwarzania obszaru o regularnie zmiennym współczynniku załamania światła w wybranej warstwie warstwowej struktury półprzewodnikowej

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025614A (en) * 1997-03-31 2000-02-15 Sharp Kabushiki Kaisha Amplifier semiconductor element, method for fabricating the same, and amplifier semiconductor device
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates

Family Cites Families (194)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3919656A (en) 1973-04-23 1975-11-11 Nathan O Sokal High-efficiency tuned switching power amplifier
US3955160A (en) 1975-04-30 1976-05-04 Rca Corporation Surface acoustic wave device
FR2465317A2 (fr) 1979-03-28 1981-03-20 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
CA1145482A (en) 1979-12-28 1983-04-26 Takashi Mimura High electron mobility single heterojunction semiconductor device
US4947232A (en) 1980-03-22 1990-08-07 Sharp Kabushiki Kaisha High voltage MOS transistor
NL8103218A (nl) 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
JPS58197910A (ja) 1982-05-14 1983-11-17 Hitachi Ltd 弾性表面波素子
JPS594084A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置の製造方法
US4551905A (en) 1982-12-09 1985-11-12 Cornell Research Foundation, Inc. Fabrication of metal lines for semiconductor devices
JPH088350B2 (ja) 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
US4755867A (en) 1986-08-15 1988-07-05 American Telephone And Telegraph Company, At&T Bell Laboratories Vertical Enhancement-mode Group III-V compound MISFETs
US4788156A (en) 1986-09-24 1988-11-29 Microwave Technology, Inc. Subchannel doping to reduce short-gate effects in field effect transistors
JPH0750781B2 (ja) * 1987-03-18 1995-05-31 富士通株式会社 化合物半導体集積回路装置
US4912064A (en) 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US5011549A (en) 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4912063A (en) 1987-10-26 1990-03-27 North Carolina State University Growth of beta-sic thin films and semiconductor devices fabricated thereon
US5411914A (en) 1988-02-19 1995-05-02 Massachusetts Institute Of Technology III-V based integrated circuits having low temperature growth buffer or passivation layers
EP0334006A1 (en) 1988-02-22 1989-09-27 Siemens Aktiengesellschaft Stacked channel heterojunction fet
US5196359A (en) 1988-06-30 1993-03-23 Texas Instruments Incorporated Method of forming heterostructure field effect transistor
EP0353805B1 (en) 1988-08-05 1993-03-03 Agfa-Gevaert N.V. Reproduction of x-ray images with photostimulable phosphor
US4884001A (en) 1988-12-13 1989-11-28 United Technologies Corporation Monolithic electro-acoustic device having an acoustic charge transport device integrated with a transistor
US5204278A (en) 1989-08-11 1993-04-20 Kabushiki Kaisha Toshiba Method of making MES field effect transistor using III-V compound semiconductor
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5053348A (en) 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
US5057897A (en) 1990-03-05 1991-10-15 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
US5128279A (en) 1990-03-05 1992-07-07 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5172197A (en) 1990-04-11 1992-12-15 Hughes Aircraft Company Hemt structure with passivated donor layer
US5292501A (en) 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5057564A (en) 1990-07-23 1991-10-15 Exxon Research And Engineering Company Cyclic carbonyl containing polymers
US5236547A (en) * 1990-09-25 1993-08-17 Kabushiki Kaisha Toshiba Method of forming a pattern in semiconductor device manufacturing process
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5223458A (en) 1990-12-18 1993-06-29 Raytheon Company Method of manufacturing a III-V semiconductor device using a self-biased substrate and a plasma containing an electronegative species
US5155062A (en) 1990-12-20 1992-10-13 Cree Research, Inc. Method for silicon carbide chemical vapor deposition using levitated wafer system
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
JPH0521793A (ja) 1991-07-09 1993-01-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5254862A (en) * 1991-08-14 1993-10-19 Kobe Steel U.S.A., Inc. Diamond field-effect transistor with a particular boron distribution profile
US5265267A (en) 1991-08-29 1993-11-23 Motorola, Inc. Integrated circuit including a surface acoustic wave transformer and a balanced mixer
US5306662A (en) 1991-11-08 1994-04-26 Nichia Chemical Industries, Ltd. Method of manufacturing P-type compound semiconductor
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
EP0549373B1 (en) 1991-12-25 1995-05-17 Nec Corporation Tunnel transistor and method of manufacturing same
JPH05183381A (ja) 1991-12-27 1993-07-23 Nippon Steel Corp 高周波回路基板および高周波回路素子
JPH05275463A (ja) 1992-03-30 1993-10-22 Matsushita Electric Ind Co Ltd 半導体装置
JPH05326561A (ja) 1992-05-22 1993-12-10 Nec Corp 電界効果トランジスタの製造方法
US5343054A (en) * 1992-09-14 1994-08-30 Kabushiki Kaisha Toshiba Semiconductor light-detection device with recombination rates
JPH06224225A (ja) 1993-01-27 1994-08-12 Fujitsu Ltd 電界効果半導体装置
JPH06267991A (ja) 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置およびその製造方法
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5686737A (en) 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
US5592501A (en) 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US5576589A (en) 1994-10-13 1996-11-19 Kobe Steel Usa, Inc. Diamond surface acoustic wave devices
US5670798A (en) 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
US5739554A (en) 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer
US6002148A (en) 1995-06-30 1999-12-14 Motorola, Inc. Silicon carbide transistor and method
US5569937A (en) 1995-08-28 1996-10-29 Motorola High breakdown voltage silicon carbide transistor
US5569943A (en) 1995-09-01 1996-10-29 The United States Of America As Represented By The Secretary Of The Army Field effect real space transistor
JPH09139494A (ja) 1995-11-16 1997-05-27 Mitsubishi Electric Corp 半導体装置の製造方法，及び半導体装置
KR100195269B1 (ko) 1995-12-22 1999-06-15 윤종용 액정표시장치의 제조방법
US5915164A (en) 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
DE19600116C2 (de) 1996-01-03 2001-03-15 Siemens Ag Doppelheterostruktur-HEMT
JPH09232827A (ja) 1996-02-21 1997-09-05 Oki Electric Ind Co Ltd 半導体装置及び送受信切り替え型アンテナスイッチ回路
JPH1050982A (ja) 1996-07-31 1998-02-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US6936839B2 (en) 1996-10-16 2005-08-30 The University Of Connecticut Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same
KR100571071B1 (ko) 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
JP3767759B2 (ja) * 1997-02-07 2006-04-19 株式会社村田製作所 電界効果型半導体素子
JP3156620B2 (ja) 1997-02-12 2001-04-16 日本電気株式会社 電界効果トランジスタ及びその製造方法
US6217662B1 (en) 1997-03-24 2001-04-17 Cree, Inc. Susceptor designs for silicon carbide thin films
US6448648B1 (en) 1997-03-27 2002-09-10 The United States Of America As Represented By The Secretary Of The Navy Metalization of electronic semiconductor devices
JPH10335637A (ja) 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
JP3958404B2 (ja) 1997-06-06 2007-08-15 三菱電機株式会社 横型高耐圧素子を有する半導体装置
JP3120756B2 (ja) 1997-06-16 2000-12-25 日本電気株式会社 電界効果トランジスタ及びその製造方法
US6316820B1 (en) 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
JP3457511B2 (ja) 1997-07-30 2003-10-20 株式会社東芝 半導体装置及びその製造方法
JPH1154527A (ja) 1997-07-30 1999-02-26 Fujitsu Ltd 電界効果トランジスタおよびその製造方法
US5943565A (en) * 1997-09-05 1999-08-24 Advanced Micro Devices, Inc. CMOS processing employing separate spacers for independently optimized transistor performance
US6242327B1 (en) 1997-09-19 2001-06-05 Fujitsu Limited Compound semiconductor device having a reduced source resistance
JP3653652B2 (ja) * 1997-09-25 2005-06-02 富士通株式会社 半導体装置
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
US6063186A (en) 1997-12-17 2000-05-16 Cree, Inc. Growth of very uniform silicon carbide epitaxial layers
US6346451B1 (en) 1997-12-24 2002-02-12 Philips Electronics North America Corporation Laterial thin-film silicon-on-insulator (SOI) device having a gate electrode and a field plate electrode
DE19800647C1 (de) 1998-01-09 1999-05-27 Siemens Ag SOI-Hochspannungsschalter
JP3372470B2 (ja) 1998-01-20 2003-02-04 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6150680A (en) 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
JPH11261053A (ja) 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
US6086673A (en) 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US6020226A (en) * 1998-04-14 2000-02-01 The United States Of America As Represented By The Secretary Of The Air Force Single layer integrated metal process for enhancement mode field-effect transistor
JP3111985B2 (ja) 1998-06-16 2000-11-27 日本電気株式会社 電界効果型トランジスタ
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP3180776B2 (ja) 1998-09-22 2001-06-25 日本電気株式会社 電界効果型トランジスタ
KR100316383B1 (ko) 1998-10-30 2002-02-19 윤덕용 모노리딕직접회로위에박막또는후막단결정압전소자를집적한단일칩라디오구조및그제조방법
US6297092B1 (en) 1998-12-02 2001-10-02 Micron Technology, Inc. Method and structure for an oxide layer overlaying an oxidation-resistant layer
US6495409B1 (en) 1999-01-26 2002-12-17 Agere Systems Inc. MOS transistor having aluminum nitride gate structure and method of manufacturing same
JP3209270B2 (ja) 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6518637B1 (en) 1999-04-08 2003-02-11 Wayne State University Cubic (zinc-blende) aluminum nitride
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6396080B2 (en) 1999-05-18 2002-05-28 Cree, Inc Semi-insulating silicon carbide without vanadium domination
US6265727B1 (en) 1999-06-09 2001-07-24 Cree Lighting Company Solar blind photodiode having an active region with a larger bandgap than one or both if its surrounding doped regions
JP2001007379A (ja) 1999-06-24 2001-01-12 Sharp Corp 窒化ガリウム系化合物半導体受光素子
US6300706B1 (en) 1999-07-14 2001-10-09 The United States Of America As Represented By The Secretary Of The Army Compound semiconductor monolithic frequency sources and actuators
JP2001085670A (ja) 1999-09-14 2001-03-30 Nec Corp 電界効果型トランジスタ及びその製造方法
JP4592938B2 (ja) 1999-12-08 2010-12-08 パナソニック株式会社 半導体装置
US6639255B2 (en) 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
JP3393602B2 (ja) 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP4667556B2 (ja) 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6498111B1 (en) 2000-08-23 2002-12-24 Cree Lighting Company Fabrication of semiconductor materials and devices with controlled electrical conductivity
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
GB2366104B (en) 2000-05-01 2002-10-23 Murata Manufacturing Co Surface acoustic wave device, shear bulk wave transducer, and longitudinal bulk wave transducer
US6686616B1 (en) 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
JP4022708B2 (ja) 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
JP4186032B2 (ja) 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
US6515316B1 (en) 2000-07-14 2003-02-04 Trw Inc. Partially relaxed channel HEMT device
TWI257179B (en) 2000-07-17 2006-06-21 Fujitsu Quantum Devices Ltd High-speed compound semiconductor device operable at large output power with minimum leakage current
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6690042B2 (en) 2000-09-27 2004-02-10 Sensor Electronic Technology, Inc. Metal oxide semiconductor heterostructure field effect transistor
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3428962B2 (ja) 2000-12-19 2003-07-22 古河電気工業株式会社 ＧａＮ系高移動度トランジスタ
TW466768B (en) 2000-12-30 2001-12-01 Nat Science Council An In0.34Al0.66As0.85Sb0.15/InP HFET utilizing InP channels
US6569250B2 (en) 2001-01-08 2003-05-27 Cree, Inc. Gas-driven rotation apparatus and method for forming silicon carbide layers
US6828879B2 (en) 2001-02-16 2004-12-07 Sanyo Electric Co., Ltd. Longitudinal coupled multiple mode surface acoustic wave filter
US6468878B1 (en) 2001-02-27 2002-10-22 Koninklijke Philips Electronics N.V. SOI LDMOS structure with improved switching characteristics
GB0107408D0 (en) 2001-03-23 2001-05-16 Koninkl Philips Electronics Nv Field effect transistor structure and method of manufacture
JP3648462B2 (ja) 2001-04-27 2005-05-18 沖電気工業株式会社 弾性表面波分波器
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6706114B2 (en) 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
US6525378B1 (en) * 2001-06-13 2003-02-25 Advanced Micro Devices, Inc. Raised S/D region for optimal silicidation to control floating body effects in SOI devices
US6475857B1 (en) 2001-06-21 2002-11-05 Samsung Electronics Co., Ltd. Method of making a scalable two transistor memory device
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
EP2267784B1 (en) 2001-07-24 2020-04-29 Cree, Inc. INSULATING GATE AlGaN/GaN HEMT
US20030022412A1 (en) 2001-07-25 2003-01-30 Motorola, Inc. Monolithic semiconductor-piezoelectric device structures and electroacoustic charge transport devices
US20030030119A1 (en) 2001-08-13 2003-02-13 Motorola, Inc. Structure and method for improved piezo electric coupled component integrated devices
US6896738B2 (en) 2001-10-30 2005-05-24 Cree, Inc. Induction heating devices and methods for controllably heating an article
AU2002339582A1 (en) 2001-11-01 2003-05-12 Koninklijke Philips Electronics N.V. Lateral soi field-effect transistor
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
KR100445904B1 (ko) 2001-12-12 2004-08-25 한국전자통신연구원 소스 필드 플레이트를 갖는 드레인 확장형 모스 전계 효과트랜지스터 및그 제조방법
JP4157707B2 (ja) 2002-01-16 2008-10-01 株式会社東芝 磁気メモリ
US7138291B2 (en) 2003-01-30 2006-11-21 Cree, Inc. Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
DE10206739C1 (de) 2002-02-18 2003-08-21 Infineon Technologies Ag Transistorbauelement
JP3908572B2 (ja) 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP3705431B2 (ja) 2002-03-28 2005-10-12 ユーディナデバイス株式会社 半導体装置及びその製造方法
US6797069B2 (en) 2002-04-08 2004-09-28 Cree, Inc. Gas driven planetary rotation apparatus and methods for forming silicon carbide layers
US6559513B1 (en) 2002-04-22 2003-05-06 M/A-Com, Inc. Field-plate MESFET
US6852615B2 (en) 2002-06-10 2005-02-08 Hrl Laboratories, Llc Ohmic contacts for high electron mobility transistors and a method of making the same
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
JP3790500B2 (ja) * 2002-07-16 2006-06-28 ユーディナデバイス株式会社 電界効果トランジスタ及びその製造方法
US6735492B2 (en) 2002-07-19 2004-05-11 International Business Machines Corporation Feedback method utilizing lithographic exposure field dimensions to predict process tool overlay settings
US20050189651A1 (en) * 2002-07-25 2005-09-01 Matsushita Elec. Ind. Co. Ltd. Contact formation method and semiconductor device
JP2004111910A (ja) * 2002-07-25 2004-04-08 Matsushita Electric Ind Co Ltd コンタクト形成方法および半導体装置
US6884704B2 (en) 2002-08-05 2005-04-26 Hrl Laboratories, Llc Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
US20040021152A1 (en) 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
JP2004093683A (ja) * 2002-08-29 2004-03-25 Casio Comput Co Ltd コンテンツ配信システム、及びプログラム
US6903385B2 (en) 2002-10-09 2005-06-07 Sensor Electronic Technology, Inc. Semiconductor structure having a textured nitride-based layer
JP4050128B2 (ja) 2002-10-24 2008-02-20 松下電器産業株式会社 ヘテロ接合電界効果型トランジスタ及びその製造方法
JP4385206B2 (ja) 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
CN100388509C (zh) 2003-01-29 2008-05-14 株式会社东芝 功率半导体器件
US6716690B1 (en) * 2003-03-12 2004-04-06 Advanced Micro Devices, Inc. Uniformly doped source/drain junction in a double-gate MOSFET
JP4746825B2 (ja) 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置
JP4417677B2 (ja) 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
US20050133816A1 (en) 2003-12-19 2005-06-23 Zhaoyang Fan III-nitride quantum-well field effect transistors
US7135715B2 (en) 2004-01-07 2006-11-14 Cree, Inc. Co-doping for fermi level control in semi-insulating Group III nitrides
US7045404B2 (en) * 2004-01-16 2006-05-16 Cree, Inc. Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof
US7033912B2 (en) 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US7170111B2 (en) 2004-02-05 2007-01-30 Cree, Inc. Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same
JP4539105B2 (ja) 2004-02-12 2010-09-08 日立電線株式会社 窒化物半導体デバイスの製造方法
JP2005276978A (ja) * 2004-03-24 2005-10-06 Nissan Motor Co Ltd オーミック電極構造体の製造方法、オーミック電極構造体、半導体装置の製造方法および半導体装置
JP2005286135A (ja) * 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
JP4869563B2 (ja) 2004-04-21 2012-02-08 新日本無線株式会社 窒化物半導体装置及びその製造方法
JP4398780B2 (ja) * 2004-04-30 2010-01-13 古河電気工業株式会社 ＧａＮ系半導体装置
US7084441B2 (en) 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7432142B2 (en) 2004-05-20 2008-10-07 Cree, Inc. Methods of fabricating nitride-based transistors having regrown ohmic contact regions
US7332795B2 (en) 2004-05-22 2008-02-19 Cree, Inc. Dielectric passivation for semiconductor devices
JP2006032911A (ja) * 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
JP5248743B2 (ja) * 2004-06-30 2013-07-31 アイメック 半導体装置および半導体装置の製造方法
JP2006032552A (ja) 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
US7238560B2 (en) 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
US20060017064A1 (en) 2004-07-26 2006-01-26 Saxler Adam W Nitride-based transistors having laterally grown active region and methods of fabricating same
US7312481B2 (en) 2004-10-01 2007-12-25 Texas Instruments Incorporated Reliable high-voltage junction field effect transistor and method of manufacture therefor
JP2006134935A (ja) * 2004-11-02 2006-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7456443B2 (en) 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7161194B2 (en) 2004-12-06 2007-01-09 Cree, Inc. High power density and/or linearity transistors
US7355215B2 (en) 2004-12-06 2008-04-08 Cree, Inc. Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies
US7236053B2 (en) 2004-12-31 2007-06-26 Cree, Inc. High efficiency switch-mode power amplifier
JP4940557B2 (ja) * 2005-02-08 2012-05-30 日本電気株式会社 電界効果トランジスタ及びその製造方法
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7465967B2 (en) 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
US20060226442A1 (en) * 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
US8575651B2 (en) 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
US7626217B2 (en) 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US7615774B2 (en) 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US20090250785A1 (en) * 2008-04-02 2009-10-08 Thomas Joseph Krutsick Methods of forming a shallow base region of a bipolar transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025614A (en) * 1997-03-31 2000-02-15 Sharp Kabushiki Kaisha Amplifier semiconductor element, method for fabricating the same, and amplifier semiconductor device
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates

Also Published As

Publication number Publication date
JP2010509770A (ja) 2010-03-25
EP2084733A2 (en) 2009-08-05
US8823057B2 (en) 2014-09-02
CN101611473A (zh) 2009-12-23
US20140329367A1 (en) 2014-11-06
EP2084733B1 (en) 2014-07-30
JP5926216B2 (ja) 2016-05-25
KR20090090325A (ko) 2009-08-25
WO2008057392A3 (en) 2008-12-24
US9984881B2 (en) 2018-05-29
JP5270562B2 (ja) 2013-08-21
KR101344972B1 (ko) 2013-12-24
JP2013179337A (ja) 2013-09-09
CA2666519C (en) 2016-06-07
WO2008057392A2 (en) 2008-05-15
US20080121895A1 (en) 2008-05-29
CA2666519A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
CN101611473B (zh) 制造包括用于向掩埋层提供低电阻接触的注入区的半导体器件的方法和相关器件
TWI433240B (zh) 具有自我對準耐高溫接點之半導體元件及其製造方法
JP6203533B2 (ja) 注入領域および保護層を含む半導体デバイスおよびそれを形成する方法
US7709269B2 (en) Methods of fabricating transistors including dielectrically-supported gate electrodes
US9224596B2 (en) Methods of fabricating thick semi-insulating or insulating epitaxial gallium nitride layers
US7960756B2 (en) Transistors including supported gate electrodes
JP4530171B2 (ja) 半導体装置
KR102080744B1 (ko) 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant