JPS594084A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　発明の技術分野 本発明は半導体装置、特にガリウム・砒素シ四ットキー
バリア形′喝界効呆トランジスタの小信号低雑廿に、−
Ｎする構造を、高出力に魁する構造とともに同一半導体
基体に集積して形成するに好適な製造方法に関する。

（ｂ）　　従来技術と問題点 マイクロ波用・ト導体装置として、ガリウム・砒素（Ｇ
ａＡｓ）シロブトキーバリア形電界効果トランジスタ（
以下Ｇａｌ＋　ＭＥＳ　　ＦＥＴ　　と略称する）が一
般に使用されている。これは、ＧａＡｓ化合物半導体の
キャリアの移動度がシリコン（８１１等に比較して遥か
に大きく、更にショットキー形電界効果トランジスタは
構造及び製造工程が他の半導体素子に比較して簡単であ
ってゲート長の微細化に遍するために、’ＧａＡｓ　Ｍ
ＥＳ　ＦＥＴによって最も優れた高周波特性が得られる
ことによる。

すなわち、ＧａＡｓ　ＭＥＳ　ＦＥＴにおいては、ゲー
ト長を短縮することによって、遮断周波数及び最大発振
周波数をゲート長にほぼ逆比例して高めることができる
。また、最小雑音指数もｉｔぼ遮断周波数に逆比例し、
周波数に比例することが知られている。他方、バイポー
ラトランジスタについては最小雑音指数は周波数の２乗
に比例して増大ジスタよシ優れている。

ＧａＡ、ｓ　ＭＢＳ　ＦＥＥＴについて、ドレイン−ソ
ース電流ＩＤ８に対する雑音指数ＮＦの変化を例示すれ
ば第１図の曲１ｆｆＮＦの如く、空乏層がバッファ層に
到達してドレイン−ソース電流ＩＤＳが遮断されン るピ４チオフの近傍において最小雑音指数が得られる。

ン しかしながら、このピｌチオフの近傍においては伝達コ
ンダクタンスｇｍが減少するために、第１図の曲線Ｇの
如く増幅の利得が低下する。

この問題を解決するために、ＧａＡｓ　ＭＦｉ；Ｓ　Ｆ
ＥＴの活性層の不純物濃度分布をバッファ層との界面に
向って徐々に上昇させｇｍの減少を引き起さないように
する方法が既に知られてお９　、ＧｒａｄｅｄＣｈａｎ
ｎｅｌ　Ｐｒｏｆｉｌｅ　（以下、Ｇ−Ｃ−Ｐと略称す
る）と呼ばれている。この−Ｇ、Ｃ，Ｐを実現するだめ
の製造方法として従来知られている方法は、例えば気相
エピタキシャル成長方法等によシ、半導体ノ１（板全面
について同一の不純物濃度プロファイルを有するエピタ
キシャル成長層を形成して活性層とする方法である。

しかるに他方ＧａＡｓ　ＭＥＳ　ＦＥＴの高出堀におい
ては、ドレイン−ソース電流ＩＤ８の電流密度が均一、
すなわち不純物濃度が均一に分布することが必要である
。この様な不純物濃度分布はＦｌａｔＣｈａｎｎｅｌ　
Ｐｒｏｆｉｌｅ（以下、Ｆ、Ｃ，Ｐ　と略称する）と呼
ばれている。

例えばマイク四波増幅器をＧａＡｓ　ＭＥＳ　ＦＥＴを
用いて形成する場合には、その初段には小信号低雑音が
、また出力段には高出力が要求される。

しかるに従来やエピタキシャル成長方法によっては、半
導体基板全面についてφ同一の不純物幀度プロファイル
のみが可能であるために、Ｇ、Ｃ，Ｐ。

の小信号低雑音ＦＩＩＣＴとＦ、Ｃ，Ｐ、の高出力ＦＥ
Ｔとをモノシリツク集積化することは不可能である。

また、従来多く行なわれている気相エピタキシャル成長
方法、液相エピタキシャル成長方法等によっては、活性
層からバッファ層への遷移領域における不純物濃度フロ
０フアイルの変化を急峻にすることが困難である。

不純物の導入をイオン注入法によって実施し、特にツ０
ロファイルのピーク値の深さを組合わせるｌ多段注入を
も行なうならば、活性層に不純物濃度プロファイルの異
なる領域を選択的に形成することが一応は可能である。

しかしながら、従来性われている方法によっては、活性
層からバッファ層への遷移領域における不純物濃度グロ
ファイルの変化が前記エピタキシャル成長方法よシも更
に緩やかとなｐ、Ｇ、Ｃ，Ｐ、を目的とする場合には適
用することがでキ永、い。

以上説明した如き問題点の解決が、ＧａＡｓ　ＭＥＳ　
ＦＥＴについて、特にその集積化のために強の要望され
ている。

（Ｃ）発明の目的 本発明は、ＧａＡｓ　ＭＥＳ　ＦＥＴについて、活性層
からバッファ層への遷移領域における不純物濃度プロフ
ァイルの変化が急峻であって、かつ活性層内において不
純物濃度プロファイルを選択的に配設することが可能な
半導体装置の製造方法を提供することを目的とする。

（ｄ）　　発明の構成 を形成し、前記ＡＡＧａＡｓ層とＧａＡ合層とのへテロ
界面近傍において濃度プロファイルが最大となるよう不
純物を導入する工程を有することによシ達成される。

本発明は、ＭｘＧａｌ−ｘＡｓ化合物半導体内にイオン
注入された不純物は、ＧａＡｓ化合物半導体と異なりて
熱処理によりて活性化されず、ＧａＡｓ−ＡｌｘＧａ１
−ｘＡｓ積層構造の半導体に不純物をイオン注入して、
ＧａＡｓ化合物半専体層のみについて該不純物を活性化
することが可能である事実に基づいている。

第２図は本発明者等による前記事実を確認する測定結果
の一例を示す図表である。本測定においては、ＧａＡｓ
層１とＡｌｋｘＧａｌ−ｘＡｓ　（ｘ中０．３）層■と
を倒れも約０．０８Ｃμ謂〕の厚さで交互に分子線エビ
タキシャ／ｌ／　（Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅ
ｐｉ　ｔａｘｙ）成長法によって積層成長せしめた半導
体基体を用いた。この半導体基体にシリコン（Ｓｔ）を
３００α（ｅＶ）においてドーズ量２．５Ｘ　１０”　
（ｃ＋ｗ−”）にイオン注入することによって、図中曲
線Ａで示す深さ約０．３ＣＰすの位１ｄにピーク値約ｌ
Ｘｌ０”（（至）−３〕を有するプロファイルにＳｔが
注入された。この半導体基体に薄化アルミニウム（Ｎ、
Ｎ）によって保護膜を誠して温度約７００Ｃ℃）、時間
約２０分間の熱処理を施した。次いで前記ＯＮ保繰膜を
除去し、・更に最上層をなすＧａＡｇ層の表面の清浄化
を実施した後に、この面上にアルミニウム（Ｕ）によっ
て電極を形成した。

この試料について、キャリア寛子画度のプロファイルを
測定した結果が図中の曲線Ｂである。半導体と電極との
接合部から０．３〔μ餌〕強の領域においては、ショッ
トキー接合の接触電位によって空乏層が形成されてキャ
リア電子が測定されない。

これより深いキャリア電子が存在する領域において、キ
ャリア電子濃度の層状分布が現われている。

キャリア電子のしみ出し現象があって、そのしみ出し長
さくＤｅｂｙｅ長）が各層の厚さと同程度であるために
、ＡｅｘＧａｌ−ｘＡｓ層■においてもキャリア′嶋子
が検出されるが、ＧａＡｓ層Ｉを鉱−側とする界面にお
ける急峻な一就勾配は、ＡｊｔｘＧａｌ−ｘＡｍ脅■に
おいては注入された、Ｓｉが活性化されていないことを
示している。

（ｅ）　　発明の実施例 以下、本発明を実施例にょ勺図面を参照して具体的に説
明する。

第３図（ａ）乃至（，３）は本発明の実施例を主要工程
にライて示す断面図、第４図（ａ）及び（ｂ）は注入さ
れた不純物の？１Ｍのプロファイルを示す図表、第５図
（ａ）及び（ｂ）は活性化された不純物の濃度のプロフ
ァイルを示す図表である。

第３図（ａ）に示す如く、半絶縁性ＧａＡｓ基板１上に
ＡＭｘＧａｌ　−ＸＡ８化合物半導体層２を、Ｘを０．
１５程度以上例えば０．３程度、抵抗率１ｏｌ＋〔Ωｃ
ｌｌ）程度で厚さ２乃至５〔ハ〕程度に、とのＭｘ　Ｇ
　ａ　１−ｘＡ　ｓ層２に接してＧａＡｓ化合物半導体
ｒｆＩ３を、不純物を含まず抵抗率１ｏ１１〔Ω側〕程
度、厚さ例えば０．２乃至０．５〔μ禦〕程度に、例え
ば気相エピタキシャル成長方法もしくは分子縁エピタキ
シャル成長方法などによって成長させる。

次いで第３図（ｂ）に示す如（、ＧａＡｓ層３面上にり
１ｊえは二酸化シリコン（Ｓ　ｉ　Ｏ，）によって厚さ
０．５〔μ輌〕ｕ度の皮膜４を形成し、小信号低雑音を
目的とするＧａＡｓ　ＭＥＳ　ＦＥＴを形成する領域の
皮膜４を選択的に除去する。このバターニングされた皮
ｊ模４をマスクとして、ＧａＡ１１層３に１、ｎ型の導
電性全力える不純物、例えばシリコン（Ｓｉ）を例えば
１００乃至４　Ｕ　Ｏ（ＫｅＶ）においてドーズ量１ｏ
”　［：ｃｍ−’）以上ｔ　ｏ　ＩＩＩ　（ＣＩ−２）
未満程度にイオン注入を行なう。本実施タリにおいては
例えばＧａＡｓ層の厚さ約０．３５　（μｍ　）に対し
て、８１を４００ＣＫｅＶ）においてドーズ量１×１０
１８〔Ｃ１１−２〕にイオン注入実施例 この、請果、注入されたＳｔの′ａ度のプロファイルは
、イのピーク位置が、ＧａＡｓ層３とＡｔ！ｘＧａｌ−
ｘＡｓ層２との界面にほぼ一致する第４図（ａ）に例示
する如き形状がイｈられた。

次いで第３図（ｅ）に示す如く、前記皮膜４を除去し、
これと同様な皮膜５について高出力用ＧａＡｓＭＥＳ　
　ＦＥＴを形成する′頭載に選択的に開口を設ける。こ
のパターニングされた皮膜５をマスクとして、前記と同
様に８１をイオン注入する。ただし今回のイオン注入に
おいてはドーズ量をｌＸｌ０”ＣｃｗＩ−”）乃至５　
Ｘ　１０”　（ｃｌｌ−’）８度に減少し、イオンに与
えるエネルギーを例えば３段階程度変梃する多段注入を
行なう。本実施例においては、例えばＧａ４８層３の厚
さ約０．３５（μ鱗〕に対して、ｓｉを４００ＣＫｅＶ
）においてドーズ量５×ｌＯ１！〔ＣＩＩ＋−リ。

ｚ３ｏ（ＫｅＶ）においてドーズ量２　Ｘ　ｔｏ”（ｅ
＋＊−”）＋１２０ＣＫａＶ）においてドーズ量１．３
　Ｘ　１０　”　Ｃｃ＋ｍ−”）と３段階に注入してい
る。

この結果、注入されたＳｔの濃度のプロファイルは第４
図（ｂ）に破線で示す３段のプロファイルを合成した実
線で示す形状となる。ただし、破線で示した３段のプロ
ファイルのうち、最も深いプロファイルのピーク位置は
ＧａＡｓ層３１３とＭｘＧａｌ−ｘＡｓ層２との界面に
ほぼ一致せしめている。

次いで第３図（ｄ）に示す如く皮膜５を除去して、Ｇａ
Ａｓ層３全面上に例えば窒化アルミニウム（ＭＮ）によ
る保護膜６を化学気相成長法等によって設けた後に、例
えば温度５ｏｏ（’ｃ）、時間２０分間程度の条トドで
熱処理を行なう。

この熱処理によって、先に注入された不純物例えばＳｉ
　ｒＪ、ＧａＡｓ層３内においては活性化されるが、Ａ
ｉｘＧａｌ−ｘＡｓＪＥ！ｔ　２内においては活性イヒ
されず活性化された不純物濃度のプロファイルは、／Ｊ
１号低雑行用・頑：麦において第５図（＆）に示す如（
、Ｇａｈ層３内においてはＭｘＧａ、、ｘＡｓ層２との
界面に接近するに従って次第に濃度が増加し、界面にお
いて急激に減少して、ＡｌｘＧａ１−ｘＡｓ層２におい
てはエピタキシャル成長時とほぼ等しいキャ１）ア温度
１０ｍ１０ｍ８（’）以下の状態が実現される。

また、高出力用領域においては活性化された不純物１−
にのプロファイルは、第５図（ｂ）に示す女１１＜Ｇａ
Ａｓ層３内においてはその表面側の僅少な部分以外では
ほぼ平坦であって、Ａ１１ｘＧａｌ−ｘＡｓ層２との界
面において急激に減少してＡＪｘＧａＩ−ｘＡａ層２に
おいては前記と同様の状態が実現される。

次いで前記保護膜６を除去し、ＧａＡｓ層３１３の表面
の清浄化及びゲート電極７．ソース電極８及びドレイン
電極９４を従来技術によって形成することによって、第
３図（ｅ）に示す小信号低雑−音用ＧａＡｓ　　ＲＬＥ
Ｓ　　ＦＥＴと高出力用ＧａＡｓ　ＭＥＳ　ＦＩＴとを
集積回路化した半導体装置が得られる。

なお本実施例においては、各ＦＥＴ素子間においてはＧ
ａＡｓ層３は不純物濃度が低く、ＦＥＴ素藺間０分離が
達成され′″Ｃ″る・ 前記実施例においてはＧａＡｓ層３をエピタキシャル成
長させるに際して不純物を含ましめず、不純物はすべて
イオン注入法によって導入したが、エピタキシャル成長
に際しである一定濃度の不純物を含ましめ、例えば小信
号低雑音ＧａＡｓ　Ｍ、ＥＳＦＥＴのためにＡｌｘＧａ
ｔ−幻ｉ層２とＧａＡｓ層３との界面近傍において必要
とするｍｕと前記濃度との差を本発明のイオン注入法に
よって補っても目的を達成することができる。

（ｆ）　　発明の効果 本発明によれば、ＧａＡｓ　ＭＥＳ　ＦＩＩＣＴの不純
物ＭＪＭｔ’のプロファイルを、活性層においては小信
号低雑音用、電力用それぞれについて所要の形状とし、
活性層とバッファ層との界面において急峻に減少させる
ことができ、１ケに活性層における不純Ｑｍ　ｄ度プロ
ファイルの要求が異なる小信号低雑音用と電力用とを同
−半導体基体上に任意に配設して集積回路装置を形成す
ることが可能である。

【図面の簡単な説明】

第１図はＧａＡｓ　ＭＥＳ　ＦＥＴの雑音指数ＮＦ及び
利得Ｇの例を示す図表、第２図はＧａＡｓ−ＡＬＧａＡ
ｓ積）Ｗｊ構造についてキャリア電子濃度の分布例を示
す図表、第３図（ａ）乃至（ｅ）は本発明の実施例を示
す断面図、第４図（ａ）及び（ｂ）は実施例における注
入不純物濃Ｕ〔のプロファイルを示す図、第５図（ａ）
及び（ｂ）はその活性化不純物濃度を示す図である。 図において、１−半絶縁性ＧａＡｓ基板、２はＭｘＧａ
ｌ−ｘＡａＪ−１３はｌ型ＧａＡｓ層、７はゲート電幅
、８はソース電極、９はドレイン電極を示す。 菓　１　口 ト１．イン−゛だ入電＞、ｔ（Ｉｃ＋ｓ）　［ｒｎＡ　
］第２図

Claims (1)

【特許請求の範囲】
1. アルミニウム・ガリウム・砒素層上にガリウム砒素１−
   全形成し、前記アルミニウム・ガリウム・砒素層とガリ
   ウム・砒素層とのへテロ界面近傍において濃度プロファ
   イルが最大となるよう不純物を等大する工程を有するこ
   とを特徴とする半導体装置の製造方法。