JP2008512874A - Ｈｅｍｔ装置及び製造方法 - Google Patents
Ｈｅｍｔ装置及び製造方法 Download PDFInfo
- Publication number
- JP2008512874A JP2008512874A JP2007531377A JP2007531377A JP2008512874A JP 2008512874 A JP2008512874 A JP 2008512874A JP 2007531377 A JP2007531377 A JP 2007531377A JP 2007531377 A JP2007531377 A JP 2007531377A JP 2008512874 A JP2008512874 A JP 2008512874A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- barrier layer
- pillar
- pillars
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 230000004888 barrier function Effects 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 25
- 125000003636 chemical group Chemical group 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000000872 buffer Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 1
- 229910002704 AlGaN Inorganic materials 0.000 abstract description 6
- 239000011810 insulating material Substances 0.000 abstract description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 27
- 229910002601 GaN Inorganic materials 0.000 description 26
- 229910010271 silicon carbide Inorganic materials 0.000 description 15
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 14
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7788—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】
【解決手段】基板と垂直な縦壁を備えた柱部を有するＨＥＭＴ型装置。柱部はＧａＮ等の絶縁性半導体材料からなる。柱部の側面上には、柱部の絶縁性材料のそれより大きいバンドギャップを有するＡｌＧａＮ等の半導体材料からなるバリア層が配置される。電子流は２つの材料の界面の狭いチャネルに制限される。適当なソース、ドレイン及びゲートコンタクトがＨＥＭＴの動作のため含まれる。
【選択図】図２
【解決手段】基板と垂直な縦壁を備えた柱部を有するＨＥＭＴ型装置。柱部はＧａＮ等の絶縁性半導体材料からなる。柱部の側面上には、柱部の絶縁性材料のそれより大きいバンドギャップを有するＡｌＧａＮ等の半導体材料からなるバリア層が配置される。電子流は２つの材料の界面の狭いチャネルに制限される。適当なソース、ドレイン及びゲートコンタクトがＨＥＭＴの動作のため含まれる。
【選択図】図２
Description
本発明は一般に高出力マイクロ波装置に関する。
マイクロ波電子工学の分野では、高出力、高周波トランジスタに対する必要性が存在する。この目的のため広く用いられるトランジスタは、ＧａＮ（窒化ガリウム）を基材としたＨＥＭＴ（ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ；高電子移動度トランジスタ）である。ＨＥＭＴは、バンドギャップが異なる２つの半導体材料の間に形成されたヘテロ接合を有するトランジスタである。そのような装置において電流は該接合部の非常に狭いチャネルに制限され、そのような電流は２ＤＥＧ（二次元電子ガス）として知られる。
ＧａＮを基材とするＨＥＭＴは、ＧａＡｓ（ガリウムひ素）を基材とするＨＥＭＴに対し多くの利点を有するが、いくつかの問題を有し、その１つはひどく高価な基板を必要とすることである。すなわち、高出力用途での熱伝導率要求条件のため、ＨＥＭＴを構成する層の基板としてＳｉＣ（炭化珪素）が用いられる。
代表的なＨＥＭＴは、従来の、全体的に平面的な電界効果トランジスタに構造が類似し、特定の絶縁性ＳｉＣ基板を用いなければならない。そのような基板はコストが広く用いられるｎ＋ＳｉＣより一桁高いことがある。
従って、ｎ＋ＳｉＣ基板上に製作することができるＨＥＭＴ型装置を有し、これにより基板コストの削減のみならず、ｎ＋ＳｉＣ基板の優れた特質による高い装置歩留まりの恩恵を被ることは望ましい。本発明の第１の目的は、そのような装置を提供することである。
本発明によるＨＥＭＴ装置は、基板と、各々が頂部を有し各々が該基板と垂直な側壁を有する複数の柱部とを含む。柱部は所定のバンドギャップを有する絶縁性半導体材料からなる。バリア層が少なくとも柱部の側壁上に配置され、該バリア層は柱部のそれより大きいバンドギャップを有する半導体材料からなる。金属コンタクトが柱部の頂部上、基板の表面上、及び少なくとも柱部の側壁上に配置されるバリア層上に配置される。
本発明のさらなる適用範囲は以下に掲げる詳細な説明から明らかとなろう。しかしながら、詳細な説明及び具体例は、本発明の好ましい実施形態を開示するものであって、単に実例として提供されるものと理解されるべきであり、本発明の精神及び範囲内のさまざまな変更及び改変が詳細な説明から当業者に明らかとなろう。
本発明は以下に掲げる詳細な説明及び添付図面からより十分に理解されよう。添付図面は必ずしも縮尺どおりのものではなく、また実例としてのみ与えられるものである。
さて図１を参照すると、先行技術の代表的な高電子移動度トランジスタが単純化された形で図示される。ＨＥＭＴ１０は、基板１２を含む複数の半導体層を備え、該基板上には所定のバンドギャップを有する絶縁層１４が堆積される。
さて図１を参照すると、先行技術の代表的な高電子移動度トランジスタが単純化された形で図示される。ＨＥＭＴ１０は、基板１２を含む複数の半導体層を備え、該基板上には所定のバンドギャップを有する絶縁層１４が堆積される。
より高いバンドギャップのバリア層１６が層１４とヘテロ接合を形成し、これにより電子は、制御ゲート２４に適用される電位に律せられて、ソース２０及びドレイン２２の間の非常に狭いチャネル領域１８に制限される。電子は二次元電子ガスとして知られる薄いシート状となってチャネル１８内を基板１２と平行に移動する。第１の化学族（ｃｈｅｍｉｃａｌ ｆａｍｉｌｙ）の絶縁性ＳｉＣからなる基板１２を、第２の化学族のＧａＮからなる絶縁層１４、及びやはり第２の化学族のＡｌＧａＮからなるバリア層１６と共に用いることにより優れた結果が得られる。
上述のように、図１の装置の１つの問題は、ＳｉＣ基板１２の極端に高い価格である。それは本質的に不純物零で成長させなければならず、基板を得るためのＳｉＣボウルを成長させることに伴う製作コストを大幅に増大させる。
本発明は最初に、例として、ＳｉＣ基板上のＧａＮを基材とするシステムについて説明するが、本発明のＨＥＭＴ装置は別の多様の基板又はヘテロ接合材料を用いて生産することもできることは理解されるべきである。
他の化学族、例えばＳｉ（珪素）基板をＳｉＣの代わりに使用することもできる。Ｓｉの低い熱伝導率はいくらかの用途には、特に低基板コストの必要性が最大出力を利用できることの必要性よりまさるときは、十分である。さらに、本装置はＧａＡｓを基材とする材料を用いて製造することもできる。これらの選択肢はここに説明するＳｉＣ上のＧａＮの実施形態より性能が優れているわけではないが、各々の選択肢はそれぞれの材料技術内で従来の装置より性能が優れていることに加え、特別の目的のための用途を見出すことができる。
図２のＨＥＭＴ２８は、本発明の１つの実施形態を図示し、電子が図１のように基板と平行ではなく、それと垂直に流れる点で従来のＳＩＴ（静電誘導トランジスタ）と多少類似の構造を有する。ＨＥＭＴ２８は基板３０を含む複数の半導体層を備え、該基板は好ましくは比較的安価なｎ＋ＳｉＣにより構成される第１の化学族からなり、かつ第１及び第２の表面３１及び３２を有する。あとの層は第２の化学族ＧａＮからなり、これには絶縁性ＧａＮ、ｎ＋ＧａＮばかりでなく、Ａｌ（アルミニウム）及び／又はＩｎ（インジウム）等の金属と合金したＧａＮが含まれる。
ｎ＋バッファ層３４は、基板３０の第１の表面３１を被い、ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ここで０≦ｘ≦１、０≦ｙ≦１、の組成物からなる。絶縁性ＧａＮ層３６はバッファ層３４を覆うように堆積され、このＧａＮ層はＡｌ及び／又はＩｎを含むこともできる。絶縁層３６はエッチングされて複数の柱部３８を形成し、該柱部は、図では３つ示すが、図の平面上に延長して互いに平行の指部を画成する。各々の柱部３８は縦の側壁４０と頂部４２とを含み、隣接した柱部の間にはトレンチ４４が画成される。
バリア層４８は、柱部３８（絶縁性ＧａＮ）のそれより大きいバンドギャップを有するＡｌＧａＮからなり、少なくとも柱部３８の縦の側壁４０上に堆積される。製作を容易にするため、バリア層４８はトレンチ４４ばかりでなく頂部４２も被っている。金属のソースコンタクト５０は柱部３８の頂部上、より詳細には、バリア層４８の頂部上に位置決めされ、金属のドレインコンタクト５２は、基板３０のコンタクト５０とは反対側の第２の表面３２上に位置決めされる。電流の制御は、トレンチ４４に堆積されバリア層４８の縦部と接触する金属のゲートコンタクト５４により達成される。ソースコンタクト５０とドレインコンタクト５２とは、ドレインコンタクトが柱部頂部上に位置づけられ、一方単一のソースコンタクトが基板３０の第２の表面３２上に配設されるよう交換することもできる。
絶縁柱部３８とバリア層４８とのヘテロ接合により、ソースコンタクト５０からドレインコンタクト５２に移動する電子は、柱部とバリア層との界面の非常に狭いチャネル６０に制限される。これは、電子流が柱部構造体の全三次元体積を占領する従来のＳＩＴと対照的である。電流はこの狭いチャネルに制限されるので、ゲート５４への変調電圧は電流が全柱部３８を占領する場合より大きな効果を有する。従って、より高い周波数でのより多くの利得と動作を本発明の装置によって達成することができる。また、ＧａＮ／ＡｌＧａＮヘテロ接合は、装置がより高い出力レベルでも動作できるようより高い電流とより高い降伏電圧とを支える。
ＨＥＭＴ装置２８の製作法を図３Ａから３Ｄに図示する。製作法は、例として、トリメチルガリウムからガリウムを得、アンモニアから窒化物を得、トリメチルアルミニウムからアルミニウムを得、そしてインジウムを用いる場合はそれをトリメチルインジウムから得るＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ；金属有機化学気相堆積）方法について、説明する。
基板３０をＭＯＣＶＤ成長機器内に置き、図３Ａに図示するように、バッファ及び絶縁層３４及び３６を成長させる。この構造体を機器から除去し、エッチングして、図３Ｂのように柱部３８’を形成する。図３Ｂの構造体を再びＭＯＣＶＤ成長機器内に置き、残りの層を成長させる。
バリア層４８をその後柱部３８’上に直接成長させると、両者の界面に高密度の電子トラップが生じて、利用できる電流を減少させる危険がある。これを防ぐため、図３Ｂの構造体を再びＭＯＣＶＤ成長機器内に置いて残りの層を成長させるときは、柱部３８’と同じ又は類似の材料からなる薄層を柱部３８’の表面の上方に成長させ、柱部３８とする。所望の、チャネル６０の厚さ（図２）と均等の厚さに達したら、Ａｌをプロセス中に導入して、図３Ｃのように、バンドギャップがより高いバリア層４８を形成する。チャネル６０に対応するこの絶縁層の付加的な厚さは、柱部３８の幅と比べて小さい。例えば、柱部の幅が数万オングストロームであれば、チャネル幅は２、３百オングストロームのオーダーとすることができる。
図３Ｃの構造体はその後、図３Ｄの完成したＨＥＭＴ装置２８で図示するように、金属ソース、ドレイン及びゲートコンタクト５０、５２及び５４を適用するため一連のメタライゼーション工程に付される。
図４Ａから４Ｅは本発明の他の実施形態の製作法を図示し、ここで図３Ａから３Ｄと類似の構成部分には同じ参照番号を付与する。図４Ａにおいて、バッファ層３４を基板３０の第１の表面３０上に堆積させ、絶縁層３６をバッファ層３４を覆うように形成する。絶縁層３６の頂部上に付加的な層６４を置き、該層はｎ＋ＧａＮで構成され、完成した製品における良好な電子源として役立つ。
図４Ｂにおいて、図４Ａの層構造体は成長機器から除去され、エッチングされて柱部３８’を形成する。この構造体は成長機器に戻され、残りの層が単一の運転で堆積され、該層には、図４Ｃのように、絶縁材料からなるチャネル６０、及びバンドギャップがより高いバリア層４８が含まれる。柱部３８の頂部表面は除去され、図４Ｄのように、ｎ＋ＧａＮ領域６４を露出させ、そして適当なソース、ドレイン及びゲートコンタクト５０、５２及び５４が追加され、図４ＥのようなＨＥＭＴ６６とする。
本発明の他の実施形態を製作するプロセス工程を図５Ａから５Ｄに図示する。構造体を成長機器から除去する必要性がなく、ＨＥＭＴのさまざまな層を単一の運転で堆積できる、基本的に別の製作順序を説明する。
このプロセスは、図５Ａに示す第１の化学族のＳｉＣからなる比較的厚い基板部材７０から出発する。基板７０にリソグラフィー法によるパターニングを行い、図５Ｂのように柱部７２を形成する。その後、構造体をＭＯＣＶＤ成長機器内に置き、図５Ｃに表すように、第２の化学族の半導体からなる層を追加するが、該層にはＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎバッファ層７４、ＧａＮ絶縁層７６及びＡｌＧａＮバリア層７８が含まれ、これらの層は、成長プロセスで用いられるガスの化学組成を調節することにより単一の運転で、また成長機器から構造体を除去することなく堆積される。必要とされる層が堆積された後、図５Ｄのようにソース、ドレイン及びゲートのコンタクト８２、８４及び８６を追加し、ＨＥＭＴ８６とする。このプロセスの利点は、成長システムから構造体を除去し、またこれに再挿入することに関連づけられる本来的な問題を減少させることである。
先の実施形態では、１つの化学族からなる１種類の結晶を異なった化学族からなるＳｉＣ基板上に成長させるヘテロエピタキシャル成長を説明した。異なった格子定数、異なった膨張係数その他に関連づけられる問題を解消するためには、基板及びその後に堆積される膜をすべて同一の化学族のものとするホモエピタキシャル成長を用いてＨＥＭＴ装置を製作することは望ましい。そのようなＨＥＭＴ装置は、図３Ａから３Ｄ又は４Ａから４Ｅに図示する工程により製作できるが、バッファ層３４は必要としない。しかしながら、図６Ａから６Ｅは別のホモエピタキシャル製作プロセスを図示する。
図６Ａにおいて、番号８８は、特定の領域９０’に鉄、バナジウム、又はヘリウム等でイオン注入したｎ＋ＧａＮ基板である。このイオン注入の結果、図６Ｂのように、これらの隣接した領域９０’のｎ＋ＧａＮを効果的に絶縁性ＧａＮに転換させることができる。所望により、ｎ＋ＧａＮ９２を頂部層として堆積させることができる。
図６Ｂの構造体をエッチングし、（場合によって、ｎ＋ＧａＮ領域９２を設け又は設けずに）図６Ｃに見られる絶縁性ＧａＮからなる個々の柱部９０’とする。図６Ｄに図示するように、柱部は単一の成長運転に付され、これにより、バリア層９４の堆積前に、絶縁性ＧａＮからなる比較的薄い層が柱部９０’の上方に成長され、柱部９０と狭い導電チャネル９３とを形成する。絶縁性ＧａＮからなる比較的薄い層の堆積時、プロセスを調節してＡｌを追加し、ＡｌＧａＮバリア層９４の形成を開始する。
成長機器から構造体を除去し、ｎ＋ＧａＮ９２が堆積されてなければ、図６Ｅに図示するように、ソースコンタクト９６、ドレインコンタクト９７及びゲートコンタクト９８を追加して、ＨＥＭＴ装置９９を形成する。
ｎ＋ＧａＮ９２が堆積されていれば、図６Ｆに表すように、柱部の頂部を除去し、金属コンタクト９６を柱部の頂部でｎ＋ＧａＮ領域９２に取付ける。コンタクト９７及び９８も追加して、ＨＥＭＴ装置１００を形成する。
先の詳細な説明は単に本発明の原理を例示する。従って、ここに明示的に記載又は図示されていないが、本発明の原理を具体化し、従って本発明の精神及び範囲内のさまざまな配列を当業者が案出できることは認識されよう。
２８・・・・・ＨＥＭＴ
３０・・・・・基板
３８・・・・・柱部
４０・・・・・側壁
４２・・・・・頂部
４８・・・・・バリア層
５０・・・・・ソースコンタクト
５２・・・・・ドレインコンタクト
５４・・・・・ゲートコンタクト
６６・・・・・ＨＥＭＴ
７０・・・・・基板
７２・・・・・柱部
７８・・・・・バリア層
８０・・・・・ソースコンタクト
８２・・・・・ドレインコンタクト
８４・・・・・ゲートコンタクト
８６・・・・・ＨＥＭＴ
９０・・・・・柱部
９４・・・・・バリア層
９６・・・・・ソースコンタクト
９７・・・・・ドレインコンタクト
９８・・・・・ゲートコンタクト
９９・・・・・ＨＥＭＴ
１００・・・・ＨＥＭＴ
３０・・・・・基板
３８・・・・・柱部
４０・・・・・側壁
４２・・・・・頂部
４８・・・・・バリア層
５０・・・・・ソースコンタクト
５２・・・・・ドレインコンタクト
５４・・・・・ゲートコンタクト
６６・・・・・ＨＥＭＴ
７０・・・・・基板
７２・・・・・柱部
７８・・・・・バリア層
８０・・・・・ソースコンタクト
８２・・・・・ドレインコンタクト
８４・・・・・ゲートコンタクト
８６・・・・・ＨＥＭＴ
９０・・・・・柱部
９４・・・・・バリア層
９６・・・・・ソースコンタクト
９７・・・・・ドレインコンタクト
９８・・・・・ゲートコンタクト
９９・・・・・ＨＥＭＴ
１００・・・・ＨＥＭＴ
Claims (15)
- ＨＥＭＴ（高電子移動度トランジスタ）装置であって、
基板と、
各々が頂部を有し各々が前記基板と垂直な側壁を有する複数の柱部にして、
所定のバンドギャップを有する絶縁性半導体材料からなる柱部と、
少なくとも前記柱部の前記側壁上に配置されたバリア層にして、前記柱部のそれより大きいバンドギャップを有する半導体材料からなる前記バリア層と、
前記柱部の前記頂部上、前記基板の表面上、及び少なくとも前記柱部の少なくとも前記側壁上に配置された前記バリア層上に配置された金属コンタクトとを備える、装置。 - 請求項１に記載の装置において、
前記基板は第１の化学族（ｃｈｅｍｉｃａｌ ｆａｍｉｌｙ）からなり、
前記柱部は第２の化学族からなり、かつ前記基板と前記柱部との間にバッファ層を含む、装置。 - 請求項１に記載の装置において、
前記基板及び前記柱部はＧａＮ化学族からなる、装置。 - 請求項２に記載の装置において、
前記基板はＳｉＣ化学族からなり、
前記柱部はＧａＮ化学族からなり、
前記バッファ層はＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ここで０≦ｘ≦１、０≦ｙ≦１、である、装置。 - 請求項１に記載の装置において、
前記バリア層は前記柱部の該頂部の上方に付加的に配置される、装置。 - 請求項５に記載の装置において、
前記金属コンタクトの選択されたものは前記柱部の前記頂部上の前記バリア層上に配置される、装置。 - 請求項１に記載の装置において、
前記柱部の該頂部にそれぞれｎ＋領域を形成する複数のドープされた半導体材料領域を含む、装置。 - 請求項７に記載の装置において、
前記金属コンタクトの選択されたものは前記ｎ＋領域上に配置される、装置。 - ＨＥＭＴ装置の製造方法であって、
第１の化学族の半導体材料からなる基板上にバッファ層を堆積させる工程と、
前記バッファ層上に第２の化学族の半導体材料からなる絶縁層を堆積させる工程と、
各々が頂部、及び前記基板と垂直な側壁を有する複数の柱部を前記絶縁層内に形成する工程と、
前記形成された柱部上に付加的な絶縁性層材料からなる比較的薄い層を成長させる工程と、
前記絶縁層のそれより高いバンドギャップの半導体バリア層を、前記付加的絶縁層の上方に成長させる工程と、
ａ）前記柱部の頂部上の前記バリア層、ｂ）前記基板の表面上、及びｃ）前記柱部の前記側壁上の前記バリア層上に、金属コンタクトを堆積させる工程とを備える、方法。 - 請求項９に記載の方法において、
ＳｉＣ化学族から前記基板を選択する工程と、
ＧａＮ化学族から前記絶縁層を選択する工程と、
ＧａＮ化学族から前記バッファ層を選択する工程とを含み、前記バッファ層はＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ、ここで０≦ｘ≦１、０≦ｙ≦１、により与えられる、方法。 - 請求項９に記載の方法において、
前記第２の化学族の半導体材料からなるｎ＋層を、前記柱部の形成前に前記絶縁層上に堆積させる工程と、
各々が頂部、及び前記基板と垂直な側壁を有する複数の柱部を、堆積されたｎ＋半導体材料を備えた前記絶縁層内に形成する工程と、
前記形成された柱部上に付加的な絶縁性層材料からなる比較的薄い層を成長させる工程と、
前記絶縁層のそれより高いバンドギャップの半導体バリア層を、前記付加的絶縁層の上方に成長させる工程と、
前記柱部の該頂部から前記付加的絶縁層及び前記バリア層を除去して前記ｎ＋半導体材料を露出させる工程と、
ａ）前記露出されたｎ＋半導体材料上、ｂ）前記基板の表面上、及びｃ）前記柱部の前記側壁上の前記バリア層上に、金属コンタクトを堆積させる工程とを備える、方法。 - ＨＥＭＴ装置の製造方法であって、
第１の化学族の半導体材料からなる基板を用意する工程と、
前記基板に複数の柱部を形成する工程と、
前記形成された柱部を備える前記基板を半導体成長機器内に置く工程と、
前記形成された柱部の上方に連続的に、かつ前記基板を前記機器から除去することなく、バッファ層、第２の化学族の半導体材料からなる絶縁層、及び前記絶縁層のそれより高いバンドギャップを有するバリア層を成長させて、各々が頂部及び前記バリア層で被われた側壁を備えた柱部を有する構造体を得る工程と、
前記成長機器から前記構造体を除去し、ａ）前記柱部の前記頂部上の前記バリア層上、ｂ）前記基板の表面上、及びｃ）前記柱部の前記側壁上の前記バリア層上に、金属コンタクトを適用する工程とを備える、方法。 - 請求項１２に記載の方法において、
ＭＯＣＶＤ成長機器中で前記構造体を成長させる工程を含む、方法。 - ＨＥＭＴ装置の製造方法であって、
選択された化学族の半導体材料からなるｎ＋基板を用意する工程と、
前記基板の互いに隣接する領域を絶縁領域に転換する工程と、
前記絶縁領域の間の材料を除去して複数の隣接した柱部を形成する工程と、
前記形成された柱部の上方に連続的に、前記選択された化学族の、かつ前記絶縁領域と同一の半導体材料からなる絶縁層、及び前記絶縁領域のそれより高いバンドギャップを有するバリア層を成長させて、各々が頂部及び前記バリア層で被われた側壁を備えた柱部を有する構造体を得る工程と、
ａ）前記柱部の前記頂部上の前記バリア層上、ｂ）前記基板の表面上、及びｃ）前記柱部の前記側壁上の前記バリア層上に、金属コンタクトを適用する工程とを備える、方法。 - 請求項１４に記載の方法において、
前記選択された化学族の半導体材料からなるｎ＋層を、前記柱部の形成前に前記絶縁領域上に堆積させる工程と、
半導体材料からなる前記ｎ＋層を含む、前記形成された柱部上に付加的な絶縁性層材料からなる比較的薄い層を成長させる工程と、
前記絶縁層のそれより高いバンドギャップの半導体バリア層を、前記付加的絶縁層の上方に成長させる工程と、
前記柱部の該頂部から前記付加的絶縁層及び前記バリア層を除去して前記ｎ＋半導体材料を露出させる工程と、
ａ）前記露出されたｎ＋半導体材料上、ｂ）前記基板の表面上、及びｃ）前記柱部の前記側壁上の前記バリア層上に、金属コンタクトを堆積させる工程とを含む、方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/938,602 US7098093B2 (en) | 2004-09-13 | 2004-09-13 | HEMT device and method of making |
| PCT/US2005/032198 WO2006031654A2 (en) | 2004-09-13 | 2005-09-09 | Hemt device and method of making |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008512874A true JP2008512874A (ja) | 2008-04-24 |
Family
ID=36034589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007531377A Pending JP2008512874A (ja) | 2004-09-13 | 2005-09-09 | Ｈｅｍｔ装置及び製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7098093B2 (ja) |
| EP (1) | EP1805790A4 (ja) |
| JP (1) | JP2008512874A (ja) |
| WO (1) | WO2006031654A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012084901A (ja) * | 2011-12-05 | 2012-04-26 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| WO2015072516A1 (ja) * | 2013-11-15 | 2015-05-21 | 住友電気工業株式会社 | 半導体デバイスおよびその製造方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5051980B2 (ja) * | 2005-03-31 | 2012-10-17 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| US7521732B2 (en) * | 2005-11-18 | 2009-04-21 | General Electric Company | Vertical heterostructure field effect transistor and associated method |
| US20070152238A1 (en) * | 2005-11-18 | 2007-07-05 | General Electric Company | Heterostructure field effect transistor and associated method |
| US8455920B2 (en) * | 2007-05-23 | 2013-06-04 | International Rectifier Corporation | III-nitride heterojunction device |
| US8692319B2 (en) | 2011-06-03 | 2014-04-08 | Infineon Technologies Austria Ag | Lateral trench MESFET |
| WO2013095346A1 (en) | 2011-12-19 | 2013-06-27 | Intel Corporation | Non-planar iii-n transistor |
| DE102012217073A1 (de) * | 2012-09-21 | 2014-03-27 | Robert Bosch Gmbh | Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren |
| EP3022771A4 (en) | 2013-07-15 | 2017-03-15 | HRL Laboratories, LLC | Hemt device and method |
| US9660064B2 (en) * | 2013-12-26 | 2017-05-23 | Intel Corporation | Low sheet resistance GaN channel on Si substrates using InAlN and AlGaN bi-layer capping stack |
| US9601610B1 (en) | 2015-06-18 | 2017-03-21 | Hrl Laboratories, Llc | Vertical super junction III/nitride HEMT with vertically formed two dimensional electron gas |
| GB2547661A (en) * | 2016-02-24 | 2017-08-30 | Jiang Quanzhong | Layered vertical field effect transistor and methods of fabrication |
| US10269923B2 (en) * | 2016-10-19 | 2019-04-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | HEMTs with an AlxGa1-xN barrier layer grown by plasma enhanced atomic layer deposition |
| CN111354777A (zh) * | 2018-12-24 | 2020-06-30 | 东南大学 | 一种低导通电阻的异质结半导体器件 |
| US11552189B2 (en) * | 2019-09-25 | 2023-01-10 | Stmicroelectronics S.R.L. | High electron mobility transistor (HEMT) devices and methods |
| US11367787B2 (en) * | 2019-11-12 | 2022-06-21 | Winbond Electronics Corp. | Semiconductor device and manufacturing method thereof |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4839310A (en) * | 1988-01-27 | 1989-06-13 | Massachusetts Institute Of Technology | High mobility transistor with opposed-gates |
| US5903020A (en) * | 1997-06-18 | 1999-05-11 | Northrop Grumman Corporation | Silicon carbide static induction transistor structure |
| US5945701A (en) * | 1997-12-19 | 1999-08-31 | Northrop Grumman Corporation | Static induction transistor |
| JP2001267555A (ja) * | 2000-03-22 | 2001-09-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6674101B2 (en) * | 2001-06-01 | 2004-01-06 | Furukawa Electric Co Ltd | GaN-based semiconductor device |
| ATE535010T1 (de) * | 2001-07-12 | 2011-12-15 | Univ Mississippi State | Verfahren zur herstllung selbstausgerichteten transistortopologien in siliziumkarbid durch verwendung selektiver epitaxie |
-
2004
- 2004-09-13 US US10/938,602 patent/US7098093B2/en active Active
-
2005
- 2005-09-09 JP JP2007531377A patent/JP2008512874A/ja active Pending
- 2005-09-09 WO PCT/US2005/032198 patent/WO2006031654A2/en active Application Filing
- 2005-09-09 EP EP05801062.0A patent/EP1805790A4/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012084901A (ja) * | 2011-12-05 | 2012-04-26 | Sumitomo Electric Device Innovations Inc | 半導体装置の製造方法 |
| WO2015072516A1 (ja) * | 2013-11-15 | 2015-05-21 | 住友電気工業株式会社 | 半導体デバイスおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060057790A1 (en) | 2006-03-16 |
| WO2006031654A2 (en) | 2006-03-23 |
| EP1805790A4 (en) | 2014-01-15 |
| US7098093B2 (en) | 2006-08-29 |
| WO2006031654A3 (en) | 2006-06-22 |
| EP1805790A2 (en) | 2007-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008512874A (ja) | Ｈｅｍｔ装置及び製造方法 | |
| US6982204B2 (en) | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses | |
| JP6151487B2 (ja) | 化合物半導体装置及びその製造方法 | |
| EP2267783B1 (en) | Insulating gate algan/gan hemt | |
| US8946777B2 (en) | Nitride-based transistors having laterally grown active region and methods of fabricating same | |
| JP6018360B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US8188459B2 (en) | Devices based on SI/nitride structures | |
| KR102329663B1 (ko) | 이질접합 전계효과 트랜지스터 | |
| JP2013118377A (ja) | パワートランジスタ装置のための多層構造を作製する方法、ヘテロ接合電界効果トランジスタ装置のための多層構造を作製する方法、および窒化物系ヘテロ接合電界効果トランジスタ装置 | |
| US8513705B2 (en) | Power electronic devices, methods of manufacturing the same, and integrated circuit modules including the same | |
| KR20130020567A (ko) | 화합물 반도체 장치 및 그 제조 방법 | |
| KR20130034579A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP5509544B2 (ja) | 半導体装置及びその製造方法 | |
| JP2017085058A (ja) | 化合物半導体装置及びその製造方法 | |
| JP6233476B2 (ja) | 化合物半導体装置 | |
| KR101038836B1 (ko) | 질화계 이종접합 전계효과 트랜지스터 제조방법 | |
| JP2003197645A (ja) | ヘテロ接合電界効果トランジスタ及びその製造方法 | |
| KR920004365B1 (ko) | 매립형 저항성 접촉의 형성방법 | |
| TWI844049B (zh) | 具有包含氮化鋁銦的阻障層的半導體結構及其生長方法 | |
| JP4997660B2 (ja) | 半導体装置 | |
| CN113169227A (zh) | 半导体结构及其制备方法 | |
| TW201740567A (zh) | 半導體結構及其製造方法 | |
| US20220293780A1 (en) | Manufacturing method for forminginsulating structure of high electron mobility transistor | |
| KR100772730B1 (ko) | 컴플리멘터리 측면 질화물 트랜지스터 | |
| JPH03159135A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080909 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120627 |