CN100508144C - 金刚石半导体元件及其制造方法 - Google Patents

金刚石半导体元件及其制造方法 Download PDF

Info

Publication number
CN100508144C
CN100508144C CNB2006800010825A CN200680001082A CN100508144C CN 100508144 C CN100508144 C CN 100508144C CN B2006800010825 A CNB2006800010825 A CN B2006800010825A CN 200680001082 A CN200680001082 A CN 200680001082A CN 100508144 C CN100508144 C CN 100508144C
Authority
CN
China
Prior art keywords
diamond
film
diamond film
monocrystalline diamond
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006800010825A
Other languages
English (en)
Other versions
CN101053075A (zh
Inventor
嘉数诚
牧本俊树
植田研二
山内喜晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of CN101053075A publication Critical patent/CN101053075A/zh
Application granted granted Critical
Publication of CN100508144C publication Critical patent/CN100508144C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/274—Diamond only using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C23C16/27—Diamond only
    • C23C16/278—Diamond only doping or introduction of a secondary phase in the diamond
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C30B25/105—Heating of the reaction chamber or the substrate by irradiation or electric discharge
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/04—Diamond
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02027—Setting crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

在以往的金刚石半导体元件中，晶体缺陷密度高，不能将金刚石特有的高热导率、高介质击穿场强、高频率特性等物理特性反映在晶体管特性上。通过使金刚石基板的面方位稍稍偏离[001]方向，可以大幅度地降低金刚石特有的晶体缺陷。通过使单晶金刚石薄膜、沟道的面方位稍稍偏离[001]方向，也可以得到同样的效果。与根据以往的面方位制成的晶体管相比，可以得到非常高的互导gm。

Description

金刚石半导体元件及其制造方法
技术领域
本发明涉及金刚石半导体元件，更详细地说，涉及金刚石半导体元件所特有的晶体缺陷的产生得到抑制的半导体元件结构及其制造方法。
背景技术
金刚石在各种材料中具有最高的热导率，在半导体中具有最大的介质击穿场强。因此，金刚石是最适于需要高电压、大电流工作的大功率半导体元件的半导体材料。而且，由于金刚石中的电子和空穴具有高的迁移率和饱和速度，因此金刚石也适合作为能够在高频率下工作的高频半导体元件。高频金刚石半导体元件是在微波带和毫波带区域的高频率波带中控制大功率的半导体元件。
图5A～C是显示以往金刚石半导体元件的制造工序的图。以下，对于在非专利文献1中公开的以往技术中金刚石半导体晶体管的制造工序进行说明(关于面方位，参照非专利文献2)。
首先，如图5A所示准备单晶金刚石基板1-31。单晶金刚石基板(substrate)1-31表面的面方位[数学式1]准确地在[001]方向上具有面方位。
[数学式1]
接着，如图5B所示，在单晶金刚石基板1-31上使单晶金刚石薄膜1-32晶体生长。在晶体生长工序中，按照平行于单晶金刚石薄膜1-32的表面的方式形成二维空穴沟道1-33。由于单晶金刚石(diamond)薄膜1-32表面的面方位[数学式2]和空穴沟道1-33(channel)形成面的面方位[数学式3]与单晶金刚石基板1-31表面的面方位相同，因此准确地在[001]方向上具有面方位。
[数学式2]
[数学式3]
Figure C200680001082D0007151459QIETU
进而，如图5C所示，在单晶金刚石薄膜1-32的表面上分别形成源电极1-34、栅电极1-35、漏电极1-36。栅(gate)电极35的长度方向[数学式4]为[100]方向。
[数学式4]
Figure C200680001082D0007151507QIETU
通过以上说明的以往方法制作的晶体管的特性在非专利文献1中详细地公开。全部统一为栅极长0.2μm的晶体管特性(根据栅极宽度规格化)公开了晶体管特性数据。根据非专利文献1，该晶体管的最大互导gmmax至多为150mS/mm。
但是，金刚石单晶与其他半导体例如硅、砷化镓、磷化铟、氮化镓等相比，具有晶体缺陷密度极高的问题。因此，不能在晶体管特性中反映出高热导率、高介质击穿电场、良好的高频率特性等金刚石原本的物理性质。另外，使用了金刚石半导体的晶体管还未达到实用化。对于该问题，在非专利文献1中有叙述。因此，为了实现使用了金刚石单晶的实用的晶体管，必须通过对金刚石特有的晶体缺陷的产生加以抑制的方法来制作元件。
本发明的第1目的在于，通过使金刚石基板的面方位稍稍偏离[001]方向，而显著地抑制金刚石特有的晶体缺陷的产生。
金刚石由于具有材料最高的热导率、半导体最大的介质击穿场强，因此理论上是最适用于能够高电压、大电流工作的大功率半导体元件的半导体材料。而且，由于具有高的电子和空穴的迁移率、饱和速度，因此也适于作为能够在高频率下工作的高频半导体元件。
图13A～G显示了以往金刚石半导体元件的制作工序。在表面附近具有二维空穴沟道的金刚石单晶薄膜2-11(图13A)上蒸镀金(Au)，形成Au薄膜2-12(图13B)。在该Au薄膜2-12上涂布抗蚀剂2-13(图13C)。接着，采用光刻或电子束进行曝光和显影，从而将部分抗蚀剂2-13除去，在形成栅电极的区域上的抗蚀剂2-13上形成开口部(图13D)。然后将试样浸在Au刻蚀液中，刻蚀抗蚀剂2-13开口部附近的Au薄膜2-12(图13E)。
如图13E所示，Au薄膜2-12中，从抗蚀剂2-13的开口部露出的表面被刻蚀，由该位置向深度方向(垂直于金刚石单晶薄膜2-11的方向)以及横向方向(水平于金刚石单晶薄膜2-11的方向)也被刻蚀。因此，Au薄膜2-12在抗蚀膜2-13下方的区域也被削掉。将该像挖掉那样被削去的部分称为底切(under cut)。如此被刻蚀溶液向横向方向刻蚀时，Au薄膜2-12和抗蚀膜2-13的附着力比Au薄膜2-12刚石单晶薄膜2-11的附着力还强，因此向横向方向的刻蚀速度在抗蚀剂2-13侧慢、在金刚石单晶薄膜2-11侧加快。因此，Au薄膜2-12的被刻蚀侧的端面的角度θ大致为45度。也就是说，由于刻蚀而被分割为两个的Au薄膜2-12分别成为上侧宽度大于下侧的倒梯形形状。
接着，进行Al(铝)的蒸镀(图13F)。通过抗蚀剂2-13和Au薄膜2-12的开口部被直接蒸镀在金刚石单晶薄膜2-11表面上的Al和被蒸镀在抗蚀剂2-13上的A1分别形成A1薄膜2-15G、2-15。接着，为了剥离(lift off)抗蚀剂2-13，将试样浸渍在剥离液中，除去抗蚀剂2-13和蒸镀在其上的A1薄膜2-15(图13G)。这里，将Au薄膜2-12中的一个作为源电极2-16S、另一个Au薄膜2-12作为漏电极2-16D、将残留在金刚石单晶薄膜2-11表面上的A1薄膜2-15G作为栅电极2-17G。此时，厚度tS、tD为0.6μm，相当于栅电极2-17G的从源极侧一端至漏极侧一端的长度的栅极长dG为0.2μm。
与其他半导体，例如硅、砷化镓、磷化铟、氮化镓不同，在金刚石半导体中具有所谓的晶体管的电子、空穴行走的沟道必须距离表面0.1μm以内的物理制约(参照非专利文献3)。
在这种物理制约下，为了提高作为金刚石半导体元件增幅度的互导gm、使作为高频率特性中工作频率上限的最大振荡频率fmax提高到实用水平，有必要缩窄源电极2-16S的连接于金刚石单晶薄膜2-11的面一端与栅电极2-17G的源极侧一端之间的源极·栅极电极间隔dSG、以及栅电极2-17G的漏极侧一端与漏电极2-16D的连接于金刚石单晶薄膜2-11面一端之间的栅极·漏极电极间隔dGD。这在其它半导体中并不是什么问题，但在金刚石半导体元件中则是来源于其物理性质而必须解决的课题。进而，为了提高最大振荡频率fmax，必须尽量地缩窄图13G的栅极长dG。
在非专利文献4中公开了源电极2-16S和漏电极2-16D之间的间隔为2.6μm或2.7μm，栅极长dG为0.2μm，因此源极·栅极电极间隔dSG、栅极·漏极电极间隔dGD分别为1.3～1.4μm。
另外，为了在晶体管工作时不发生无用的电压下降，必须尽量地减少源极电阻和漏极电阻。为了降低源极电阻和漏极电阻，必须尽量地加厚源电极2-16S的厚度tS、漏电极2-16D的厚度tD。
然而，在刻蚀Au薄膜2-12的过程中，具有由于在源电极2-16S和漏电极2-16D的栅电极2-17G侧的端面上形成图13E所示的角度θ约为45度的倒梯形结构，因此源极·栅极电极间隔dSG、栅极·漏极电极间隔dGD不能作成比源电极2-16S的厚度tS、漏电极2-16D的厚度tD更窄。也就是说，在以往的技术中，不能同时满足“缩窄源极·栅极电极间隔、栅极·漏极电极间隔”和“增厚源电极的厚度、漏电极的厚度”这两个方面。
在图14A～C中显示了利用以往方法制作的金刚石晶体管的特性。这是在非专利文献3中公开的结果，全部统一为栅极长0.2μm的晶体管特性。对于图14A所示的漏极电流电压特性而言，以栅极长dG规格化的最大漏极电流至多为0.35A/mm。另外，对于图14B所示的互导gm的栅极电压VG依赖性(传递特性)而言，以栅极长dG规格化的最大互导gmmax至多为150mS/mm。对于图14C所示的功率增益U的频率f依赖性而言，工作频率的上限的最大振荡频率fmax至多为81GHz。另外，虽未图示给出，但漏极介质击穿电压至多为45V。
因此，本发明的第2目的为通过兼顾“缩窄源极·栅极电极间隔dSG、栅极·漏极电极间隔dGD”和“增厚源电极的厚度tS、漏电极的厚度tD”，提高最大振荡频率fmax，以大幅提高金刚石场效应晶体管的特性，且抑制电压下降，从而达到实用水平。
使用图22A、22B说明以往的金刚石单晶薄膜的制作方法。准备面方位为(100)的金刚石单晶基板3-1(图22A)。接着使用微波等离子体CVD装置，以甲烷作为反应气体，在基板温度700℃的条件下在金刚石单晶基板3-1上层叠金刚石单晶薄膜3-2，达到1-5μm左右(图22B)。通过CVD法获得的金刚石薄膜的表面以生长状态被氢封端，具有表面传导性，作为P型半导体发挥功能。
在非专利文献5中记载有，为了使形成在硅基板上的金刚石薄膜的结晶性变得良好，将上述金刚石薄膜配置在成为1×10-6Torr真空的陶瓷管中，在真空中进行1000℃以上的高温退火。
使用在图22A、22B说明的以往金刚石单晶薄膜制作方法制作的金刚石单晶薄膜在室温下的平均迁移率为800cm2/Vs左右，可以重现性良好地得到高品质薄膜。但是，在上述金刚石单晶薄膜中存在生长丘、异常生长粒子等多种晶体缺陷或杂质。
在非专利文献5中，如果进行退火的温度为1200℃以上，则伴随金刚石薄膜劣化的band-A发光(来自于缺陷的发光)增大。即，在专利文献2中，在1200℃以上，结晶性的劣化增大。
退火的温度越高则结晶性变得越良好，因此优选在更高的温度下进行退火。但是，在非专利文献5中，如果为了使结晶性变得良好而达到高温、达到某种温度(1200℃)以上，则金刚石薄膜的石墨化得到发展，结晶性的劣化增大。
因此，本发明的第3目的在于提供减少金刚石薄膜内存在的晶体缺陷、杂质等，能够制作高品质金刚石薄膜的金刚石薄膜制作方法。
另外，已知的是，金刚石与硅(Si)相比作为半导体的物理特性优异。理论上确认金刚石元件与硅元件相比，具有高温工作为3倍、高电压性能为30倍、高速化为3倍的特性。因此，期待金刚石实现具有高热导率、介质击穿场强的高功率装置，具有高的载流子迁移率、饱和漂移速度的高频率装置等。也就是说，使用了金刚石半导体的场效应晶体管(FET)与双极晶体管相比，成为远远超过以往半导体的在高频率下可以驱动、可以大功率工作的电子元件。另外，在理论上已经明确，如果实现了使用金刚石半导体的半导体激光、发光二极管，则会实现波长225nm的紫外区域的高亮度发光元件(参照非专利文献6)。
金刚石的能隙为5.5eV，原本为绝缘体，但与Si的情况相同，当掺杂III族元素的B，则形成受体能级，理论上成为p型半导体。
晶体管或光装置结构中的p型半导体层在空穴浓度小于1.0×1015cm-3时，与绝缘体同样为高电阻，因此不能充分地发挥作为p型半导体的功能，不能使用。该晶体管或光装置结构中的p型半导体层的掺杂元素的密度超过1.0×1021cm-3时，由于显示金属的电传导，因此该情况也不能充分地发挥作为p型半导体的功能，不能使用。因而，p型半导体层必须是空穴浓度为1.0×1015cm-3以上、且掺杂原子浓度为1.0×1021cm-3以下。
由于半导体中的空穴浓度和掺杂原子浓度依赖于温度，因此为了保证装置的实用性，在室温(300K)附近的工作温度下满足上述条件是重要的。进而，在家电、电力机器、产业机器等大功率下使用时，由于特别要求在高温状态下的工作，因此即便在高于室温的温度、例如500K附近下也必须满足上述条件。
但是，如图38所示，在金刚石中掺杂硼(B)的以往技术中，存在B原子浓度即便为1.0×1021cm-3时，在室温(300K)下只能得到6×1014cm-3的空穴浓度的问题。图38的横轴为测定温度(K)、纵轴为以往p型金刚石半导体中的空穴浓度(cm-3)，以以往p型金刚石半导体中对每个B原子浓度绘制测定值。由于该值在300K下不满足实用上所要求的1.0×1015cm-3，因此具有不能将金刚石半导体作为晶体管或光装置实用化的问题。
另外，作为提高金刚石半导体在300K附近的空穴浓度的方法，考虑到将B原子浓度提高到比1.0×1021cm-3更高，但如果B原子浓度高于1.0×1021cm-3，则金刚石的晶体品质恶化，失去作为金刚石半导体的性质，因此具有不能实用的问题。
因而，本发明的第4目的在于提供在室温(300K)以上温度下的空穴浓度为1.0×1015cm-3以上、且掺杂原子浓度为1.0×1021cm-3以下的实用的p型金刚石半导体及其制造方法。
如上所述，金刚石是兼具物质中最高的热导率(22W/cmK)和介质击穿电场(>10MV/cm)、高的载流子迁移率(电子：4500cm2/Vs、空穴：3800cm2/Vs)的半导体，如果实现了高效率掺杂，则会实现以超过Si、GaAs、GaN的高频率高功率工作的晶体管。
在金刚石中进行掺杂的方法之一为离子注入法。该离子注入法是以高电压加速杂质、施加数kV～数MV的能量，在晶体中导入杂质离子的方法，由于伴有高能量过程，因此与加速电压成比例地在晶体中产生损伤(晶体缺陷、非晶层等)。该损伤可以通过进行适当的高温退火处理而除去，由此掺杂剂被电活化，体现出所注入的杂质带来的半导体特性。但是，由于金刚石在常压(1气压)下为热力学的准稳定层，因此在通常使用的常压或真空下的退火中，不能得到高品质的金刚石半导体。因而，在专利文献1中如下所述那样，进行了在高压力下的高温退火。
图43A～43E显示了使用以往技术的离子注入法的金刚石半导体的制作工序。使用离子注入装置在加速电压150kV、剂量1×1016cm-2的条件下在金刚石单晶(图43A)中注入掺杂剂(硼)(图43B-43C)，在5GPa、1700K的压力、温度下烧结1小时(退火)(图43D)。
但是，如此进行了退火处理的金刚石薄膜为高电阻，具有不显示半导体特性的问题。这是由于在高温高压退火处理的过程中，金刚石表面发生刻蚀，注入有离子的层被削减(图43D)。这样，在以往方法中通过离子注入形成的金刚石层在高温高压退火中被刻蚀，存在无法得到金刚石半导体的问题。
因而，本发明的第5目的在于提供防止注入有离子的金刚石由于高温高压退火引起的金刚石表面的刻蚀，得到通过以往方法不能得到的高品质P型、N型金刚石半导体的金刚石半导体制作方法。
专利文献1：日本特公平8-15162号公报
非专利文献1：嘉数诚等、“金刚石MESFET的高频率特性”、日本应用物理学会志“应用物理”、第73卷、第3号(2004年3月号)、p.363-367
非专利文献2：C、キツテル、“固体物理学入门”、丸善出版、第5版、上卷、p.11-22
非专利文献3：嘉数诚等6人、“金刚石MESFET的高频率特性”应用物理、日本应用物理学会、2004年、第73卷、第3号、p.0363-0367
非专利文献4：M.Kasu，“Influence of epitaxy onhydrogen-passivated diamond”Diamond and Related Materials，2004，No.13，P.226-232
非专利文献5：J.Ruan et al.“Cathodoluminescence andannealing study of plasma-deposited polycrystalline diamondfilms”J.Appl.Phys.69(9)，1 May 1991
非专利文献6：嘉数等、“金刚石ME SFET的高频率特性”、应用物理、2004年、第73卷、第3号、p.363-367
非专利文献7：F.P.Bundy，H.P.Boverkerk，H.M.Strong，and R.H.Wentorf，“Diamond-Graphite Equilibrium Line fromGrowth and Graphitization of Diamond”，The Journal of ChemicalPhysics，August，1961，Vol.35，Number 2，pp.383
发明内容
为了达成上述第1目的，本发明的一形态为场效应晶体管，该晶体管由单晶金刚石薄膜、形成在上述单晶金刚石薄膜内部的空穴或电子沟道以及形成在上述单晶金刚石薄膜上的漏电极、栅电极和源电极构成，其特征在于，上述单晶金刚石薄膜的晶轴[001]方向相对上述单晶金刚石薄膜表面的面方位倾斜，或者，上述单晶金刚石薄膜的晶轴[001]方向相对上述沟道形成面的面方位倾斜。
上述单晶金刚石薄膜表面的面方位与上述单晶金刚石薄膜的晶轴[001]方向所成角度αd或者上述沟道形成面的面方位与上述单晶金刚石薄膜的晶轴[001]方向所成角度αc可以在0.05度～1.1度的范围内。
本发明的其他形态为场效应晶体管，该晶体管由形成在基板上的单晶金刚石薄膜、形成在上述单晶金刚石薄膜内部的空穴或电子沟道以及形成在上述单晶金刚石薄膜上的漏电极、栅电极和源电极构成，其特征在于，上述单晶金刚石薄膜的晶轴[001]方向相对上述单晶金刚石薄膜表面的面方位倾斜，或者，上述单晶金刚石薄膜的晶轴[001]方向相对上述沟道形成面的面方位倾斜。
上述单晶金刚石薄膜表面的面方位与上述单晶金刚石薄膜的晶轴[001]方向所成角度αd或者上述沟道形成面的面方位与上述单晶金刚石薄膜的晶轴[001]方向所成角度αc可以在0.05度～1.1度的范围内。
本发明的其他形态为场效应晶体管，该晶体管由形成在基板上的单晶金刚石薄膜、形成在上述单晶金刚石薄膜上的空穴或电子沟道以及形成在上述沟道上的漏电极、栅电极和源电极构成，其特征在于，上述单晶金刚石薄膜的晶轴[001]方向相对上述沟道表面的面方位倾斜。
上述沟道表面的面方位与上述单晶金刚石薄膜的晶轴[001]方向所成角度αc可以在0.05度～1.1度的范围内。
这些上述基板为单晶金刚石基板，上述单晶金刚石基板和上述单晶金刚石薄膜的界面的面方位与上述单晶金刚石基板的晶轴[001]方向所成角度as可以在0.05度～1.1度的范围内。
这些上述栅电极的长度方向与上述单晶金刚石薄膜的晶轴[110]方向所成角度度β可以是-30度～+30度的范围。
本发明的其他形态为场效应晶体管的制造方法，其中场效应晶体管由形成在基板上的单晶金刚石薄膜、形成在上述单晶金刚石薄膜内部的空穴或电子沟道以及形成在上述单晶金刚石薄膜上的漏电极、栅电极和源电极构成，其特征在于，该方法包括以下工序：在上述基板上形成上述单晶金刚石薄膜的工序；在上述单晶金刚石薄膜上形成上述沟道的工序；在所形成的上述沟道上进一步形成上述单晶金刚石薄膜的工序；研磨加工上述单晶金刚石薄膜的表面使得上述单晶金刚石薄膜表面的面方位相对上述单晶金刚石薄膜的晶轴[001]方向倾斜的工序。
本发明的其他形态为场效应晶体管的制造方法，其中场效应晶体管由形成在基板上的单晶金刚石薄膜、形成在上述单晶金刚石薄膜内部的空穴或电子沟道以及形成在上述单晶金刚石薄膜上的漏电极、栅电极和源电极构成，其特征在于，该方法包括以下工序：在上述基板上形成上述单晶金刚石薄膜的工序；研磨加工上述单晶金刚石薄膜表面使得所形成的上述单晶金刚石薄膜表面相对上述单晶金刚石薄膜的晶轴[001]方向倾斜的工序；在研磨加工过的上述单晶金刚石薄膜上形成上述沟道的工序。
本发明的其他形态为场效应晶体管的制造方法，其中场效应晶体管由形成在单晶金刚石基板上的单晶金刚石薄膜、形成在上述单晶金刚石薄膜内部的空穴或电子沟道以及形成在上述单晶金刚石薄膜上的漏电极、栅电极和源电极构成，其特征在于，该方法包括以下工序：研磨加工上述单晶金刚石基板的表面使得上述单晶金刚石基板的面方位相对上述单晶金刚石基板的晶轴[001]方向倾斜的工序；在研磨加工过的上述单晶金刚石基板上形成上述单晶金刚石薄膜的工序；在上述单晶金刚石薄膜上形成上述沟道的工序。
以往的单晶金刚石基板的面方位准确地朝向[001]方向。但是[001]的面方位是非常容易产生缺陷的面方位。因此，通过使金刚石基板的面方位稍稍偏离[001]方向，可以显著地抑制金刚石特有的晶体缺陷的产生。可得到高的场效应晶体管的互导。
为了达成上述第2目的，本发明的形态为金刚石半导体元件，其为在金刚石单晶薄膜上分别间隔一定距离形成栅电极、源电极和漏电极的金刚石半导体元件，其特征在于，源电极包含金刚石单晶薄膜侧的第1区域和第1区域以外的第2区域、第1区域的栅电极侧的第1端面与栅电极之间的第1距离小于等于第2区域的栅电极侧的第2端面与栅电极之间的第2距离，漏电极包含金刚石单晶薄膜侧的第3区域和第3区域以外的第4区域、第3区域的栅电极侧的第3端面与栅电极之间的第3距离小于等于第4区域的栅电极侧的第4端面与栅电极之间的第4距离。
上述的第1距距离可以是0.1μm～10μm的范围，第2距离可以是第1距离～30μm的范围。
上述的第3距离可以是0.1μm～50μm的范围，第4距离可以是第3距离～50μm的范围。
上述的第1区域的厚度可以是0.01μm～0.2μm的范围，第2区域的厚度可以是0.2μm以上。
上述的第3区域的厚度可以是0.01μm～0.2μm的范围，第4区域的厚度可以是0.2μm以上。
本发明的形态为金刚石半导体元件，其为在金刚石单晶薄膜上分别间隔一定距离形成栅电极、源电极和漏电极的金刚石半导体元件，其特征在于，源电极至少包含形成在金刚石单晶薄膜上的第1下部金属膜和形成在第1下部金属膜上的第1上部金属膜，第1下部金属膜的栅电极侧的第1端面与栅电极之间的第1距离小于等于第1上部金属膜的栅电极侧的第2端面与栅电极之间的第2距离，漏电极至少包含形成在金刚石单晶薄膜上的第2下部金属膜和形成在第2下部金属膜上的第2上部金属膜，第2下部金属膜的栅电极侧的第3端面与栅电极之间的第3距离小于等于第2上部金属膜的栅电极侧的第4端面与栅电极之间的第4距离。
上述的第1距离可以是0.1μm～10μm的范围，第2距离可以是第1距离～30μm的范围。
上述的第3距离可以是0.1μm～50μm的范围，第4距离可以是第3距离～50μm的范围。
上述的第1下部金属膜的厚度可以是0.01μm～0.2μm的范围，第1上部金属膜的厚度可以是0.2μm以上。
权利要求10记载的发明是权利要求6～9所述的金刚石半导体元件，其特征在于，第2下部金属膜的厚度为0.01μm～0.2μm的范围，第2上部金属膜的厚度为0.2μm以上。
上述的第1下部金属膜由金或含有金的合金形成，第1上部金属膜可以为金、铂、钯、钛、钼、钨中任一种金属或含有其的合金。
上述的第2下部金属膜由金或含有金的合金形成，第2上部金属膜可以为金、铂、钯、钛、钼、钨中任一种金属或含有其的合金。
本发明的其他形态为金刚石半导体元件制作方法，其特征在于具有以下工序：在金刚石单晶薄膜上形成第1金属膜的工序；在第1金属膜上形成第2金属膜的工序；在第2金属膜的第1区域上形成到达第1金属膜表面的第1开口部的工序；对从开口部露出的第1金属膜的表面的一部分进行刻蚀，形成到达金刚石单晶薄膜表面的第2开口部的工序；在从第2开口部露出的金刚石单晶薄膜上形成第3金属膜的工序。
在形成上述第1开口部的工序中，可以按照第1开口部的宽度大于第2金属膜的厚度来形成第1开口部。
根据本发明，在金刚石半导体中，通过分为剥离的层和刻蚀的层来形成源电极和漏电极，可以兼顾“缩窄源极·栅极电极间隔、栅极·漏极电极间隔”和“增厚源电极的厚度、漏电极的厚度”，大幅提高金刚石场效应晶体管的特性，使其达到实用水平。
为了达成上述第3目的，本发明的形态为金刚石薄膜的制作方法，其特征在于具有以下工序：在基板上形成金刚石晶体薄膜的第1工序；在金刚石稳定的高压力下烧结上述形成的金刚石晶体薄膜的第2工序。
本发明的其他形态为金刚石薄膜的制作方法，其特征在于具有以下工序：在基板上形成金刚石晶体薄膜的第1工序；准备两张上述形成的金刚石晶体薄膜的第2工序；重叠上述两张金刚石晶体薄膜的各表面使各自的表面的至少一部分相接触，在金刚石稳定的高压力下烧结上述重叠的两张金刚石晶体薄膜的第3工序。
本发明的其他形态为金刚石薄膜的制作方法，其特征在于具有以下工序：在基板上形成金刚石晶体薄膜的第1工序；在上述形成的金刚石晶体薄膜的表面的至少一部分上形成保护部件、或者用保护部件覆盖上述至少一部分，通过上述保护部件保护上述至少一部分的第2工序；在金刚石稳定的高压力下烧结被上述保护部件保护的金刚石晶体薄膜的第3工序。
上述保护部件可以为氧化硅、氮化硅或氧化铝的任一种。
上述保护部件可以为钛、钨、铂、钯或钼，或者含有其中至少一种金属的合金。
上述基板可以制成金刚石单晶基板。
上述金刚石晶体薄膜可以制成金刚石单晶薄膜。
上述金刚石单晶基板和上述金刚石单晶薄膜的面方位可以为(111)。
上述金刚石晶体薄膜可以制成金刚石多晶薄膜。
在上述第1工序中，可以进行以下控制中的至少任意一种：一种控制为，控制形成上述金刚石晶体薄膜时用于加热上述基板的温度；另一种控制为，对于形成上述金刚石晶体薄膜时所使用的甲烷和氢气，控制上述甲烷流量相对于上述氢气流量的比例。
上述温度可以控制在形成上述金刚石晶体薄膜时的生长温度以上、700℃以下。
上述比例可以控制在大于0％、小于等于0.5％。
上述金刚石晶体薄膜表面的平坦性以均方根粗糙度表示时在1μm2范围内可以为30nm以下。
进行上述烧结时的压力P(GPa)与进行上述烧结时的温度T(K)的关系满足P≥0.71+0.0027T的关系、且在P≥1.5GPa的压力下进行上述烧结。
在上述第1工序中，可以通过微波等离子体CVD法形成上述金刚石晶体薄膜。
根据本发明，由于对金刚石晶体薄膜实施高压高温退火处。理以使金刚石稳定，因此可以减少金刚石晶体薄膜中的晶体缺陷、杂质，可以使金刚石晶体薄膜高品质化。
为了达成上述第4目的，本发明的形态为p型金刚石半导体，其特征在于作为掺杂剂含有Al、Be、Ca、Cd、Ga、In、Li、Mg和Zn中的任何一个。
上述掺杂元素的浓度可以是在各温度下使上述p型金刚石半导体中的空穴浓度达到1.0×1015cm-3以上的浓度、且为1.0×1021cm-3以下的浓度。
作为上述掺杂元素，可以以2.6×1016cm-3以上、1.0×1021cm-3以下的浓度含有Al。
作为上述掺杂元素，可以以1.3×1016cm-3以上、1.0×1021cm-3以下的浓度含有Be。
作为上述掺杂元素，可以以3.2×1016cm-3以上、1.0×1021cm-3以下的浓度含有Ca。
作为上述掺杂元素，可以以6.4×1015cm-3以上、1.0×1021cm-3以下的浓度含有Cd。
作为上述掺杂元素，可以以8.1×1015cm-3以上、1.0×1021cm-3以下的浓度含有Ga。
作为上述掺杂元素，可以以5.1×1015cm-3以上、1.0×1021cm-3以下的浓度含有In。
作为上述掺杂元素，可以以3.2×1016cm-3以上、1.0×1021cm-3以下的浓度含有Li。
作为上述掺杂元素，可以以1.0×1017cm-3以上、1.0×1021cm-3以下的浓度含有Mg。
作为上述掺杂元素，可以以1.6×1016cm-3以上、1.0×1021cm-3以下的浓度含有Zn。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过超高温高压合成，将Al、Be、Ca、Cd、Ga、In、Li、Mg和Zn中的任一个作为掺杂元素掺杂到金刚石中。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过离子注入法，将Al、Be、Ca、Cd、Ga、In、Li、Mg和Zn中的任一个作为掺杂元素掺杂到金刚石中。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳(C)的气体和Al原子数相对于C原子数的比例(Al/C)为26ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
上述Al的掺杂气体可以含有将固体Al插入到等离子体中使其气化的铝(Al)、三甲基铝((CH3)3Al：TMAl)、三乙基铝((C2H5)3Al：TEAl)和氯化铝(AlCl3)的任一种。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳(C)的气体和Be原子数相对于C原子数的比例(Be/C)为0.13ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
上述Be的掺杂气体可以含有将固体Be插入到等离子体中使其气化的铍(Be)。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳(C)的气体和Ca原子数相对于C原子数的比例(Ca/C)为0.32ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
其特征在于，上述Ca的掺杂气体可以含有将固体Ca插入到等离子体中使其气化的钙(Ca)和氯化钙(CaCl2)的任一种。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳(C)的气体和Cd原子数相对于C原子数的比例(Cd/C)为0.064ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
上述Cd的掺杂气体可以含有二甲基镉((CH3)2Cd：DMCd)、二乙基镉((C2H5)2Cd：DECd)和氯化镉(CdCl2)的任一种。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳(C)的气体和Ga原子数相对于C原子数的比例(Ga/C)为0.081ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
上述Ga的掺杂气体可以含有三甲基镓((CH3)3Ga：TMGa)、三乙基镓((C2H5)3Ga：TEGa)和氯化镓(GaCl3)的任一种。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳的气体和In原子数相对于C原子数的比例(In/C)为0.051ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
上述In的掺杂气体可以含有三甲基铟((CH3)3In：TMIn)、三乙基铟((C2H5)3In：TEIn)和氯化铟(InCl3)的任一种。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳(C)的气体和Li原子数相对于C原子数的比例(Li/C)为3.0ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
上述Li的掺杂气体可以含有甲基锂(CH3Li)、乙基锂(C2H5Li)和丙基锂(C3H7Li)的任一种。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳的气体和Mg相对于C原子数的比例(Mg/C)为1.0ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
上述Mg的掺杂气体可以含有双(环戊二烯基)镁((C5H5)2Mg：Cp2Mg)、双(甲基环戊二烯基)镁((CH3C5H4)2Mg：MCp2Mg)和氯化镁(MgCl2)的任一种。
本发明的其他形态为p型金刚石半导体的制造方法，其特征在于，通过化学气相沉积(CVD)法，由至少包含含有碳的气体和Zn原子数相对于C的比例(Zn/C)为0.16ppm以上104ppm以下的掺杂气体的原料气体，在金刚石基板上生长p型金刚石半导体膜。
上述含有Zn的掺杂气体可以含有二甲基锌((CH3)2Zn：DMZn)、二乙基锌((C2H5)2Zn：DEZn)和氯化锌(ZnCl2)的任一种。
本发明的其他形态为MESFET，其特征在于具备：金刚石基板，形成在上述金刚石基板上的利用上述任何方法制作的p型金刚石半导体层、相互间隔一定距离形成在上述p型金刚石半导体层上的源电极和漏电极、形成在上述p型金刚石半导体层上的上述源电极和漏电极之间的栅电极。
本发明的其他形态为MI SFET，其特征在于具备：金刚石基板，形成在上述金刚石基板上的利用上述任何方法制作的p型金刚石半导体层、相互间隔一定距离形成在上述p型金刚石半导体层上的源电极和漏电极、形成在上述p型金刚石半导体层上的上述金属电极之间的绝缘体层、形成在上述绝缘体层上的栅电极。
本发明的其他形态为npn型双极晶体管，其特征在于具备：金刚石基板、形成在上述金刚石基板上的第1n型金刚石半导体层、相互间隔一定距离形成在上述第1n型金刚石半导体层上的利用上述任何方法制作的第1p型金刚石半导体层和第1金属电极、相互间隔一定距离形成在上述p型金刚石半导体层上的第2n型金刚石半导体层和第2金属电极、形成在上述第2n型金刚石半导体层上的第3金属电极。
本发明的其他形态为pnp型双极晶体管，其特征在于具备：金刚石基板、形成在上述金刚石基板上的利用上述任何方法制作的第1p型金刚石半导体层、相互间隔一定距离形成在上述第1p型金刚石半导体层上的n型金刚石半导体层和第1电极、相互间隔一定距离形成在上述n型金刚石半导体层上的形成在上述金刚石基板上的权利要求1～10任一项所述的第2p型金刚石半导体层和第2电极、形成在上述第2p型金刚石半导体层上的第3电极。
本发明的其他形态为LED，其特征在于具备：金刚石基板、形成在上述金刚石基板上的利用上述任何方法制作的p型金刚石半导体层、相互间隔一定距离形成在上述p型金刚石半导体层上的n型金刚石半导体层和阳极电极、形成在上述n型金刚石半导体层上的阴极电极。
通过本发明，能够制作在室温(300K)以上空穴浓度为1.0×1015cm-3以上、掺杂原子浓度为1.0×1021cm-3以下的实用的p型金刚石半导体。另外，可以在将掺杂原子浓度抑制在1.0×1021cm-3以下的同时，大幅度地提高p型金刚石半导体的空穴浓度。
为了达成上述第5目的，本发明的形态为金刚石半导体的制作方法，其特征在于具有以下工序：通过离子注入法在金刚石中注入掺杂剂的第1工序；在注入有离子的金刚石表面的至少一部分上形成保护层的第2工序；在3.5GPa以上的压力、且600℃以上的温度下，对被保护层保护的、注入有离子的金刚石进行烧结的第3工序。
本发明的形态为金刚石半导体的制作方法，其特征在于具有以下工序：通过离子注入法在金刚石中注入掺杂剂的第1工序；重叠两个注入有离子的金刚石，使得该注入有离子的金刚石表面的至少一部分相互接触，在3.5GPa以上的压力、且600℃以上的温度下进行烧结的第2工序。
通过上述离子注入法注入的掺杂剂可以含有B、Al、Ga、In、Zn、Cd、Be、Mg、Ca、P、As、Sb、O、S、Se、Li、Na、K中的至少1种。
烧结上述注入有离子的金刚石时的压力P(kbar)和温度T(K)可以是满足式P>7.1+0.027T关系的35kbar以上的压力、且873K以上的温度。
上述保护层可以是含有钛、钨、铂、钯、钼中至少1个的金属，Al1-xSixO1-yNy(0≦x≦1、0≦y≦1)以及将2种以上这些物质多层化而成的层中的任一种。
在第1工序中使用的金刚石可以是通过CVD法制作的金刚石薄膜。
根据本发明，通过在利用保护层保护表面的基础上对离子注入金刚石进行高温高压退火处理，可以得到具有高迁移率的高品质P型、N型金刚石半导体。另外，由于可以得到在室温下具有充分高的自由电子、空穴浓度的金刚石半导体，因此可以实现高性能的高频率高功率晶体管。
附图说明
图1A为显示本发明第1实施方式的金刚石半导体元件结构的图。
图1B为显示本发明第1实施方式的金刚石半导体元件结构的图。
图2为显示本发明第2实施方式的金刚石半导体元件结构的图。
图3A为第1实施方式的金刚石半导体元件的制作工序的说明图。
图3B为第1实施方式的金刚石半导体元件的制作工序的说明图。
图3C为第1实施方式的金刚石半导体元件的制作工序的说明图。
图3D为第1实施方式的金刚石半导体元件的制作工序的说明图。
图4A为本发明第1实施方式的金刚石半导体元件的晶体管的特性。
图4B为本发明第1实施方式的金刚石半导体元件的晶体管的特性。
图5A为利用以往技术的金刚石半导体元件的制作工序的说明图。
图5B为利用以往技术的金刚石半导体元件的制作工序的说明图。
图5C为利用以往技术的金刚石半导体元件的制作工序的说明图。
图6为显示除去了金刚石基板结构的本发明金刚石半导体元件的结构的图。
图7A为显示本发明一实施方式的金刚石半导体元件的制作工序的图。
图7B为显示本发明一实施方式的金刚石半导体元件的制作工序的图。
图7C为显示本发明一实施方式的金刚石半导体元件的制作工序的图。
图7D为显示本发明一实施方式的金刚石半导体元件的制作工序的图。
图7E为显示本发明一实施方式的金刚石半导体元件的制作工序的图。
图7F为显示本发明一实施方式的金刚石半导体元件的制作工序的图。
图7G为显示本发明一实施方式的金刚石半导体元件的制作工序的图。
图7H为显示本发明一实施方式的金刚石半导体元件的制作工序的图。
图7I为显示本发明一实施方式的金刚石半导体元件的制作工序的图。
图7J为显示本发明一实施方式的金刚石半导体元件的制作工序的图。
图8A为显示使用了本发明一实施方式的金刚石半导体元件的栅极长为0.2μm的金刚石场效应晶体管的特性的图，显示漏极电流电压特性的图。
图8B为显示使用了本发明一实施方式的金刚石半导体元件的栅极长为0.2μm的金刚石场效应晶体管的特性的图，显示互导gm的栅极电压VG依赖性(传递特性)的图。
图8C为显示使用了本发明一实施方式的金刚石半导体元件的栅极长为0.2μm的金刚石场效应晶体管的特性的图，显示功率增益U的频率f依赖性的图。
图9A为显示下部源极·栅极间隔dSGB和最大振荡频率fmax关系的图。
图9B为显示上部源极·栅极间隔dSGT和最大振荡频率fmax关系的图。
图10A为显示栅极·下部漏极间隔dGDB和漏极介质击穿电压VBR关系的图。
图10B为显示栅极·上部漏极间隔dGDT和最大振荡频率fmax关系的图。
图11A为下部源电极2-6SB厚度tSB和最大振荡频率fmax关系的图。
图11B为上部源电极2-6ST厚度tST和最大振荡频率fmax关系的图。
图12A为下部漏电极2DB厚度tDB和最大振荡频率fmax关系的图。
图12B为上部漏电极2DB厚度tDT和最大振荡频率fmax关系的图。
图13A为显示利用以往技术的金刚石半导体元件制作工序的图。
图13B为显示利用以往技术的金刚石半导体元件制作工序的图。
图13C为显示利用以往技术的金刚石半导体元件制作工序的图。
图13D为显示利用以往技术的金刚石半导体元件制作工序的图。
图13E为显示利用以往技术的金刚石半导体元件制作工序的图。
图13F为显示利用以往技术的金刚石半导体元件制作工序的图。
图13G为显示利用以往技术的金刚石半导体元件制作工序的图。
图14A为显示使用了利用以往技术的金刚石半导体元件的晶体管的特性、漏极电流电压特性的图。
图14B为显示使用了利用以往技术的金刚石半导体元件的晶体管的特性、互导gm的栅极电压VG依赖性(传递特性)的图。
图14C为显示使用了利用以往技术的金刚石半导体元件的晶体管的特性、功率增益U的频率f依赖性的图。
图15A为用于说明本发明实施例1的金刚石薄膜制造方法的图。
图15B为用于说明本发明实施例1的金刚石薄膜制造方法的图。
图15C为用于说明本发明实施例1的金刚石薄膜制造方法的图。
图15D为用于说明本发明实施例1的金刚石薄膜制造方法的图。
图16A为用于说明本发明实施例2的金刚石薄膜制造方法的图。
图16B为用于说明本发明实施例2的金刚石薄膜制造方法的图。
图16C为用于说明本发明实施例2的金刚石薄膜制造方法的图。
图16D为用于说明本发明实施例2的金刚石薄膜制造方法的图。
图17A为用于说明本发明实施例3的金刚石薄膜制造方法的图。
图17B为用于说明本发明实施例3的金刚石薄膜制造方法的图。
图17C为用于说明本发明实施例3的金刚石薄膜制造方法的图。
图17D为用于说明本发明实施例3的金刚石薄膜制造方法的图。
图17E为用于说明本发明实施例3的金刚石薄膜制造方法的图。
图17F为用于说明本发明实施例3的金刚石薄膜制造方法的图。
图18A为用于说明本发明实施例4的金刚石薄膜制造方法的图。
图18B为用于说明本发明实施例4的金刚石薄膜制造方法的图。
图18C为用于说明本发明实施例4的金刚石薄膜制造方法的图。
图18D为用于说明本发明实施例4的金刚石薄膜制造方法的图。
图18E为用于说明本发明实施例4的金刚石薄膜制造方法的图。
图18F为用于说明本发明实施例4的金刚石薄膜制造方法的图。
图19A为用于说明本发明实施例5的金刚石薄膜制造方法的图。
图19B为用于说明本发明实施例5的金刚石薄膜制造方法的图。
图19C为用于说明本发明实施例5的金刚石薄膜制造方法的图。
图19D为用于说明本发明实施例5的金刚石薄膜制造方法的图。
图20A为用于说明本发明实施例6的金刚石薄膜制造方法的图。
图20B为用于说明本发明实施例6的金刚石薄膜制造方法的图。
图20C为用于说明本发明实施例6的金刚石薄膜制造方法的图。
图20D为用于说明本发明实施例6的金刚石薄膜制造方法的图。
图21为显示本发明一实施方式的金刚石和石墨的稳定区域的图。
图22A为用于说明以往方法的金刚石薄膜制作方法的图。
图22B为用于说明以往方法的金刚石薄膜制作方法的图。
图23A为用于比较本发明实施例1的在高压高温退火前后的金刚石单晶薄膜上制作的场效应晶体管的电流-电压特性的图。
图23B为用于比较在本发明实施例1的高压高温退火前后的金刚石单晶薄膜上制作的场效应晶体管的电流-电压特性的图。
图24为显示本发明实施方式的掺杂原子在原料气体中的浓度与在p型金刚石半导体中的浓度的关系的图。
图25为显示本发明实施方式4的p型金刚石半导体中相对于各Al原子浓度的空穴浓度的温度依赖性的图。
图26为显示本发明实施方式5的p型金刚石半导体中相对于各Be原子浓度的空穴浓度的温度依赖性的图。
图27为显示本发明实施方式6的p型金刚石半导体中相对于各Ca原子浓度的空穴浓度的温度依赖性的图。
图28为显示本发明实施方式7的p型金刚石半导体中相对于各Cd原子浓度的空穴浓度的温度依赖性的图。
图29为显示本发明实施方式8的p型金刚石半导体中相对于各Ga原子浓度的空穴浓度的温度依赖性的图。
图30为显示本发明实施方式9的p型金刚石半导体中相对于各In原子浓度的空穴浓度的温度依赖性的图。
图31为显示本发明实施方式11的p型金刚石半导体中相对于各Mg原子浓度的空穴浓度的温度依赖性的图。
图32为显示本发明实施方式12的p型金刚石半导体中相对于各Zn原子浓度的空穴浓度的温度依赖性的图。
图33为显示本发明实施方式15的MESFET(金属-半导体场效应晶体管)的剖面构成图的图。
图34为显示本发明实施方式16的MISFET(金属-绝缘膜-半导体场效应晶体管)的剖面构成图的图。
图35为显示本发明实施方式17的npn型双极晶体管的剖面构成图的图。
图36为显示本发明实施方式18的pnp型双极晶体管的剖面构成图的图。
图37为显示本发明实施方式19的发光二极管(LED)剖面构成图的图。
图38为显示以往p型金刚石半导体中相对于各B原子浓度的空穴浓度的温度依赖性的图。
图39为显示本发明实施方式10的p型金刚石半导体中相对于各Li原子浓度的空穴浓度的温度依赖性的图。
图40A为用于说明本发明实施方式1的金刚石半导体制造工序的图。
图40B为用于说明本发明实施方式1的金刚石半导体制造工序的图。
图40C为用于说明本发明实施方式1的金刚石半导体制造工序的图。
图40D为用于说明本发明实施方式1的金刚石半导体制造工序的图。
图40E为用于说明本发明实施方式1的金刚石半导体制造工序的图。
图40F为用于说明本发明实施方式1的金刚石半导体制造工序的图。
图40G为用于说明本发明实施方式1的金刚石半导体制造工序的图。
图41A为用于说明本发明实施方式2的金刚石半导体制造工序的图。
图41B为用于说明本发明实施方式2的金刚石半导体制造工序的图。
图41C为用于说明本发明实施方式2的金刚石半导体制造工序的图。
图41D为用于说明本发明实施方式2的金刚石半导体制造工序的图。
图41E为用于说明本发明实施方式2的金刚石半导体制造工序的图。
图41F为用于说明本发明实施方式2的金刚石半导体制造工序的图。
图42为显示将硼(B)作为掺杂剂进行了离子注入的金刚石薄膜在高温高压退火前后的阴极发光(CL)光谱(测定温度：10K)的图。
图43A为显示利用以往技术的使用了离子注入法的金刚石半导体制造工序的图。
图43B为显示利用以往技术的使用了离子注入法的金刚石半导体制造工序的图。
图43C为显示利用以往技术的使用了离子注入法的金刚石半导体制造工序的图。
图43D为显示利用以往技术的使用了离子注入法的金刚石半导体制造工序的图。
图43E为显示利用以往技术的使用了离子注入法的金刚石半导体制造工序的图。
具体实施方式
为了达成第1目的，本发明的金刚石半导体元件的特征在于使单晶金刚石基板、单晶金刚石薄膜、空穴或电子沟道的各面方位以及栅电极的形成方向采用本发明特有的方向。
以下，详细地说明用于达成第1目的的本发明金刚石半导体元件的构造和制造方法。
(实施方式1)
图1A、1B为本发明实施方式1的金刚石半导体元件的结构图。如图1B的剖视图所示，在单晶金刚石基板1-1上形成有单晶金刚石薄膜1-2。在单晶金刚石薄膜1-2中形成有二维的空穴或电子沟道1-3。进而，将单晶金刚石基板1-1的面方位与单晶金刚石基板1-1的晶轴[001]方向所成角度作为αs、将单晶金刚石薄膜1-2的面方位与单晶金刚石薄膜1-2的晶轴[001]方向所成角度作为αd、将沟道1-3的面方位与单晶金刚石薄膜1-2的晶轴[001]方向所成角度作为αc。如图1A的俯视图所示，在单晶金刚石薄膜1-2的表面上分别形成有源电极1-4、栅电极1-5、漏电极1-6。形成在单晶金刚石薄膜1-2内部的沟道1-3以虚线表示。将栅电极1-5的长度方向[数学式5]与单晶金刚石薄膜的晶轴[110]所成角度作为β。对于αs、αd、αc和β在后叙述。接着，说明本金刚石半导体元件的制作工序。
[数学式5]
Figure C200680001082D00361
图3A～3D是说明本发明金刚石半导体元件制作工序的图。如图3A所示，首先准备面方位主要朝向晶轴[001]方向的单晶金刚石基板1-1。
接着，如图3B所示，进行表面研磨，使得单晶金刚石基板1-1表面的面方向[数学式6]从单晶金刚石基板1-1的晶轴[001]方向上偏移αs(°)。
[数学式6]
Figure C200680001082D00362
该表面研磨例如可以通过以下顺序实施。首先，通过X射线衍射测定，对基板表面从[001]面方位的倾斜角度进行测定。然后，使用蜡将单晶金刚石基板1-1粘合在试样台上。之后在铁的平板上与油一起涂布金刚石磨粒(粒径0.3μm～1μm)。将粘合有单晶金刚石基板1-1的该试样台放置在铁的平面上，在固定了试样台的状态下，使铁的平板旋转进行研磨。研磨一定时间后，通过X射线衍射测定，对倾斜角度进行测定，反复进行上述研磨和X射线衍射测定，直至得到所需角度αs。即，如图3B所示，磨削基板，使得单晶金刚石基板面方位通过研磨成为规定的αs。αs(°)倾斜面在后述的工序中，可以仅作为生长单晶金刚石薄膜的面。
接着，如图3C所示，在形成有αs面方位角度的单晶金刚石基板1-1上使单晶金刚石薄膜1-2晶体生长。该薄膜的晶体生长可以通过微波等离子体CVD法进行。更详细地说，在放置有单晶金刚石基板1-1的反应管内供给甲烷气体和氢气(甲烷气体的流量比为1％)作为原料气体。使反应管内的真空度为50Torr，照射2.45GHz、1.3kW的微波，在反应管内产生等离子体。单晶金刚石基板1-1的温度设定在700℃(以上、条件1)。单晶金刚石薄膜1-2表面的面方位[数学式7]与单晶金刚石基板1-1面相同，可以偏离单晶金刚石薄膜1-2的晶轴[001]方向倾斜αd(°)而形成。
[数学式7]
Figure C200680001082D00371
另外，在单晶金刚石薄膜1-2的内部沿着单晶金刚石薄膜1-2的表面形成二维的空穴或电子沟道。沟道1-3与上述单晶金刚石薄膜1-2的情况相同，例如通过微波等离子体CVD法形成。即，反应管内的温度、真空度、微波的条件相同，原料气体的条件改为只有氢气(条件2)。利用该条件2，在制作途中的单晶金刚石薄膜1-2的表面上照射15分钟等离子体，从而形成沟道1-3。之后，返回到原来的条件(条件1)再次形成单晶金刚石薄膜1-2，从而可以在单晶金刚石薄膜1-2的内部形成沟道1-3。
需要说明的是，上述条件1、条件2为使用空穴沟道时的例子。使用电子沟道构成金刚石半导体元件时，可以使用氢气、甲烷气体、磷化氢(PH3)气体作为原料气体(条件3)。此时，首先在条件1下形成单晶金刚石薄膜1-2，改变至条件3形成电子沟道1-3，返回至条件1再次形成单晶金刚石薄膜1-2。二维的沟道1-3形成面的面方位[数学式8]可以偏离单晶金刚石薄膜1-2的晶轴[001]倾斜αc(°)而形成。
[数学式8]
Figure C200680001082D00381
接着，如图3D所示，在单晶金刚石薄膜1-2的表面上形成源电极1-4、栅电极1-5、漏电极1-6。如果从单晶金刚石薄膜1-2表面的上方观察，则在源电极1-4的正下方和漏电极1-6的正下方存在沟道1-3(沟道1-3在图3D的俯视图中用虚线表示)。栅电极1-5配置在源电极1-4和漏电极1-6的中间。从单晶金刚石薄膜1-2表面的上方观察时，栅电极1-5与沟道1-3交叉地配置。如图3D所示，按照沟道1-3上方的栅电极1-5的长度方向[数学式9]成为单晶金刚石薄膜晶轴[110]方向或者偏离晶轴[110]方向β(度)的方向，制作栅电极1-5。通过上述各工序，完成由本发明金刚石半导体元件结构形成的场效应晶体管。
[数学式9]
Figure C200680001082D00382
这里，对于αs、αd、αc的关系进行说明。首先，通过上述单晶金刚石基板1-1的研磨工序决定αs后，如果原样地形成单晶金刚石薄膜层1-2和沟道1-3，则αs＝αd＝αc。但是，该条件并没有限定，也可以独立地控制各自的角度。例如，通过在形成单晶金刚石薄膜1-2后、形成电极之前研磨单晶金刚石薄膜1-2的表面使其倾斜，还可以使αd和αs成为不同的角度。另外，在形成沟道1-3之前，暂时从反应管中取出，对所形成的单晶金刚石薄膜表面进行研磨使其倾斜，之后形成沟道1-3，从而可以独立地控制αs和αc。
图4A、4B为显示通过本发明工序制作的场效应晶体管的特性的图。图4A为显示最大互导gmmax与各面方位偏离[001]方向的倾斜角度(αs、αc、αd)的关系的图。这里，使αs、αd、αc为相同角度并同时改变它们。互导是表示场效应晶体管性能的最基本的参数。通常来说，晶体缺陷的存在可以通过代表性的装置性能gm评价。gm越高则可以评价为晶体缺陷越少。需要说明的是，在图4B中后述的β值为0°。
在通过以往技术制作的晶体管中，单晶金刚石基板等的面方位准确地朝向[001]方向。即，成为αs＝0°、αc＝0°、αd＝0°的状态。此时，gmmax为40～80mS/mm左右。
由图4A可知，随着增大αs、αc、αd，gmmax急剧地增加，在αs＝0.05°、αc＝0.05°、αd＝0.05°的条件下，gmmax＝310～390mS/mm。αs、αc、αd为0.05°～1.1°的范围时，gmmax为300mS/mm以上。另一方面，如果αs、αc、αd超过1.1°，则gmmax急剧地减少。因此，通过使αs、αc、αd为0.05°～1.1°的范围，可以得到比以往技术大很多的gmmax。如上所述，通过使单晶金刚石基板等的面方位稍稍偏离[001]方向，可以显著地抑制金刚石特有的晶体缺陷的产生，可以得到高的场效应晶体管的互导。
图4B为最大互导gmmax与栅电极的长度方向偏离[110]方向的倾斜角度β的关系的图。此时αs＝αc＝αd＝0.05°。
在以往技术中，在栅电极的长度方向使用[100]方向。即，使栅电极的长度方向朝向[100]方向时，在图4B中相当于β＝±45°的状态。对于以往技术的β＝±45°该条件而言，gmmax至多为25mS/mm。
在本发明的金刚石半导体元件中，当使β为-30°～30°的范围时，gmmax为100mS/mm以上。当β为0°(相当于g＝[110])时，gmmax甚至到200mS/mm。这样，通过使形成栅电极1-5的方向最优化到上述范围内，首次可以制作使用了具有实用水平的互导的金刚石半导体的场效应晶体管。
在以上的说明中，对沟道1-3形成在单晶金刚石薄膜1-2内部的情况进行了说明。但是，在形成沟道1-3的工序之后，不再次形成单晶金刚石薄膜1-2，而直接在沟道1-3的表面上形成源电极1-4、栅电极1-5、漏电极1-6的结构也可以作为半导体元件工作。也就是说，也可以是图1B中在沟道1-3上方没有单晶金刚石薄膜1-2层的构成。此时，通过分别将沟道1-3表面的面方位与单晶金刚石薄膜1-2的晶轴[001]方向所成角度αc、以及单晶金刚石基板1-1的面方位与单晶金刚石基板1-1的晶轴[001]方向所成角度αs设定在上述范围，能够以更加简单的构成得到同样的抑制晶体缺陷产生的效果。因此，当然并不限定于如图1B所示那样沟道1-3位于单晶金刚石薄膜层1-2厚度方向的正中间部位的构造。
进而，通过在形成源电极1-4、栅电极1-5、漏电极1-6之前除去图1的单晶金刚石基板，还可以得到没有单晶金刚石基板1-1的结构。即，如图6所示，即便通过从图1中除去单晶金刚石基板1-1，由单晶金刚石薄膜1-2、沟道1-3、源电极1-4、栅电极1-5、漏电极1-6构成的结构也可以得到本发明特有的效果。此时，单晶金刚石薄膜1-2成为比较厚的膜厚，使得即便是膜单体在结构上也能够独立。单晶金刚石基板1-1的除去可以通过研磨来进行。
接着，对本说明书中使用的面方位的定义进行说明。[110]方向、[100]方向当然是在将单晶金刚石基板1-1面的主方向、或者单晶金刚石薄膜1-2表面的主方向指定为[001]方向时的方向的定义。金刚石在晶体学上采取立方晶格(立方晶体)的晶系。通常来说，晶面具有在形成其面时必须切断的原子键的数量越少越容易出现的性质。因此，为金刚石时，易于出现的面方位为[001]、[111]、[011]。如上所述，由于金刚石为立方晶系，因此[001]、[100]、[010]在物理上等价。在数学上还存在[100]、[100]、[010]、[010]、[001]。但是，从晶体的对称性考虑，这些全部与[001]等价(详细情况参照非专利文献2)。本说明书中记载了使单晶金刚石基板1-1面的主方向、或者单晶金刚石薄膜1-2表面的主方向为[001]方向。需要说明的是，“主方向”表示上述最容易出现的面方位。
当将单晶金刚石基板1-1面的主方向、或者单晶金刚石薄膜1-2表面的主方向定义为[001]方向时，作为栅电极1-5长度方向优选方向的[100]方向与[010]方向在晶体学上等价。因此本说明书中“100”方向的记载当然也包括[010]方向。需要说明的是，如前所述，[100]、[100]、[010]、[010]、[001]等价，将这些总称为作为栅电极1-5长度方向优选方向的[100]方向。对于[110]方向，也应该注意是总称。
在图3A～3D所示的工序中，使用了单晶金刚石基板1-1。但是，即便是不使用单晶金刚石基板1-1的情况下，只要是单晶金刚石薄膜1-2的面方位或者沟道1-3面的面方位在图4说明的αd、αc的各个角度范围内，则当然同样具有提高互导的效果。在不使用单晶金刚石基板1-1时，例如还可以使用Ir(铱金属)、MgO、Si作为基板。只要是能够形成单晶金刚石薄膜的基板即可。
(实施方式2)
图2为显示本发明实施方式2的金刚石半导体元件结构的图。本实施方式的构造是适于大功率工作的构造。在本实施方式中，将栅电极配置成为竞技场的跑道形状。在单晶金刚石基板1-11上形成有单晶金刚石薄膜1-12、在单晶金刚石薄膜内部形成二维空穴或电子沟道1-13。如图2所示，沟道呈现椭圆形的形状。进而，在单晶金刚石薄膜1-12的表面上，源电极1-14、栅电极1-15，漏电极1-16形成在沟道1-13的上方。朝向外周依次形成有栅电极1-15和源电极1-14，使其包围处于最内部的椭圆形形状的漏电极1-16的周围。
图2中虽未明确指出，但在本实施方式中，单晶金刚石基板1-11、单晶金刚石薄膜1-12、沟道1-13的各面方位也分别成为与实施方式1的情况相同范围的αs、αd、αc。在除去椭圆形形状的两端的两个圆弧部分的直线状区域配置有各个电极，使得栅电极1-15的长度方向从晶轴[110]方向倾斜β度。与图4所示情况相同，当然具有提高互导的效果。
如上详细所述，通过使单晶金刚石薄膜、单晶金刚石基板或者沟道形成面的面方位稍稍偏离[001]方向，可以得到显著地抑制金刚石特有的晶体缺陷的产生的本发明特有效果。可以得到相当高的场效应晶体管的互导，可以实现能够供于实用的金刚石半导体元件。
接着，详细地说明用于达成第2目的的本发明金刚石半导体元件及其制作方法。
(实施方式3)
图7A～J显示本发明一实施方式的金刚石半导体元件制作工序。准备作为金刚石单晶的在其表面上具有平行的2维空穴沟道的薄膜2-1(以下记作金刚石单晶薄膜2-1)(图7A)。在金刚石单晶薄膜2-1的整个表面上蒸镀Au，使厚度达到0.1μm，形成Au薄膜2-2B(图7B)。接着，在Au薄膜2-2B上的设置栅电极的区域上涂布20μm宽的抗蚀剂2-3(图7C)，然后在试样的整个表面上蒸镀Au薄膜2-2T(图7D)。此时，Au薄膜2-2T的厚度为0.4μm。
接着，将抗蚀剂2-3剥离，将抗蚀剂2-3以及蒸镀在其上的Au薄膜2-2T的一部分除去，在Au薄膜2-2T上形成开口部2-7(图7E)。为了将抗蚀剂2-3良好地剥离，必须使垂直于抗蚀剂2-3长度方向并与金刚石单晶薄膜2-1的面水平的方向的距离比Au薄膜2-2T在垂直于金刚石单晶薄膜2-1面的方向的厚度更长。接着，将抗蚀剂2-4涂布在整个试样表面(图7F)。以0.05μm的宽度在Au薄膜2-2B与抗蚀剂2-4接触的区域内形成栅电极的区域上进行曝光和显影，除去抗蚀剂2-4的一部分，在Au薄膜2-2B上形成开口部2-8(图7G)。
接着，使用刻蚀溶液，将从开口部2-8露出的Au薄膜2-2B的一部分刻蚀(图7H)。由于刻蚀是各向同性地进行，因此抗蚀剂2-4下方区域的Au薄膜2-2B也被刻蚀，产生底切。刻蚀在到达Au薄膜2-2T之前停止。
接着，在整个试样表面上蒸镀A1(图71)。A1的一部分从Au薄膜2-2B开口部2-8被蒸镀到金刚石单晶薄膜2-1上，形成A1薄膜2-5G。另一方面，其他的大部分被蒸镀在抗蚀剂2-4上，形成A1薄膜2-5。之后进行抗蚀剂2-4的剥离，将抗蚀剂2-4和抗蚀剂2-4上的A1薄膜2-5除去(图7J)。
这里，将Au薄膜2-2B的一侧作为下部源电极2-6SB，将另一侧作为下部漏电极2-6DB。将下部源电极2-6SB上的Au薄膜2-2T作为上部源电极2-6ST、将下部漏电极2-6DB上的Au薄膜2-2T作为上述漏电极2-6DT。本说明书中分开记载为下部源电极、上部源电极，但是由于下部源电极2-6SB和上部源电极2-6ST上下合起来作为1个源电极发挥作用，因此可以将下部源电极2-6SB和上部源电极2-6ST看作1个源电极。下部漏电极和上部漏电极也同样可以看作1个漏电极。另外，将A1薄膜2-5G作为栅电极2-7G。
对于本发明一实施方式的金刚石半导体元件而言，金刚石单晶薄膜2-1可以是单晶和多晶的任何一个，另外，金刚石单晶薄膜2-1中的沟道可以是电子和空穴中的任何一个。
这里，将栅极长作为dG，将连接于金刚石单晶薄膜2-1表面的下部源电极2-6SB一端与栅电极2-7G的源极侧一端之间的下部源极·栅极间隔作为dSGB、将连接于金刚石单晶薄膜2-1表面的下部漏电极2-6DB一端与栅电极2-7G的漏极侧一端之间的栅极·下部漏极间隔作为dGDB。将上部源电极2-6ST一端与栅电极2-7G的源极侧一端之间的上部源极·栅极间隔作为dSGT、将上部漏电极2-6DT一端与栅电极2-7G的漏极侧一端之间的栅极·上部漏极间隔作为dGDT。
将源电极整体的厚度作为tS，其中，下部源电极2-6SB的厚度作为tSB，将上部源电极2-6ST的厚度作为tST。将漏电极整体的厚度作为tD，其中，下部漏电极2-6DB的厚度作为tDB，将上部漏电极2-6DB的厚度作为tDT。
这样，将源电极和漏电极分为使用刻蚀溶液刻蚀的层和使用抗蚀剂剥离的层来形成。由此可以缩小电极的倒梯形部，因此可以缩小源电极和栅电极之间的间隔、提高最大振荡频率fmax、加厚源电极和漏电极的厚度、减小电压下降。
本实施方式中，源电极和漏电极分别由作为上部金属膜的Au薄膜2-2T和作为下部金属膜的Au薄膜2-2B这两层金属膜形成，但如果可以减小连接于金刚石单晶薄膜2-1的金属膜的厚度，则源电极和漏电极可以是数层。
在本实施方式中，下部源电极2-6SB和下部漏电极2-6DB的栅电极2-7G侧的端面为倒梯形形状。但是，由于在本发明中重要的是分别形成用于“缩窄源极·栅极电极间隔、栅极·漏极电极间隔”的层和用于“加厚源电极的厚度、漏电极的厚度”的层，因此下部源电极2-6SB和下部漏电极2-6DB的栅电极2-7G侧端面的结构并不限定于倒梯形构造。
图8A～C显示本发明一实施方式的使用了金刚石半导体元件的金刚石场效应晶体管的特性。这里使用的金刚石半导体元件的各尺寸为dG＝0.2μm、dSGB＝dGDB＝0.1μm、dSGT＝dGDT＝1μm、tSB＝tDB＝0.05μm、tST＝tDT＝10μm。
图8A显示本实施方式的金刚石场效应晶体管的漏极电流电压特性。最大漏极电流IDmax在本实施方式中达到1A/mm，而以往为0.35A/mm。图8B显示本实施方式金刚石场效应晶体管的互导gm的栅极电压VG依赖性(传递特性)。最大互导gmmax在本实施方式中达到520mS/mm，而以往为150mS/mm。图8C显示本实施方式金刚石场效应晶体管的功率增益U的频率f依赖性。如图8C所示最大振荡频率fmax在本实施方式中达到310GHz，而以往为81GHz。
这样，本发明一实施方式的金刚石半导体元件相对于以往的金刚石半导体元件大大地改善了场效应晶体管特性，可以制成实用水平的金刚石晶体管。
对于本发明一实施方式的金刚石晶体管的尺寸变化所导致的特性变化，参照图7J进行详细说明。栅电极2-7G的形状为所谓的T型栅极(或者也称为蘑菇型栅极)等时，将栅电极2-7G的连接于金刚石单晶薄膜表面的部分的距离作为栅极长dG。此时，将下部源极。栅极间隔dSGB、上部源极·栅极间隔dSGT分别作为从连接于金刚石单晶薄膜2-1表面的部分的栅电极2-7G的源极侧一端至下部源电极2-6SB、上部源电极2-6ST的距离，将栅极·下部漏极间隔dGDB、栅极·上部漏极间隔dGDT分别作为从连接于金刚石单晶薄膜2-1表面的部分的栅电极2-7G的漏极侧一端至下部漏电极2-6DB、上述漏电极2-6DT的距离。另外，在图9A、9B～12A、12B中使用的金刚石半导体元件，除了作为变量使用的位置的尺寸外，具有dG＝0.2μm、dSGB＝dGDB＝0.1μm、dSGT＝10μm、dGDT＝50μm、tSB＝tDB＝0.05μm、tST＝tDT＝10μm的尺寸。
图9A显示下部源极·栅极间隔dSGB和最大振荡频率fmax的关系。如果dSGB增加，则fmax减少，但当dSGB从0.1μm增加到10μm时，fmax从250GHz减少至100GHz，可以得到比以往构成中fmax为81GHz更加良好的特性。
图9B显示上部源极·栅极间隔dSGT和最大振荡频率fmax的关系。如果dSGT增加，则fmax减少，但当dSGT从0.07μm增加到30μm时，fmax从250GHz减少至120GHz，可以得到比以往构成中fmax为81GHz更加良好的特性。
图10A显示栅极·下部漏极间隔dGDB和漏极介质击穿电压VBR的关系。如果dGDB增加，则VBR增加，但在dGDB为0.05μm至0.1μm附近急剧增加，在0.1μm以上的范围内，VBR为100V以上。可以得到比以往构成中VBR为45V更加良好的特性。但如果dGDB超过50μm，则fmax减少。
图10B显示栅极·上部漏极间隔dGDT和最大振荡频率fmax的关系。如果dGDT增加，在达到3μm之前，fmax增加；超过3μm，则fmax减小。这里，当dGDT为30μm时，fmax为140GHz，可以得到比以往构成中fmax为81GHz更为良好的特性。
图11A显示下部源电极2-6SB的厚度tSB和最大振荡频率fmax的关系。如果tSB增加，则fmax减小，但当tSB从0.01μm增加至0.2μm时，fmax从260GHz减少至130GHz，可以得到比以往构成中fmax为81GHz更加良好的特性。
图11B显示上部源电极2-6ST的厚度tST和最大振荡频率fmax的关系。如果tST增加，则fmax也增加，当tST为0.2μm时，fmax为100GHz，当tST为100μm时，fmax达到270GHz。由此可以得到比以往构成中fmax为81GHz更加良好的特性。
图12A显示下部漏电极2-6DB的厚度tDB和最大振荡频率fmax的关系。如果tDB增加，则fmax减小，但当tDB从0.01μm增加至0.2μm时，fmax从300GHz减少至100GHz，可以得到比以往构成中fmax为81GHz更加良好的特性。
图12B显示上部漏电极2-6DT的厚度tDT和最大振荡频率fmax的关系。如果tDT增加，则fmax也增加，当tDT为0.2μm时，fmax为100GHz，当tDT为100μm时，fmax为280GHz。由此可以得到比以往构成中fmax为81GHz更加良好的特性。
表1显示了源电极和漏电极的材料为Au的以往金刚石半导体元件与下部源电极2-6SB、下部漏电极2-6DB的材料为AuPt合金的本发明一实施方式的金刚石半导体元件的最大振荡频率fmax。此时，上部源电极2-6ST、上部漏电极2-6DT的材料为Au。上述金刚石半导体元件的电极材料中使用Au，但本发明一实施方式的金刚石半导体元件的电极材料中如果使用组成比为Au：Pt＝8：2的AuPt合金，则fmax显著地增加至220GHz。
[表1]
电极材料和晶体管特性
 
电极材料 最大振荡频率f<sub>max</sub>
Au(金)以往的技术 81
Au(金)Pt(铂)合金 220
表2显示源电极和漏电极的材料为Au的以往金刚石半导体元件与上部源电极2-6ST、上部漏电极2-6DT的材料为组成比Au：PT＝8：2的AuPt合金、Pt、Pd、Ti、Mo、W的本发明一实施方式的金刚石半导体元件的最大振荡频率fmax。此时，下部源电极2-6SB、下部漏电极2-6DB的材料为Au。上述金刚石半导体元件的电极材料中使用Au，但本发明一实施方式的金刚石半导体元件的电极材料中如果使用表2所示的电极材料，则fmax显著地增加。
[表2]
电极材料和晶体管特性
 
电极材料 最大振荡频率f<sub>max</sub>
Au(金)以往的技术 81
Au(金)Pt(铂)合金 112
Pt(铂) 141
Pd(钯) 185
Ti(钛) 153
Mo(钼) 159
W(钨) 143
这样，下部源电极2-6SB和下部漏电极2-6DB、以及上部源电极2-6ST和上述漏电极2-6DT可以分别由不同的材料形成。
接着，详细地说明用于达成第3目的的本发明金刚石薄膜制作方法。
本发明一实施方式的一大特征在于，在金刚石稳定的高压力下给与充分的温度而对金刚石晶体薄膜进行烧结(退火)。用于优化金刚石晶体薄膜的结晶性的尝试是在真空中、使用1000℃以上的高温退火进行的(参照非专利文献5)，但由于金刚石原本在1.5Gpa以上的超高压下稳定，因此在高温真空退火中会发生劣化。因而，本发明的一实施方式中，在金刚石稳定的高压力下进行退火。由此，晶体中所含的晶格缺陷等被恢复、除去，可以使金刚石晶体薄膜高品质化。
本说明书中，“(金刚石)稳定的、稳定地”是指金刚石不被石墨化、保持金刚石状态的状态。也就是说，金刚石稳定是指即便在高温、高压下进行退火，也不会石墨化，保持金刚石状态的状态。例如，在为单晶金刚石时，金刚石单晶不被石墨化，而保持单晶状态。因此，通过在金刚石成为稳定状态的高压下对金刚石晶体薄膜进行退火，可以防止或减轻金刚石晶体薄膜的石墨化。
另外，在金刚石可以稳定地退火的区域内决定进行退火的温度(也称为退火温度)T和进行退火的压力(也称为退火压力)P。该区域是如图21所示的满足P>0.71+0.0027T或P＝0.71+0.0027T、且P≧1.5GPa的区域。这样的区域为图21中的斜线部分。需要说明的是，P≧0.71+0.0027T的关系式是本领域技术人员公知的关系式。温度T为550℃最为合适。
需要说明的是，在图21中，符号○、符号×是指对金刚石晶体薄膜进行高压高温退火的条件。符号○表示在退火后金刚石结构也稳定的条件；符号×表示在退火后金刚石基板石墨化的条件。
本发明的一实施方式中，如果将退火温度和退火压力设定在上述区域内，即，设定金刚石稳定的退火温度和退火压力，则可以减轻金刚石晶体薄膜的劣化。另外，即便增高退火温度，只要提高了退火压力，由于还在上述区域内，因此可以将退火温度设定得较高。由此，可以减少晶体缺陷。通过本发明的一实施方式，可以提高金刚石晶体薄膜的品质。
上述退火可如下进行：通过微波等离子体CVD装置等，在金刚石单晶基板上形成金刚石晶体薄膜，将形成有该金刚石晶体薄膜的金刚石单晶基板放在超高压高温烧结炉中，进行退火。
另外，还可以准备两张形成有上述金刚石晶体薄膜的金刚石单晶基板，重叠上述两个基板使各自的金刚石晶体薄膜的表面(在金刚石晶体薄膜中与金刚石单晶基板和形成在其上的金刚石晶体薄膜的界面相对的面)之间接触，进行退火。需要说明的是，还可以按照两个金刚石晶体薄膜的表面的至少一部分接触的方式进行该重叠。通过这样地重叠，由于在退火中金刚石晶体薄膜的表面没有或减少暴露于空气中的表面，因此可以减轻空气中的氧气、氮气、水蒸气的影响。另外，在退火中为了施加压力而利用NaCl等将样品的周围包裹，但通过上述重叠，可以减轻在退火中NaCl等附着在金刚石晶体薄膜的表面上。
这样，通过重叠两个金刚石晶体薄膜使得各自的表面在内侧，两个金刚石晶体薄膜各自可以对相对的金刚石晶体薄膜起到保护部件的功能。即，通过使一个金刚石晶体薄膜表面的至少一部分与另一个金刚石晶体薄膜表面的至少一部分接触，利用其中之一覆盖另一个的接触区域。通过这样重叠后进行退火，对于两个金刚石晶体基板各自保护表面的同时，一次性地在大致相同的位置上进行退火，或者，可以用较单独对两个基板进行退火所必需空间更小的空间进行退火。因而，由于可以减小用于进行退火的空间，所以可以增加一次退火的基板的数量，可以高效地制作高品质的金刚石晶体薄膜。
进而，还可以在金刚石晶体薄膜表面的至少一部分上形成绝缘体薄膜、金属薄膜、合金等保护部件，进行退火。这样，由于使用保护部件覆盖了金刚石晶体薄膜表面的至少一部分后再进行退火，因此与上述重叠同样，可以减轻退火中空气中的氧气、氮气、水蒸气的影响。另外，还可以减轻退火中NaCl等在金刚石晶体薄膜表面上的附着。
需要说明的是，在本说明书中，“保护部件”是指用于减轻空气中的各成分或施加压力时使用的NaCl等材料对金刚石晶体薄膜表面的影响的部件。该保护部件通过覆盖金刚石晶体薄膜表面的至少一部分或者形成在该至少一部分上而发挥功能。即，通过在金刚石晶体薄膜表面上存在保护部件，可以防止或减轻空气中的氧气、氮气、水蒸气等各成分或者施加压力时使用的NaCl等材料到达或附着在金刚石晶体薄膜的表面上。
需要说明的是，在本发明的一实施方式中，形成金刚石晶体薄膜的基板并不限定于金刚石单晶基板，还可以使用金刚石多晶基板、硅基板等其他基板。
形成在基板上的金刚石晶体薄膜也可以是金刚石单晶薄膜、还可以是金刚石多晶薄膜。
以下，根据实施例详细地说明本发明一实施方式的金刚石薄膜制作方法，但本发明并不限定于以下实施例，在不脱离其主旨的范围内当然可以进行各种变更。例如，金刚石单晶薄膜可以是任意的厚度，并不限定于下述实施例的值。
(实施例1)
使用图15A～15D说明本发明实施例1的金刚石薄膜制作方法。准备面方位为(100)的金刚石单晶基板3-11(图15A)。接着，使用微波等离子体CVD装置、以甲烷作为反应气体、在基板温度700℃下在金刚石单晶基板3-11上层叠1～5μm左右金刚石单晶薄膜3-12(图15B)。这样形成的金刚石单晶薄膜中往往包含缺陷或杂质。在本实施例中，使用了微波等离子体CVD法，但只要是能够形成金刚石薄膜的方法，则生长方法没有限制。
之后，将形成有金刚石单晶薄膜3-12的金刚石单晶基板3-11配置在超高压高温烧结炉中，在1200℃、6GPa的条件下进行上述金刚石单晶薄膜3-12的退火(图15C)。通过该退火，减少缺陷或杂质，可以得到高品质的金刚石晶体薄膜(图15D)。
作为预备实验，如图21所示在各种温度、压力条件下对形成有金刚石晶体薄膜的金刚石单晶基板进行退火，1200℃、6GPa的条件处于金刚石可以稳定地退火的区域内。
在高压高温退火前后测定金刚石晶体薄膜的空穴，比较特性。通过空穴测定得到的半导体迁移率与结晶性密切相关，结晶性越好则迁移率越上升。在本实施例中为了抑制样品间的偏差，在同一条件下制作了数个样品，进行空穴测定，求出迁移率的平均值(平均迁移率)。
由表3可知，退火前的样品(图15B)，即通过以往方法制作的样品在室温下的平均迁移率为800cm2/Vs左右。而高压高温退火后的样品(图15D)的平均迁移率为1000cm2/Vs，平均迁移率上升。
使用高温高压退火前后的金刚石晶体薄膜制作场效应晶体管(FET)，测定电流-电压(Ids-Vds)，比较特性(图23)。需要说明的是，对于上述FET，在源极、漏电极中使用金、使用铝作为栅电极，栅极长为5μm，栅极宽为100μm。栅极电压是在0-3.5V范围以0.5V刻度测定的。
由图23可知，在退火前可见的电流漏泄在退火后基本消失，特性得到改善。
由这些结果可知，通过对形成在基板上的金刚石晶体薄膜进行高压高温退火，金刚石晶体薄膜中的缺陷减少、提高了金刚石晶体薄膜的品质。此时，退火温度和退火压力设定成可使金刚石稳定，因此可以抑制金刚石晶体薄膜的劣化。进而，只要是金刚石可以稳定地进行退火的区域，则退火温度可以提高，因此可以进一步减少缺陷。
[表3]
 
室温下的平均空穴迁移率(cm<sup>2</sup>/Vs)
 
以往技术 800
实施例1 1000
实施例2 1300
实施例3 1300
实施例4 1300
实施例5 1200
实施例6 1500
(实施例2)
使用图16A～16D说明本发明实施例2的金刚石薄膜制作方法。准备面方位为(100)的金刚石单晶基板3-21(图16A)。接着，使用微波等离子体CVD装置、以甲烷作为反应气体、在基板温度700℃下在金刚石单晶基板3-21上层叠1～5μm左右金刚石单晶薄膜3-22(图16B)。这样形成的金刚石单晶薄膜中往往包含缺陷或杂质。在本实施例中，准备两张如上制作的形成有金刚石单晶薄膜3-22的金刚石单晶基板3-21。
之后，如图16C所示，按照两张金刚石单晶薄膜3-22表面成为内侧的方式进行重叠后，即，按照两张金刚石单晶薄膜3-22的表面之间相接触的方式使它们重叠后，将该重叠的基板配置在超高压高温烧结炉内，在1200℃、6GPa的条件下进行退火。
需要说明的是，上述重叠可以人工来进行，也可以用配置装置来进行，该配置装置具有夹持该基板、将该夹持的基板配置在固定位置上的装置以及用于驱动该装置的驱动装置。使用这种配置装置时，通过驱动马达等驱动装置，夹持一张金刚石单晶基板3-21、重叠到另一张金刚石单晶基板3-21上使得两张金刚石单晶薄膜3-22的表面重叠，这样配置上述夹持的金刚石单晶基板3-21。
这样，在本实施例中，只要能够按照两张金刚石单晶薄膜3-22的表面相接触的方式使它们重叠，则可以采用各种方式。
上述退火结束，则将重叠的两张基板分离，通过上述退火，得到缺陷和杂质减少的高品质的金刚石晶体薄膜(图16D)。
在高压高温退火前后测定金刚石晶体薄膜的空穴，比较特性。由表3可知，退火前的样品(图16B)、即通过以往方法制作的样品在室温下的平均迁移率为800cm2/Vs左右。而高压高温退火后的样品(图16D)的平均迁移率为1300cm2/Vs，平均迁移率上升。由这些结果可以理解，通过高压高温退火，金刚石晶体薄膜中的缺陷减少、提高了金刚石晶体薄膜的品质。另外，本实施例中由于在退火中使金刚石晶体薄膜的表面之间相接触，因此可以减轻空气中的氮气、氧气、水蒸气等对金刚石晶体薄膜的影响。另外，通过上述重叠，可以减少为了施加压力而配置在基板周围的NaCl在退火中附着在金刚石晶体薄膜的表面上。
需要说明的是，本实施例中，将两个金刚石单晶薄膜3-22表面之间重叠使得整个表面接触，但并不限定于此。在本实施例中，重要的是减轻空气中各成分或在施加压力时使用的NaCl等在退火中对金刚石单晶薄膜3-22表面的影响是很重要的，因此，在退火中重使上述表面哪怕一小部分不露出来是重要的。因而，在本发明的一实施例中，如果按照两个金刚石晶体薄膜表面的至少一部分相接触来重叠两个基板，则可以减轻上述影响。
这样，在本实施例中，为了减轻空气中各成分或在施加压力时使用的NaCl等在退火中对金刚石单晶薄膜表面的影响，只要减少金刚石晶体薄膜表面的露出即可，因此并不限定于按照两个金刚石晶体薄膜的表面成为内侧的方式进行重叠。例如，还可以通过在金刚石晶体薄膜的至少一部分上配置作为保护部件的金刚石晶体基板或者在实施例3或4中后述的氧化物、氮化物、金属、合金等，使用保护部件覆盖上述至少一部分，然后进行退火。
(实施例3)
使用图17A～17F说明本发明实施例3的金刚石薄膜制作方法。准备面方位为(100)的金刚石单晶基板3-31(图17A)。接着，使用微波等离子体CVD装置、以甲烷作为反应气体、在基板温度700℃下在金刚石单晶基板3-31上层叠1～5μm左右金刚石单晶薄膜3-32(图17B)。这样形成的金刚石单晶薄膜中往往包含缺陷或杂质。
之后，如图17C所示，在金刚石单晶薄膜3-32上形成作为保护部件的保护膜3-33。该保护膜3-33可以是具有0.5μm左右膜厚的各种金属化合物。这种保护膜3-33的材料并不限定于此，例如可以是氧化硅(SiOx)、氮化硅(SiNx)、氧化铝(AlOx)等。这些氧化硅、氮化硅、氧化铝可以使用ECR溅射法形成。
将形成有保护膜3-33和金刚石单晶薄膜3-32的金刚石单晶基板3-31配置在超高压高温烧结炉内，在1200℃、6GPa的条件下进行上述金刚石单晶薄膜3-32的退火(图17D)。通过该退火，可以得到缺陷或杂质减少了的高品质的金刚石晶体薄膜(图17E)。接着进行除去保护膜3-33的刻蚀(图17F)。
在高压高温退火前后测定金刚石晶体薄膜的空穴，比较样品的特性。由表3可知，退火前的样品(图17B)、即通过以往方法制作的样品在室温下的平均迁移率为800cm2/Vs左右。而高压高温退火后的样品(图17F)的平均迁移率无论保护膜的种类为何种，都达到1300cm2/Vs，比以往方法得到提高。由这些结果可以理解，通过高压高温退火，金刚石晶体薄膜中的缺陷减少、提高了金刚石晶体薄膜的品质。另外，本实施例中由于在退火中在金刚石晶体薄膜的表面上形成了保护膜，因此可以减轻空气中的氮气、氧气、水蒸气等对金刚石晶体薄膜表面的影响。另外，通过上述保护膜，可以减少为了施加压力而配置在基板周围的NaCl在退火中附着在金刚石晶体薄膜的表面上。
需要说明的是，本实施例中，将保护膜3-33形成在金刚石单晶薄膜3-22整个表面上，但并不限定于此。在本实施例中，重要的是减轻空气中各成分或在施加压力时使用的NaCl等在退火中对金刚石单晶薄膜3-22表面的影响，因此，在退火中使上述表面哪怕一小部分不露出来是重要的。因而，在本发明的一实施例中，只要在金刚石单晶薄膜的至少一部分上形成保护膜，即可减轻上述影响。
(实施例4)
使用图18A～18F说明本发明实施例4的金刚石薄膜制作方法。准备面方位为(100)的金刚石单晶基板3-41(图18A)。接着，使用微波等离子体CVD装置、以甲烷作为反应气体、在基板温度700℃下在金刚石单晶基板3-41上层叠1～5μm左右金刚石单晶薄膜3-42(图18B)。这样形成的金刚石单晶薄膜中往往包含缺陷或杂质。
之后，如图18C所示，在金刚石单晶薄膜3-42上形成作为保护部件的保护膜3-43。该保护膜3-43可以是具有0.5μm左右膜厚的各种金属膜或合金膜。这种保护膜3-43的材料并不限定于此，例如可以是铂(Pt)、钛(Ti)、钨(Wu)、钯(Pd)、钼(Mo)、钛-铝合金(Ti65％-Al35％)等。这些铂、钛、钨、钯、钼、钛-铝合金等可以使用真空蒸镀法形成。
在本实施例中，使用了钛-铝合金作为合金，还可以是含有Pt、Ti、W、Pd、Mo中至少一种金属的合金。
接着，将形成有保护膜3-43和金刚石单晶薄膜3-42的金刚石单晶基板3-41配置在超高压高温烧结炉内，在1200℃、6GPa的条件下进行上述金刚石单晶薄膜3-42的退火(图18D)。通过该退火，可以得到缺陷或杂质减少了的高品质的金刚石晶体薄膜(图18E)。接着进行除去保护膜3-43的刻蚀(图18F)。
在高压高温退火前后测定金刚石晶体薄膜的空穴，比较样品的特性。由表3可知，退火前的样品(图18B)、即通过以往方法制作的样品在室温下的平均迁移率为800cm2/Vs左右。而高压高温退火后的样品(图18F)的平均迁移率无论保护膜的种类为何种，都达到1300cm2/Vs，比以往方法得到提高。由这些结果可以理解，通过高压高温退火，金刚石晶体薄膜中的缺陷减少、提高了金刚石晶体薄膜的品质。另外，本实施例中由于在退火中在金刚石晶体薄膜的表面上形成了保护膜，因此可以减轻空气中的氮气、氧气、水蒸气等对金刚石晶体薄膜表面的影响。另外，通过上述保护膜，可以减少为了施加压力而配置在基板周围的NaCl在退火中附着在金刚石晶体薄膜的表面上。
(实施例5)
使用图19A～19D说明本发明实施例5的金刚石薄膜制作方法。准备面方位为(111)的金刚石单晶基板3-51(图19A)。接着，使用微波等离子体CVD装置、以甲烷作为反应气体、在基板温度700℃下在金刚石单晶基板3-51上层叠1～5μm左右面方位为(111)的金刚石单晶薄膜3-52(图19B)。这样形成的金刚石单晶薄膜中往往包含缺陷或杂质。
之后，将形成有金刚石单晶薄膜3-52的金刚石单晶基板3-51配置在超高压高温烧结炉内，在1200℃、6GPa的条件下进行上述金刚石单晶薄膜3-52的退火(图19C)。通过该退火，可以得到缺陷或杂质减少了的高品质的金刚石晶体薄膜(图19D)。
在高压高温退火前后测定金刚石晶体薄膜的空穴，比较样品的特性。由表3可知，退火前的样品(图19B)、即通过以往方法制作的样品在室温下的平均迁移率为800cm2/Vs左右。而高压高温退火后的样品(图19D)的平均迁移率达到1200cm2/Vs，平均迁移率得到提高。由这些结果可知，通过高压高温退火，金刚石晶体薄膜中的缺陷减少、提高了金刚石晶体薄膜的品质。
(实施例6)
使用图20A～20D说明本发明实施例6的金刚石薄膜制作方法。准备面方位为(100)的金刚石单晶基板3-61(图20A)。接着，使用微波等离子体CVD装置、以甲烷作为反应气体(气体浓度0.5％)、在基板温度650℃-700℃下在金刚石单晶基板3-61上层叠1～5μm左右金刚石单晶薄膜3-62(图20B)。在本实施例中，由于控制了金刚石晶体薄膜生长中的基板温度(形成金刚石晶体薄膜时用于加热基板的温度)、甲烷流量等，因此可以得到具有均方根粗糙度在1μm2范围内为30nm以下的表面平坦性的金刚石晶体薄膜。
上述基板温度和甲烷流量的控制条件如下所示。即，基板温度控制在650℃以上700℃以下。基板温度控制在形成金刚石晶体薄膜时的生长温度以上、700℃以下的温度。对于甲烷流量而言，将甲烷流量相对于氢气流量比例(流量(sccm)的比)，即，甲烷流量/氢气流量控制在大于0％且0.5％以下。反应气体仅为氢气时(上述比例为0％)时，不生长金刚石晶体薄膜，因此上述比例有必要设定为大于0％。但上述比例为大于0％小于0.1％时，则与上述比例为0.1％以上、0.5％以下的情况相比，生长速度变慢，因此优选使上述比例为0.1％以上、0.5％以下。
即，在本实施例中，通过控制上述基板的温度或者控制上述甲烷的流量中的至少一个，可以提高金刚石晶体薄膜的表面平坦性。
在如此形成的金刚石单晶薄膜中往往包含缺陷或杂质。在本实施例中，准备两张如上制作的形成有金刚石单晶薄膜3-62的金刚石单晶基板3-61。
之后，如图20C所示，按照两张金刚石单晶薄膜3-62的表面成为内侧的方式使它们重叠后，将该重叠的基板配置在超高压高温烧结炉内，在1200℃、6GPa的条件下进行退火。该退火结束后，将重叠的两张基板各自分离，通过上述退火，可以得到缺陷或杂质减少了的高品质的金刚石晶体薄膜(图20D)。
在高压高温退火前后测定金刚石晶体薄膜的空穴，比较样品的特性。由表3可知，退火前的样品(图20B)、即通过以往方法制作的样品在室温下的平均迁移率为800cm2/Vs左右。而高压高温退火后的样品(图20D)的平均迁移率达到1500cm2/Vs，平均迁移率得到提高。由这些结果可知，通过高压高温退火，金刚石晶体薄膜中的缺陷减少、提高了金刚石晶体薄膜的品质。
接着，详细地说明用于达成第4目的的本发明p型金刚石半导体及其制造方法。
本发明中，为了同时改善p型金刚石半导体的空穴浓度和掺杂原子浓度，使用活化能比B更低的铝(Al)、铍(Be)、钙(Ca)、镉(Cd)、镓(Ga)、铟(In)、镁(Mg)或锌(Zn)作为金刚石的p型掺杂元素。结果，通过将这些p型金刚石用在一部分构造中，可以实现在300K下也能发挥功能的MES型、MIS型场效应晶体管(FET)、PNP型、NPN型双极晶体管、半导体激光、发光二极管的半导体元件。
(实施方式4)
使用微波等离子体化学气相沉积法，将含有流量比1％的甲烷气体(CH4)、掺杂气体、剩余部分H2的反应气体所构成的总流量300ccm的混合气体作为原料，在金刚石单晶(001)面方位上生长1.0μm厚度的本发明金刚石半导体膜。反应管中压力为50Torr，微波源的频率为2.45GHz、功率为1.3kW。这里，在掺杂气体中使用作为含有Al的有机金属原料的三甲基铝((CH3)3Al：TMAl)和三乙基铝((C2H5)3Al：TEAl)的任何一种。或者还可以使用将固体Al插入到等离子体中气化得到的Al代替上述掺杂气体。
测定所得金刚石半导体膜的空穴，判定空穴系数，可以确认它们是p型半导体。
图24显示本发明实施方式的掺杂原子在原料气体中的浓度与在p型金刚体半导体中的浓度的关系。通过SIMS(2次离子质量分析)测定，测定金刚石半导体膜中的Al原子浓度，将原料气体中Al原子数相对于碳(C)原子数的比例(Al/C)x(ppm)作为横轴，将半导体膜中的Al原子浓度y(cm-3)作为纵轴，其关系如图24所示，成为下式。
x(ppm)×1017＝y(cm-3)......(1)
图25显示本发明实施方式4的p型金刚石半导体中相对于各Al原子浓度的空穴浓度的温度依赖性。图25的横轴为测定温度(K)、纵轴为p型金刚石半导体中的空穴浓度(cm-3)，对p型金刚石半导体中每个Al原子浓度(cm-3)绘制测定值。
为了在实用水平的300K附近得到空穴浓度1.0×1015cm-3，需要2.0×1017cm-3以上的Al原子浓度。已知在超过1.0×1021cm-3的Al原子浓度下，会发生金刚石晶体的品质恶化。因此，掺杂有Al的p型金刚石半导体元件在实用水平300K附近的掺杂原子浓度必须是2.0×1017cm-3以上、1.0×1021cm-3以下。
由此可知，使用(1)式，原料气体中相对于C原子数的Al原子数的比例(Al/C)必须为2ppm以上、104ppm以下的范围。
使用对每个掺杂原子浓度绘制各温度下p型金刚石半导体中空穴浓度值的图25，可以求出各温度下的p型金刚石半导体中空穴浓度达到1.0×1015cm-3的掺杂原子浓度。例如，从图25中可以导出在500K下p型金刚石半导体中空穴浓度达到1.0×1015cm-3时的Al原子浓度为2.6×1016cm-3。由(1)式可知，此时，原料气体中相对于C原子数的Al原子数的比例(Al/C)必须为0.26ppm以上、104ppm以下的范围。
对于p型金刚石半导体膜中的Al原子浓度而言，在1.0×1021cm-3以下的范围内Al原子浓度越高，则可以得到越高的空穴浓度，当然也更适于实用。
为了作为p型半导体发挥功能，只要是空穴浓度为1.0×1015cm-3以上、且掺杂原子浓度为1.0×1021cm-3以下即可。因此，实施方式4的p型金刚石半导体在由空穴浓度为1.0×1015cm-3的线和Al原子浓度为1.0×1021cm-3的线所围区域的条件下，作为p型半导体发挥功能。例如，实施方式4在300K以外的温度下也能作为p型半导体发挥功能。实施方式4的作为p型半导体发挥功能的区域与掺杂有B的以往p型半导体相比，非常宽阔，在各种条件下作为p型半导体发挥功能，在这一点上非常优异。
另外，将使用本发明的三甲基铝((CH3)3Al：TMAl)、三乙基铝((C2H5)3Al：TEAl)或氯化铝(AlCl3)作为掺杂气体时所得到的各p型金刚石半导体膜的空穴在300K下的迁移率示于表4中。
[表4]
(Al原子浓度统一为1.0×1019cm-3)
 
Al掺杂原料 室温空穴迁移率(cm<sup>2</sup>/Vs)
TMAl 1500
 
TEAl 1400
AlCl<sub>3</sub> 200
如表4所示，使用三甲基铝((CH3)3Al：TMAl)、三乙基铝((C2H5)3Al：TEAl)的情况与使用氯化铝(AlCl3)的情况相比，室温空穴迁移率高至约7倍，具有非常优异的特性。
(实施方式5)
使用Be作为掺杂剂，通过离子注入法，在加速电压150kV、注入量1015cm-2的条件下在金刚石单晶中注入Be掺杂剂，可以制作掺杂有Be杂质的金刚石。该掺杂有Be杂质的金刚石除了离子注入法之外，还可以使用将固体Be插入到等离子体中、将气化的Be作为掺杂气体的微波等离子体化学气相沉积法制作。使用该微波等离子体化学气相沉积法，将含有流量比1％的甲烷气体(CH4)、固体Be、剩余部分H2的反应气体所构成的总流量300ccm的混合气体作为原料，在金刚石单晶(001)面方位上生长1.0μm厚度的本发明金刚石半导体膜。在此，反应管中压力为50Torr，微波源的频率为2.45GHz、功率为1.3kW。
接着，对所得掺杂有Be杂质的金刚石实施退火。测定所得本发明的掺杂有Be杂质的金刚石的空穴，判定空穴系数，可以确认为p型半导体。
通过SIMS测定，对金刚石半导体膜中的Be原子浓度y进行测定，将原料气体中Be原子数相对于C原子数的比例(Be/C)x(ppm)作为横轴，将半导体膜中Be原子浓度y(cm-3)作为纵轴，其关系如图24所示，成为下式。
x(ppm)×1017＝y(cm-3)......(1)
利用空穴测定，对1.0×1016cm-3～1.0×1021cm-3的各Be掺杂原子浓度的试样中的空穴浓度的温度依赖性进行测定。由其结果，图26中显示本发明实施方式5的p型金刚石半导体中相对于各Be原子浓度的空穴浓度的温度依赖性。图26的横轴为测定温度(K)、纵轴为p型金刚石半导体中的空穴浓度(cm-3)，对p型金刚石半导体中每个Be原子浓度(cm-3)绘制测定值。
为了在实用水平的300K附近得到空穴浓度1.0×1015cm-3，需要7.0×1016cm-3以上的Be原子浓度。已知在超过1.0×1021cm-3的Be原子浓度下，会发生金刚石晶体的品质恶化。因此，掺杂有Be的p型金刚石半导体元件在实用水平300K附近的掺杂原子浓度必须是7.0×1016cm-3以上、1.0×1021cm-3以下。
由(1)式可知，原料气体中相对于C原子数的Be原子数的比例(Be/C)必须为0.7ppm以上、104ppm以下的范围。
另外，使用对每个掺杂原子浓度绘制各温度下p型金刚石半导体中空穴浓度值的图26，可以求出各温度下p型金刚石半导体中空穴浓度达到1.0×1015cm-3的掺杂原子浓度。例如，从图26中可以导出在500K下p型金刚石半导体中空穴浓度达到1.0×1015cm-3的Be原子浓度为1.3×1016cm-3。
对Be原子浓度而言，在1.0×1021cm-3以下的范围内Be原子浓度越高，则可以得到越高的空穴浓度，当然也更适于实用。
本实施方式的p型金刚石半导体在相同掺杂原子浓度下，与掺杂有B的以往p型金刚石半导体相比较，可以得到约25000倍的室温空穴浓度。
为了作为p型半导体发挥功能，只要是空穴浓度为1.0×1015cm-3以上、且掺杂原子浓度为1.0×1021cm-3以下即可。因此，实施方式5的p型金刚石半导体在由空穴浓度为1.0×1015cm-3的线和Be原子浓度为1.0×1021cm-3的线所围区域的条件下，作为p型半导体发挥功能。例如，实施方式5在300K以外的温度下也能作为p型半导体发挥功能。实施方式5的作为p型半导体发挥功能的区域与掺杂有B的以往p型半导体相比，非常宽阔，在各种条件下作为p型半导体发挥功能，在这一点上非常优异。
(实施方式6)
使用Ca作为掺杂剂，通过离子注入法，在加速电压150kV、注入量1015cm-2的条件下在金刚石单晶中注入Ca掺杂剂，可以制作掺杂有Ca杂质的金刚石。该掺杂有Ca杂质的金刚石除了离子注入法之外，还可以使用微波等离子体化学气相沉积法制作。使用该微波等离子体化学气相沉积法，将含有流量比1％的甲烷气体(CH4)、掺杂气体、剩余部分H2的反应气体所构成的总流量300ccm的混合气体作为原料，在金刚石单晶(001)面方位上生长1.0μm厚度的本发明金刚石半导体膜。反应管中压力为50Torr，微波源的频率为2.45GHz、功率为1.3kW。这里在掺杂气体中使用氯化钙CaCl2。另外，还可以使用将固体Ca插入到等离子体中而气化的Ca作为掺杂气体来代替该掺杂气体。
通过SIMS测定，对金刚石半导体膜中的Ca原子浓度y进行测定，将原料气体中Ca原子数相对于C原子数的比例(Ca/C)x(ppm)作为横轴，将半导体膜中Ca原子浓度y(cm-3)作为纵轴，其关系如图24所示，成为下式。
x(ppm)×1017＝y(cm-3)......(1)
利用空穴测定，对1.0×1016cm-3～1.0×1021cm-3的各Ca掺杂原子浓度的试样中的空穴浓度的温度依赖性进行测定。由其结果，图27显示本发明实施方式6的p型金刚石半导体中相对于各Ca原子浓度的空穴浓度的温度依赖性。图27的横轴为测定温度(K)、纵轴为p型金刚石半导体中的空穴浓度(cm-3)，对p型金刚石半导体中每个Ca原子浓度(cm-3)绘制测定值。
为了在实用水平的300K附近得到空穴浓度1.0×1015cm-3，需要3.0×1017cm-3以上的Ca原子浓度。已知在超过1.0×1021cm-3的Ca原子浓度下，会发生金刚石晶体的品质恶化。因此，掺杂有Ca的p型金刚石半导体元件在实用水平300K附近的掺杂原子浓度必须是3.0×1017cm-3以上、1.0×1021cm-3以下。
由(1)式可知，原料气体中相对于C原子数的Ca原子数的比例(Ca/C)必须为3.0ppm以上、104ppm以下的范围。
另外，使用对每个掺杂原子浓度绘制各温度下p型金刚石半导体中空穴浓度值的图27，可以求出各温度下p型金刚石半导体中空穴浓度达到1.0×1015cm-3的掺杂原子浓度。例如，从图27中可以导出500K下p型金刚石半导体中空穴浓度达到1.0×1015cm-3的Ca原子浓度为3.2×1016cm-3。由(1)式可知，此时原料气体中相对于C原子数的Ca原子数的比例(Ca/C)必须为0.32ppm以上、104ppm以下的范围。
对于Ca原子浓度而言，在1.0×1021cm-3以下的范围内Ca原子浓度越高，则可以得到越高的空穴浓度，当然也更适于实用。
本实施方式的p型金刚石半导体在相同掺杂原子浓度下，与掺杂有B的以往p型金刚石半导体相比较，可以得到约5.7×103倍的室温空穴浓度。
为了作为p型半导体发挥功能，只要是空穴浓度为1.0×1015cm-3以上、且掺杂原子浓度为1.0×1021cm-3以下即可。因此，实施方式6的p型金刚石半导体在由空穴浓度为1.0×1015cm-3的线和Ca原子浓度为1.0×1021cm-3的线所围区域的条件下，作为p型半导体发挥功能。例如，实施方式6在300K以外的温度下也能作为p型半导体发挥功能。实施方式6的作为p型半导体发挥功能的区域与掺杂有B的以往p型半导体相比，非常宽阔，在各种条件下作为p型半导体发挥功能，在这一点上非常优异。
另外，在Ca原子浓度为1.0×1019cm-3的条件下，通过本实施方式获得的p型金刚石半导体膜的空穴在室温下的迁移率为200cm2/Vs。
(实施方式7)
使用微波等离子体化学气相沉积法，将含有流量比1％的甲烷气体(CH4)、掺杂气体、剩余部分H2的反应气体所构成的总流量300ccm的混合气体作为原料，在金刚石单晶(001)面方位上生长1.0μm厚度的本发明金刚石半导体膜。反应管中压力为50Torr，微波源的频率为2.45GHz、功率为1.3kW。这里，在掺杂气体中使用作为含有Cd的有机金属原料的二甲基镉((CH3)2Cd：DMCd)、二乙基镉((C2H5)2Cd：DECd)的任何一种。
测定所得金刚石半导体膜的空穴，判定空穴系数，可以确认这些为p型半导体。
通过SIMS测定，对金刚石半导体膜中的Cd原子浓度进行测定，将原料气体中Cd原子数相对于C原子数的比例(Cd/C)x(ppm)作为横轴，将半导体膜中Cd原子浓度y(cm-3)作为纵轴，其关系如图24所示，成为下式。
x(ppm)×1017＝y(cm-3)......(1)
图28显示本发明实施方式7的p型金刚石半导体中相对于各Cd原子浓度的空穴浓度的温度依赖性。图28的横轴为测定温度(K)、纵轴为p型金刚石半导体中的空穴浓度(cm-3)，对p型金刚石半导体中每个Cd原子浓度(cm-3)绘制测定值。
为了在实用水平的300K附近得到空穴浓度1.0×1015cm-3，需要2.0×1016cm-3以上的Cd原子浓度。已知在超过1.0×1021cm-3的Cd原子浓度下，会发生金刚石晶体的品质恶化。因此，掺杂有Cd的p型金刚石半导体元件在实用水平的掺杂原子浓度必须是2.0×1016cm-3以上、1.0×1021cm-3以下。
由(1)式可知，原料气体中相对于C原子数的Cd原子数的比例(Cd/C)必须为0.2ppm以上、104ppm以下的范围。
另外，使用对每个掺杂原子浓度绘制各温度下p型金刚石半导体中空穴浓度值的图28，可以求出各温度下p型金刚石半导体中空穴浓度达到1.0×1015cm-3的掺杂原子浓度。例如，从图28中可以导出500K下p型金刚石半导体中空穴浓度达到1.0×1015cm-3的Cd原子浓度为6.4×1015cm-3。由(1)式可知，此时原料气体中相对于C原子数的Cd原子数的比例(Cd/C)必须为0.064ppm以上、104ppm以下的范围。
对于P型金刚石半导体膜中的Cd原子浓度而言，在1.0×1021cm-3以下的范围内Cd原子浓度越高，则可以得到越高的空穴浓度，当然也更适于实用。
为了作为p型半导体发挥功能，只要是空穴浓度为1.0×1015cm-3以上、且掺杂原子浓度为1.0×1021cm-3以下即可。因此，实施方式7的p型金刚石半导体在由空穴浓度为1.0×1015cm-3的线和Cd原子浓度为1.0×1021cm-3的线所围区域的条件下，作为p型半导体发挥功能。例如，实施方式7在300K以外的温度下也能作为p型半导体发挥功能。实施方式7的作为p型半导体发挥功能的区域与掺杂有B的以往p型半导体相比，非常宽阔，在各种条件下作为p型半导体发挥功能，在这一点上非常优异。
进而将比较使用了本发明的二甲基镉((CH3)2Cd：DMCd)、二乙基镉((C2H5)2Cd：DECd)或氯化镉(CdCl2)作为掺杂气体时所获得的各p型金刚石半导体膜的空穴在300K下的迁移率的结果示于表5中。
[表5]
(Cd原子浓度统一为1.0×1019cm-3)
 
Cd掺杂原料 室温空穴迁移率(cm<sup>2</sup>/Vs)
DMCd 1350
DECd 1250
 
CdCl<sub>2</sub> 150
如表5所示，与使用氯化镉(CdCl2)的情况相比，使用二甲基镉((CH3)2Cd：DMCd)、二乙基镉((C2H5)2Cd：DECd)的情况下室温空穴迁移率高至8倍以上，具有非常优异的特性。
(实施方式8)
使用微波等离子体化学气相沉积法，将含有流量比1％的甲烷气体(CH4)、掺杂气体、剩余部分H2的反应气体所构成的总流量300ccm的混合气体作为原料，在金刚石单晶(001)面方位上生长1.0μm厚度的本发明金刚石半导体膜。反应管中压力为50Torr，微波源的频率为2.45GHz、功率为1.3kW。这里，在掺杂气体中使用作为含有Ga的有机金属原料的三甲基镓((CH3)3Ga：TMGa)或三乙基镓((C2H5)3Ga：TEGa)。
测定所得金刚石半导体膜的空穴，判定空穴系数，可以确认这些为p型半导体。
通过SIMS测定，对金刚石半导体膜中的Ga原子浓度进行测定，将原料气体中Ga原子数相对于C原子数的比例(Gαd/C)x(ppm)作为横轴，将半导体膜中Ga原子浓度y(cm-3)作为纵轴，其关系如图24所示，成为下式。
x(ppm)×1017＝y(cm-3)......(1)
图29显示本发明实施方式8的p型金刚石半导体中相对于各Ga原子浓度的空穴浓度的温度依赖性。图29的横轴为测定温度(K)、纵轴为p型金刚石半导体中的空穴浓度(cm-3)，对p型金刚石半导体中每个Ga原子浓度(cm-3)绘制测定值。
为了在实用水平的300K附近得到空穴浓度1.0×1015cm-3，需要3.0×1016cm-3以上的Ga原子浓度。已知在超过1.0×1021cm-3的Ga原子浓度下，会发生金刚石晶体的品质恶化。因此，掺杂有Ga的p型金刚石半导体元件在实用水平的掺杂原子浓度必须是3.0×1016cm-3以上、1.0×1021cm-3以下。
由(1)式可知，原料气体中相对于C原子数的Ga原子数的比例(Ga/C)必须为0.3ppm以上、104ppm以下的范围。
另外，使用对每个掺杂原子浓度绘制各温度下p型金刚石半导体中空穴浓度值的图29，可以求出各温度下p型金刚石半导体中空穴浓度达到1.0×1015cm-3时的掺杂原子浓度。例如，从图29中可以导出500K下p型金刚石半导体中空穴浓度达到1.0×1015cm-3的Ga原子浓度为8.1×1015cm-3。由(1)式可知，此时原料气体中相对于C原子数的Ga原子数的比例(Ga/C)必须为0.081ppm以上、104ppm以下的范围。
对于p型金刚石半导体膜中的Ga原子浓度而言，在1.0×1021cm-3以下的范围内Ga原子浓度越高，则可以得到越高的空穴浓度，当然也更适于实用。
为了作为p型半导体发挥功能，只要是空穴浓度为1.0×1015cm-3以上、且掺杂原子浓度为1.0×1021cm-3以下即可。因此，实施方式8的p型金刚石半导体在由空穴浓度为1.0×1015cm-3的线和Ga原子浓度为1.0×1021cm-3的线所围区域的条件下，作为p型半导体发挥功能。例如，实施方式8在300K以外的温度下也能作为p型半导体发挥功能。实施方式8的作为p型半导体发挥功能的区域与掺杂有B的以往p型半导体相比，非常宽阔，在各种条件下作为p型半导体发挥功能，在这一点上非常优异。
进而将比较使用本发明的三甲基镓((CH3)3Ga：TMGa)、三乙基镓((C2H5)3Ga：TEGa)或氯化镓(GaCl3)作为掺杂气体时所获得的各p型金刚石半导体膜的空穴在300K下的迁移率的结果示于表6中。
表6
(Ga原子浓度统一为1.0×1019cm-3)
 
Ga掺杂原料 室温空穴迁移率(cm<sup>2</sup>/Vs)
TMGa 1600
TEGa 1450
GaCl<sub>3</sub> 200
如表6所示，与使用氯化镓(GaCl3)的情况相比，使用三甲基镓((CH3)3Ga：TMGa)、三乙基镓((C2H5)3Ga：TEGa)的情况下室温空穴迁移率高至7倍以上，具有非常优异的特性。
(实施方式9)
使用微波等离子体化学气相沉积法，将含有流量比1％的甲烷气体(CH4)、掺杂气体、剩余部分H2的反应气体所构成的总流量300ccm的混合气体作为原料，在金刚石单晶(001)面方位上生长1.0μm厚度的本发明金刚石半导体膜。反应管中压力为50Torr，微波源的频率为2.45GHz、功率为1.3kW。这里，在掺杂气体中使用作为含有In的有机金属原料的三甲基铟((CH3)3In：TMIn)或三乙基铟((C2H5)3In：TEIn)。
测定所得金刚石半导体膜的空穴，判定空穴系数，可以确认这些为p型半导体。
通过SIMS测定，对金刚石半导体膜中的In原子浓度进行测定，将原料气体中In原子数相对于C原子数的比例(In/C)x(ppm)作为横轴，将半导体膜中In原子浓度y(cm-3)作为纵轴，其关系如图24所示，成为下式。
x(ppm)×1017＝y(cm-3)......(1)
图30显示本发明实施方式9的p型金刚石半导体中相对于各In原子浓度的空穴浓度的温度依赖性。图30的横轴为测定温度(K)、纵轴为p型金刚石半导体中的空穴浓度(cm-3)，对p型金刚石半导体中每个In原子浓度(cm-3)绘制测定值。
为了在实用水平的300K附近得到空穴浓度1.0×1015cm-3，需要1.5×1016cm-3以上的In原子浓度。已知在超过1.0×1021cm-3的In原子浓度下，会发生金刚石晶体的品质恶化。因此，掺杂有In的p型金刚石半导体元件在实用水平的掺杂原子浓度必须是1.5×1016cm-3以上、1.0×1021cm-3以下。
由(1)式可知，原料气体中相对于C原子数的In原子数的比例(In/C)必须为0.15ppm以上、104ppm以下的范围。
另外，使用对每个掺杂原子浓度绘制各温度下p型金刚石半导体中空穴浓度值的图30，可以求出各温度下p型金刚石半导体中空穴浓度达到1.0×1015cm-3时的掺杂原子浓度。例如，从图30中可以导出500K下p型金刚石半导体中空穴浓度达到1.0×1015cm-3的In原子浓度为5.1×1015cm-3。由(1)式可知，此时原料气体中相对于C原子数的In原子数的比例(In/C)必须为0.051ppm以上、104ppm以下的范围。
对于p型金刚石半导体膜中的In原子浓度而言，在1.0×1021cm-3以下的范围内In原子浓度越高，则可以得到越高的空穴浓度，当然也更适于实用。
为了作为p型半导体发挥功能，只要是空穴浓度为1.0×1015cm-3以上、且掺杂原子浓度为1.0×1021cm-3以下即可。因此，实施方式9的p型金刚石半导体在由空穴浓度为1.0×1015cm-3的线和In原子浓度为1.0×1021cm-3的线所围区域的条件下，作为p型半导体发挥功能。例如，实施方式9在300K以外的温度下也能作为p型半导体发挥功能。实施方式9的作为p型半导体发挥功能的区域与掺杂有B的以往p型半导体相比，非常宽阔，在各种条件下作为p型半导体发挥功能，在这一点上非常优异。
进而将比较使用本发明的三甲基铟((CH3)3In：TMIn)、三乙基铟((C2H5)3In：TEIn)或氯化铟(InCl3)作为掺杂气体时所获得的各p型金刚石半导体膜的空穴在300K下的迁移率的结果示于表7中。
表7
(In原子浓度统一为1.0×1019cm-3)
 
In掺杂原料 室温空穴迁移率(cm<sup>2</sup>/Vs)
TMIn 1500
TEIn 1400
InCl<sub>3</sub> 200
如表7所示，与使用氯化铟(InCl3)的情况相比，使用三甲基铟((CH3)3In：TMIn)、三乙基铟((C2H5)3In：TEIn)的情况下室温空穴迁移率高至7倍以上，具有非常优异的特性。
(实施方式10)
使用Li作为掺杂剂，通过离子注入法，在加速电压150kV、注入量1015cm-2的条件下在金刚石单晶中注入Li掺杂剂，可以制作掺杂有Li杂质的金刚石。该掺杂有Li杂质的金刚石除了离子注入法之外，还可以使用将固体Li插入到等离子体中、使用微波等离子体化学气相沉积法制作。将含有流量比1％的甲烷气体(CH4)、掺杂气体、剩余部分H2的反应气体所构成的总流量300ccm的混合气体作为原料，在金刚石单晶(001)面方位上生长1.0μm厚度的本发明金刚石半导体膜。在此，反应管中压力为50Torr，微波源的频率为2.45GHz、功率为1.3kW。这里，在掺杂气体中可以使用甲基锂(CH3Li)、乙基锂(C2H5Li)、丙基锂(C3H7Li)的任一种。
接着，对所得掺杂有Li杂质的金刚石实施退火。测定所得本发明的掺杂有Li的金刚石半导体膜的空穴，判定空穴系数，可以确认为p型半导体。进而通过SIMS测定，对金刚石半导体膜中的Li掺杂原子浓度进行测定。
利用空穴测定，对1.0×1016cm-3～1.0×1021cm-3的各Li掺杂原子浓度的试样中的空穴浓度的温度依赖性进行测定。由其结果，图39显示本发明实施方式10的p型金刚石半导体中相对于各Li原子浓度的空穴浓度的温度依赖性。图39的横轴为测定温度(K)、纵轴为p型金刚石半导体中的空穴浓度(cm-3)，对p型金刚石半导体中每个Li原子浓度(cm-3)绘制测定值。
为了在实用水平的300K附近得到空穴浓度1.0×1015cm-3，需要3.0×1017cm-3以上的Li原子浓度。已知在超过1.0×1021cm-3的Li原子浓度下，会发生金刚石晶体的品质恶化。因此，掺杂有Li的p型金刚石半导体元件在实用水平300K附近的掺杂原子浓度必须是3.0×1016cm-3以上、1.0×1021cm-3以下。
使用对每个掺杂原子浓度绘制各温度下p型金刚石半导体中空穴浓度值的图39，可以求出各温度下p型金刚石半导体中空穴浓度达到1.0×1015cm-3的掺杂原子浓度。例如，从图39中可以导出500K下p型金刚石半导体中空穴浓度达到1.0×1015cm-3的Li原子浓度为3.2×1016cm-3。
对于Li原子浓度而言，在1.0×1021cm-3以下的范围内Li原子浓度越高，则可以得到越高的空穴浓度，当然也更适于实用。
本实施方式的p型金刚石半导体在相同掺杂原子浓度下，与掺杂有B的以往p型金刚石半导体相比较，可以得到约5700倍的室温空穴浓度。
为了作为p型半导体发挥功能，只要是空穴浓度为1.0×1015cm-3以上、且掺杂原子浓度为1.0×1021cm-3以下即可。因此，实施方式10的p型金刚石半导体在由空穴浓度为1.0×1015cm-3的线和Li原子浓度为1.0×1021cm-3的线所围区域的条件下，作为p型半导体发挥功能。例如，实施方式10在300K以外的温度下也能作为p型半导体发挥功能。实施方式10的作为p型半导体发挥功能的区域与掺杂有B的以往p型半导体相比，非常宽阔，在各种条件下作为p型半导体发挥功能，在这一点上非常优异。
[表8]
(Li原子浓度统一为1.0×1019cm-3)
 
Li掺杂原料 室温空穴迁移率(cm<sup>2</sup>/Vs)
甲基锂 1350
乙基锂 1250
丙基锂 150
(实施方式11)
使用微波等离子体化学气相沉积法，将含有流量比1％的甲烷气体(CH4)、掺杂气体、剩余部分H2的反应气体所构成的总流量300ccm的混合气体作为原料，在金刚石单晶(001)面方位上生长1.0μm厚度的本发明金刚石半导体膜。反应管中压力为50Torr，微波源的频率为2.45GHz、功率为1.3kW。这里在掺杂气体中使用作为含有Mg的有机金属原料的双(环戊二烯基)镁((C5H5)2Mg：Cp2Mg)或双(甲基环戊二烯基)镁((CH3C5H4)2Mg：MCp2Mg)。
测定所得金刚石半导体膜的空穴，判定空穴系数，可以确认这些为p型半导体。
通过SIMS测定，对金刚石半导体膜中的Mg原子浓度进行测定，将原料气体中Mg原子数相对于C原子数的比例(Mg/C)x(ppm)作为横轴，将半导体膜中Mg原子浓度y(cm-3)作为纵轴，其关系如图24所示，成为下式。
x(ppm)×1017＝y(cm-3)......(1)
图31显示本发明实施方式11的p型金刚石半导体中相对于各Mg原子浓度的空穴浓度的温度依赖性。图31的横轴为测定温度(K)、纵轴为p型金刚石半导体中的空穴浓度(cm-3)，对p型金刚石半导体中每个Mg原子浓度(cm-3)绘制测定值。
为了在实用水平的300K附近得到空穴浓度1.0×1015cm-3，需要2.0×1018cm-3以上的Mg原子浓度。已知在超过1.0×1021cm-3的Mg原子浓度下，会发生金刚石晶体的品质恶化。因此，掺杂有Mg的p型金刚石半导体元件在实用水平的掺杂原子浓度必须是2.0×1018cm-3以上、1.0×1021cm-3以下。
由(1)式可知，原料气体中相对于C原子数的Mg原子数的比例(Mg/C)必须为20ppm以上、104ppm以下的范围。
另外，使用对每个掺杂原子浓度绘制各温度下p型金刚石半导体中空穴浓度值的图31，可以求出各温度下p型金刚石半导体中空穴浓度达到1.0×1015cm-3的掺杂原子浓度。例如，从图31中可以导出500K下p型金刚石半导体中空穴浓度达到1.0×1015cm-3的Mg原子浓度为1.0×1017cm-3。由(1)式可知，此时原料气体中相对于C原子数的Mg原子数的比例(Mg/C)必须为1.0ppm以上、104ppm以下的范围。
对于p型金刚石半导体膜中的Mg原子浓度而言，在1.0×1021cm-3以下的范围内Mg原子浓度越高，则可以得到越高的空穴浓度，当然也更适于实用。
为了作为p型半导体发挥功能，只要是空穴浓度为1.0×1015cm-3以上、且掺杂原子浓度为1.0×1021cm-3以下即可。因此，实施方式11的p型金刚石半导体在由空穴浓度为1.0×1015cm-3的线和Mg原子浓度为1.0×1021cm-3的线所围区域的条件下，作为p型半导体发挥功能。例如，实施方式11在300K以外的温度下也能作为p型半导体发挥功能。实施方式11的作为p型半导体发挥功能的区域与掺杂有B的以往p型半导体相比，非常宽阔，在各种条件下作为p型半导体发挥功能，在这一点上非常优异。
进而将使用本发明的双(环戊二烯基)镁((C5H5)2Mg：Cp2Mg)、双(甲基环戊二烯基)镁((CH3C5H4)2Mg：MCp2Mg)或氯化镁(MgCl2)作为掺杂气体的情况下所获得的各p型金刚石半导体膜的空穴在300K下的迁移率示于表9中。
[表9]
(Mg原子浓度统一为1.0×1019cm-3)
 
Mg掺杂原料 室温空穴迁移率(cm<sup>2</sup>/Vs)
Cp<sub>2</sub>Mg 1350
MCp<sub>2</sub>Mg 1250
MgCl<sub>2</sub> 100
如表9所示，与使用氯化镁(MgCl3)的情况相比，使用双(环戊二烯基)镁((C5H5)2Mg：Cp2Mg)或双(甲基环戊二烯基)镁((CH3C5H4)2Mg：MCp2Mg)时的室温空穴迁移率高至12倍以上，具有非常优异的特性。
(实施方式12)
使用微波等离子体化学气相沉积法，将含有流量比1％的甲烷气体(CH4)、掺杂气体、剩余部分H2的反应气体所构成的总流量300ccm的混合气体作为原料，在金刚石单晶(001)面方位上生长1.0μm厚度的本发明金刚石半导体膜。反应管中压力为50Torr，微波源的频率为2.45GHz、功率为1.3kW。这里，在掺杂气体中使用作为含有Zn的有机金属原料的二甲基锌((CH3)2Zn：DMZn)、二乙基锌((C2H5)2Zn：DEZn)
测定所得金刚石半导体膜的空穴，判定空穴系数，可以确认这些为p型半导体。
通过SIMS测定，对金刚石半导体膜中的Zn原子浓度进行测定，将原料气体中Zn原子数相对于C原子数的比例(Zn/C)x(ppm)作为横轴，将半导体膜中Zn原子浓度y(cm-3)作为纵轴，其关系如图24所示，成为下式。
x(ppm)×1017＝y(cm-3)......(1)
图32显示本发明实施方式12的p型金刚石半导体中相对于各Zn原子浓度的空穴浓度的温度依赖性。图32的横轴为测定温度(K)、纵轴为p型金刚石半导体中的空穴浓度(cm-3)，对p型金刚石半导体中每个Zn原子浓度(cm-3)绘制测定值。
为了在实用水平的300K附近得到空穴浓度1.0×1015cm-3，需要1.0×1017cm-3以上的Zn原子浓度。已知在超过1.0×1021cm-3的Zn原子浓度下，会发生金刚石晶体的品质恶化。因此，掺杂有Zn的p型金刚石半导体元件在实用水平的掺杂原子浓度必须是1.0×1017cm-3以上、1.0×1021cm-3以下。
由(1)式可知，原料气体中相对于C原子数的Zn原子数的比例(Zn/C)必须为1.0ppm以上、104ppm以下的范围。
另外，使用对每个掺杂原子浓度绘制各温度下p型金刚石半导体中空穴浓度值的图32，可以求出各温度下p型金刚石半导体中空穴浓度达到1.0×1015cm-3的掺杂原子浓度。例如，从图32中可以导出500K下p型金刚石半导体中空穴浓度达到1.0×1015cm-3的Zn原子浓度为1.6×1016cm-3。由(1)式可知，此时原料气体中相对于C原子数的Zn原子数的比例(Zn/C)必须为0.16ppm以上、104ppm以下的范围。
对Zn原子浓度而言，在1.0×1021cm-3以下的范围内Zn原子浓度越高，则可以得到越高的空穴浓度，当然也更适于实用。
为了作为p型半导体发挥功能，只要是空穴浓度为1.0×1015cm-3以上、且掺杂原子浓度为1.0×1021cm-3以下即可。因此，实施方式12的p型金刚石半导体在由空穴浓度为1.0×1015cm-3的线和Zn原子浓度为1.0×1021cm-3的线所围区域的条件下，作为p型半导体发挥功能。例如，实施方式12在300K以外的温度下也能作为p型半导体发挥功能。实施方式12的作为p型半导体发挥功能的区域与掺杂有B的以往p型半导体相比，非常宽阔，在各种条件下作为p型半导体发挥功能，在这一点上非常优异。
进而将使用本发明的二甲基锌((CH3)2Zn：DMZn)、二乙基锌((C2H5)2Zn：DEZn)或氯化锌(ZnCl2)作为掺杂气体时所获得的各p型金刚石半导体膜的空穴在300K下的迁移率示于表10中。
[表10]
(Zn原子浓度统一为1.0×1019cm-3)
 
Zn掺杂原料 室温空穴迁移率(cm<sup>2</sup>/Vs)
DMZn 1200
DEZn 1150
ZnCl<sub>2</sub> 50
如表10所示，与使用氯化锌(ZnCl2)的情况相比，使用二甲基锌((CH3)2Zn：DMZn)、二乙基锌((C2H5)2Zn：DEZn)的情况下室温空穴迁移率高至23倍以上，具有非常优异的特性。
(实施方式13)
在金刚石粉末中混入Al、Be、Ca、Cd、Ga、In、Li、Mg或Zn作为掺杂剂，将该混合物熔化在Fe-Ni溶剂中。通过在5.0GPa、约1.4×103℃的条件下放置7小时，可以以超高温高压法获得本发明的p型金刚石半导体膜。测定所得本发明的p型金刚石半导体膜的空穴，判定空穴系数，可以确认这些为p型半导体。
通过SIMS测定，对金刚石半导体膜中的掺杂原子浓度进行测定，将原子浓度比例(掺杂原子/C)固定为0.01％时的p型金刚石半导体膜在300K下的空穴浓度和空穴迁移率示在表11中。
[表11]
 
掺杂剂 室温空穴浓度(cm<sup>-3</sup>) 空穴迁移率(cm<sup>2</sup>/(V·s))
B(以往技术) 6.2×10<sup>12</sup> 200
Al 4.5×10<sup>16</sup> 960
Be 1.4×10<sup>17</sup> 1000
Ca 3.0×10<sup>16</sup> 1150
Cd 4.5×10<sup>17</sup> 970
Ga 3.1×10<sup>17</sup> 1000
In 6.7×10<sup>17</sup> 950
Li 3.0×10<sup>16</sup> 1150
Mg 4.4×10<sup>15</sup> 1100
Zn 9.7×10<sup>16</sup> 1130
与以往技术中掺杂B的情况(6.2×1012cm-3)相比，掺杂Al、Be、Ca、Cd、Ga、In、Li、Mg或Zn时的室温空穴浓度高至4.8×102～7.3×105倍，非常优异。另外，关于室温空穴迁移率，与以往技术中掺杂B的情况(200cm2/(Vs))相比，掺杂Al、Be、Ca、Cd、Ga、In、Li、Mg或Zn时的室温空穴迁移率高至4.7～5.7倍，非常优异。
(实施方式14)
使用Al、Be、Ca、Cd、Ga、In、Li、Mg或Zn作为掺杂剂，通过离子注入法，在加速电压150kV、注入量105cm-2的条件下在金刚石单晶上注入掺杂剂，制作掺杂有杂质的金刚石。接着，对所得金刚石实施退火。测定所得本发明的掺杂有杂质的金刚石半导体膜的空穴，判定空穴系数，可以确认这些为p型半导体。
通过SIMS测定，对金刚石半导体膜中的掺杂原子浓度进行测定，将掺杂原子浓度固定为1.0×1019cm-3时的p型金刚石半导体膜在300K下的空穴浓度和空穴迁移率示在表12中。
[表12]
 
掺杂剂 室温空穴浓度(cm<sup>-3</sup>) 空穴迁移率(cm<sup>2</sup>/(V·s))
B(以往技术) 3×10<sup>12</sup> 50
Al 2×10<sup>16</sup> 900
Be 7×10<sup>16</sup> 950
Ca 2×10<sup>16</sup> 1050
Cd 4×10<sup>17</sup> 940
Ga 2×10<sup>17</sup> 950
In 4×10<sup>17</sup> 930
Li 2×10<sup>16</sup> 1050
Mg 3×10<sup>15</sup> 1050
Zn 8×10<sup>16</sup> 1030
关于室温空穴浓度，与以往技术中掺杂B的情况(3.0×1012cm-3)相比，掺杂Al、Be、Ca、Cd、Ga、In、Li、Mg或Zn时的室温空穴浓度为1.0×103～6.7×105倍，非常优异。另外，关于室温空穴迁移率，与以往技术中掺杂B的情况(50cm2/(Vs))相比，掺杂Al、Be、Ca、Cd、Ga、In、Li、Mg或Zn时的室温空穴迁移率为18～21倍，非常优异。
(实施方式15)
图33中显示了本发明实施方式15的MESFET(金属-半导体场效应晶体管)的剖面构成图。使用微波等离子体化学气相沉积法，将含有流量比1％的甲烷气体(CH4)、掺杂气体、剩余部分H2的反应气体所构成的总流量300ccm的混合气体作为原料，在金刚石基板4-11上生长1.0μm厚度的p型金刚石半导体膜4-12。在本实施方式中，反应管中压力为50Torr，微波源的频率为2.45GHz、功率为1.3kW。此时，使用Al、Ca、Cd、Ga、In、Li、Mg或Zn作为掺杂剂。
另外，在使用Be作为掺杂剂时，通过离子注入法，在加速电压150kV、注入量1015cm-2的条件下在金刚石单晶中注入Be掺杂剂，制作p型金刚石半导体膜4-12。
为了实现晶体管之间的电绝缘，在晶体管外侧的区域刻蚀p型金刚石半导体膜4-12，直至金刚石基板4-11露出。即，按照p型金刚石半导体膜4-12垂直于层叠方向的面的面积小于金刚石基板4-11、且留下位于金刚石基板4-11中心附近的部分的方式进行刻蚀。
在p型金刚石半导体膜4-12上蒸镀金(Au)作为源电极4-13、蒸镀Al作为栅电极、蒸镀Au作为漏电极4-15，制作出FET。
表13中显示了p型金刚石半导体膜4-12的掺杂原子浓度为1.0×1018cm3的以往MESFET和本发明实施方式15的MESFET在300K时的互导(gm)(放大系数)。
[表13]
 
掺杂剂 互导(mS/mm)
B(以往技术) 1.0×10<sup>-4</sup>
Al 1.2×10<sup>2</sup>
Be 1.5×10<sup>2</sup>
Ca 1.1×10<sup>2</sup>
Cd 9.0×10
Ga 8.0×10
In 1.0×10<sup>2</sup>
 
Li 1.1×10<sup>2</sup>
Mg 1.2×10<sup>2</sup>
Zn 9.0×10
在具有掺杂有B的金刚石半导体膜的以往MESFET中，gm＝0.0001mS/mm，与此相对，具有掺杂有Al、Be、Ca、Cd、Ga、In、Li、Mg或Zn的p型金刚石半导体膜的MESFET的gm为其8.0×105～1.5×106倍，非常优异。
表13所示的实施方式15的MESFET的gm值是通过具备使用微波等离子体化学气相沉积法制作的p型金刚石半导体膜4-12而得到的结果。当p型金刚石半导体膜4-12的制作方法为离子注入法或高温高压合成法时，互导(gm)虽然减少到实施方式15的一半左右，但依然比以往的MESFET优异。
(实施方式16)
图34中显示了本发明实施方式16的MISFET(金属-绝缘膜-半导体场效应晶体管)的剖面构成图。使用微波等离子体化学气相沉积法，将含有流量比1％的甲烷气体(CH4)、掺杂气体、剩余部分H2的反应气体所构成的总流量300ccm的混合气体作为原料，在金刚石基板4-21上生长1.0μm厚度的金刚石半导体膜4-22。在本实施方式中，反应管中压力为50Torr，微波源的频率为2.45GHz、功率为1.3kW。此时，使用Al、Ca、Cd、Ga、In、Li、Mg或Zn作为p型金刚石半导体膜4-22中的掺杂剂。
另外，在使用Be作为掺杂剂时，通过离子注入法，在加速电压150kV、注入量1015cm-2的条件下在金刚石单晶中注入Be掺杂剂，制作出p型金刚石半导体膜4-22。
为了使晶体管之间电绝缘，刻蚀金刚石半导体膜4-22的外周部直至金刚石基板4-21露出。即，按照金刚石半导体膜4-22垂直于层叠方向的面的面积小于金刚石基板4-21、且留下位于金刚石基板4-21中心附近的部分的方式进行刻蚀。
在金刚石半导体膜4-22上蒸镀Au作为源电极4-23、蒸镀Au作为漏电极4-24，在栅极区域蒸镀SiO2作为绝缘膜4-25、蒸镀Al作为栅电极4-26，制作出FET。
表14中显示了金刚石半导体膜4-22的掺杂原子浓度为1.0×1018cm-3的以往MESFET和本发明实施方式16的MISFET在300K时的互导(gm)(放大系数)。
[表14]
 
掺杂剂 互导(mS/mm)
B(以往技术) 1.0×10<sup>-5</sup>
Al 1.1×10<sup>2</sup>
Be 1.3×10<sup>2</sup>
Ca 1.0×10<sup>2</sup>
Cd 8.5×10
Ga 7.5×10
In 9.0×10
Li 1.0×10<sup>2</sup>
Mg 8.0×10
Zn 6.5×10
在具有掺杂有B的p型金刚石半导体膜的以往MISFET中，gm＝1.0×10-5mS/mm，与此相对，具有掺杂有Al、Be、Ca、Cd、Ga、In、Li、Mg或Zn的金刚石半导体膜的MISFET的gm为其7.5×106～1.3×107倍，非常优异。
表14所示的实施方式12的MISFET的gm值是通过具备使用微波等离子体化学气相沉积法制作的金刚石半导体膜4-22而得到的结果。当金刚石半导体膜4-22的制作方法为离子注入法、高温高压合成法时，互导(gm)虽然减少到实施方式12的一半左右，但装置特性与以往的MISFET相比依然非常优异。
(实施方式17)
图35中显示了本发明实施方式17的npn型双极晶体管的剖面构成图。使用微波等离子体化学气相沉积法，将含有流量比1％的甲烷气体(CH4)、掺杂气体、剩余部分H2的反应气体所构成的总流量300ccm的混合气体作为原料，在金刚石基板4-31上依次生长5.0μm厚度的n型金刚石半导体膜4-32、0.5μm厚度的p型金刚石半导体膜4-33和n型金刚石半导体膜4-34。在本实施方式中，反应管中压力为50Torr，微波源的频率为2.45GHz、功率为1.3kW。此时，使用Al、Ca、Cd、Ga、In、Li、Mg或Zn作为p型金刚石半导体膜4-33中的掺杂剂。
另外，在使用Be作为掺杂剂时，通过离子注入法，在加速电压150kV、注入量1015cm-2的条件下在金刚石单晶中注入Be掺杂剂，制作出p型金刚石半导体膜4-33。
为了使晶体管之间电绝缘，刻蚀n型金刚石半导体膜4-32的外周部直至金刚石基板4-31露出。为了形成电极，如图35所示那样对p型金刚石半导体膜4-33、n型金刚石半导体膜4-34实施刻蚀。在n型金刚石半导体膜4-32上蒸镀Ti的集电极4-35、在p型金刚石半导体膜4-33上蒸镀Ni的基电极4-36、在n型金刚石半导体膜4-34上蒸镀Ti的发射电极4-37。
表15中显示了p型金刚石半导体膜4-33的掺杂原子浓度为1.0×1018cm-3的以往npn型双极晶体管和本发明实施方式17的npn型双极晶体管在300K时的电流放大系数β。
[表14]
 
掺杂剂 电流放大系数β
B(以往技术) 1.0×10<sup>-2</sup>
 
Al 2.0×10<sup>3</sup>
Be 5.0×10<sup>2</sup>
Ca 2.0×10<sup>3</sup>
Cd 1.6×10<sup>3</sup>
Ga 1.4×10<sup>3</sup>
In 1.2×10<sup>3</sup>
Li 2.0×10<sup>3</sup>
Mg 1.6×10<sup>3</sup>
Zn 1.4×10<sup>3</sup>
具有掺杂有B的p型金刚石半导体膜的以往npn型双极晶体管的β＝1.0×10-2，与此相对，具有掺杂有Al、Be、Ca、Cd、Ga、In、Li、Mg或Zn的p型金刚石半导体膜的npn型双极晶体管的电流放大系数β为其5.0×104～2.0×105倍，非常优异。
表15所示的实施方式17的npn型双极晶体管的电流放大系数β是通过具备使用微波等离子体化学气相沉积法制作的p型金刚石半导体膜4-33而得到的结果。当p型金刚石半导体膜4-33的制作方法为离子注入法、高温高压合成法时，电流放大系数β虽然减少到实施方式17的一半左右，但与以往的npn型双极晶体管相比依然非常优异。
(实施方式18)
图36显示了本发明实施方式18的pnp型双极晶体管的剖面构成图。使用微波等离子体化学气相沉积法，将含有流量比1％的甲烷气体(CH4)、掺杂气体、剩余部分H2的反应气体所构成的总流量300ccm的混合气体作为原料，在金刚石基板4-41上依次生长5.0μm厚度的p型金刚石半导体膜4-42、0.5μm厚度的n型金刚石半导体膜4-43和p型金刚石半导体膜4-44。在本实施方式中，反应管中压力为50Torr，微波源的频率为2.45GHz、功率为1.3kW。此时，使用Al、Ca、Cd、Ga、In、Li、Mg或Zn作为p型金刚石半导体膜4-42、4-44中的掺杂剂。
另外，在使用Be作为掺杂剂时，通过离子注入法，在加速电压150kV、注入量1015cm-2的条件下在金刚石单晶中注入Be掺杂剂，制作出p型金刚石半导体膜4-42、4-44。
为了使晶体管之间电绝缘，刻蚀p型金刚石半导体膜4-42的外周部直至金刚石基板4-41露出。为了形成电极，如图36所示那样对n型金刚石半导体膜4-43、p型金刚石半导体膜4-44实施刻蚀。在p型金刚石半导体膜4-42上蒸镀Ni的集电极4-45、在n型金刚石半导体膜4-43上蒸镀Ti的基电极4-46、在p型金刚石半导体膜4-44上蒸镀Ni的发射电极4-47。
表16显示了p型金刚石半导体膜4-42、4-44的掺杂原子浓度为1.0×1018cm-3的以往pnp型双极晶体管和本发明实施方式18的pnp型双极晶体管在300K时的电流放大系数β。
[表16]
 
掺杂剂 电流放大系数β
B(以往技术) 1.0×10<sup>-3</sup>
Al 1.7×10<sup>3</sup>
Be 4.0×10<sup>2</sup>
Ca 1.8×10<sup>3</sup>
Cd 1.5×10<sup>3</sup>
Ga 1.3×10<sup>3</sup>
In 1.2×10<sup>3</sup>
Li 1.8×10<sup>3</sup>
Mg 1.5×10<sup>3</sup>
 
Zn 1.3×10<sup>3</sup>
具有掺杂有B的p型金刚石半导体膜的以往pnp型双极晶体管的电流放大系数β＝1.0×103，与此相对，具有掺杂有Al、Be、Ca、Cd、Ga、In、Li、Mg或Zn的p型金刚石半导体膜的pnp型双极晶体管的电流放大系数β为其4.0×105～1.8×106倍，非常优异。
表16所示的实施方式18的pnp型双极晶体管的电流放大系数β是通过具备使用微波等离子体化学气相沉积法制作的p型金刚石半导体膜4-42、4-44而得到的结果。当p型金刚石半导体膜4-42、4-44的制作方法为离子注入法、高温高压合成法时，电流放大系数β虽然减少到实施方式18的一半左右，但与以往的pnp型双极晶体管相比依然非常优异。
(实施方式19)
图37显示了本发明实施方式19的发光二极管(LED)的剖面构成图。使用微波等离子体化学气相沉积法，将含有流量比1％的甲烷气体(CH4)、掺杂气体、剩余部分H2的反应气体所构成的总流量300ccm的混合气体作为原料，在金刚石基板4-51上依次生长5.0μm厚度的p型金刚石半导体膜4-52、0.5μm厚度的n型金刚石半导体膜4-53。在本实施方式中，反应管中压力为50Torr，微波源的频率为2.45GHz、功率为1.3kW。此时，使用Al、Ca、Cd、Ga、In、Li、Mg或Zn作为p型金刚石半导体膜4-52中的掺杂剂。
另外，在使用Be作为掺杂剂时，通过离子注入法，在加速电压150kV、注入量1015cm-2的条件下在金刚石单晶中注入Be掺杂剂，制作出p型金刚石半导体膜4-52。
为了使LED之间电绝缘、形成电极，如图37所示那样对p型金刚石半导体膜4-52、n型金刚石半导体膜4-53实施刻蚀。然后在p型金刚石半导体膜4-52上蒸镀Ni的阳极电极4-54、在n型金刚石半导体膜4-53上蒸镀Ti的阴极电极4-55。
表17中显示了以往发光二极管(LED)与本发明实施方式19的LED在施加电压7V、电流密度10A/mm2时的波长235nm下的发光亮度(输出电密度)。
[表17]
 
掺杂剂 输出电密度(mW/mm<sup>2</sup>)
B(以往技术) 1.0×10<sup>-4</sup>
Al 5.0×10<sup>3</sup>
Be 4.0×10<sup>3</sup>
Ca 2.8×10<sup>3</sup>
Cd 4.0×10<sup>3</sup>
Ga 7.1×10<sup>3</sup>
In 5.0×10<sup>3</sup>
Li 2.8×10<sup>3</sup>
Mg 4.7×10<sup>3</sup>
Zn 4.7×10<sup>3</sup>
在以往技术中使用B时，输出电密度为1.0×10-4mW/mm2，而在使用Al、Be、Ca、Cd、Ga、In、Li、Mg或Zn时，输出电密度为其2.8×107～7.1×107倍，非常优异。
在图37中，按照p型金刚石半导体膜4-52、n型金刚石半导体膜4-53的顺序进行层叠，但即便顺序相反特性也不会变化。即，即便在金刚石基板4-51上按照n型金刚石半导体膜、p型金刚石半导体膜的顺序层叠，也可以得到与表17相同的效果。
表17所示的实施方式19的LED在波长235nm下的发光亮度(输出电密度)是通过具备使用微波等离子体化学气相沉积法制作的p型金刚石半导体膜4-52而得到的结果。当p型金刚石半导体膜4-52的制作方法为离子注入法、高温高压合成法时，波长235nm下的发光亮度(输出电密度)虽然减少到一半左右，但与以往的LED相比，依然具有非常优异的特性。
本发明中重要的是将Al、Be、Ca、Cd、Ga、In、Li、Mg或Zn中任一个作为掺杂剂的p型金刚石半导体，并不限定各实施方式中所使用的p型金刚石半导体膜的制作方法。
接着，详细地说明用于达成第5目的的本发明金刚石半导体的制作方法。
本发明通过在利用保护层保护表面的离子注入金刚石薄膜的基础上进行高温高压退火，从而可以防止高温高压退火所导致的表面刻蚀，同时能够除去由于离子注入所形成的损伤，可以制作高品质的金刚石半导体。
(实施方式20)
图40A～40G显示本发明实施方式20的金刚石半导体的制作工序。准备金刚石基板5-11(图40A)，使用微波等离子体CVD装置、以甲烷作为反应气体、在基板温度700℃下在该金刚石基板5-11上层叠1μm金刚石薄膜5-12(图40B)。在本实施方式中使用了微波等离子体CVD法，但只要是可以形成金刚石薄膜5-12的方法则可以是任何方法。另外，还可以使用通过高温高压合成制作出的金刚石单晶。
使用离子注入装置，以加速电压60kV、剂量1×1014cm-2，在上述金刚石薄膜5-12中注入掺杂剂(图40C、40D)。在此注入的掺杂剂有B、Al、Ga、In、Zn、Cd、Be、Mg、Ca、P、As、Sb、O、S、Se、Li、Na、K。
之后，在离子注入金刚石薄膜5-13上形成保护层(铂)5-14(图40E)。在本实施方式中，在保护层5-14中使用了铂，但保护层5-14可以为具有0.01～10μm薄膜的各种金属、合金、氧化物、氮化物和它们的多层膜。特别优选含有钛、钨、铂、钯、钼中至少一种的金属，Al1-xSixO1-yNy(0≦x≦1、0≦y≦1)，或者将这些中2种以上物质多层化而成的层。保护层5-14可以通过蒸镀法、溅射法、CVD法、激光烧蚀法制作。
将表面形成有保护层5-14的离子注入金刚石薄膜5-13配置在超高温高压烧结炉中，在3.5GPa以上、600℃以上的压力、温度下进行退火(图40F)。即，在压力P(kbar)与温度T(K)满足式P>7.1+0.027T关系(参照非专利文献7)的35kbar以上的压力和873K以上温度的条件下进行退火。
如果用酸除去保护层5-14，则得到半导体金刚石薄膜5-15(图40G)。
作为一个例子，在1400℃、7GPa条件下进行1小时退火制作出的半导体金刚石薄膜5-15上形成电极，测定空穴，求出极性、室温下的载流子浓度、室温下的迁移率。表18显示此时的半导体金刚石薄膜5-15对于各掺杂剂的极性、室温下的载流子浓度、迁移率。
[表18]
 
掺杂剂 极性 室温载流子浓度(cm<sup>-3</sup>)         室温迁移率(cm<sup>2</sup>/Vs)  
B(以往技术) P型 3×10<sup>13</sup> 1100
Al P型 5×10<sup>15</sup> 1000
Ga P型 7×10<sup>16</sup> 900
In P型 6×10<sup>16</sup> 800
Zn P型 5×10<sup>16</sup> 900
Cd P型 6×10<sup>16</sup> 950
 
Be P型 7×10<sup>17</sup> 1000
Mg P型 8×10<sup>17</sup> 1150
Ca P型 2×10<sup>17</sup> 800
P N型 3×10<sup>11</sup> 650
As N型 7×10<sup>15</sup> 700
Sb N型 5×101<sup>5</sup> 950
O N型 3×10<sup>13</sup> 250
S N型 6×10<sup>13</sup> 800
Se N型 5×10<sup>14</sup> 700
Li N型 6×10<sup>14</sup> 600
Na N型 3×10<sup>14</sup> 650
K N型 5×10<sup>14</sup> 500
如表18所示，半导体金刚石薄膜5-15通过在离子注入金刚石薄膜5-13上形成保护层5-14的基础上进行高温高压退火，具有通过以往制作方法无法得到的高品质P型和N型半导体的特性。
图42显示使用硼(B)作为掺杂剂进行离子注入的金刚石薄膜在高温高压退火前后的阴极发光(CL)光谱(测定温度：10K)的一个例子。在高温高压退火前的离子注入金刚石薄膜5-13中，未见金刚石特有的自由激子(FE)相关的发光，但在1400℃、7GPa条件下的高温高压退火后的半导体金刚石薄膜5-15中出现FE相关的发光。该FE发光是由激子产生的发光，随着晶体品质的提高、发光强度增强，因此可以通过其发光强度评价晶体品质。另外，由于还见到来自于硼的束缚激子发光(BE)，可知硼在金刚石薄膜中作为掺杂剂发挥作用。
这表明，所制作的半导体金刚石薄膜5-15的晶体品质比高温高压退火前的离子注入金刚石薄膜5-13好，且在半导体金刚石薄膜5-15中存在硼。即，由于硼的离子注入，离子注入金刚石薄膜5-13中被导入晶体缺陷、非晶层，发生金刚石晶体的劣化，但通过高温高压退火，这些晶体缺陷、非晶层被除去，硼作为掺杂剂而活化。
这样，CL的结果也表明通过本实施方式的金刚石半导体的制作方法制得的半导体金刚石薄膜5-15是通过以往制作方法无法得到的高品质的P型、N型金刚石半导体。
(实施方式21)
图41A～41F显示本发明实施方式21的金刚石半导体的制作工序。准备金刚石基板5-21(图41A)，使用微波等离子体CVD装置、以甲烷作为反应气体、在基板温度700℃下在该金刚石基板5-21上层叠1μm金刚石薄膜(图41B)。
之后，使用离子注入装置，以加速电压60kV、剂量1×1014cm-2，在所制作的金刚石薄膜5-22中注入掺杂剂(图41C-41D)。与实施方式20相同，在此注入的掺杂剂有B、Al、Ga、In、Zn、Cd、Be、Mg、Ca、P、As、Sb、O、S、Se、Li、Na、K。
将形成有上述离子注入金刚石薄膜的两张基板按照离子注入金刚石薄膜表面成为内侧的方式重叠，并将它们配置在超高温高压烧结炉内。即，形成在金刚石基板5-21A上的金刚石薄膜5-23A和形成在金刚石基板5-21B上的金刚石薄膜5-23B相接触，按照以金刚石基板5-21A、5-21B夹持金刚石薄膜5-23A、5-23B的方式重叠。之后，在超高温高压烧结炉内，在3.5GPa以上、600℃以上的压力、温度下对重叠的基板进行退火(图41E)。即，在压力P(kbar)与温度T(K)满足式P>7.1+0.027T关系(参照非专利文献7)的35kbar以上的压力和873K以上温度的条件下进行退火。
高温高压退火结束后，将重叠的金刚石基板5-21A、5-21B分离，可以获得高品质的半导体金刚石薄膜5-24(图41F)。由于金刚石薄膜5-23A、5-23B基本不粘接，因此金刚石基板5-21A、5-21B可以自然地或者施加轻微冲击容易地分离。
作为一个例子，金刚石基板5-21使用金刚石(100)基板并在1400℃、7GPa条件下进行1小时高温高压退火而制作出的半导体金刚石薄膜5-24上形成电极，测定空穴，求出极性、载流子浓度、室温迁移率。表19显示此时的半导体金刚石薄膜5-24对各掺杂剂的极性、室温下的载流子浓度、迁移率。
[表19]
 
掺杂剂 极性 室温载流子浓度(cm<sup>-3</sup>)         室温迁移率(cm<sup>2</sup>/Vs)  
B(以往技术) P型 1×10<sup>13</sup> 1100
Al P型 4×10<sup>15</sup> 900
Ga P型 5×10<sup>16</sup> 900
In P型 5×10<sup>16</sup> 800
Zn P型 4×10<sup>16</sup> 900
Cd P型 6×10<sup>16</sup> 950
Be P型 5×10<sup>17</sup> 1000
Mg P型 6×10<sup>17</sup> 1100
Ca P型 1×10<sup>17</sup> 800
P N型 3×10<sup>11</sup> 550
As N型 6×10<sup>15</sup> 700
Sb N型 3×10<sup>15</sup> 900
O N型 3×10<sup>13</sup> 250
 
S N型 6×10<sup>13</sup> 700
Se N型 5×10<sup>14</sup> 600
Li N型 5×10<sup>14</sup> 500
Na N型 3×10<sup>14</sup> 600
K N型 2×10<sup>14</sup> 600
如表19所示，本实施方式中制作的半导体金刚石薄膜5-24具有高的室温迁移率。这些结果表明，通过对离子注入金刚石薄膜5-23表面进行保护的基础上进行高温高压退火，可以防止表面的刻蚀，可以得到以往制作方法无法得到的高品质的P型和N型金刚石半导体。

Claims (11)

1.一种场效应晶体管，其由单晶金刚石薄膜、形成在所述单晶金刚石薄膜内部的空穴或电子沟道、形成在所述单晶金刚石薄膜上的漏电极、栅电极和源电极构成，其特征在于，
所述单晶金刚石薄膜的晶轴[001]方向相对所述单晶金刚石薄膜表面的面方位倾斜；或者，所述单晶金刚石薄膜的晶轴[001]方向相对所述沟道形成面的面方位倾斜，
所述栅电极的长度方向与所述单晶金刚石薄膜的晶轴[110]方向所成角度β为-30度～+30度的范围。
2.根据权利要求1所述的场效应晶体管，其特征在于，所述单晶金刚石薄膜表面的面方位与所述单晶金刚石薄膜的晶轴[001]方向所成角度αd、或者所述沟道形成面的面方位与所述单晶金刚石薄膜的晶轴[001]方向所成角度αc为0.05度～1.1度的范围。
3.一种场效应晶体管，其由形成在基板上的单晶金刚石薄膜、形成在所述单晶金刚石薄膜内部的空穴或电子沟道、形成在所述单晶金刚石薄膜上的漏电极、栅电极和源电极构成，其特征在于，
所述单晶金刚石薄膜的晶轴[001]方向相对所述单晶金刚石薄膜表面的面方位倾斜；或者，所述单晶金刚石薄膜的晶轴[001]方向相对所述沟道形成面的面方位倾斜，
所述栅电极的长度方向与所述单晶金刚石薄膜的晶轴[110]方向所成角度β为-30度～+30度的范围。
4.根据权利要求3所述的场效应晶体管，其特征在于，所述单晶金刚石薄膜表面的面方位与所述单晶金刚石薄膜的晶轴[001]方向所成角度αd、或者所述沟道形成面的面方位与所述单晶金刚石薄膜的晶轴[001]方向所成角度αc为0.05度～1.1度的范围。
5.根据权利要求3或4所述的场效应晶体管，其特征在于，所述基板为单晶金刚石基板，所述单晶金刚石基板和所述单晶金刚石薄膜的界面的面方位与所述单晶金刚石基板的晶轴[001]方向所成角度αs为0.05度～1.1度的范围。
6.一种场效应晶体管，其由形成在基板上的单晶金刚石薄膜、形成在所述单晶金刚石薄膜上的空穴或电子沟道、形成在所述沟道上的漏电极、栅电极和源电极构成，其特征在于，所述单晶金刚石薄膜的晶轴[001]方向相对所述沟道表面的面方位倾斜，
所述栅电极的长度方向与所述单晶金刚石薄膜的晶轴[110]方向所成角度β为-30度～+30度的范围。
7.根据权利要求6所述的场效应晶体管，其特征在于，所述沟道表面的面方位与所述单晶金刚石薄膜的晶轴[001]方向所成角度αc为0.05度～1.1度的范围。
8.根据权利要求6或7所述的场效应晶体管，其特征在于，所述基板为单晶金刚石基板，所述单晶金刚石基板和所述单晶金刚石薄膜的界面的面方位与所述单晶金刚石基板的晶轴[001]方向所成角度αs为0.05度～1.1度的范围。
9.一种场效应晶体管的制造方法，该方法为由形成在基板上的单晶金刚石薄膜、形成在所述单晶金刚石薄膜内部的空穴或电子沟道、形成在所述单晶金刚石薄膜上的漏电极、栅电极和源电极构成的场效应晶体管的制造方法，其特征在于，具有以下工序；
在所述基板上形成所述单晶金刚石薄膜的工序；
在所述单晶金刚石薄膜上形成所述沟道的工序；
在所形成的所述沟道上进一步形成所述单晶金刚石薄膜的工序；
研磨加工所述单晶金刚石薄膜的表面使得所述单晶金刚石薄膜表面的面方位相对所述单晶金刚石薄膜的晶轴[001]方向倾斜、所述栅电极的长度方向与所述单晶金刚石薄膜的晶轴[110]方向所成角度β为-30度～+30度的范围的工序。
10.一种场效应晶体管的制造方法，该方法为由形成在基板上的单晶金刚石薄膜、形成在所述单晶金刚石薄膜内部的空穴或电子沟道、形成在所述单晶金刚石薄膜上的漏电极、栅电极和源电极构成的场效应晶体管的制造方法，其特征在于，具有以下工序：
在所述基板上形成所述单晶金刚石薄膜的工序；
研磨加工所述单晶金刚石薄膜的表面使得所形成的所述单晶金刚石薄膜表面相对所述单晶金刚石薄膜的晶轴[001]方向倾斜、所述栅电极的长度方向与所述单晶金刚石薄膜的晶轴[110]方向所成角度β为-30度～+30度的范围的工序；
在研磨加工过的所述单晶金刚石薄膜上形成所述沟道的工序。
11.一种场效应晶体管的制造方法，该方法为由形成在单晶金刚石基板上的单晶金刚石薄膜、形成在所述单晶金刚石薄膜内部的空穴或电子沟道、形成在所述单晶金刚石薄膜上的漏电极、栅电极和源电极构成的场效应晶体管的制造方法，其特征在于，具有以下工序：
研磨加工所述单晶金刚石基板的表面使得所述单晶金刚石基板的面方位相对所述单晶金刚石基板的晶轴[001]方向倾斜、所述栅电极的长度方向与所述单晶金刚石薄膜的晶轴[110]方向所成角度β为-30度～+30度的范围的工序；
在研磨加工过的所述单晶金刚石基板上形成所述单晶金刚石薄膜的工序；
在所述单晶金刚石薄膜上形成所述沟道的工序。
CNB2006800010825A 2005-06-20 2006-06-20 金刚石半导体元件及其制造方法 Expired - Fee Related CN100508144C (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2005179751 2005-06-20
JP179751/2005 2005-06-20
JP270541/2005 2005-09-16
JP2005270541 2005-09-16
JP2005307231 2005-10-21
JP307231/2005 2005-10-21
JP061838/2006 2006-03-07
JP2006061838 2006-03-07

Publications (2)

Publication Number Publication Date
CN101053075A CN101053075A (zh) 2007-10-10
CN100508144C true CN100508144C (zh) 2009-07-01

Family

ID=37570430

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800010825A Expired - Fee Related CN100508144C (zh) 2005-06-20 2006-06-20 金刚石半导体元件及其制造方法

Country Status (6)

Country Link
US (7) US8242511B2 (zh)
EP (7) EP2400532A3 (zh)
JP (5) JP4908409B2 (zh)
KR (1) KR100913401B1 (zh)
CN (1) CN100508144C (zh)
WO (1) WO2006137401A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7172655B2 (en) 2002-09-06 2007-02-06 Daniel James Twitchen Colored diamond
EP2400532A3 (en) 2005-06-20 2012-03-28 Nippon Telegraph And Telephone Corporation Diamond semiconductor element and process for producing the same
JP5161450B2 (ja) * 2005-09-30 2013-03-13 財団法人高知県産業振興センター プラズマｃｖｄ装置及びプラズマ表面処理方法
KR100856326B1 (ko) * 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
US20080226838A1 (en) * 2007-03-12 2008-09-18 Kochi Industrial Promotion Center Plasma CVD apparatus and film deposition method
JP4533926B2 (ja) * 2007-12-26 2010-09-01 財団法人高知県産業振興センター 成膜装置及び成膜方法
JP5057467B2 (ja) * 2008-03-03 2012-10-24 株式会社中田製作所 成形装置とそのシュー及び成形方法
CN100593842C (zh) * 2008-07-01 2010-03-10 上海大学 一种纳米晶金刚石薄膜场效应晶体管的制备方法
JP4849691B2 (ja) * 2008-12-25 2012-01-11 独立行政法人産業技術総合研究所 大面積ダイヤモンド結晶基板及びその製造方法
GB201021870D0 (en) 2010-12-23 2011-02-02 Element Six Ltd A microwave plasma reactor for manufacturing synthetic diamond material
SG191220A1 (en) 2010-12-23 2013-07-31 Element Six Ltd Controlling doping of synthetic diamond material
CN102403209B (zh) * 2011-11-10 2013-04-03 上海大学 一种基于金刚石薄膜场效应晶体管欧姆接触电极的制备方法
JP2013242699A (ja) * 2012-05-21 2013-12-05 Renesas Electronics Corp 半導体装置
JP6139340B2 (ja) 2013-09-03 2017-05-31 株式会社東芝 半導体装置およびその製造方法
EP3453476A1 (en) * 2014-10-29 2019-03-13 Sumitomo Electric Industries, Ltd. Composite diamond body and composite diamond tool
US9441940B2 (en) 2015-01-21 2016-09-13 Uchicago Argonne, Llc Piezoresistive boron doped diamond nanowire
CN104659109B (zh) * 2015-03-20 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板
CN105130418A (zh) * 2015-04-07 2015-12-09 电子科技大学 一种Li-Nb-Ti系微波介质陶瓷材料
US9484474B1 (en) 2015-07-02 2016-11-01 Uchicago Argonne, Llc Ultrananocrystalline diamond contacts for electronic devices
US9741561B2 (en) 2015-07-10 2017-08-22 Uchicago Argonne, Llc Transparent nanocrystalline diamond coatings and devices
US9852833B1 (en) * 2016-06-28 2017-12-26 Alcatel-Lucent Usa Inc. Magnetization alignment in a thin-film device
EP3373052A1 (de) 2017-03-06 2018-09-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbzeug, verfahren zu dessen herstellung und damit hergestellte komponente
EP3379580A1 (en) * 2017-03-22 2018-09-26 Evince Technology Ltd Diamond semiconductor device
EP3605555A4 (en) * 2017-03-22 2020-12-16 Japan Atomic Energy Agency FUNCTIONAL MEMBRANE FOR ION BEAM TRANSFER, BEAM GUIDING DEVICE WITH USE OF THE FUNCTIONAL MEMBRANE FOR ION BEAM TRANSFER, FILTER DEVICE WITH USE OF THE FUNCTIONAL MEMBRANE FOR ION BEAM TRANSFER AND ADAPTATION PROCEDURES
TWI706061B (zh) * 2017-04-26 2020-10-01 新加坡商二A 科技有限公司 大單晶鑽石及其生產方法
EP3432361B1 (en) * 2017-07-19 2022-05-04 Centre National De La Recherche Scientifique Diamond mis transistor
JP7096143B2 (ja) * 2017-11-17 2022-07-05 トヨタ自動車株式会社 ダイヤモンド半導体基板の製造方法
JP6703683B2 (ja) * 2017-12-20 2020-06-03 国立研究開発法人産業技術総合研究所 単結晶ダイヤモンドおよびそれを用いた半導体素子
KR102588918B1 (ko) * 2018-03-29 2023-10-12 오브레이 가부시키가이샤 다이아몬드 결정
CN109037344A (zh) * 2018-06-15 2018-12-18 西安碳星半导体科技有限公司 一种双层栅介质的金刚石场效应晶体管结构及制作方法
CN109786233B (zh) * 2019-01-17 2021-01-12 中国电子科技集团公司第十三研究所 非对称表面沟道场效应晶体管的制备方法及功率器件
CN109786256B (zh) * 2019-01-17 2021-05-04 中国电子科技集团公司第十三研究所 自对准表面沟道场效应晶体管的制备方法及功率器件
US10734384B1 (en) * 2019-01-23 2020-08-04 Qualcomm Incorporated Vertically-integrated two-dimensional (2D) semiconductor slabs in complementary field effect transistor (CFET) cell circuits, and method of fabricating
CN110600554B (zh) * 2019-09-20 2021-06-04 西安交通大学 一种（100）晶向金刚石n-i-p结二极管及其制备方法
US11171211B1 (en) * 2020-05-11 2021-11-09 Samsung Electronics Co., Ltd. Group IV and III-V p-type MOSFET with high hole mobility and method of manufacturing the same
JP7427575B2 (ja) 2020-12-03 2024-02-05 株式会社東芝 電子放出電極及びマグネトロン
CN113278912B (zh) * 2021-05-13 2022-09-13 哈尔滨工业大学 一种硅终端金刚石表面的制备方法
CN116081618A (zh) * 2023-01-10 2023-05-09 武汉大学 金刚石镓-空位量子色心、应用及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982243A (en) * 1988-03-28 1991-01-01 Sumitomo Electric Industries, Ltd. Schottky contact
US5371383A (en) * 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
US5903015A (en) * 1994-09-16 1999-05-11 Sumitomo Electric Industries, Ltd. Field effect transistor using diamond

Family Cites Families (178)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1287A (en) * 1839-08-14 galpin
US3612960A (en) * 1968-10-15 1971-10-12 Tokyo Shibaura Electric Co Semiconductor device
US3633425A (en) * 1970-01-02 1972-01-11 Meditech Energy And Environmen Chromatic temperature indicator
US3939839A (en) * 1974-06-26 1976-02-24 American Cystoscope Makers, Inc. Resectoscope and electrode therefor
US4184492A (en) * 1975-08-07 1980-01-22 Karl Storz Endoscopy-America, Inc. Safety circuitry for high frequency cutting and coagulating devices
US4074718A (en) * 1976-03-17 1978-02-21 Valleylab, Inc. Electrosurgical instrument
US4181131A (en) * 1977-02-28 1980-01-01 Olympus Optical Co., Ltd. High frequency electrosurgical instrument for cutting human body cavity structures
JPS5556637A (en) * 1978-10-20 1980-04-25 Matsushita Electric Ind Co Ltd Preparation of semiconductor device
US4226667A (en) 1978-10-31 1980-10-07 Bell Telephone Laboratories, Incorporated Oxide masking of gallium arsenide
US4248231A (en) * 1978-11-16 1981-02-03 Corning Glass Works Surgical cutting instrument
US4805616A (en) * 1980-12-08 1989-02-21 Pao David S C Bipolar probes for ophthalmic surgery and methods of performing anterior capsulotomy
US4961422A (en) * 1983-01-21 1990-10-09 Marchosky J Alexander Method and apparatus for volumetric interstitial conductive hyperthermia
US4544417A (en) * 1983-05-27 1985-10-01 Westinghouse Electric Corp. Transient capless annealing process for the activation of ion implanted compound semiconductors
JPS6036041A (ja) * 1983-08-09 1985-02-25 太田　富雄 手術に用いる双極電気凝固用ピンセット
JPS6050916A (ja) * 1983-08-30 1985-03-22 Sumitomo Electric Ind Ltd 化合物半導体の熱処理方法
US4573448A (en) * 1983-10-05 1986-03-04 Pilling Co. Method for decompressing herniated intervertebral discs
JPS60148129A (ja) * 1984-01-12 1985-08-05 Sumitomo Electric Ind Ltd 化合物半導体基板の熱処理方法
US4727874A (en) * 1984-09-10 1988-03-01 C. R. Bard, Inc. Electrosurgical generator with high-frequency pulse width modulated feedback power control
IL79107A (en) 1985-06-17 1989-03-31 De Beers Ind Diamond Ion implantation in crystalline substrate
JPH0725636B2 (ja) * 1986-01-23 1995-03-22 株式会社東芝 半導体ダイヤモンドの製造方法
JPS62176992A (ja) * 1986-01-27 1987-08-03 Toshiba Corp 半導体ダイヤモンドの製造方法
JPS62212297A (ja) 1986-03-11 1987-09-18 Toshiba Corp 半導体ダイヤモンドの製造方法
JPS63107898A (ja) 1986-10-23 1988-05-12 Natl Inst For Res In Inorg Mater プラズマを用いるダイヤモンドの合成法
JPH0815162B2 (ja) * 1987-02-12 1996-02-14 住友電気工業株式会社 ダイヤモンドのアニ−ル法
US4822466A (en) 1987-06-25 1989-04-18 University Of Houston - University Park Chemically bonded diamond films and method for producing same
US4816291A (en) 1987-08-19 1989-03-28 The Regents Of The University Of California Process for making diamond, doped diamond, diamond-cubic boron nitride composite films
JPS6477000A (en) 1987-09-17 1989-03-23 Sanyo Electric Co Production of diamond thin film
JP2590161B2 (ja) 1987-12-15 1997-03-12 導電性無機化合物技術研究組合 Ｍｉｓ型電界効果トランジスタの製造法
DE68925215D1 (de) * 1988-01-20 1996-02-08 G2 Design Ltd Diathermiegerät
US4907589A (en) * 1988-04-29 1990-03-13 Cosman Eric R Automatic over-temperature control apparatus for a therapeutic heating device
US5178620A (en) * 1988-06-10 1993-01-12 Advanced Angioplasty Products, Inc. Thermal dilatation catheter and method
US4998933A (en) * 1988-06-10 1991-03-12 Advanced Angioplasty Products, Inc. Thermal angioplasty catheter and method
US4896671A (en) * 1988-08-01 1990-01-30 C. R. Bard, Inc. Catheter with contoured ablation electrode
JPH0249416A (ja) * 1988-08-10 1990-02-19 Sanyo Electric Co Ltd 微細パターンの形成方法
US5078717A (en) * 1989-04-13 1992-01-07 Everest Medical Corporation Ablation catheter with selectively deployable electrodes
US5098431A (en) * 1989-04-13 1992-03-24 Everest Medical Corporation RF ablation catheter
US5106452A (en) 1989-06-05 1992-04-21 Semiconductor Energy Laboratory Co., Ltd. Method of depositing diamond and diamond light emitting device
US5075764A (en) 1989-06-22 1991-12-24 Semiconductor Energy Laboratory Co., Ltd. Diamond electric device and manufacturing method for the same
US5084044A (en) * 1989-07-14 1992-01-28 Ciron Corporation Apparatus for endometrial ablation and method of using same
JP2564656B2 (ja) * 1989-08-28 1996-12-18 株式会社半導体エネルギー研究所 サーミスタの作製方法
JPH03150842A (ja) * 1989-11-08 1991-06-27 Hitachi Ltd 化合物半導体装置の製造方法
US5243199A (en) 1990-01-19 1993-09-07 Sumitomo Electric Industries, Ltd. High frequency device
JPH03292744A (ja) * 1990-01-24 1991-12-24 Toshiba Corp 化合物半導体装置およびその製造方法
JPH03222436A (ja) * 1990-01-29 1991-10-01 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
US4981818A (en) 1990-02-13 1991-01-01 General Electric Company Polycrystalline CVD diamond substrate for single crystal epitaxial growth of semiconductors
US5088997A (en) * 1990-03-15 1992-02-18 Valleylab, Inc. Gas coagulation device
US5080660A (en) * 1990-05-11 1992-01-14 Applied Urology, Inc. Electrosurgical electrode
JP2913785B2 (ja) 1990-07-12 1999-06-28 富士通株式会社 半導体装置の製造方法
US5084045A (en) * 1990-09-17 1992-01-28 Helenowski Tomasz K Suction surgical instrument
US5389096A (en) * 1990-12-18 1995-02-14 Advanced Cardiovascular Systems System and method for percutaneous myocardial revascularization
US5085659A (en) * 1990-11-21 1992-02-04 Everest Medical Corporation Biopsy device with bipolar coagulation capability
JPH04188717A (ja) * 1990-11-22 1992-07-07 Sumitomo Electric Ind Ltd ダイヤモンド基板およびその製造方法
FR2670604B1 (fr) * 1990-12-14 1993-02-12 Thomson Composants Microondes Procede de realisation des metallisations sur un dispositif semiconducteur.
US5380316A (en) * 1990-12-18 1995-01-10 Advanced Cardiovascular Systems, Inc. Method for intra-operative myocardial device revascularization
US5195959A (en) * 1991-05-31 1993-03-23 Paul C. Smith Electrosurgical device with suction and irrigation
US5190517A (en) * 1991-06-06 1993-03-02 Valleylab Inc. Electrosurgical and ultrasonic surgical system
US5383917A (en) * 1991-07-05 1995-01-24 Jawahar M. Desai Device and method for multi-phase radio-frequency ablation
US5176788A (en) * 1991-07-08 1993-01-05 The United States Of America As Represented By The Secretary Of The Navy Method of joining diamond structures
US5217455A (en) * 1991-08-12 1993-06-08 Tan Oon T Laser treatment method for removing pigmentations, lesions, and abnormalities from the skin of a living human
US5254862A (en) * 1991-08-14 1993-10-19 Kobe Steel U.S.A., Inc. Diamond field-effect transistor with a particular boron distribution profile
US5381755A (en) 1991-08-20 1995-01-17 The United States Of America As Represented By The Secretary Of The Navy Method of synthesizing high quality, doped diamond and diamonds and devices obtained therefrom
JPH05102048A (ja) * 1991-10-04 1993-04-23 Sumitomo Electric Ind Ltd ダイヤモンド基板及びその製造方法
US5697909A (en) * 1992-01-07 1997-12-16 Arthrocare Corporation Methods and apparatus for surgical cutting
US5395312A (en) * 1991-10-18 1995-03-07 Desai; Ashvin Surgical tool
JPH05117089A (ja) 1991-10-25 1993-05-14 Sumitomo Electric Ind Ltd ダイヤモンドのｎ型及びｐ型の形成方法
EP0543392A3 (en) 1991-11-21 1993-10-20 Canon Kk Diamond semiconductor device and method of producing the same
US5192280A (en) * 1991-11-25 1993-03-09 Everest Medical Corporation Pivoting multiple loop bipolar cutting device
US5197963A (en) * 1991-12-02 1993-03-30 Everest Medical Corporation Electrosurgical instrument with extendable sheath for irrigation and aspiration
US6024733A (en) * 1995-06-07 2000-02-15 Arthrocare Corporation System and method for epidermal tissue ablation
US5697882A (en) * 1992-01-07 1997-12-16 Arthrocare Corporation System and method for electrosurgical cutting and ablation
US5683366A (en) * 1992-01-07 1997-11-04 Arthrocare Corporation System and method for electrosurgical tissue canalization
US5902272A (en) * 1992-01-07 1999-05-11 Arthrocare Corporation Planar ablation probe and method for electrosurgical cutting and ablation
US6190381B1 (en) * 1995-06-07 2001-02-20 Arthrocare Corporation Methods for tissue resection, ablation and aspiration
US6179824B1 (en) * 1993-05-10 2001-01-30 Arthrocare Corporation System and methods for electrosurgical restenosis of body lumens
US6183469B1 (en) * 1997-08-27 2001-02-06 Arthrocare Corporation Electrosurgical systems and methods for the removal of pacemaker leads
US5670788A (en) 1992-01-22 1997-09-23 Massachusetts Institute Of Technology Diamond cold cathode
US5877289A (en) * 1992-03-05 1999-03-02 The Scripps Research Institute Tissue factor compositions and ligands for the specific coagulation of vasculature
JPH05279183A (ja) 1992-03-31 1993-10-26 Sony Corp ダイヤモンドの製造方法
US5281216A (en) * 1992-03-31 1994-01-25 Valleylab, Inc. Electrosurgical bipolar treating apparatus
US5496314A (en) * 1992-05-01 1996-03-05 Hemostatic Surgery Corporation Irrigation and shroud arrangement for electrically powered endoscopic probes
US5277201A (en) * 1992-05-01 1994-01-11 Vesta Medical, Inc. Endometrial ablation apparatus and method
US5389799A (en) 1992-06-12 1995-02-14 Kabushiki Kaisha Toshiba Semiconductor device
USH1287H (en) 1992-06-16 1994-02-01 The United States Of America As Represented By The Secretary Of The Navy Ion implanted diamond metal-insulator-semiconductor field effect transistor
US5290282A (en) * 1992-06-26 1994-03-01 Christopher D. Casscells Coagulating cannula
JPH0648715A (ja) 1992-07-24 1994-02-22 Matsushita Electric Ind Co Ltd 半導体ダイヤモンドの製造方法
JPH0677254A (ja) * 1992-08-24 1994-03-18 Sanyo Electric Co Ltd 電極の形成方法
US5401272A (en) * 1992-09-25 1995-03-28 Envision Surgical Systems, Inc. Multimodality probe with extendable bipolar electrodes
JPH06209015A (ja) * 1992-10-26 1994-07-26 Kobe Steel Ltd ダイヤモンド接合型電界効果トランジスタ及びその製造方法
WO1994010924A1 (en) * 1992-11-13 1994-05-26 American Cardiac Ablation Co., Inc. Fluid cooled electrosurgical probe
US5400267A (en) * 1992-12-08 1995-03-21 Hemostatix Corporation Local in-device memory feature for electrically powered medical equipment
JP3157636B2 (ja) 1993-01-07 2001-04-16 アルプス電気株式会社 ウルツ鉱型構造を有する結晶質サイアロンおよびその合成方法
JPH06232050A (ja) * 1993-01-29 1994-08-19 Kobe Steel Ltd ダイヤモンド電子素子及びその製造方法
JPH077009A (ja) * 1993-02-19 1995-01-10 New Japan Radio Co Ltd 化合物半導体の熱処理方法
GB9309142D0 (en) * 1993-05-04 1993-06-16 Gyrus Medical Ltd Laparoscopic instrument
US6749604B1 (en) * 1993-05-10 2004-06-15 Arthrocare Corporation Electrosurgical instrument with axially-spaced electrodes
JP3755904B2 (ja) 1993-05-14 2006-03-15 株式会社神戸製鋼所 ダイヤモンド整流素子
US5368681A (en) 1993-06-09 1994-11-29 Hong Kong University Of Science Method for the deposition of diamond on a substrate
JPH06345592A (ja) 1993-06-10 1994-12-20 Kobe Steel Ltd ダイヤモンド薄膜の形成方法
US5860974A (en) * 1993-07-01 1999-01-19 Boston Scientific Corporation Heart ablation catheter with expandable electrode and method of coupling energy to an electrode on a catheter shaft
US5496312A (en) * 1993-10-07 1996-03-05 Valleylab Inc. Impedance and temperature generator control
US5679152A (en) 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US5571603A (en) 1994-02-25 1996-11-05 Sumitomo Electric Industries, Ltd. Aluminum nitride film substrate and process for producing same
JPH07283434A (ja) 1994-04-07 1995-10-27 Kobe Steel Ltd ダイヤモンド発光素子
US5672395A (en) 1994-05-05 1997-09-30 General Electric Company Method for enhancing the toughness of CVD diamond
US6187048B1 (en) * 1994-05-24 2001-02-13 Surgical Dynamics, Inc. Intervertebral disc implant
JP3333048B2 (ja) 1994-06-28 2002-10-07 三菱原子燃料株式会社 円柱体の検査装置
DE4425015C2 (de) * 1994-07-15 1997-01-16 Winter & Ibe Olympus Endoskopisches HF-chirurgisches Gerät
US5609151A (en) * 1994-09-08 1997-03-11 Medtronic, Inc. Method for R-F ablation
US5686737A (en) * 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
GB9425781D0 (en) * 1994-12-21 1995-02-22 Gyrus Medical Ltd Electrosurgical instrument
US5814044A (en) * 1995-02-10 1998-09-29 Enable Medical Corporation Apparatus and method for morselating and removing tissue from a patient
US6602248B1 (en) * 1995-06-07 2003-08-05 Arthro Care Corp. Methods for repairing damaged intervertebral discs
US5720744A (en) * 1995-06-06 1998-02-24 Valleylab Inc Control system for neurosurgery
US6837887B2 (en) * 1995-06-07 2005-01-04 Arthrocare Corporation Articulated electrosurgical probe and methods
US20050004634A1 (en) * 1995-06-07 2005-01-06 Arthrocare Corporation Methods for electrosurgical treatment of spinal tissue
US7179255B2 (en) * 1995-06-07 2007-02-20 Arthrocare Corporation Methods for targeted electrosurgery on contained herniated discs
US6837888B2 (en) * 1995-06-07 2005-01-04 Arthrocare Corporation Electrosurgical probe with movable return electrode and methods related thereto
JPH09106958A (ja) 1995-06-23 1997-04-22 De Beers Ind Diamond Div Ltd 結晶基体のドーピング
EP0833593B2 (en) * 1995-06-23 2004-07-28 Gyrus Medical Limited An electrosurgical instrument
US6015406A (en) * 1996-01-09 2000-01-18 Gyrus Medical Limited Electrosurgical instrument
JP3432367B2 (ja) * 1995-11-17 2003-08-04 東京瓦斯株式会社 水素終端ダイヤモンドデプレッション型ｍｅｓｆｅｔおよび該デプレッション型ｍｅｓｆｅｔの製造方法
US6013076A (en) * 1996-01-09 2000-01-11 Gyrus Medical Limited Electrosurgical instrument
US6887144B2 (en) 1996-11-12 2005-05-03 Diamond Innovations, Inc. Surface impurity-enriched diamond and method of making
AU6326298A (en) * 1997-02-12 1998-08-26 Oratec Interventions, Inc. Electrode for electrosurgical ablation of tissue and method of manufacturing thesame
US6262444B1 (en) * 1997-04-23 2001-07-17 Nec Corporation Field-effect semiconductor device with a recess profile
US6997925B2 (en) * 1997-07-08 2006-02-14 Atrionx, Inc. Tissue ablation device assembly and method for electrically isolating a pulmonary vein ostium from an atrial wall
US6055453A (en) * 1997-08-01 2000-04-25 Genetronics, Inc. Apparatus for addressing needle array electrodes for electroporation therapy
JP3550967B2 (ja) * 1997-09-11 2004-08-04 富士電機ホールディングス株式会社 炭化けい素基板の熱処理方法
US6176857B1 (en) * 1997-10-22 2001-01-23 Oratec Interventions, Inc. Method and apparatus for applying thermal energy to tissue asymmetrically
US6517498B1 (en) * 1998-03-03 2003-02-11 Senorx, Inc. Apparatus and method for tissue capture
JP3221484B2 (ja) * 1998-03-04 2001-10-22 日本電気株式会社 半導体装置の製造方法
US6997885B2 (en) * 1998-04-08 2006-02-14 Senorx, Inc. Dilation devices and methods for removing tissue specimens
US6582513B1 (en) 1998-05-15 2003-06-24 Apollo Diamond, Inc. System and method for producing synthetic diamond
US6858080B2 (en) 1998-05-15 2005-02-22 Apollo Diamond, Inc. Tunable CVD diamond structures
US6015459A (en) 1998-06-26 2000-01-18 Extreme Devices, Inc. Method for doping semiconductor materials
US6174309B1 (en) * 1999-02-11 2001-01-16 Medical Scientific, Inc. Seal & cut electrosurgical instrument
US7063742B1 (en) 1999-03-26 2006-06-20 Japan Science And Technology Agency N-type semiconductor diamond and its fabrication method
DE60018634T2 (de) * 1999-05-12 2005-08-04 National Institute Of Advanced Industrial Science And Technology Schleif- und Polierwerkzeug für Diamant, Verfahren zum Polieren von Diamant und polierter Diamant, und somit erhaltener Einkristalldiamant und gesintertes Diamantpresswerkstück
JP3590883B2 (ja) 1999-06-21 2004-11-17 独立行政法人 科学技術振興機構 紫外線発光デバイス及びその製造方法
EP1220331A1 (en) 1999-07-07 2002-07-03 Tokyo Gas Co., Ltd. Diamond ultraviolet luminescent element
US6508839B1 (en) * 1999-08-18 2003-01-21 Intrinsic Orthopedics, Inc. Devices and methods of vertebral disc augmentation
JP2001064094A (ja) * 1999-08-24 2001-03-13 Sharp Corp 半導体ダイヤモンドの製造方法
US6679886B2 (en) * 2000-09-01 2004-01-20 Synthes (Usa) Tools and methods for creating cavities in bone
US20030158545A1 (en) * 2000-09-28 2003-08-21 Arthrocare Corporation Methods and apparatus for treating back pain
JP3820424B2 (ja) * 2001-03-27 2006-09-13 独立行政法人産業技術総合研究所 不純物イオン注入層の活性化法
JP4961633B2 (ja) * 2001-04-18 2012-06-27 株式会社デンソー 炭化珪素半導体装置の製造方法
US6837884B2 (en) * 2001-06-18 2005-01-04 Arthrocare Corporation Electrosurgical apparatus having compound return electrode
US20030013986A1 (en) * 2001-07-12 2003-01-16 Vahid Saadat Device for sensing temperature profile of a hollow body organ
DE60239778D1 (de) * 2001-08-27 2011-06-01 Gyrus Medical Ltd Elektrochirurgische Vorrichtung
JP2003142500A (ja) 2001-10-30 2003-05-16 Fujitsu Ltd 半導体装置の製造方法
US7004941B2 (en) * 2001-11-08 2006-02-28 Arthrocare Corporation Systems and methods for electrosurigical treatment of obstructive sleep disorders
GB0127263D0 (en) 2001-11-13 2002-01-02 Diamanx Products Ltd Layered structures
GB0130005D0 (en) 2001-12-14 2002-02-06 Diamanx Products Ltd Boron doped diamond
US20030186059A1 (en) * 2002-02-08 2003-10-02 Masukazu Hirata Structure matter of thin film particles having carbon skeleton, processes for the production of the structure matter and the thin-film particles and uses thereof
EP1474203B1 (en) * 2002-02-13 2016-06-15 ArthroCare Corporation Electrosurgical apparatus for treating joint tissue
JP2003243314A (ja) * 2002-02-20 2003-08-29 Nippon Telegr & Teleph Corp <Ntt> ダイヤモンド膜の製造方法およびそれを用いた電子デバイスの製造方法
US6846341B2 (en) 2002-02-26 2005-01-25 Smith International, Inc. Method of forming cutting elements
JP2003347580A (ja) 2002-05-28 2003-12-05 Tokyo Gas Co Ltd ダイヤモンド紫外線発光素子
US7402835B2 (en) 2002-07-18 2008-07-22 Chevron U.S.A. Inc. Heteroatom-containing diamondoid transistors
US7172655B2 (en) * 2002-09-06 2007-02-06 Daniel James Twitchen Colored diamond
AU2003297691A1 (en) * 2002-12-03 2004-06-23 Arthrocare Corporation Devices and methods for selective orientation of electrosurgical devices
US6794718B2 (en) * 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
GB0303860D0 (en) 2003-02-19 2003-03-26 Element Six Ltd CVD diamond in wear applications
JP2004288952A (ja) * 2003-03-24 2004-10-14 Fujitsu Ltd 電界効果トランジスタ及びその製造方法
JP4535697B2 (ja) * 2003-07-23 2010-09-01 オリンパス株式会社 生体組織の光散乱観測内視鏡装置
US7449728B2 (en) 2003-11-24 2008-11-11 Tri Quint Semiconductor, Inc. Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same
US20070109329A1 (en) * 2003-12-03 2007-05-17 Nam-Seok Roh Display device
JP4683836B2 (ja) 2003-12-12 2011-05-18 株式会社神戸製鋼所 ダイヤモンド半導体素子及びその製造方法
US7312562B2 (en) 2004-02-04 2007-12-25 Chevron U.S.A. Inc. Heterodiamondoid-containing field emission devices
US7491200B2 (en) * 2004-03-26 2009-02-17 Arthrocare Corporation Method for treating obstructive sleep disorder includes removing tissue from base of tongue
WO2006002337A2 (en) * 2004-06-24 2006-01-05 Arthrocare Corporation Electrosurgical device having planar vertical electrode and related methods
TW200605229A (en) 2004-07-28 2006-02-01 Adv Lcd Tech Dev Ct Co Ltd Method of manufacturing semiconductor device
US7345309B2 (en) 2004-08-31 2008-03-18 Lockheed Martin Corporation SiC metal semiconductor field-effect transistor
US7394103B2 (en) * 2004-09-13 2008-07-01 Uchicago Argonne, Llc All diamond self-aligned thin film transistor
GB0508889D0 (en) * 2005-04-29 2005-06-08 Element Six Ltd Diamond transistor and method of manufacture thereof
EP2400532A3 (en) 2005-06-20 2012-03-28 Nippon Telegraph And Telephone Corporation Diamond semiconductor element and process for producing the same
US7879034B2 (en) * 2006-03-02 2011-02-01 Arthrocare Corporation Internally located return electrode electrosurgical apparatus, system and method
US20080134930A1 (en) * 2006-12-07 2008-06-12 Drago Joseph J Train car compensator for platform gap spacing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982243A (en) * 1988-03-28 1991-01-01 Sumitomo Electric Industries, Ltd. Schottky contact
US5371383A (en) * 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
US5903015A (en) * 1994-09-16 1999-05-11 Sumitomo Electric Industries, Ltd. Field effect transistor using diamond

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
High pressure annealing of CVD diamond films. N.M. Balzaretti et al.Diamond and Related Materials,Vol.12 No.3-7. 2003
Prospects of bipolar diamond devices. A. Aleksov et al.Solid-State Electronics,Vol.44 No.2. 2000

Also Published As

Publication number Publication date
US20110068352A1 (en) 2011-03-24
EP1895579A1 (en) 2008-03-05
JP5551648B2 (ja) 2014-07-16
EP2400533B1 (en) 2019-05-15
EP2400530A3 (en) 2012-04-18
US20090261347A1 (en) 2009-10-22
EP2816588A2 (en) 2014-12-24
EP2400533A2 (en) 2011-12-28
EP2400533A3 (en) 2012-02-22
EP2816588B1 (en) 2016-09-21
EP1895579A4 (en) 2009-06-10
WO2006137401A1 (ja) 2006-12-28
US7973339B2 (en) 2011-07-05
JPWO2006137401A1 (ja) 2009-01-22
US20080134960A1 (en) 2008-06-12
EP2816588A3 (en) 2015-06-24
JP5542087B2 (ja) 2014-07-09
EP2790207B1 (en) 2016-01-06
JP5363525B2 (ja) 2013-12-11
US20100289030A9 (en) 2010-11-18
JP2011176336A (ja) 2011-09-08
EP2400531A2 (en) 2011-12-28
EP1895579B1 (en) 2016-06-15
JP2011176337A (ja) 2011-09-08
US8487319B2 (en) 2013-07-16
US20110070694A1 (en) 2011-03-24
KR20070083755A (ko) 2007-08-24
KR100913401B1 (ko) 2009-08-21
US20080217626A1 (en) 2008-09-11
EP2400530A2 (en) 2011-12-28
JP4908409B2 (ja) 2012-04-04
JP2011176335A (ja) 2011-09-08
JP2011225440A (ja) 2011-11-10
EP2400532A3 (en) 2012-03-28
US8242511B2 (en) 2012-08-14
EP2790207A1 (en) 2014-10-15
EP2400531A3 (en) 2012-03-28
US8221548B2 (en) 2012-07-17
EP2400532A2 (en) 2011-12-28
US20080134959A1 (en) 2008-06-12
US8486816B2 (en) 2013-07-16
CN101053075A (zh) 2007-10-10
US8328936B2 (en) 2012-12-11
US20120034737A1 (en) 2012-02-09

Similar Documents

Publication Publication Date Title
CN100508144C (zh) 金刚石半导体元件及其制造方法
US5087576A (en) Implantation and electrical activation of dopants into monocrystalline silicon carbide
JP3540275B2 (ja) ｐ型ＺｎＯ単結晶およびその製造方法
JPH0770695B2 (ja) 炭化珪素半導体装置の製造方法
Ishida et al. GaAs MESFET ring oscillator on Si substrate
WO2012050157A1 (ja) ダイヤモンド電子素子及びその製造方法
WO2023058492A1 (ja) ドーパントの活性化率を向上させる方法及びそれらの方法により作製された構造
WO2023058493A1 (ja) エピタキシャル層のキャリア濃度を均一化する方法及びそれらの方法により作製された構造
WO1997039477A1 (en) P-type silicon carbide formation by ion implantation and p-type silicon carbide
JPH02291123A (ja) 炭化珪素半導体装置
Powell et al. Silicon carbide, a semiconductor for space power electronics
M Khlyap et al. Recent Progress in Semiconductor Thin Film Technology
Huguenin-Love Growth and characterization of silicon carbide thin films using a nontraditional hollow cathode sputtering technique

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090701

Termination date: 20210620