JPH03150842A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPH03150842A JPH03150842A JP28891889A JP28891889A JPH03150842A JP H03150842 A JPH03150842 A JP H03150842A JP 28891889 A JP28891889 A JP 28891889A JP 28891889 A JP28891889 A JP 28891889A JP H03150842 A JPH03150842 A JP H03150842A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gaas
- compound semiconductor
- active layer
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 150000001875 compounds Chemical class 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 230000001681 protective effect Effects 0.000 claims abstract description 14
- 239000013078 crystal Substances 0.000 claims abstract description 12
- 230000005284 excitation Effects 0.000 claims abstract description 4
- 230000003287 optical effect Effects 0.000 claims abstract description 4
- 239000011248 coating agent Substances 0.000 claims abstract 2
- 238000000576 coating method Methods 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 239000007789 gas Substances 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 238000010438 heat treatment Methods 0.000 abstract description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract 1
- 239000001301 oxygen Substances 0.000 abstract 1
- 229910052760 oxygen Inorganic materials 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000000137 annealing Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000001443 photoexcitation Effects 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 235000013372 meat Nutrition 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［産業上の利用分野１
本発明は化合物半導体を用いた半導体装置及びその集積
回路の製造方法に関する。
回路の製造方法に関する。
【従来の技術１
化合物半導体、特にＧａＡｓを用いたＦＥＴ及びこれら
の集積回路は高速度動作用に利用されている。これらの
製造方法において、半絶縁性ＧａＡｓの基板結晶を用い
たＦＥＴ用ｎ型能動層は。 Ｓｉ等の不純物をイオン打ち込みで注入しアニルする工
程で形成される。イオン打ち込みした不純物をキャリヤ
として活性化する場合、ＧａＡｓの場合には約ａ ｏ
ｏ ’ｃの温度に加熱する必要があるが、ＧａＡｓが分
解してＡｓが表面から抜けるため、次の対策が取られて
いる。一つは５ｉｎ２やＳｉＮの保護膜を用いたキャッ
プアニール、ほかはＡｓ圧を印加して解離を押さえるキ
ャップレスアニールである。工業的には危険を伴うＡｓ
を使用しないキャップアニールが使われている。従来の
技術は、例えば、月刊セミコンダクタ、ワールド、２
（１９８６年）第７４頁から第８１頁において述べられ
ている。 【発明が解決しようとする課題】 上記従来技術ではＧ ａ Ａ ｓと接するキャップ膜と
してＳｉＯ□、Ｓｉ、Ｎ、、ＳｉＯｘＮｙ及びＡＩＮ膜
が検討されて、この技術開発では膜の材質選定に重きが
置かれてきた。しかし、膜材を最適なものに選定できて
もＦＥＴのしきい電圧は製造プロセスによって変動して
しまうという問題があった。 本発明の目的は、製造プロセスで変動の少ない能動層を
形成する技術を確立して再現性の良い。 特性ばらつきの少ないＦＥＴや抵抗素子（ゲートなしＦ
ＥＴ）を製作する方法を提供することにある。
の集積回路は高速度動作用に利用されている。これらの
製造方法において、半絶縁性ＧａＡｓの基板結晶を用い
たＦＥＴ用ｎ型能動層は。 Ｓｉ等の不純物をイオン打ち込みで注入しアニルする工
程で形成される。イオン打ち込みした不純物をキャリヤ
として活性化する場合、ＧａＡｓの場合には約ａ ｏ
ｏ ’ｃの温度に加熱する必要があるが、ＧａＡｓが分
解してＡｓが表面から抜けるため、次の対策が取られて
いる。一つは５ｉｎ２やＳｉＮの保護膜を用いたキャッ
プアニール、ほかはＡｓ圧を印加して解離を押さえるキ
ャップレスアニールである。工業的には危険を伴うＡｓ
を使用しないキャップアニールが使われている。従来の
技術は、例えば、月刊セミコンダクタ、ワールド、２
（１９８６年）第７４頁から第８１頁において述べられ
ている。 【発明が解決しようとする課題】 上記従来技術ではＧ ａ Ａ ｓと接するキャップ膜と
してＳｉＯ□、Ｓｉ、Ｎ、、ＳｉＯｘＮｙ及びＡＩＮ膜
が検討されて、この技術開発では膜の材質選定に重きが
置かれてきた。しかし、膜材を最適なものに選定できて
もＦＥＴのしきい電圧は製造プロセスによって変動して
しまうという問題があった。 本発明の目的は、製造プロセスで変動の少ない能動層を
形成する技術を確立して再現性の良い。 特性ばらつきの少ないＦＥＴや抵抗素子（ゲートなしＦ
ＥＴ）を製作する方法を提供することにある。
上記従来技術では、ＧａＡｓとＳｉＯ２界面に生じてい
た問題が不明であったが、これを実験的に解明して本発
明が成された。 上記の目的を達成するために１本発明では、（１）Ｇａ
Ａｓ結晶表面の酸化を防ぐために結晶基板の加熱は酸素
を含まないガス中又は真空中で行い、（２）膜被着初期
から膜質の均一性が良い形成方法を用いて、ＧａＡｓ表
面のキャップ膜又は保護膜を得ている。なお本発明では
、保護膜を被着して５００℃以上の加熱工程を得たもの
をキャップ膜と呼ぶことにする。 １作用】 しきい電圧変動の原因を実験によって詳細に調べた結果
、キャップ膜をＧａＡｓ表面に被着する工程において十
分な配慮がなされていないことがわかった。これらの結
果を以下に述べる。 従来の熱ＣＶＤ膜の被着において、（１）ＧａＡｓ基板
結晶は約４００℃に加熱されたホットプレート上に大気
中で置かれるため、ＧａＡｓ表面は不用意に酸化される
、（２） Ｓ １０２用の反応ガス（ＳｉＨ４＋０２）
を流し始めて流量がベルジャ内を充満して定常化するま
での間に被着するＳｉｎ、の膜質は良質でないことの二
点が明らかになって、これらがキャップ膜として問題が
あることが判った。これらはプラズマＣＶＤ膜の被着に
おいてもほとんど同様の問題がありプラズマ発生の初期
において生ずる不安定な状態がＳ ｉ Ｏ。 膜質を低下させていた。第４図は従来技術による素子断
面の模式図である。これはＧａＡｓ基板結晶１上に能動
層２を設け、保護膜３を被着してキャップアニールした
ものである。従来技術ではＧａＡｓ表面の酸化による変
性層２１（厚さｔｓ）と、ＧａＡｓと接したＳ ｉ Ｏ
２膜形成初期の過渡的異常層３１（厚さｔｃ）が存在し
ていることが実験の結果明らかになり、得られたｔｓと
ｔｃの値はそれぞれ数１０ｎｍであり、能動層の厚さの
約１０％を占めるほどであった。これが性能低下や再現
性不良の原因であるという結論に至った。 上記解決手段（１）および（２）は各々、化合物半導体
表面の酸化による変成層の形成および保護膜形成初期の
過渡的異常層の形成を防止する。 したがって、ＧａＡｓとキャップ膜又は保護膜の界面は
急峻な半導体−絶縁膜接合として形成され、素子製作の
制御性が向上する。また本発明による絶縁膜は厚さ方向
に対してＩｉＩ質が均質なので、エツチングにおける均
一性が良い。 【実施例） 以下１本発明の一実施例を第１図から第３図により説明
する。 第１図は本発明による素子断面図である。ＧａＡｓ基板
結晶１にＳｉイオンを５０ Ｋ ｅ Ｖの加速エネルギ
で打ち込んで能動層を形成する。このウェーハを光励起
によるＣＶＤ装置にセットして、真空中で約３００℃の
温度に上げる。ＳｉＨ，とＮＯ２ガスを流して充分に定
常化したあと、ウェーハ表面にＵＶ光を照射してＳ ｉ
Ｏ，膜７を約２００ｎｍの厚さに被着する。光励起Ｃ
ＶＤ法では光が励起された瞬間からＳ ｉ Ｏ２膜が成
膜される特徴が有る。この後、８００℃、Ｈ２ｓ囲気の
中で約１０分のアニールを行なう。本実施例によれば、
ＧａＡｓとＳｉＯ２界面の反応が抑制されて、イオン打
ち込みによる能動層形成の制御性が向上する。 第２図は光励起によるＣＶＤ装置でえた絶縁膜Ａの結晶
界面から被着した表面までの深さ方向に対する Ｓ
ｉＯ□膜の屈折率変化を示す。同図には従来の熱ＣＶＤ
装置でえた絶縁膜Ｂの結果を対比して示す。光励起ＣＶ
Ｄで作ったＳｉＯ□膜Ａのほうが成膜直後から均一な膜
質になっていることが判る。 第３図は能動層のシート抵抗を非接触のうず電流法によ
って測定した結果を示す。キャップ膜をＨＦ系のウェッ
トエツチングで除去すると、ＧａＡｓは削れないが、Ｇ
ａＡｓ表面の酸化層や変性層は削れて、シート抵抗はエ
ツチング前に比べて大きくなる。この方法を用いて、本
発明によるキャップ膜アニールと従来によるもののシー
ト抵抗を比較して、同図のＡ及びＢの曲線が得られる。 従来法ではシート抵抗の変化が大きくなり、これによっ
てＧａＡｓの削れる量が多いことがらＧａＡｓ表面の異
常層が多く存在することが明らかになった。これは今ま
で述べてきたように、ＧａＡｓ表面の酸化層やＳｉＯ□
膜質の不均一性に起因しているものと考えられる。 以上、本発明を実施例によって述べたが、本発明の趣旨
は、ＧａＡｓ表面の保護膜を形成する工程において、（
１）ＧａＡｓ表面を強制酸化しない、（２）成膜の初期
から膜質の良好な膜をつけること、であるので膜材はＳ
ｉｎ、に限定されるもノテなく、ＳｉＮ、５ｉＯＮ、Ａ
ＩＮ、 及び高耐熱性メタル（Ｗ、ＷＳｉなど）であっ
ても良い。 また本実施例ではアニールするキャップ膜について述べ
てきたが、アニールしなくてもＧ ａ Ａ ｓ表面の保
護膜としても適用できることはいうに及ばない。この場
合は保護膜の膜質が良い特徴を活かせる。またＧａＡｓ
半導体の替わりにＡＩＧａＡ ｓ 、 Ｉ ｎ Ｇ ａ
Ａ ｓ 、 Ｉ ｎ Ａ ｓなどの化合物半導体の表
面保護にも適用可能であることはいうに及ばない。 【発明の効果１ 本発明は、以上説明したように構成されているので以下
記載されるような効果がある。 製造プロセスでＧａＡｓ表面が強制酸化されることがな
いので、化合物半導体の界面制御が容易になる。 また、ＧａＡｓ表面に被着したＭａ膜は成膜時から均質
化できることにより、膜の密着性を向上し、膜剥がれを
抑制できる。 さらに、Ｇ ａ Ａ ｓ表面の洗浄工程で削り取られる
ＧａＡｓの量が少なくなったことにより、ＦＥＴや抵抗
素子の製造工程において特性のばらつきを小さく制御で
きる。 また、膜の均質化によって絶縁膜のエツチングレートが
一定と成り、加工におけるサイドエッチを押さえること
が出来る。
た問題が不明であったが、これを実験的に解明して本発
明が成された。 上記の目的を達成するために１本発明では、（１）Ｇａ
Ａｓ結晶表面の酸化を防ぐために結晶基板の加熱は酸素
を含まないガス中又は真空中で行い、（２）膜被着初期
から膜質の均一性が良い形成方法を用いて、ＧａＡｓ表
面のキャップ膜又は保護膜を得ている。なお本発明では
、保護膜を被着して５００℃以上の加熱工程を得たもの
をキャップ膜と呼ぶことにする。 １作用】 しきい電圧変動の原因を実験によって詳細に調べた結果
、キャップ膜をＧａＡｓ表面に被着する工程において十
分な配慮がなされていないことがわかった。これらの結
果を以下に述べる。 従来の熱ＣＶＤ膜の被着において、（１）ＧａＡｓ基板
結晶は約４００℃に加熱されたホットプレート上に大気
中で置かれるため、ＧａＡｓ表面は不用意に酸化される
、（２） Ｓ １０２用の反応ガス（ＳｉＨ４＋０２）
を流し始めて流量がベルジャ内を充満して定常化するま
での間に被着するＳｉｎ、の膜質は良質でないことの二
点が明らかになって、これらがキャップ膜として問題が
あることが判った。これらはプラズマＣＶＤ膜の被着に
おいてもほとんど同様の問題がありプラズマ発生の初期
において生ずる不安定な状態がＳ ｉ Ｏ。 膜質を低下させていた。第４図は従来技術による素子断
面の模式図である。これはＧａＡｓ基板結晶１上に能動
層２を設け、保護膜３を被着してキャップアニールした
ものである。従来技術ではＧａＡｓ表面の酸化による変
性層２１（厚さｔｓ）と、ＧａＡｓと接したＳ ｉ Ｏ
２膜形成初期の過渡的異常層３１（厚さｔｃ）が存在し
ていることが実験の結果明らかになり、得られたｔｓと
ｔｃの値はそれぞれ数１０ｎｍであり、能動層の厚さの
約１０％を占めるほどであった。これが性能低下や再現
性不良の原因であるという結論に至った。 上記解決手段（１）および（２）は各々、化合物半導体
表面の酸化による変成層の形成および保護膜形成初期の
過渡的異常層の形成を防止する。 したがって、ＧａＡｓとキャップ膜又は保護膜の界面は
急峻な半導体−絶縁膜接合として形成され、素子製作の
制御性が向上する。また本発明による絶縁膜は厚さ方向
に対してＩｉＩ質が均質なので、エツチングにおける均
一性が良い。 【実施例） 以下１本発明の一実施例を第１図から第３図により説明
する。 第１図は本発明による素子断面図である。ＧａＡｓ基板
結晶１にＳｉイオンを５０ Ｋ ｅ Ｖの加速エネルギ
で打ち込んで能動層を形成する。このウェーハを光励起
によるＣＶＤ装置にセットして、真空中で約３００℃の
温度に上げる。ＳｉＨ，とＮＯ２ガスを流して充分に定
常化したあと、ウェーハ表面にＵＶ光を照射してＳ ｉ
Ｏ，膜７を約２００ｎｍの厚さに被着する。光励起Ｃ
ＶＤ法では光が励起された瞬間からＳ ｉ Ｏ２膜が成
膜される特徴が有る。この後、８００℃、Ｈ２ｓ囲気の
中で約１０分のアニールを行なう。本実施例によれば、
ＧａＡｓとＳｉＯ２界面の反応が抑制されて、イオン打
ち込みによる能動層形成の制御性が向上する。 第２図は光励起によるＣＶＤ装置でえた絶縁膜Ａの結晶
界面から被着した表面までの深さ方向に対する Ｓ
ｉＯ□膜の屈折率変化を示す。同図には従来の熱ＣＶＤ
装置でえた絶縁膜Ｂの結果を対比して示す。光励起ＣＶ
Ｄで作ったＳｉＯ□膜Ａのほうが成膜直後から均一な膜
質になっていることが判る。 第３図は能動層のシート抵抗を非接触のうず電流法によ
って測定した結果を示す。キャップ膜をＨＦ系のウェッ
トエツチングで除去すると、ＧａＡｓは削れないが、Ｇ
ａＡｓ表面の酸化層や変性層は削れて、シート抵抗はエ
ツチング前に比べて大きくなる。この方法を用いて、本
発明によるキャップ膜アニールと従来によるもののシー
ト抵抗を比較して、同図のＡ及びＢの曲線が得られる。 従来法ではシート抵抗の変化が大きくなり、これによっ
てＧａＡｓの削れる量が多いことがらＧａＡｓ表面の異
常層が多く存在することが明らかになった。これは今ま
で述べてきたように、ＧａＡｓ表面の酸化層やＳｉＯ□
膜質の不均一性に起因しているものと考えられる。 以上、本発明を実施例によって述べたが、本発明の趣旨
は、ＧａＡｓ表面の保護膜を形成する工程において、（
１）ＧａＡｓ表面を強制酸化しない、（２）成膜の初期
から膜質の良好な膜をつけること、であるので膜材はＳ
ｉｎ、に限定されるもノテなく、ＳｉＮ、５ｉＯＮ、Ａ
ＩＮ、 及び高耐熱性メタル（Ｗ、ＷＳｉなど）であっ
ても良い。 また本実施例ではアニールするキャップ膜について述べ
てきたが、アニールしなくてもＧ ａ Ａ ｓ表面の保
護膜としても適用できることはいうに及ばない。この場
合は保護膜の膜質が良い特徴を活かせる。またＧａＡｓ
半導体の替わりにＡＩＧａＡ ｓ 、 Ｉ ｎ Ｇ ａ
Ａ ｓ 、 Ｉ ｎ Ａ ｓなどの化合物半導体の表
面保護にも適用可能であることはいうに及ばない。 【発明の効果１ 本発明は、以上説明したように構成されているので以下
記載されるような効果がある。 製造プロセスでＧａＡｓ表面が強制酸化されることがな
いので、化合物半導体の界面制御が容易になる。 また、ＧａＡｓ表面に被着したＭａ膜は成膜時から均質
化できることにより、膜の密着性を向上し、膜剥がれを
抑制できる。 さらに、Ｇ ａ Ａ ｓ表面の洗浄工程で削り取られる
ＧａＡｓの量が少なくなったことにより、ＦＥＴや抵抗
素子の製造工程において特性のばらつきを小さく制御で
きる。 また、膜の均質化によって絶縁膜のエツチングレートが
一定と成り、加工におけるサイドエッチを押さえること
が出来る。
第１図は本発明の一実施例の素子断面図、第２図及び第
３図は本発明による効果を説明するための図、第４図は
従来の方法でえた素子断面図である。 符号の説明 １−−−−−ＧａＡｓ基板結晶、 ２−−−−一能動層、 ３．７−−−キヤツプ膜（保護膜）。 第 図 茗 図
３図は本発明による効果を説明するための図、第４図は
従来の方法でえた素子断面図である。 符号の説明 １−−−−−ＧａＡｓ基板結晶、 ２−−−−一能動層、 ３．７−−−キヤツプ膜（保護膜）。 第 図 茗 図
Claims (1)
- 【特許請求の範囲】 １、化合物半導体結晶の表面に接して保護膜を被着する
工程において、上記化合物半導体結晶を酸素を含まない
ガス中または真空中にて予備加熱した後、上記膜質が被
着直後から一定となる様な被着装置を用いて上記保護膜
を被着することを特徴とする化合物半導体装置の製造方
法。 ２、上記、被着装置は光励起によるＣＶＤ装置である特
許請求の範囲第１項記載の化合物半導体装置の製造方法
。 ３、上記保護膜形成後５００℃以上の温度で熱処理する
工程を有する特許請求の範囲第２項記載の化合物半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28891889A JPH03150842A (ja) | 1989-11-08 | 1989-11-08 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28891889A JPH03150842A (ja) | 1989-11-08 | 1989-11-08 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03150842A true JPH03150842A (ja) | 1991-06-27 |
Family
ID=17736483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28891889A Pending JPH03150842A (ja) | 1989-11-08 | 1989-11-08 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03150842A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011176337A (ja) * | 2005-06-20 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド半導体素子およびその製造方法 |
-
1989
- 1989-11-08 JP JP28891889A patent/JPH03150842A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011176337A (ja) * | 2005-06-20 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド半導体素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2687966B2 (ja) | 半導体装置の製造方法 | |
| US6063698A (en) | Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits | |
| US5869405A (en) | In situ rapid thermal etch and rapid thermal oxidation | |
| US6025281A (en) | Passivation of oxide-compound semiconductor interfaces | |
| JPH03273632A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPWO2008139621A1 (ja) | 半導体素子の製造方法 | |
| JPH03150842A (ja) | 化合物半導体装置の製造方法 | |
| US20030168706A1 (en) | Semiconductor device and method for fabricating same | |
| JPS62136827A (ja) | 半導体装置の製造方法 | |
| US5639520A (en) | Application of optical processing for growth of silicon dioxide | |
| JPH04230033A (ja) | 半導体装置の製造およびパッシベーション方法 | |
| JP2780501B2 (ja) | 絶縁膜付き半導体ウェハ及びその製造方法 | |
| JPH03266434A (ja) | 半導体装置の製造方法 | |
| TW201009945A (en) | Silicon wafer and production method thereof | |
| Banholzer et al. | Chlorine levels in SiO2 formed using TCA and LPCVD at low temperatures | |
| KR100505626B1 (ko) | 반도체소자의 금속 실리사이드막 형성방법 | |
| JPH02205315A (ja) | シリコン基板の気相成長方法 | |
| JPH07221092A (ja) | 半導体装置の製造方法 | |
| JPH0697664B2 (ja) | 化合物半導体のアニ−ル法 | |
| KR100257157B1 (ko) | 반도체 소자의 제조방법 | |
| KR100444166B1 (ko) | 급속 열처리 장치에서의 어닐링 방법 | |
| JPH0963978A (ja) | 化合物半導体基板の熱処理方法 | |
| CN112447517A (zh) | 一种栅极退火及侧墙形成方法 | |
| JP2633039B2 (ja) | 化合物半導体ウエハの熱処理方法 | |
| JPH01283919A (ja) | プラズマドーピング方法 |