JPH04230033A - 半導体装置の製造およびパッシベーション方法 - Google Patents

半導体装置の製造およびパッシベーション方法

Info

Publication number
JPH04230033A
JPH04230033A JP3152479A JP15247991A JPH04230033A JP H04230033 A JPH04230033 A JP H04230033A JP 3152479 A JP3152479 A JP 3152479A JP 15247991 A JP15247991 A JP 15247991A JP H04230033 A JPH04230033 A JP H04230033A
Authority
JP
Japan
Prior art keywords
diffusion mask
mask layer
plasma
layer
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3152479A
Other languages
English (en)
Other versions
JP3207869B2 (ja
Inventor
Jamal Bouayad-Amine
ジャマル・ブーアイアド　−　アミン
Wolfgang Kuebart
ボルフガンク・キューバルト
Joachim Scherb
ヨアヒム・シェルプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of JPH04230033A publication Critical patent/JPH04230033A/ja
Application granted granted Critical
Publication of JP3207869B2 publication Critical patent/JP3207869B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Light Receiving Elements (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、拡散マスク層の付着お
よびフォトリソグラフパターン化の後に、不純物原子が
ドープされた領域を形成するために拡散され、その基体
に対する境界面がｐ−ｎ接合を形成し、拡散マスク層ま
たはパッシベーション層の付着に先立つて、基体表面は
プラズマに露出されることによって前処理される化合物
半導体基体上の装置領域を形成しパッシベーションする
方法に関する。
【０００２】
【従来の技術】ＩＩＩ−Ｖ族化合物半導体の場合、製造
過程中、半導体表面上に形成する自然発生（ｎａｔｉｖ
ｅ）酸化物層は、そのような半導体から構成される装置
の電気特性が理論的に予測されるほど良くない、或いは
望ましくない理由であることが以前から知られている。
【０００３】
【発明が解決しようとする課題】例えば、文献（“Ａｐ
ｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．　”４８　（１５），１９
８６，　９７８　乃至９８０　頁）に記載されているよ
うに、ＩＩＩ−Ｖ族化合物半導体材料から製造された電
界効果トランジスタのドレイン電流は安定ではない。ま
た、そのような半導体材料から製造されたフォトダイオ
ードでは、非常に高い暗電流が測定され、光電子装置用
において不所望な雑音ソースを示す。 この暗電流の減少は欧州特許出願１２８　７２４　号の
発明の目的とされている。
【０００４】多くの著者はＩＩＩ−Ｖ族化合物半導体装
置の製造中に自然発生酸化物層の不所望な影響を抑制す
る方法を提案している。これは普通自然発生酸化物層の
形成を阻止するか或いは少なくとも減少させるか、或い
は絶縁層またはパッシベーション層の付着の前に自然発
生酸化物層を選択的に除去することによって行われる。
【０００５】ＬｅｕｖｅｎでのＩＮＦＯＳ　　１９８７
年３　月１２日から１４日の会議で発表され、本発明に
最も近いＰ．Ｂｏｈｅｒ　氏他による文献では、水素プ
ラズマの作用による自然発生酸化物層の除去が記載され
ている。しかし、物質表面は製造された直後に窒化ケイ
素（Ｓｉ３　Ｎ４　）で被覆されたが、Ｓｉ３　Ｎ４　
による被覆前の薄い自然発生酸化物層の形成は阻止する
ことが不可能である。
【０００６】この方法は予想されるように半導体装置の
電気的特性を改良するが、この改良はまだ不十分である
。
【０００７】したがって、本発明の目的は、半導体装置
を製造するのに必要な拡散マスクおよびパッシベーショ
ン層が装置の電気的特性を劣化するような半導体表面に
悪影響を与えることなく付着されることができるような
上述の方法を提供することである。
【０００８】
【課題を解決するための手段】この目的は、前記のよう
な方法においてプラズマが少なくとも１つのハロゲンと
炭素の化合物を含む雰囲気中で励起されることによって
達成される。
【０００９】プラズマ作用でのハロゲンと炭素の化合物
による半導体表面の前処理はｐ−ｎ接合逆電流の顕著な
減少を生じさせる。例えば、本発明により前処理された
表面を有するｐｉｎダイオードは非常に低い暗電流を有
する。したがって表面劣化によるアバランシェフォトダ
イオード（ＡＰＤ）のエッジ絶縁破壊は生じない。
【００１０】しかし、従来技術とは異なり、これらの利
点は本質的に保持される自然発生酸化物層の除去ではな
く、直接のプラズマ作用に対する層の次の付着中に半導
体および自然発生酸化物層を保護する薄層（恐らくポリ
マー層である）の形成に基づくものである。
【００１１】本発明による方法の好ましい実施例では、
ＣＦ４　がハロゲンと炭素の化合物として使用される。 この化合物は良好な結果をもたらし、表面前処理に使用
された多くのフッ化水素酸含有エッチング液と同じハロ
ゲンを含む利点を有する。
【００１２】本発明の別の実施態様は、プラズマの生成
（普通の平行板反応装置を使用することが好ましい）お
よび本発明による方法により使用するのに特に適してい
る半導体と絶縁層の組合わせに関する。
【００１３】
【実施例】図１の（ａ）はｎ型リン化インジウム（Ｉｎ
Ｐ）およびその上に付着されたｎ型ヒ化インジウムガリ
ウム（ＩｎＧａＡｓ）の２層基体Ｓを示す。例えば、Ｚ
ｎまたはＣｄはｐ型領域を形成するためにこの基体Ｓに
拡散されるので、この基体ＳはＳｉＯｘ　、ＳｉＮｙ　
、またはＳｉＯｘ　Ｎｙ　の絶縁層で被覆される。予め
定められた形状および面積の開口Ｌはこの領域を限定す
るためにフォトリソグラフ技術によって形成されている
。したがって、この絶縁層は拡散マスクとなる。
【００１４】図１の（ｂ）は拡散によって形成されたｐ
型領域Ｐおよびそのｐ型領域Ｐとｎ型基体の間のｐ−ｎ
接合を有する基体Ｓを示す。
【００１５】図１の（ｃ）は付着された金属接触Ｋと、
光入射面上の反射防止層Ａと、拡散マスクの除去後、基
体の上方のｎ型およびｐ型領域を被覆するパッシベーシ
ョン層ＰＳを有する完成したｐｉｎダイオードを示す。
【００１６】異なる製造段階における図１の（ａ）乃至
（ｃ）に示された装置は種々の方法によって生成される
ことが可能である。個々の半導体および絶縁層は例えば
スパッタリングまたは化学蒸着（ＣＶＤ）によって付着
される。後者の方法はその化学反応が熱、プラズマまた
は短波長光のいずれによって生じるかに依存する熱ＣＶ
Ｄ、プラズマ強化ＣＶＤ（ＰＥＣＶＤ）、または光子援
助ＣＶＤとして知られている。
【００１７】図１の（ａ）乃至（ｃ）に示される通常に
製造された装置は不十分な電気特性、特に非常に高い逆
電流（暗電流）を有する。ここでは説明しない種々の研
究において、この不十分な原因はｐ−ｎ接合の区域中の
半導体表面に対する損傷であることがわかった。この損
傷は拡散マスクまたはパッシベーション層の付着中に半
導体表面上に存在する自然発生酸化物層の作用によって
明らかに生じられる。
【００１８】本発明による方法すなわちプラズマ強化Ｃ
ＶＤ方法はこの種の通常の方法とは異なる。本発明にお
いては、拡散マスクとして機能する絶縁層またはパッシ
ベーション層の付着より前に、被覆されるべき表面はハ
ロゲン炭素プラズマで前処理される。これために、被覆
されるべき基体表面は希釈されたフッ化水素酸で清浄に
された後に市販のＰＥＣＶＤ平行板反応装置中に配置さ
れ約２００　℃の温度まで加熱される。その後に、０．
８　ｍｂの圧力のＣＦ４　雰囲気が入口と出口の接続に
よって反応装置中に生成され、プラズマがＲＦ電圧を反
応装置の電極板に供給することによって生成される。
【００１９】半導体表面が約１分間ＣＦ４　プラズマに
露出された後に、ＣＦ４　は絶縁層またはパッシベーシ
ョン層を積層するのに必要な他の反応ガス（例えば、Ｓ
ｉＨ４　、Ｎ２　Ｏ、Ｎ２　）と置換され、基体は約６
、７分間被覆される。形成された層は反応ガスの組成に
依存してＳｉＯ２　、Ｓｉ３　Ｎ４　、またはＳｉＯｘ
　Ｎｙ　から構成されることができる。
【００２０】この方法によって製造されたフォトダイオ
ードの電気的特性は通常の方法によって形成されたその
ような装置の値と比較して大いに改良される。図２は、
以上説明された方法によってＩｎＧａＡｓおよびＩｎＰ
に製造されたプレーナ型ｐｉｎダイオードの暗電流特性
を示し、図の（Ｉ）はＩｎＰの場合であり、（ＩＩ）は
ＩｎＧａＡｓの場合である。これらの特性が示されるよ
うに、上述の方法はＩｎＧａＡｓおよびＩｎＰの両基体
上の絶縁層またはパッシベーション層の付着中に半導体
表面に対する損傷を避けるのに適しているので、良好で
安定な電気的特性を有する装置の製造を可能にする。
【００２１】上述の方法はｐｉｎフォトダイオードおよ
びプレーナ型装置に限定されない。図３は表面が本発明
の方法によって前処理された後に、ＳｉＮｘのパッシベ
ーション層ＩＳが付着されることが可能なプレーナ型２
重ヘテロ接合ＡＰＤの構造を示している。図における符
号ｎ、ｐは材料の化学組成によって示された半導体領域
内のドーパントの極性を示し、上付きの符号＋、−はド
ーｐｉｎグレベル（＋＝強、−＝弱、符号なし＝普通）
を示す。図４は本発明の方法によって付着されたパッシ
ベーション層ＰＳを有するメサｐｉｎダイオードを示し
ている。
【図面の簡単な説明】
【図１】製造の異なる段階の通常のＩｎＧａＡｓＩｎＰ
のプレーナ型ｐｉｎフォトダイオードの概略図。
【図２】本発明の方法によってＩｎＧａＡｓおよびＩｎ
Ｐに製造されたプレーナ型ｐｉｎダイオードの暗電流特
性のグラフ図。
【図３】表面が本発明の方法によって前処理された後に
、ＳｉＮｘ　のパッシベーション層が付着されることが
可能なプレーナ型２重ヘテロ接合ＡＰＤ構造の概略図。
【図４】本発明の方法によって付着されたパッシベーシ
ョン層ＰＳを有するメサｐｉｎダイオードの概略図。
【符号の説明】
Ｓ…基体、ＰＳ…パッシベーション層、Ｋ…金属接触、
Ａ…反射防止層。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】　　拡散マスク層の付着およびフォトリソ
    グラフパターン化の後に、不純物原子がドープされた領
    域を形成するために拡散され、その基体に対する境界面
    がｐ−ｎ接合を形成し、拡散マスク層またはパッシベー
    ション層の付着に先立つて、基体表面はプラズマに露出
    されることによって前処理される化合物半導体基体上の
    装置領域を形成しパッシベーションする方法において、
    プラズマは少なくとも１つのハロゲンと炭素の化合物を
    含む雰囲気中で励起されることを特徴とする方法。
  2. 【請求項２】　　ハロゲンと炭素の化合物は４フッ化炭
    素（ＣＦ４　）であることを特徴とする請求項１記載の
    方法。
  3. 【請求項３】　　基体表面の前処理および拡散マスク層
    またはパッシベーション層の付着はＰＥＣＶＤ平行板反
    応装置中で直接連続的に実行することを特徴とする請求
    項１または２記載の方法。
  4. 【請求項４】　　化合物半導体はリン化インジウム（Ｉ
    ｎＰ）、ヒ化インジウムガリウム（ＩｎＧａＡｓ）、ヒ
    化リン化インジウムガリウム（ＩｎＧａＡｓＰ）、ヒ化
    インジウムアルミニウム（ＩｎＡｌＡｓ）、またはヒ化
    インジウムガリウムアルミニウム（ＩｎＧａＡｌＡｓ）
    であり、拡散マスク層またはパッシベーション層は二酸
    化ケイ素（ＳｉＯ２　）、窒化ケイ素（Ｓｉｘ　Ｎｙ　
    ）、または酸化窒化ケイ素（ＳｉＯｘ　Ｎｙ　）から構
    成されていることを特徴とする請求項１乃至３のいずれ
    か１項記載の方法。
JP15247991A 1990-06-02 1991-05-28 半導体装置の製造およびパッシベーション方法 Expired - Fee Related JP3207869B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4017870:6 1990-06-02
DE4017870A DE4017870A1 (de) 1990-06-02 1990-06-02 Verfahren zur herstellung und passivierung von halbleiterbauelementen

Publications (2)

Publication Number Publication Date
JPH04230033A true JPH04230033A (ja) 1992-08-19
JP3207869B2 JP3207869B2 (ja) 2001-09-10

Family

ID=6407742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15247991A Expired - Fee Related JP3207869B2 (ja) 1990-06-02 1991-05-28 半導体装置の製造およびパッシベーション方法

Country Status (6)

Country Link
US (1) US5248635A (ja)
EP (1) EP0464372B1 (ja)
JP (1) JP3207869B2 (ja)
AT (1) ATE152289T1 (ja)
DE (2) DE4017870A1 (ja)
ES (1) ES2103285T3 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593902A (en) * 1994-05-23 1997-01-14 Texas Instruments Incorporated Method of making photodiodes for low dark current operation having geometric enhancement
US5888890A (en) * 1994-08-12 1999-03-30 Lg Semicon Co., Ltd. Method of manufacturing field effect transistor
US20040241948A1 (en) * 2003-05-29 2004-12-02 Chun-Feng Nieh Method of fabricating stacked gate dielectric layer
DE10359371A1 (de) * 2003-12-18 2005-07-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Passivierte Endoberflächen
US10020187B2 (en) 2012-11-26 2018-07-10 Applied Materials, Inc. Apparatus and methods for backside passivation
DE102018124576A1 (de) * 2018-10-05 2020-04-09 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements mit durchführung einer plasmabehandlung und halbleiterbauelement
US10666353B1 (en) * 2018-11-20 2020-05-26 Juniper Networks, Inc. Normal incidence photodetector with self-test functionality

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969164A (en) * 1974-09-16 1976-07-13 Bell Telephone Laboratories, Incorporated Native oxide technique for preparing clean substrate surfaces
US4246296A (en) * 1979-02-14 1981-01-20 Bell Telephone Laboratories, Incorporated Controlling the properties of native films using selective growth chemistry
US4455351A (en) * 1983-06-13 1984-06-19 At&T Bell Laboratories Preparation of photodiodes
US4987008A (en) * 1985-07-02 1991-01-22 Semiconductor Energy Laboratory Co., Ltd. Thin film formation method
US4830705A (en) * 1987-07-16 1989-05-16 Texas Instruments Incorporated Method for etch of GaAs
US5098851A (en) * 1989-02-10 1992-03-24 Hitachi, Ltd. Fabricating a semiconductor photodetector by annealing to smooth the PN junction

Also Published As

Publication number Publication date
US5248635A (en) 1993-09-28
JP3207869B2 (ja) 2001-09-10
DE59108673D1 (de) 1997-05-28
EP0464372A3 (en) 1992-05-27
EP0464372B1 (de) 1997-04-23
EP0464372A2 (de) 1992-01-08
DE4017870A1 (de) 1991-12-05
ATE152289T1 (de) 1997-05-15
ES2103285T3 (es) 1997-09-16

Similar Documents

Publication Publication Date Title
US9537030B2 (en) Method of fabricating a solar cell with a tunnel dielectric layer
US8404052B2 (en) Method for cleaning the surface of a silicon substrate
JPS5851422B2 (ja) 酸化物分離プロセス
Herman et al. Hydrogen sulfide plasma passivation of gallium arsenide
WO2020011201A1 (zh) 基于场板结构的AlGaN或GaN紫外雪崩光电探测器及其制备方法
CN113707748B (zh) 外延片及光电探测器芯片
Kobayashi et al. Characteristics of hydrogenated amorphous silicon films prepared by electron cyclotron resonance microwave plasma chemical vapor deposition method and their application to photodiodes
US11824135B2 (en) Method of manufacturing solar cell
CN109285913A (zh) 低表面漏电流台面型光电探测器及其制作方法
WO1986002488A1 (en) Coating of iii-v and ii-vi compound semiconductors
AU2023361984A1 (en) Solar cell, and manufacturing method therefor
JPH04230033A (ja) 半導体装置の製造およびパッシベーション方法
JPH077173A (ja) 短い波長の光の範囲で敏感な光検出器の製造方法
CN116936675A (zh) 钝化接触结构、太阳能电池制造方法及太阳能电池
US5468689A (en) Method for preparation of silicon nitride gallium diffusion barrier for use in molecular beam epitaxial growth of gallium arsenide
JP2002057142A (ja) 化合物半導体装置の製造方法
KR20200086511A (ko) 태양 전지 및 그 제조 방법
US9040401B1 (en) Method for forming patterned doping regions
JPH02119145A (ja) 金属−酸化物−半導体接合の形成方法
JP2588464B2 (ja) 光電変換装置
Ota et al. Protective coating on the p‐n junction of In0. 53Ga0. 47As/InP p‐i‐n planar diodes by vacuum‐evaporated glass
Jeong et al. Preparation of phosphorus doped hydrogenated microcrystalline silicon thin films by inductively coupled plasma chemical vapor deposition and their characteristics for solar cell applications
KR960008507B1 (ko) 피이씨브이디법에 의한 절연막 증착방법
Kapila et al. Sulfur Passivation of InP and GaAs
JPS6298721A (ja) ３−Ｖ族化合物半導体へのＺｎ固相拡散方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees