WO2009144837A1 - 試験装置および情報処理システム - Google Patents

試験装置および情報処理システム Download PDF

Info

Publication number
WO2009144837A1
WO2009144837A1 PCT/JP2008/064251 JP2008064251W WO2009144837A1 WO 2009144837 A1 WO2009144837 A1 WO 2009144837A1 JP 2008064251 W JP2008064251 W JP 2008064251W WO 2009144837 A1 WO2009144837 A1 WO 2009144837A1
Authority
WO
WIPO (PCT)
Prior art keywords
command
unit
test
control device
relay device
Prior art date
Application number
PCT/JP2008/064251
Other languages
English (en)
French (fr)
Inventor
和幹 田村
Original Assignee
株式会社アドバンテスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンテスト filed Critical 株式会社アドバンテスト
Priority to JP2010514324A priority Critical patent/JP4674273B2/ja
Priority to KR1020107025746A priority patent/KR101137537B1/ko
Publication of WO2009144837A1 publication Critical patent/WO2009144837A1/ja
Priority to US12/945,736 priority patent/US8942946B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements

Definitions

  • the present invention relates to a test apparatus and an information processing system for testing a device under test.
  • a test apparatus for designated countries where incorporation by reference of documents is permitted, the contents described in the following application are incorporated into this application by reference and made a part of this application. 1. US Patent Application No. 61/057206 Filing Date May 30, 2008
  • a test apparatus for testing a semiconductor device or the like includes one or a plurality of test units and a control device. Each test unit provides a test signal to the device under test.
  • the control device is realized by a computer connected to each test unit with a serial communication cable or the like.
  • the control device gives a command to each of the plurality of test units to control the plurality of test units.
  • a test apparatus includes a timer device or the like that is frequently accessed by the control device in the vicinity of the control device.
  • the control device first issues a command for causing the test unit to start predetermined processing, then issues a timer start command for instructing the timer device to start timing, and then after the set time elapses to the test unit. Issue a command to start another process.
  • a read command to the test unit is issued and read according to the read command. It is conceivable to issue a timer start command after receiving data from the test unit. This ensures that the command issued to the test unit prior to the timer start command has already been started by the test unit. That is, the execution order of processing by the test unit and the timer device can be matched with the order of commands issued by the control device.
  • control device that has issued the read command cannot issue another command until data read in response to the read command is received from the test unit. Therefore, when the read command to the test unit is inserted before the timer start command in this way, the control device has to consume a redundant waiting time.
  • an object of the present invention is to provide a test apparatus and an information processing system that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous specific examples of the present invention.
  • a test apparatus for testing a device under test which controls a test unit that transmits and receives signals to and from the device under test A control device, and a relay device that relays between the control device and the test unit.
  • the relay device receives a command from the control device to the relay device and transfers the command to the test unit;
  • the second communication unit that receives a return command that the test unit that has received the command returns to the relay device, and executes the processing specified by the return command in response to the second communication unit receiving the return command And a test device having a portion.
  • a processing unit a control device that controls the processing unit, and a relay device that relays between the control device and the processing unit.
  • a first communication unit that receives a command to the apparatus and transfers the command to the processing unit; a second communication unit that receives a return command that the processing unit that receives the command returns to the relay apparatus; and a second communication unit that receives the return command.
  • An information processing system is provided that includes an execution unit that executes a process specified by a return command in response to receiving the command.
  • FIG. 1 shows a configuration of a test apparatus 10 according to an embodiment of the present invention.
  • FIG. 2 shows the configuration of the test unit 12 and the relay device 16 according to the embodiment of the present invention.
  • FIG. 3 shows an example of propagation of the write command when the control device 14 issues a write command to the test unit 12.
  • FIG. 4 shows an example of propagation of the read command when the control device 14 issues a read command to the test unit 12.
  • FIG. 5 shows a first example of propagation of the timer start command when the control device 14 issues a timer start command to the relay device 16.
  • FIG. 6 shows an example of propagation of the timer read command when the control device 14 issues a timer read command to the relay device 16.
  • FIG. 7 shows a second example of propagation of the timer start command when the control device 14 issues a timer start command to the relay device 16.
  • FIG. 1 shows a configuration of a test apparatus 10 according to the present embodiment.
  • the test apparatus 10 tests a device under test such as a semiconductor device.
  • the test apparatus 10 includes one or a plurality of test units 12, a control device 14, and a relay device 16.
  • Each test unit 12 exchanges signals with the device under test.
  • the test unit 12 supplies a test signal having a waveform corresponding to the test pattern to the device under test, and compares the response signal from the device under test with a logical value corresponding to the expected value pattern. Judge the quality of the.
  • the control device 14 gives a command to each of one or a plurality of test units 12 to control each test unit 12.
  • the control device 14 may be realized by a computer that functions as the control device 14 by executing a program.
  • the relay device 16 relays commands and responses transmitted between the control device 14 and each of the one or more test units 12.
  • the control device 14 and each of the one or more relay devices 16 may be connected by one or a plurality of transmission paths 22 of about several meters for transmitting serial data.
  • the relay device 16 and each test unit 12 may be connected by a tester bus 24 that transmits parallel data.
  • FIG. 2 shows the configuration of the test unit 12 and the relay device 16 according to the present embodiment.
  • the relay device 16 includes a first communication unit 32, a second communication unit 34, an execution unit 36, and a bus IF unit 38.
  • the first communication unit 32 receives a command transmitted from the control device 14 to the test unit 12 from the control device 14. The first communication unit 32 generates a packet including the received command. Then, the first communication unit 32 transmits the generated packet to the transmission path 22 connected to the test unit 12 to which the packet is to be transmitted, via the bus IF unit 38.
  • the second communication unit 34 receives a packet transmitted from each of the one or more test units 12 via the bus IF unit 38.
  • the second communication unit 34 takes out a command included in the packet or a response to the transmitted command. Then, the second communication unit 34 sends the extracted command or response to the control device 14.
  • the execution unit 36 receives a command given to the relay device 16 and executes a process specified by the command. For example, the execution unit 36 performs a timer operation or a counter operation.
  • the execution unit 36 when performing a timer operation, starts timing when it receives a timer start command.
  • the execution unit 36 ends timing after a predetermined set time has elapsed since the start of timing.
  • the execution unit 36 may write information such as a flag indicating that the timing has ended into a register, or may give an interrupt to the issuer of the timer start command.
  • the execution unit 36 may continue timing until a timer end command or a timer pause command is given.
  • the bus IF unit 38 converts data transmitted from the relay device 16 to the test unit 12 from a format handled by the relay device 16 (for example, parallel data) to a transmission format of the transmission path 22 (for example, serial data). In addition, the bus IF unit 38 converts the data transmitted from the test unit 12 to the relay device 16 from the transmission format (for example, serial data) of the transmission path 22 to the format handled by the relay device 16 (for example, parallel data). To do.
  • Each of the one or more test units 12 includes a function test unit 42, a DC test unit 44, a bus IF unit 46, and a transmission / reception unit 48.
  • the function test unit 42 performs a function test on the device under test.
  • the function test unit 42 operates in accordance with a command given from the control device 14.
  • DC test unit 44 supplies a DC power supply voltage to the device under test. Furthermore, the DC test unit 44 performs a DC test on the device under test. The DC test unit 44 operates in accordance with a command given from the control device 14.
  • the bus IF unit 46 converts data transmitted from the test unit 12 to the relay device 16 from a format handled by the test unit 12 (for example, parallel data) to a transmission format of the transmission path 22 (for example, serial data). In addition, the bus IF unit 46 converts the data transmitted from the relay device 16 to the test unit 12 from the transmission format of the transmission path 22 (for example, serial data) to the format handled by the test unit 12 (for example, parallel data). To do.
  • the transmission / reception unit 48 receives a packet including a command or a response transmitted from the control device 14 to the test unit 12 from the relay device 16 via the bus IF unit 46.
  • the transmission / reception unit 48 extracts a command or response included in the packet. Then, the transmission / reception unit 48 sends the extracted command or response to the function test unit 42 or the DC test unit 44.
  • the transmission / reception unit 48 receives a command or response to be transmitted from the function test unit 42 and the DC test unit 44 to the control device 14.
  • the transmission / reception unit 48 generates a packet including the received command or response. Then, the transmission / reception unit 48 transmits the generated packet to the relay device 16 via the bus IF unit 46.
  • the relay device 16 and the test unit 12 having such a configuration receive a command (for example, a timer start command or a counter start command) that causes the execution unit 36 to execute processing from the control device 14, the relay device 16 and the test unit 12 operate as follows. First, the first communication unit 32 of the relay device 16 receives a command from the control device 14 to the relay device 16.
  • a command for example, a timer start command or a counter start command
  • the first communication unit 32 when receiving a command from the control device 14 to the relay device 16, the first communication unit 32 generates a packet including the command and transfers it to the test unit 12. In this case, the first communication unit 32 may transfer the packet including the command to one test unit 12, or the command may be sent to each of the plurality of test units 12 connected to the relay device 16. May be forwarded.
  • the transmission / reception unit 48 of the test unit 12 when receiving a command from the relay device 16, the transmission / reception unit 48 of the test unit 12 generates a return command for returning the received command to the relay device 16. Then, the transmitting / receiving unit 48 generates a packet including the return command and returns it to the relay device 16.
  • the second communication unit 34 of the relay device 16 receives the packet including the return command
  • the second communication unit 34 provides the execution unit 36 with the return command included in the received packet.
  • the execution unit 36 executes processing (for example, timer operation or counter operation) specified by the return command in response to the second communication unit 34 receiving the return command.
  • processing for example, timer operation or counter operation
  • the execution unit 36 is designated by the return command in response to receiving the return command from all of the plurality of test units 12. May be executed.
  • the relay device 16 when the relay device 16 receives a command from the control device 14 for instructing execution to the execution unit 36 provided therein, the relay device 16 temporarily transfers the command to the test unit 12 and receives a return. The execution of 36 is started. Thereby, according to the test apparatus 10, even if the command propagation time from the control apparatus 14 to the test unit 12 is longer than the command propagation time from the control apparatus 14 to the execution unit 36, the test unit 12 and The command execution order by the execution unit 36 can be matched with the command issue order by the control device 14.
  • control device 14 issues a write command as a command for instructing the execution unit 36 included in the relay device 16 to start execution.
  • the control device 14 can issue the next command and execute other processes after issuing the command, the relay device 16 can be operated without consuming redundant waiting time. it can.
  • the relay device 16 When the relay device 16 having such a configuration receives a read command (for example, a timer read command or a counter read command) for reading the execution result of the process by the execution unit 36 from the control device 14, the relay device 16 operates as follows. To do. First, the first communication unit 32 of the relay device 16 receives a read command for reading the execution result of the execution unit 36 from the control device 14.
  • a read command for example, a timer read command or a counter read command
  • the execution unit 36 returns an execution result to the control device 14 via the second communication unit 34 in response to the first communication unit 32 receiving the read command.
  • the relay device 16 receives a setting command for setting a value in the execution unit 36 and a pause command for temporarily stopping the processing of the execution unit 36 instead of the read command for reading the execution result. Processing may be performed.
  • the relay device 16 when the relay device 16 receives a read command from the control device 14 to the execution unit 36 included therein, the relay device 16 returns a response to the read command to the control device 14 without transferring it to the test unit 12.
  • a response to the read command can be returned to the control apparatus 14 in a short time.
  • FIG. 3 shows an example of propagation of the write command when the control device 14 issues a write command to the test unit 12.
  • the vertical axis represents time
  • the horizontal axis represents command propagation position at each time. The same applies to the drawings after FIG.
  • a command described as “swt” at the beginning represents a write command for writing data to a specified address of the storage device.
  • “TH1, PG” following “swt” represents an address designating a place to write data.
  • “DATA” following the address (“TH1 PG”) represents data to be written. The same applies to the drawings after FIG.
  • the write command issued by the control device 14 is sequentially transferred in the order of the control device 14 ⁇ the relay device 16 ⁇ the transmission / reception unit 48 of the test unit 12 ⁇ the function test unit 42 of the test unit 12.
  • the functional test unit 42 of the test unit 12 writes the data included in the write command to the designated address.
  • controller 14 when the controller 14 issues a write command, it can execute the next process immediately after issuing the write command. Accordingly, in the example of FIG. 3, the control device 14 can execute another process after time 2.
  • FIG. 4 shows an example of propagation of the read command when the control device 14 issues a read command to the test unit 12.
  • a command described as “srd” at the beginning represents a read command for reading data from a specified address of the storage device.
  • “TH1 PG” following “srd” represents an address for designating a location to read data.
  • a command including “DATA” following “srd TH1, PG” represents a response corresponding to the read command.
  • “DATA” represents the data read in response to the read command.
  • the read command shown in FIG. 4 is issued by the control device 14.
  • the read command issued by the control device 14 is sequentially transferred in the order of the control device 14 ⁇ the relay device 16 ⁇ the transmission / reception unit 48 of the test unit 12 ⁇ the function test unit 42 of the test unit 12.
  • the functional test unit 42 of the test unit 12 reads data from the address indicated by the read command and issues a response including the read data.
  • the response issued by the function test unit 42 of the test unit 12 is sequentially transferred in the order of the function test unit 42 of the test unit 12 ⁇ the transmission / reception unit 48 of the test unit 12 ⁇ the relay device 16 ⁇ the control device 14.
  • control device 14 issues a read command, it cannot execute the next process until a response is received. Therefore, in this example, the control device 14 cannot execute processing from time 2 to time 13.
  • FIG. 5 shows a first example of propagation of the timer start command when the control device 14 issues a timer start command to the relay device 16.
  • a command described as “swt TimerStart” represents a write command that causes the execution unit 36 in the relay device 16 to start a timer operation. The same applies to FIG.
  • the timer start command shown in FIG. The timer start command issued by the control device 14 is transferred from the control device 14 to the relay device 16.
  • the relay device 16 transfers the timer start command to the test unit 12.
  • the transmission / reception unit 48 of the test unit 12 When the transmission / reception unit 48 of the test unit 12 receives the timer start command from the relay device 16, it returns the received command to the relay device 16 as a return command. Then, the execution unit 36 in the relay device 16 starts the timer operation in response to receiving the return command from the test unit 12.
  • the timer start command does not arrive at the execution unit 36 in the relay apparatus 16 before the command issued before the timer start command arrives at the test unit 12.
  • the command execution order by the test unit 12 and the execution unit 36 can be matched with the command issue order by the control apparatus 14.
  • control device 14 issues a timer start command that is a write command. Therefore, the control device 14 can execute the next process immediately after issuing the timer start command. Therefore, according to the test apparatus 10, the control apparatus 14 can start the timer operation without consuming redundant waiting time. Note that the test apparatus 10 also transfers a command in the same manner as the timer start command when the execution unit 36 of the relay apparatus 16 starts an operation other than the timer operation (for example, a counter operation).
  • FIG. 6 shows an example of propagation of the timer read command when the control device 14 issues a timer read command to the relay device 16.
  • a command described as “srd TimerRead” represents a timer read command for reading the time measurement result of the execution unit 36 in the relay device 16.
  • the timer read command issued by the control device 14 is transmitted from the control device 14 to the relay device 16.
  • the relay device 16 receives the timer read command
  • the relay device 16 reads the current timer measurement result and issues a response including the read data. Then, the response issued by the relay device 16 is transmitted to the control device 14.
  • the relay device 16 responds directly without transferring a command to the test unit 12 when the control device 14 reads the time measurement result by the timer. Thereby, the control apparatus 14 can read the timing result of a timer in a short time.
  • the control device 14 may issue a read command similar to the timer read command also when setting the initial value of the timer, when stopping the timer operation, when temporarily stopping the timer operation, or the like.
  • FIG. 7 shows a second example of propagation of the timer start command when the control device 14 issues a timer start command to the relay device 16.
  • the timer start command issued by the control apparatus 14 may be propagated as shown in FIG. 7 instead of being propagated as shown in FIG. .
  • the relay device 16 transfers the timer start command to each of the plurality of test units 12.
  • the transmission / reception unit 48 of each of the plurality of test units 12 receives the timer start command from the relay device 16, it returns the received command to the relay device 16 as a return command.
  • the execution unit 36 in the relay device 16 starts a timer operation in response to receiving the return command from all of the plurality of test units 12.
  • a test apparatus 10 controls the execution order of commands by the plurality of test units 12 and the execution unit 36 even when the command propagation times from the relay apparatus 16 to each of the plurality of test units 12 are different from each other.
  • the order of commands issued by the device 14 can be matched.
  • the technology described through the above embodiment can be applied to a general information processing system that is not limited to the test apparatus 10.
  • the technology described through the above embodiment in an information processing system including one or a processing unit that processes information, a control device that controls the processing unit, and a relay device that relays between the control device and the processing unit Can be applied.
  • the processing unit of the information processing system has the same function and configuration as the test unit 12 of the above embodiment
  • the control device of the information processing system has the same function and the same as the control device 14 of the above embodiment.
  • the relay device of the information processing system has the same function and configuration as the relay device 16 of the above embodiment.

Abstract

　被試験デバイスを試験する試験装置であって、被試験デバイスとの間で信号を授受する試験ユニットと、試験ユニットを制御する制御装置と、制御装置と試験ユニットとの間を中継する中継装置と、を備え、中継装置は、制御装置から当該中継装置へのコマンドを受けて、試験ユニットへ転送する第１通信部と、コマンドを受け取った試験ユニットが当該中継装置へ折り返し返送する折返コマンドを受け取る第２通信部と、第２通信部が折返コマンドを受け取ったことに応じて、折返コマンドにより指定される処理を実行する実行部と、を有する試験装置を提供する。

Description

試験装置および情報処理システム
　本発明は、被試験デバイスを試験する試験装置および情報処理システムに関する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
　１．米国特許出願第６１／０５７２０６号　出願日　２００８年５月３０日
　半導体装置等を試験する試験装置は、１または複数の試験ユニットと、制御装置とを備える。各試験ユニットは、被試験デバイスに対して試験信号を与える。
　制御装置は、各試験ユニットとシリアル通信ケーブル等で接続されたコンピュータにより実現される。制御装置は、複数の試験ユニットのそれぞれに対してコマンドを与えて、これら複数の試験ユニットを制御する。さらに、このような試験装置は、制御装置が頻繁にアクセスするタイマ装置等を、制御装置の近傍に備える。
　ここで、試験ユニットが所定の処理を開始したタイミングにおいてタイマ装置により計時を開始させ、設定時間経過した後において、試験ユニットに他の処理を開始させるシーケンスを考える。この場合、制御装置は、まず、試験ユニットに所定の処理を開始させるコマンドを発行し、続いて、タイマ装置に計時開始を指示するタイマ開始コマンドを発行し、そして、設定時間経過後に試験ユニットに他の処理を開始させるコマンドを発行する。
　しかし、このようなシーケンスを実行する場合、制御装置から試験ユニットへのコマンド伝播時間が、制御装置からタイマ装置へのコマンド伝播時間よりも長いと、試験ユニットによる所定の処理の開始前にタイマ装置による計時が開始されてしまう場合があった。従って、このようなシーケンスを実行する場合、試験ユニットおよびタイマ装置による処理の実行順序が、制御装置により発行されるコマンドの順序に整合しない場合があった。
　この問題を解決するには、例えば、試験ユニットに所定の処理を開始させるコマンドの後且つタイマ開始コマンドの前において、試験ユニットへのリードコマンドを発行し、当該リードコマンドに応じて読み出されたデータを試験ユニットから受けてから、タイマ開始コマンドを発行することが考えられる。これにより、タイマ開始コマンドよりも前に試験ユニットに対して発行したコマンドが、当該試験ユニットにより既に実行が開始されていることが保証される。すなわち、試験ユニットおよびタイマ装置による処理の実行順序を、制御装置により発行されるコマンドの順序に整合させることができる。
　しかしながら、リードコマンドを発行した制御装置は、当該リードコマンドに応じて読み出されたデータを試験ユニットから受け取るまで、他のコマンドを発行することができない。従って、このように、タイマ開始コマンドの前に試験ユニットへのリードコマンドを挿入した場合、制御装置は、冗長な待ち時間を消費しなければならなかった。
　そこで本発明は、上記の課題を解決することのできる試験装置および情報処理システムを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
　上記課題を解決するために、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、被試験デバイスとの間で信号を授受する試験ユニットと、試験ユニットを制御する制御装置と、制御装置と試験ユニットとの間を中継する中継装置と、を備え、中継装置は、制御装置から当該中継装置へのコマンドを受けて、試験ユニットへ転送する第１通信部と、コマンドを受け取った試験ユニットが当該中継装置へ折り返し返送する折返コマンドを受け取る第２通信部と、第２通信部が折返コマンドを受け取ったことに応じて、折返コマンドにより指定される処理を実行する実行部と、を有する試験装置を提供する。
　本発明の第２の態様においては、処理ユニットと、処理ユニットを制御する制御装置と、制御装置と処理ユニットとの間を中継する中継装置と、を備え、中継装置は、制御装置から当該中継装置へのコマンドを受けて、処理ユニットへ転送する第１通信部と、コマンドを受け取った処理ユニットが当該中継装置へ折り返し返送する折返コマンドを受け取る第２通信部と、第２通信部が折返コマンドを受け取ったことに応じて、折返コマンドにより指定される処理を実行する実行部と、を有する情報処理システムを提供する。
　なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
図１は、本発明の実施形態に係る試験装置１０の構成を示す。 図２は、本発明の実施形態に係る試験ユニット１２および中継装置１６の構成を示す。 図３は、制御装置１４が試験ユニット１２に対して書込コマンドを発行した場合における、当該書込コマンドの伝播の一例を示す。 図４は、制御装置１４が試験ユニット１２に対して読出コマンドを発行した場合における、当該読出コマンドの伝播の一例を示す。 図５は、制御装置１４が中継装置１６に対してタイマ開始コマンドを発行した場合における、当該タイマ開始コマンドの伝播の第１例を示す。 図６は、制御装置１４が中継装置１６に対してタイマ読出コマンドを発行した場合における、当該タイマ読出コマンドの伝播の一例を示す。 図７は、制御装置１４が中継装置１６に対してタイマ開始コマンドを発行した場合における、当該タイマ開始コマンドの伝播の第２例を示す。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１は、本実施形態に係る試験装置１０の構成を示す。試験装置１０は、半導体装置等の被試験デバイスを試験する。試験装置１０は、１または複数の試験ユニット１２と、制御装置１４と、中継装置１６とを備える。
　各試験ユニット１２は、被試験デバイスとの間で信号を授受する。試験ユニット１２は、一例として、被試験デバイスに対して試験パターンに応じた波形の試験信号を供給し、被試験デバイスからの応答信号と期待値パターンに応じた論理値と比較して被試験デバイスの良否を判定する。
　制御装置１４は、１または複数の試験ユニット１２のそれぞれに対してコマンドを与えて、各試験ユニット１２を制御する。制御装置１４は、一例として、プログラムを実行することにより当該制御装置１４として機能するコンピュータにより実現されてよい。
　中継装置１６は、制御装置１４と１または複数の試験ユニット１２とのそれぞれの間に伝送されるコマンドおよび応答を中継する。制御装置１４と１または複数の中継装置１６のそれぞれとの間は、一例として、シリアルデータを伝送する数メートル程度の１または複数の伝送路２２により接続されてよい。また、中継装置１６と各試験ユニット１２との間は、パラレルデータを伝送するテスタバス２４により接続されてよい。
　図２は、本実施形態に係る試験ユニット１２および中継装置１６の構成を示す。中継装置１６は、第１通信部３２と、第２通信部３４と、実行部３６と、バスＩＦ部３８とを有する。
　第１通信部３２は、制御装置１４から試験ユニット１２へと送信されるコマンドを、制御装置１４から受け取る。第１通信部３２は、受け取ったコマンドを含むパケットを生成する。そして、第１通信部３２は、生成したパケットを、バスＩＦ部３８を介して、当該パケットを送信すべき試験ユニット１２に接続された伝送路２２へと送信する。
　第２通信部３４は、１または複数の試験ユニット１２のそれぞれから送信されたパケットを、バスＩＦ部３８を介して受信する。第２通信部３４は、パケットに含まれるコマンドまたは送信したコマンドに対する応答を取り出す。そして、第２通信部３４は、取り出したコマンドまたは応答を制御装置１４へ送る。
　実行部３６は、当該中継装置１６に対して与えられたコマンドを受け取り、当該コマンドにより指定される処理を実行する。実行部３６は、一例として、タイマ動作またはカウンタ動作を実行する。
　例えばタイマ動作をする場合、実行部３６は、タイマ開始コマンドを受けると、計時を開始する。実行部３６は、計時を開始してから、予め定められた設定時間が経過した後、計時が終了する。実行部３６は、計時が終了すると、計時が終了したことを示すフラグ等の情報をレジスタに書き込んでもよいし、タイマ開始コマンドの発行元に割り込みを与えてもよい。また、実行部３６は、タイマ終了コマンドまたはタイマ一時停止コマンドが与えられるまで、計時を継続してもよい。
　バスＩＦ部３８は、当該中継装置１６から試験ユニット１２へ伝送されるデータを、当該中継装置１６が取り扱う形式（例えばパラレルデータ）から、伝送路２２の伝送形式（例えばシリアルデータ）に変換する。また、バスＩＦ部３８は、試験ユニット１２から当該中継装置１６へ伝送されるデータを、伝送路２２の伝送形式（例えばシリアルデータ）から、当該中継装置１６が取り扱う形式（例えばパラレルデータ）に変換する。
　１または複数の試験ユニット１２のそれぞれは、機能試験部４２と、直流試験部４４と、バスＩＦ部４６と、送受信部４８とを有する。機能試験部４２は、被試験デバイスに対して機能試験を実行する。機能試験部４２は、制御装置１４から与えられたコマンドに応じて動作する。
　直流試験部４４は、被試験デバイスに対して、直流電源電圧を供給する。さらに、直流試験部４４は、被試験デバイスに対して直流試験を実行する。直流試験部４４は、制御装置１４から与えられたコマンドに応じて動作する。
　バスＩＦ部４６は、当該試験ユニット１２から中継装置１６へ伝送されるデータを、当該試験ユニット１２が取り扱う形式（例えばパラレルデータ）から、伝送路２２の伝送形式（例えばシリアルデータ）に変換する。また、バスＩＦ部４６は、中継装置１６から当該試験ユニット１２へ伝送されるデータを、伝送路２２の伝送形式（例えばシリアルデータ）から、当該試験ユニット１２が取り扱う形式（例えばパラレルデータ）に変換する。
　送受信部４８は、制御装置１４から当該試験ユニット１２へと送信されたコマンドまたは応答を含むパケットを、バスＩＦ部４６を介して中継装置１６から受信する。送受信部４８は、パケットに含まれるコマンドまたは応答を取り出す。そして、送受信部４８は、取り出したコマンドまたは応答を、機能試験部４２または直流試験部４４へ送る。
　また、送受信部４８は、機能試験部４２および直流試験部４４から制御装置１４へと送信すべきコマンドまたは応答を受ける。送受信部４８は、受け取ったコマンドまたは応答を含むパケットを生成する。そして、送受信部４８は、生成したパケットを、バスＩＦ部４６を介して中継装置１６へと送信する。
　このような構成の中継装置１６および試験ユニット１２は、制御装置１４から、実行部３６に処理を実行させるコマンド（例えばタイマ開始コマンドまたはカウンタ開始コマンド）を受けた場合、次のように動作する。まず、中継装置１６の第１通信部３２は、制御装置１４から当該中継装置１６へのコマンドを受ける。
　続いて、第１通信部３２は、制御装置１４から当該中継装置１６へのコマンドを受けると、当該コマンドを含むパケットを生成して試験ユニット１２へ転送する。この場合において、第１通信部３２は、一の試験ユニット１２へ当該コマンドを含むパケットを転送してもよいし、当該中継装置１６に接続された複数の試験ユニット１２のそれぞれに対して当該コマンドを含むパケットを転送してもよい。
　続いて、試験ユニット１２の送受信部４８は、中継装置１６からコマンドを受けると、受け取ったコマンドを中継装置１６へ折り返し返送する折返コマンドを生成する。そして、送受信部４８は、折返コマンドを含むパケットを生成して中継装置１６へ返送する。
　続いて、中継装置１６の第２通信部３４は、折返コマンドを含むパケットを受け取ると、受け取ったパケットに含まれる折返コマンドを実行部３６に与える。実行部３６は、第２通信部３４が折返コマンドを受け取ったことに応じて、折返コマンドにより指定される処理（例えば、タイマ動作またはカウンタ動作）を実行する。なお、実行部３６は、第１通信部３２が複数の試験ユニット１２へコマンドを送った場合には、複数の試験ユニット１２の全てから折返コマンドを受けたことに応じて、折返コマンドにより指定される処理を実行してよい。
　このように中継装置１６は、制御装置１４から内部に有する実行部３６への実行開始を指示するコマンドを受けた場合、当該コマンドを一旦試験ユニット１２に転送して折り返しを受けてから、実行部３６の実行を開始させる。これにより、試験装置１０によれば、制御装置１４から試験ユニット１２へのコマンド伝播時間が制御装置１４から実行部３６へのコマンド伝播時間と比較して長い場合であっても、試験ユニット１２および実行部３６によるコマンドの実行順序を、制御装置１４によるコマンドの発行順序と整合させることができる。
　さらに、制御装置１４は、中継装置１６の内部に有する実行部３６への実行開始を指示するコマンドとして、書込コマンドを発行することが好ましい。これにより、制御装置１４は、コマンドを発行した後に、次のコマンドの発行および他の処理の実行を行なうことができるので、冗長な待ち時間を消費することなく、中継装置１６を動作させることができる。
　また、このような構成の中継装置１６は、制御装置１４から、実行部３６による処理の実行結果を読み出す読出コマンド（例えば、タイマ読出コマンドまたはカウンタ読出コマンド）を受けた場合、次のように動作する。まず、中継装置１６の第１通信部３２は、制御装置１４から、実行部３６の実行結果を読み出す読出コマンドを受け取る。
　続いて、実行部３６は、第１通信部３２が読出コマンドを受け取ったことに応じて、実行結果を、第２通信部３４を介して制御装置１４に返信する。また、中継装置１６は、実行結果を読み出す読出コマンドに代えて、実行部３６に値を設定する設定コマンド、および、実行部３６の処理を一時停止させる一時停止コマンドを受けた場合も、同様に処理を実行してよい。
　このように中継装置１６は、制御装置１４から内部に有する実行部３６への読出コマンドを受けた場合、当該読出コマンドに対する応答を、試験ユニット１２に転送せずに制御装置１４に返信する。これにより、試験装置１０によれば、読出コマンドに対する応答を、短時間で制御装置１４に返信することができる。
　図３は、制御装置１４が試験ユニット１２に対して書込コマンドを発行した場合における、当該書込コマンドの伝播の一例を示す。なお、図３は、縦軸が時刻を表わし、横軸が各時刻におけるコマンドの伝播位置を表わす。なお、図３以降の図においても同様である。
　図３において、先頭に"ｓｗｔ"と記述されたコマンドは、記憶装置の指定されたアドレスにデータを書き込む書込コマンドを表わす。また、書込コマンドにおいて、"ｓｗｔ"に続く、"ＴＨ１、ＰＧ"は、データを書き込む場所を指定するアドレスを表わす。また、書込コマンドにおいて、アドレス（"ＴＨ１　ＰＧ"）に続く"ＤＡＴＡ"は、書き込むべきデータを表わす。なお、図３以降の図においても同様である。
　図３に示される書込コマンドは、制御装置１４により発行される。制御装置１４により発行された書込コマンドは、制御装置１４→中継装置１６→試験ユニット１２の送受信部４８→試験ユニット１２の機能試験部４２と順次に転送される。そして、試験ユニット１２の機能試験部４２は、書込コマンドを受け取ると、当該書込コマンドに含まれるデータを、指定されたアドレスに書き込む。
　なお、制御装置１４は、書込コマンドを発行すると、当該書込コマンドを発行後、直ぐに次の処理を実行することができる。従って、図３の例においては、制御装置１４は、時刻２以降において、他の処理を実行することができる。
　図４は、制御装置１４が試験ユニット１２に対して読出コマンドを発行した場合における、当該読出コマンドの伝播の一例を示す。図４において、先頭に"ｓｒｄ"と記述されたコマンドは、記憶装置の指定されたアドレスからデータを読み出す読出コマンドを表わす。また、読出コマンドにおいて、"ｓｒｄ"に続く、"ＴＨ１　ＰＧ"は、データを読み出す場所を指定するアドレスを表わす。また、図４において、"ｓｒｄ　ＴＨ１、ＰＧ"に続いて"ＤＡＴＡ"が含まれたコマンドは、読出コマンドに対応する応答を表す。この場合において "ＤＡＴＡ"は、読出コマンドに応じて読み出されたデータを表わす。なお、図４以降の図においても同様である。
　図４に示される読出コマンドは、制御装置１４により発行される。制御装置１４により発行された読出コマンドは、制御装置１４→中継装置１６→試験ユニット１２の送受信部４８→試験ユニット１２の機能試験部４２と順次に転送される。試験ユニット１２の機能試験部４２は、読出コマンドを受けると、当該読出コマンドにより示されたアドレスからデータを読み出して、読み出したデータを含む応答を発行する。そして、試験ユニット１２の機能試験部４２により発行された応答は、試験ユニット１２の機能試験部４２→試験ユニット１２の送受信部４８→中継装置１６→制御装置１４と順次に転送される。
　なお、制御装置１４は、読出コマンドを発行すると、応答を受け取るまで、次の処理を実行することができない。従って、本例においては、制御装置１４は、時刻２から時刻１３までは処理を実行することができない。
　図５は、制御装置１４が中継装置１６に対してタイマ開始コマンドを発行した場合における、当該タイマ開始コマンドの伝播の第１例を示す。図５において、"ｓｗｔ　ＴｉｍｅｒＳｔａｒｔ"と記述されたコマンドは、中継装置１６内の実行部３６にタイマ動作を開始させる書込コマンドを表わす。なお、図７においても同様である。
　図５に示されるタイマ開始コマンドは、制御装置１４により発行される。制御装置１４により発行されたタイマ開始コマンドは、制御装置１４から中継装置１６に転送される。中継装置１６は、タイマ開始コマンドを受けると、当該タイマ開始コマンドを試験ユニット１２へ転送する。
　試験ユニット１２の送受信部４８は、中継装置１６からタイマ開始コマンドを受けると、受け取ったコマンドを、折返コマンドとして中継装置１６へ返送する。そして、中継装置１６内の実行部３６は、試験ユニット１２から折返コマンドを受け取ったことに応じて、タイマ動作を開始する。
　このような試験装置１０は、タイマ開始コマンドより前に発行されたコマンドが試験ユニット１２に到着する前に、当該タイマ開始コマンドが中継装置１６内の実行部３６に到着することがない。これにより、試験装置１０によれば、試験ユニット１２および実行部３６によるコマンドの実行順序を、制御装置１４によるコマンドの発行順序と整合させることができる。
　また、制御装置１４は、書込コマンドであるタイマ開始コマンドを発行する。従って、制御装置１４は、タイマ開始コマンドを発行した後に、直ぐに次の処理を実行することができる。従って、試験装置１０によれば、制御装置１４が冗長な待ち時間を消費することなく、タイマ動作を開始させることができる。なお、試験装置１０は、タイマ動作以外の動作（例えばカウンタ動作）を中継装置１６の実行部３６により開始させる場合も、タイマ開始コマンドと同様にコマンドを転送する。
　図６は、制御装置１４が中継装置１６に対してタイマ読出コマンドを発行した場合における、当該タイマ読出コマンドの伝播の一例を示す。図６において、"ｓｒｄ　ＴｉｍｅｒＲｅａｄ"と記述されたコマンドは、中継装置１６内の実行部３６の計時結果を読み出すタイマ読出コマンドを表わす。
　図６に示されるタイマ読出コマンドは、制御装置１４により発行される。制御装置１４により発行されたタイマ読出コマンドは、制御装置１４から中継装置１６に送信される。中継装置１６は、タイマ読出コマンドを受けると、現時点のタイマの計時結果を読み出して、読み出したデータを含む応答を発行する。そして、中継装置１６により発行された応答は、制御装置１４に送信される。
　このように中継装置１６は、制御装置１４がタイマによる計時結果を読み出す場合には、試験ユニット１２へコマンドを転送せずに直接応答する。これにより、制御装置１４は、タイマの計時結果を短時間で読み出すことができる。なお、制御装置１４は、タイマの初期値を設定する場合、タイマ動作を停止する場合、および、タイマ動作を一次停止する場合等も、タイマ読出コマンドと同様の読出コマンドを発行してよい。
　図７は、制御装置１４が中継装置１６に対してタイマ開始コマンドを発行した場合における、当該タイマ開始コマンドの伝播の第２例を示す。試験装置１０が複数の試験ユニット１２を備える場合、制御装置１４により発行されたタイマ開始コマンドは、図５のように伝播されることに代えて、図７に示されるように伝播されてもよい。
　すなわち、中継装置１６は、制御装置１４からタイマ開始コマンドを受けると、当該タイマ開始コマンドを複数の試験ユニット１２のそれぞれに対して転送する。複数の試験ユニット１２のそれぞれの送受信部４８は、中継装置１６からタイマ開始コマンドを受けると、受け取ったコマンドを、折返コマンドとして中継装置１６へ返送する。
　そして、中継装置１６内の実行部３６は、複数の試験ユニット１２の全てから折返コマンドを受け取ったことに応じて、タイマ動作を開始する。このような試験装置１０は、中継装置１６から複数の試験ユニット１２のそれぞれへのコマンド伝播時間が互いに異なる場合であっても、複数の試験ユニット１２および実行部３６によるコマンドの実行順序を、制御装置１４によるコマンドの発行順序と整合させることができる。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　例えば、試験装置１０に限らない一般的な情報処理システムに、上記実施の形態を通じて説明した技術を適用することもできる。例えば、情報を処理する１または処理ユニットと、処理ユニットを制御する制御装置と、制御装置と処理ユニットとの間を中継する中継装置とを備える情報処理システムに上記の実施の形態を通じて説明した技術を適用することができる。この場合、情報処理システムの処理ユニットが、上記の実施形態の試験ユニット１２と同様の機能及び構成を有し、情報処理システムの制御装置が、上記の実施形態の制御装置１４と同様の機能及び構成を有し、情報処理システムの中継装置が、上記の実施形態の中継装置１６と同様の機能及び構成を有する。

Claims (6)

  1. 　被試験デバイスを試験する試験装置であって、
    　前記被試験デバイスとの間で信号を授受する試験ユニットと、
    　前記試験ユニットを制御する制御装置と、
    　前記制御装置と前記試験ユニットとの間を中継する中継装置と、
    　を備え、
    　前記中継装置は、
    　前記制御装置から当該中継装置へのコマンドを受けて、前記試験ユニットへ転送する第１通信部と、
    　前記コマンドを受け取った前記試験ユニットが当該中継装置へ折り返し返送する折返コマンドを受け取る第２通信部と、
    　前記第２通信部が前記折返コマンドを受け取ったことに応じて、前記折返コマンドにより指定される処理を実行する実行部と、
    　を有する試験装置。
  2. 　前記実行部は、前記折返コマンドを受けたことに応じて、タイマ動作またはカウンタ動作を開始する
    　請求項１に記載の試験装置。
  3. 　複数の前記試験ユニットを備え、
    　前記中継装置は、前記制御装置と、前記複数の試験ユニットのそれぞれとの間を中継し、
    　前記第１通信部は、前記複数の試験ユニットのそれぞれに対して、前記コマンドを転送し、
    　前記実行部は、前記複数の試験ユニットの全てから前記折返コマンドを受けたことに応じて、前記折返コマンドにより指定される処理を実行する
    　請求項１から２の何れかに記載の試験装置。
  4. 　前記制御装置は、前記中継装置へ書込コマンドを発行し、
    　前記中継装置の前記第１通信部は、前記制御装置により発行された前記書込コマンドを、前記試験ユニットへ転送し、
    　前記試験ユニットは、前記中継装置から前記書込コマンドを受けると、受け取った前記書込コマンドを前記折返コマンドとして前記中継装置へ返送し、
    　前記中継装置の前記実行部は、前記試験ユニットから前記折返コマンドを受け取ったことに応じて処理を実行する
    　請求項１から３の何れかに記載の試験装置。
  5. 　前記第１通信部は、前記制御装置から、前記実行部の実行結果を読み出す読出コマンドを受け取り、
    　前記実行部は、前記第１通信部が前記読出コマンドを受け取ったことに応じて、実行結果を前記制御装置に返信する
    　請求項１から４の何れかに記載の試験装置。
  6. 　処理ユニットと、
    　前記処理ユニットを制御する制御装置と、
    　前記制御装置と前記処理ユニットとの間を中継する中継装置と、
    　を備え、
    　前記中継装置は、
    　前記制御装置から当該中継装置へのコマンドを受けて、前記処理ユニットへ転送する第１通信部と、
    　前記コマンドを受け取った前記処理ユニットが当該中継装置へ折り返し返送する折返コマンドを受け取る第２通信部と、
    　前記第２通信部が前記折返コマンドを受け取ったことに応じて、前記折返コマンドにより指定される処理を実行する実行部と、
    　を有する情報処理システム。
PCT/JP2008/064251 2008-05-30 2008-08-07 試験装置および情報処理システム WO2009144837A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010514324A JP4674273B2 (ja) 2008-05-30 2008-08-07 試験装置および情報処理システム
KR1020107025746A KR101137537B1 (ko) 2008-05-30 2008-08-07 시험 장치 및 정보 처리 시스템
US12/945,736 US8942946B2 (en) 2008-05-30 2010-11-12 Test apparatus and information processing system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5720608P 2008-05-30 2008-05-30
US61/057,206 2008-05-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/945,736 Continuation US8942946B2 (en) 2008-05-30 2010-11-12 Test apparatus and information processing system

Publications (1)

Publication Number Publication Date
WO2009144837A1 true WO2009144837A1 (ja) 2009-12-03

Family

ID=41376735

Family Applications (4)

Application Number Title Priority Date Filing Date
PCT/JP2008/064251 WO2009144837A1 (ja) 2008-05-30 2008-08-07 試験装置および情報処理システム
PCT/JP2008/064349 WO2009144839A1 (ja) 2008-05-30 2008-08-08 試験装置および情報処理システム
PCT/JP2008/064347 WO2009144838A1 (ja) 2008-05-30 2008-08-08 試験装置、情報処理システムおよびデータ伝送方法
PCT/JP2008/065598 WO2009144844A1 (ja) 2008-05-30 2008-08-29 試験装置および試験方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
PCT/JP2008/064349 WO2009144839A1 (ja) 2008-05-30 2008-08-08 試験装置および情報処理システム
PCT/JP2008/064347 WO2009144838A1 (ja) 2008-05-30 2008-08-08 試験装置、情報処理システムおよびデータ伝送方法
PCT/JP2008/065598 WO2009144844A1 (ja) 2008-05-30 2008-08-29 試験装置および試験方法

Country Status (4)

Country Link
US (4) US20110196638A1 (ja)
JP (4) JP4674273B2 (ja)
KR (4) KR101137537B1 (ja)
WO (4) WO2009144837A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10288685B2 (en) * 2014-04-30 2019-05-14 Keysight Technologies, Inc. Multi-bank digital stimulus response in a single field programmable gate array
TWI615619B (zh) * 2016-06-24 2018-02-21 致伸科技股份有限公司 與受測物通訊之方法以及應用該方法之系統
TWI653519B (zh) * 2017-05-03 2019-03-11 和碩聯合科技股份有限公司 配置單元、檢測系統及檢測方法
CN114968365B (zh) * 2022-07-27 2022-10-28 广州智慧城市发展研究院 适配器寄存器单元及包含其的主机适配器电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008044421A1 (fr) * 2006-10-12 2008-04-17 Advantest Corporation Testeur et procédé de commande

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5460537A (en) 1977-10-24 1979-05-16 Nec Corp Interruption control unit
JPS5556259A (en) 1978-10-19 1980-04-24 Nec Corp Interruption circuit
JPS63213018A (ja) 1987-02-28 1988-09-05 Ricoh Co Ltd 外部記憶制御装置
US4949333A (en) * 1987-04-02 1990-08-14 Advanced Micro Devices, Inc. Enhanced universal asynchronous receiver-transmitter
JPH0581165A (ja) * 1991-09-19 1993-04-02 Fujitsu Ltd データ転送回路
JPH06295268A (ja) * 1993-04-07 1994-10-21 Fujitsu Ltd バスインタフェース回路
US5875293A (en) * 1995-08-08 1999-02-23 Dell Usa, L.P. System level functional testing through one or more I/O ports of an assembled computer system
US5894484A (en) * 1997-04-28 1999-04-13 Credence Systems Corporation Integrated circuit tester with distributed instruction processing
KR100295559B1 (ko) * 1998-05-14 2001-07-12 박종섭 램버스디램의번인테스트보드
US6263395B1 (en) * 1999-01-06 2001-07-17 Compaq Computer Corp. System and method for serial interrupt scanning
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
US6467007B1 (en) * 1999-05-19 2002-10-15 International Business Machines Corporation Processor reset generated via memory access interrupt
JP2002071762A (ja) * 2000-06-13 2002-03-12 Advantest Corp 半導体試験装置及びそのモニタ装置
WO2002056541A2 (en) * 2000-10-27 2002-07-18 Tekelec Us Methods and systems for testing comminications network components
US6862703B2 (en) * 2001-08-13 2005-03-01 Credence Systems Corporation Apparatus for testing memories with redundant storage elements
US7035755B2 (en) * 2001-08-17 2006-04-25 Credence Systems Corporation Circuit testing with ring-connected test instrument modules
ATE379811T1 (de) * 2002-10-15 2007-12-15 Socket Communications Inc Softwarekompatible parallele schnittstelle mit bidirektionalem handshaking für serielle peripherien
US7340364B1 (en) * 2003-02-26 2008-03-04 Advantest Corporation Test apparatus, and control method
JP4124345B2 (ja) * 2003-05-30 2008-07-23 シャープ株式会社 試験装置
DE602004017327D1 (de) 2003-08-06 2008-12-04 Advantest Corp Testvorrichtung, korrekturwert-verwaltungsverfahren und entsprechendes computerprogramm
JP2006119802A (ja) * 2004-10-20 2006-05-11 Hitachi Ltd マルチプロセッサシステム
US7454681B2 (en) * 2004-11-22 2008-11-18 Teradyne, Inc. Automatic test system with synchronized instruments
JP2006275986A (ja) * 2005-03-30 2006-10-12 Advantest Corp 診断プログラム、切替プログラム、試験装置、および診断方法
KR100735920B1 (ko) * 2005-12-28 2007-07-06 삼성전자주식회사 디바이스 테스트 장치 및 방법과, 그 인터페이스 장치
US7650555B2 (en) * 2006-07-27 2010-01-19 International Business Machines Corporation Method and apparatus for characterizing components of a device under test using on-chip trace logic analyzer
US7502708B2 (en) * 2006-10-12 2009-03-10 Advantest Corporation Test apparatus, and control method
US20090063085A1 (en) * 2007-09-05 2009-03-05 Teradyne,Inc. Pmu testing via a pe stage

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008044421A1 (fr) * 2006-10-12 2008-04-17 Advantest Corporation Testeur et procédé de commande

Also Published As

Publication number Publication date
JP4674274B2 (ja) 2011-04-20
KR20110005271A (ko) 2011-01-17
JP4674275B2 (ja) 2011-04-20
KR101215387B1 (ko) 2012-12-26
US20110208448A1 (en) 2011-08-25
KR20110005273A (ko) 2011-01-17
JPWO2009144839A1 (ja) 2011-09-29
JPWO2009144837A1 (ja) 2011-09-29
KR101137539B1 (ko) 2012-04-23
KR20110005265A (ko) 2011-01-17
JP4674273B2 (ja) 2011-04-20
WO2009144838A1 (ja) 2009-12-03
US20110208465A1 (en) 2011-08-25
KR20110005283A (ko) 2011-01-17
US20110282616A1 (en) 2011-11-17
JPWO2009144844A1 (ja) 2011-09-29
US20110196638A1 (en) 2011-08-11
WO2009144839A1 (ja) 2009-12-03
KR101137537B1 (ko) 2012-04-23
US8942946B2 (en) 2015-01-27
KR101138198B1 (ko) 2012-05-14
JPWO2009144838A1 (ja) 2011-09-29
WO2009144844A1 (ja) 2009-12-03
US8805634B2 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
JP4674273B2 (ja) 試験装置および情報処理システム
CN109669729A (zh) 一种处理器的启动引导方法
KR970076291A (ko) 컴퓨터 시스템 버스상에서 슬레이브 dma를 에뮬레이션하는 방법
CN103903651A (zh) 双线串行端口内建自测电路及其通讯方法
TW200817702A (en) Test device and control method
WO2016168013A1 (en) Bus interface system
TW201344444A (zh) 主機板及應用於該主機板的資料處理方法
JP5309938B2 (ja) 要求処理装置、要求処理システムおよびアクセス試験方法
JP5080580B2 (ja) システム、中継装置、および試験装置
CN100460876C (zh) 测试系统及其数据接口转换装置
CN110399322B (zh) 一种数据传输方法及乒乓dma架构
JP4892406B2 (ja) 情報処理装置のトランザクション管理方法及び情報処理装置
US8341301B2 (en) Device and method for testing a direct memory access controller
JP2005084820A (ja) 入出力装置の模擬機能を備えた制御装置
KR100259585B1 (ko) 디엠에이 콘트롤러
JP4100901B2 (ja) システムｌｓｉの論理検証方法
CN115881208A (zh) 一种存储设备的测试方法及装置
CN117349103A (zh) 基于fpga验证soc芯片pcie控制器的系统
JP2007323283A (ja) カード型コンピュータ、コンピュータシステム、およびデバッグ方法
JPS60178556A (ja) 状態表示方式
KR20080000469A (ko) 시스템 버스를 점유하지 않는 디바이스/메모리 전용디엠에이 전송 방법 및 장치
JPH0468455A (ja) 端末制御装置のテスト方式
JP2011095040A (ja) 試験装置および試験モジュール
JP2012174054A (ja) セット機器及びセット機器の制御方法
JP2009277004A (ja) データ転送装置及びデータ転送システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08792308

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20107025746

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2010514324

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08792308

Country of ref document: EP

Kind code of ref document: A1