JP2011095040A - 試験装置および試験モジュール - Google Patents

試験装置および試験モジュール Download PDF

Info

Publication number
JP2011095040A
JP2011095040A JP2009247731A JP2009247731A JP2011095040A JP 2011095040 A JP2011095040 A JP 2011095040A JP 2009247731 A JP2009247731 A JP 2009247731A JP 2009247731 A JP2009247731 A JP 2009247731A JP 2011095040 A JP2011095040 A JP 2011095040A
Authority
JP
Japan
Prior art keywords
test
control device
processing
state information
test unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2009247731A
Other languages
English (en)
Inventor
Toshiyuki Minegishi
敏之 峰岸
Norio Arakawa
則雄 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2009247731A priority Critical patent/JP2011095040A/ja
Publication of JP2011095040A publication Critical patent/JP2011095040A/ja
Ceased legal-status Critical Current

Links

Images

Abstract

【課題】制御装置を効率良く動作させる。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスを試験する試験ユニットと、試験ユニットに対して処理の実行を要求する制御装置と、を備え、試験ユニットは、制御装置から要求された処理を完了するまでの予測時間を示す状態情報を制御装置に送信し、制御装置は、試験ユニットから受信した状態情報に示された予測時間に基づいて、処理の完了を試験ユニットに確認するタイミングを決定する試験装置を提供する。
【選択図】図1

Description

本発明は、試験装置および試験モジュールに関する。
被試験デバイス(DUT)を試験する試験装置は、複数の試験ユニットと、制御装置とを備える。複数の試験ユニットのそれぞれは、DUTと接続される。そして、複数の試験ユニットのそれぞれは、接続されたDUTとの間で信号を授受して、DUTを試験する。
制御装置は、複数の試験ユニットのそれぞれを制御する。より詳しくは、制御装置は、プログラムに従って複数の試験ユニットのそれぞれに命令を与えて、複数の試験ユニットのそれぞれに処理を実行させる。制御装置は、一例として、DUTとの間を接続するリレーの切替処理の実行、電圧の設定処理の実行および試験処理の実行等を、プログラムに従って複数の試験ユニットのそれぞれに要求する。
ところで、制御装置は、試験ユニットに処理の実行を要求した後、当該処理が完了したか否かポーリングによって確認する場合がある。しかし、制御装置は、ポーリングを行う場合、処理が完了したことを示すフラグを試験ユニットから当該処理が完了するまで繰返して読み出さなければならない。
従って、制御装置は、ポーリング中においてはCPUまたはMPUの処理能力がフラグ読出しに占有されるので、他の処理を実行することができなかった。また、ポーリング中においては制御装置から試験ユニットへのアクセスが短い間隔で繰返し行われるので、制御装置と試験ユニットとの間を接続するバスが動作し続ける。従って、試験装置は、消費電力も大きくなってしまっていた。
上記課題を解決するために、本発明の第1の態様においては、被試験デバイスを試験する試験装置であって、前記被試験デバイスを試験する試験ユニットと、前記試験ユニットに対して処理の実行を要求する制御装置と、を備え、前記試験ユニットは、前記制御装置から要求された処理を完了するまでの予測時間を示す状態情報を前記制御装置に送信する試験装置、および、試験モジュールを提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る試験装置10の構成を示す。 制御装置14と試験ユニット20との間でのアクセスの一例を示す。 本実施形態に係る試験ユニット20の機能構成の一例および制御装置14を示す。 本実施形態に係る制御装置14におけるポーリングの処理フローを示す。 本実施形態に係る制御装置14が複数の試験ユニット20に対してポーリングを行う場合の第1の処理フローを示す。 本実施形態に係る制御装置14が複数の試験ユニット20に対してポーリングを行う場合の第2の処理フローを示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本実施形態に係る試験装置10の構成を示す。本実施形態に係る試験装置10は、被試験デバイス(DUT)を試験する。
試験装置10は、本体部12と、制御装置14とを備える。本体部12は、例えばテストヘッド等であって、内部に少なくとも1つの試験モジュール16が装填される。
各試験モジュール16は、少なくとも1つの試験ユニット20を有する。それぞれの試験ユニット20は、被試験デバイスの端子と接続される。それぞれの試験ユニット20は、接続された被試験デバイスの端子との間で信号を伝送して、接続された被試験デバイスを試験する。
制御装置14は、少なくとも1つの試験モジュール16が有するそれぞれの試験ユニット20を制御する。より詳しくは、制御装置14は、プログラムに従ってそれぞれの試験ユニット20に命令を与えて、複数の試験ユニット20のそれぞれに処理の実行を要求する。制御装置14は、一例として、被試験デバイスとの間を接続するリレーの切替処理の実行、発生する電圧の設定処理の実行および試験処理の実行等を、プログラムに従って複数の試験ユニット20のそれぞれに要求する。
以上のような試験装置10は、被試験デバイスの端子に接続されたそれぞれの試験ユニット20に対して、制御装置14がプログラムに従って処理の実行の要求を与える。これにより、試験装置10は、被試験デバイスの端子に接続されたそれぞれの試験ユニット20を動作させて、被試験デバイスを試験することができる。
図2は、制御装置14と試験ユニット20との間でのアクセスの一例を示す。例えば、試験ユニット20に対してリレーの切替処理および電圧の設定処理等を行う場合、図2に示されるようなアクセス制御を行う。
まず、制御装置14は、試験ユニット20に処理の実行を要求する(S100)。その後、制御装置14は、ポーリングを行う(S110)。そして、制御装置14は、ポーリングにおいて処理が完了したことを確認すると、次の新たな処理を実行する(S120)。
また、ポーリング(S110)においては、制御装置14は、処理の実行を要求した試験ユニット20に対して、処理の完了を確認する確認要求を送信する(S111,S113)。試験ユニット20は、制御装置14から確認要求を受信したことに応じて、例えばレジスタ等に書き込まれている状態情報を制御装置14に送信する(S112,S114)。
ここで、試験ユニット20は、要求された処理が未だ完了していない場合には、制御装置14から要求された処理を完了するまでの予測時間を示す状態情報を制御装置14に送信する(S112)。一方、試験ユニット20は、要求された処理が既に完了している場合には、処理が完了したことを示す状態情報を送信する(S114)。例えば、試験ユニット20は、処理が完了したことを示す状態情報として、予測時間が0を示す状態情報を制御装置14に送信する。
制御装置14は、予測時間を示す状態情報を試験ユニット20から受信した場合(S112)、当該試験ユニット20から受信した状態情報に示された予測時間に基づいて、処理の完了を試験ユニット20に確認するタイミングを決定する。そして、制御装置14は、予測時間に応じたタイミングにおいて、確認要求を再度送信する(S113)。
また、制御装置14は、予測時間を示す状態情報を受信してから、予測時間に応じたタイミングにおいて確認要求を再度送信するまでの期間において、ポーリング以外の他の処理を実行してもよい。これに代えて、制御装置14は、他の処理を実行せずに、処理を待機していてもよい。
そして、制御装置14は、処理が完了したことを示す状態情報を試験ユニット20から受けた場合には(S114)、次の新たな処理を実行する(S120)。
このような制御装置14は、試験ユニット20の処理が完了するタイミングで確認要求を送信することができる。これにより、従って、本実施形態に係る試験装置10によれば、ポーリング中において制御装置14から短い間隔で繰返して確認要求が送信されないので、制御装置14の能力が確認要求の送信に占有されない。よって、試験装置10によれば、制御装置14にポーリングと並行して他の処理を実行させることができる。また、試験装置10によれば、ポーリング中における制御装置14と試験ユニット20との間のアクセス量を少なくするので、消費電力を小さくすることができる。
また、制御装置14は、一の試験ユニット20に対して複数の処理を並行してまたは連続して実行させてもよい。そして、試験ユニット20は、複数の処理の実行の要求を受けた場合、要求された複数の処理の全てが完了するまでの予測時間を示す状態情報を制御装置14に送信してもよい。これにより、制御装置14は、要求した複数の処理の全てが完了すると予測されるタイミングにおいて、次の確認要求を送信することができる。従って、制御装置14は、試験ユニット20に複数の処理を実行させた場合において効率良くポーリングをすることができる。
また、試験ユニット20は、一例として、処理が少なくとも完了しない期間を予測時間として示す状態情報を制御装置14に送信してもよい。例えば、試験ユニット20は、予測時間として所定時間(例えば1m秒)を示した状態情報を制御装置14に送信してもよい。これにより、試験ユニット20は、要求された処理が完了する時刻が確実には予測できない場合であっても、少なくとも未だ処理が完了していないことが確実な期間中には、次の確認要求を送信させなくすることができる。
図3は、本実施形態に係る試験ユニット20の機能構成および制御装置14を示す。試験ユニット20は、一例として、インターフェイス部32と、試験部34と、状態情報レジスタ36と、管理部38と、送信部40とを含む。インターフェイス部32は、制御装置14との間でデータの送受信を行う。
試験部34は、インターフェイス部32が制御装置14から受け取った命令に応じた処理を実行する。試験部34は、一例として、制御装置14から受け取った命令に応じて、各種の設定処理(例えば、被試験デバイスとの間のリレーの切替および発生電圧の設定等)を実行する。また、試験部34は、一例として、制御装置14から受け取った命令に応じて被試験デバイスと信号を送受信して、被試験デバイスを試験する。
状態情報レジスタ36は、状態情報を格納する。管理部38は、状態情報レジスタ36に状態情報を書き込む。送信部40は、インターフェイス部32が制御装置14から確認要求を受信したことに応じて、状態情報レジスタ36に格納された状態情報をインターフェイス部32を介して制御装置14へ送信する。
ここで、管理部38は、インターフェイス部32が処理の実行を指示する命令を制御装置14から受信したことに応じて、当該命令により実行を指示された処理に対応する予測時間を示す状態情報を状態情報レジスタ36に書き込む。例えば、管理部38は、命令の種類毎に、処理が完了するまでに要する予測時間を記述したテーブルを有する。そして、管理部38は、受信した命令に対応する予測時間をテーブルから読み出して、読み出した予測時間を示す状態情報を状態情報レジスタ36に書き込む。これにより、試験ユニット20は、制御装置14から処理の確認要求を受信した場合に、要求された処理を完了するまでの予測時間を示す状態情報を制御装置14に送信することができる。
また、管理部38は、試験部34が制御装置14から要求された処理を完了した場合、状態情報レジスタ36に格納された状態情報を処理が完了したことを示す状態情報に書き替える。管理部38は、一例として、処理が完了したことを示す状態情報として、予測時間が0を示す状態情報に書き替える。これにより、試験ユニット20は、制御装置14から処理の確認要求を受信した場合に、要求された処理が完了していれば、処理が完了したことを示す状態情報を制御装置14に送信することができる。
また、管理部38は、一例として、試験部34による処理中において、状態情報レジスタ36に格納された状態情報を、現時点の処理状況に応じた予測時間を示す状態情報に書き替えてもよい。例えば、管理部38は、一定時間毎に状態情報を書き替えてもよい。これにより、試験ユニット20は、より正確な予測時間を示す状態情報を制御装置14に送信することができる。なお、この場合において、管理部38は、処理状況の変更等に応じて、現在の予測時間より延長した予測時間を示す状態情報に書き替えてもよい。
また、管理部38は、一例として、複数の処理の実行を指示する命令を制御装置14から受けた場合、命令により実行を指示された複数の処理の全てが完了するまでの予測時間を示す状態情報を状態情報レジスタ36に書き込んでもよい。これにより、試験ユニット20は、複数の処理の実行の要求を受けた場合、要求された複数の処理の全てが完了するまでの予測時間を示す状態情報を制御装置14に送信することができる。
なお、この場合、管理部38は、複数の処理の合計の予測時間を示す状態情報を状態情報レジスタ36に書き込んでもよい。また、例えば、管理部38は、複数の処理のそれぞれの予測時間のうち、最も長い予測時間を示す状態情報を状態情報レジスタ36に書き込んでもよい。
図4は、本実施形態に係る制御装置14におけるポーリングの処理フローを示す。ポーリングにおいて、まず、制御装置14は、対象の試験ユニット20に対して確認要求を送信して、当該試験ユニット20から予測時間が示された状態情報を取得する(S11)。なお、本例においては、処理が完了している場合には、予測時間が0を示す状態情報が試験ユニット20から送信される。
続いて、制御装置14は、試験ユニット20から得た状態情報に示された予測時間が0以下であるか否かを判断する(S12)。予測時間が0以下である場合には(S12のYes)、制御装置14は、対象の試験ユニット20が、要求した処理を既に完了していると判断して、当該ポーリングの処理を抜けて次の処理を実行する。
予測時間が0より大きい場合には(S12のNo)、制御装置14は、状態情報を受信してからの経過時間が予測時間より大きくなったか否かを判断する(S13)。制御装置14は、一例として、タイマ等により、状態情報を受信してからの経過時間が予測時間より大きくなったか否かを判断する。
制御装置14は、経過時間が予測時間に達するまでの期間において(S13のNo)、ポーリング以外の他の処理を実行する(S14)。そして、制御装置14は、経過時間が予測時間より大きくなった場合には(S13のYes)、処理をステップS11に戻して、再度確認情報を送信して、試験ユニット20から状態情報を取得する。
これにより、制御装置14は、試験ユニット20から受信した状態情報に示された予測時間に応じたタイミングにおいて試験ユニット20に確認要求を再度送信することができる。なお、制御装置14は、状態情報を受信してからの経過時間が予測時間より大きくなる直前(例えば、制御装置14と試験ユニット20との間の命令の伝搬時間分前の時刻)において、次の確認要求を試験ユニット20へ送信してもよい。これにより、制御装置14は、確認要求を試験ユニット20が処理を完了した直後に試験ユニット20へ到達させることができる。
図5は、本実施形態に係る制御装置14が複数の試験ユニット20に対してポーリングを行う場合の第1の処理フローを示す。制御装置14は、複数の試験ユニット20に対して並行に処理の実行を要求してもよい。この場合、制御装置14は、複数の試験ユニット20のそれぞれに対してポーリングを行う。ここで、制御装置14は、複数の試験ユニット20の全てにおいて処理が完了したことを条件として次の処理を実行する場合には(即ち、AND条件で次の処理を実行する場合には)、例えば、図5に示されるポーリングの処理フローを実行する。
まず、制御装置14は、複数の試験ユニット20のそれぞれに対して確認要求を送信して、複数の試験ユニット20のそれぞれから状態情報を取得する(S21)。続いて、制御装置14は、複数の試験ユニット20のそれぞれから得た状態情報に示された予測時間が、全て0以下であるか否かを判断する(S22)。全ての予測時間が0以下である場合には(S22のYes)、制御装置14は、複数の試験ユニット20の全てが要求した処理を既に完了していると判断して、当該ポーリングの処理を抜けて次の処理を実行する。
何れかの試験ユニット20から得た状態情報に示された予測時間が0より大きい場合には(S22のNo)、制御装置14は、複数の試験ユニット20のそれぞれから得た状態情報に示された予測時間のうち最も長い予測時間を検出する(S23)。続いて、制御装置14は、状態情報を受信してからの経過時間が、最も長い予測時間より大きくなったか否かを判断する(S24)。
制御装置14は、経過時間が最も長い予測時間に達するまでの期間において(S24のNo)、ポーリング以外の他の処理を実行する(S25)。そして、制御装置14は、経過時間が最も長い予測時間より大きくなった場合には(S24のYes)、処理をステップS21に戻して、再度、複数の試験ユニット20のそれぞれに確認情報を送信して、複数の試験ユニット20のそれぞれから状態情報を取得する。
以上のように、制御装置14は、複数の試験ユニット20のそれぞれから受信した状態情報に示された予測時間のうち最も長い予測時間に応じたタイミングにおいて、複数の試験ユニット20のそれぞれに確認要求を再度送信する。これにより、制御装置14は、複数の試験ユニット20に要求した処理が全て完了したことを条件として次の処理を実行する場合において、効率良くポーリングを実行することができる。
図6は、本実施形態に係る制御装置14が複数の試験ユニット20に対してポーリングを行う場合の第2の処理フローを示す。また、制御装置14は、複数の試験ユニット20のうちの少なくとも1つにおいて処理が完了したことを条件として次の処理を実行する場合には(即ち、OR条件で次の処理を実行する場合)、例えば、図6に示されるポーリングの処理フローを実行する。
まず、制御装置14は、複数の試験ユニット20のそれぞれに対して確認要求を送信して、複数の試験ユニット20のそれぞれから状態情報を取得する(S31)。続いて、制御装置14は、複数の試験ユニット20のそれぞれから得た状態情報に示された予測時間に、0以下の予測時間が含まれているか否かを判断する(S32)。0以下の予測時間が含まれている場合には(S32のYes)、制御装置14は、複数の試験ユニット20のうちの少なくとも1つ試験ユニット20が要求した処理を既に完了していると判断して、当該ポーリングの処理を抜けて次の処理を実行する。
0以下の予測時間が含まれていない場合には(S32のNo)、制御装置14は、複数の試験ユニット20のそれぞれから得た状態情報に示された予測時間のうち最も短い予測時間を検出する(S33)。続いて、制御装置14は、状態情報を受信してからの経過時間が、最も短い予測時間より大きくなったか否かを判断する(S34)。
制御装置14は、経過時間が最も短い予測時間に達するまでの期間において(S34のNo)、ポーリング以外の他の処理を実行する(S35)。そして、制御装置14は、経過時間が最も短い予測時間より大きくなった場合には(S34のYes)、処理をステップS31に戻して、再度、複数の試験ユニット20のそれぞれに確認情報を送信して、複数の試験ユニット20のそれぞれから状態情報を取得する。
以上のように、制御装置14は、複数の試験ユニット20のそれぞれから受信した状態情報に示された予測時間のうち最も短い予測時間に応じたタイミングにおいて、複数の試験ユニット20のそれぞれに確認要求を再度送信する。これにより、制御装置14は、複数の試験ユニット20に要求した処理のうちの何れか1つが完了したことを条件として次の処理を実行する場合において、効率良くポーリングを実行することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
例えば、以上の実施形態においては、試験装置における制御装置と試験ユニットとの間のポーリングに適用した例を示したが、例えば、一般的なコンピュータシステムに適用してもよい。例えば、コンピュータシステムにおける、CPUまたはMPU等の制御部と、記憶装置および外部デバイス等のリソースとの間のポーリングに適用してもよい。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
10 試験装置、12 本体部、14 制御装置、16 試験モジュール、20 試験ユニット、32 インターフェイス部、34 試験部、36 状態情報レジスタ、38 管理部、40 送信部

Claims (11)

  1. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスを試験する試験ユニットと、
    前記試験ユニットに対して処理の実行を要求する制御装置と、
    を備え、
    前記試験ユニットは、前記制御装置から要求された処理を完了するまでの予測時間を示す状態情報を前記制御装置に送信する
    試験装置。
  2. 前記制御装置は、前記試験ユニットから受信した前記状態情報に示された予測時間に基づいて、前記処理の完了を前記試験ユニットに確認するタイミングを決定する請求項1に記載の試験装置。
  3. 前記試験ユニットは、前記制御装置から前記処理の完了を確認する確認要求を受信したことに応じて前記状態情報を送信し、
    前記制御装置は、前記予測時間を示す前記状態情報を受信した場合に前記予測時間に応じたタイミングにおいて前記確認要求を再度送信し、前記処理が完了したことを示す前記状態情報を受信した場合に次の処理を実行する
    請求項1または2に記載の試験装置。
  4. 前記試験ユニットは、前記処理が完了したことを示す前記状態情報として、予測時間が0を示す状態情報を前記制御装置に送信する
    請求項3に記載の試験装置。
  5. 前記制御装置は、前記予測時間を示す前記状態情報を受信してから、前記予測時間に応じたタイミングにおいて前記確認要求を再度送信するまでの期間において、他の処理を実行する
    請求項3または4に記載の試験装置。
  6. 前記試験ユニットは、
    前記状態情報を格納する状態情報レジスタと、
    処理の実行を指示する命令を前記制御装置から受信したことに応じて、当該命令により実行を指示された処理に対応する予測時間を示す前記状態情報を前記状態情報レジスタに書き込む管理部と、
    前記制御装置から前記処理の完了を確認する確認要求を受信したことに応じて、前記状態情報レジスタに格納された状態情報を送信する送信部と、
    を有する
    請求項1から5の何れかに記載の試験装置。
  7. 前記試験ユニットは、複数の処理の実行の要求を受けた場合、要求された複数の処理の全てが完了するまでの予測時間を示す前記状態情報を前記制御装置に送信する
    請求項1から6の何れかに記載の試験装置。
  8. 前記試験ユニットは、処理が少なくとも完了しない期間を前記予測時間として示す前記状態情報を前記制御装置に送信する
    請求項1から6の何れかに記載の試験装置。
  9. 当該試験装置は、複数の前記試験ユニットを備え、
    前記制御装置は、前記複数の試験ユニットのそれぞれから受信した前記状態情報に示された予測時間のうち最も長い予測時間に応じたタイミングにおいて、前記複数の試験ユニットのそれぞれに処理の完了を確認する確認要求を再度送信する
    請求項1から8の何れかに記載の試験装置。
  10. 当該試験装置は、複数の前記試験ユニットを備え、
    前記制御装置は、前記複数の試験ユニットのそれぞれから受信した前記状態情報に示された予測時間のうち最も短い予測時間に応じたタイミングにおいて、前記複数の試験ユニットのそれぞれに処理の完了を確認する確認要求を再度送信する
    請求項1から8の何れかに記載の試験装置。
  11. 請求項1から10の何れかに記載の試験装置に用いられる少なくとも1つの前記試験ユニットを有する試験モジュール。
JP2009247731A 2009-10-28 2009-10-28 試験装置および試験モジュール Ceased JP2011095040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009247731A JP2011095040A (ja) 2009-10-28 2009-10-28 試験装置および試験モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009247731A JP2011095040A (ja) 2009-10-28 2009-10-28 試験装置および試験モジュール

Publications (1)

Publication Number Publication Date
JP2011095040A true JP2011095040A (ja) 2011-05-12

Family

ID=44112126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009247731A Ceased JP2011095040A (ja) 2009-10-28 2009-10-28 試験装置および試験モジュール

Country Status (1)

Country Link
JP (1) JP2011095040A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256247A (ja) * 1991-02-08 1992-09-10 Fujitsu Ltd ポーリング間隔制御装置ならびに制御方法
JP2008197041A (ja) * 2007-02-15 2008-08-28 Yokogawa Electric Corp 半導体試験装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256247A (ja) * 1991-02-08 1992-09-10 Fujitsu Ltd ポーリング間隔制御装置ならびに制御方法
JP2008197041A (ja) * 2007-02-15 2008-08-28 Yokogawa Electric Corp 半導体試験装置

Similar Documents

Publication Publication Date Title
TWI503835B (zh) Test apparatus and test method
CN112825011A (zh) PCIe设备的上下电控制方法以及系统
JP2010072843A (ja) 検証用デバイス及び検証装置並びに検証システム
JP2017129969A (ja) 診断装置、診断方法および診断プログラム
US10992378B2 (en) Information processing apparatus and optical fiber inspection method
JP5641181B2 (ja) 二重化処理装置
US7168029B2 (en) Method for testing a universal serial bus host controller
JP5309938B2 (ja) 要求処理装置、要求処理システムおよびアクセス試験方法
JP4674273B2 (ja) 試験装置および情報処理システム
JP2011095040A (ja) 試験装置および試験モジュール
WO2012105238A1 (ja) デジタル制御装置およびその実行方法
JP2003122594A (ja) 半導体装置および評価装置
KR20050046932A (ko) i2C 버스를 이용한 슬레이브 장치들의 상태 검사 시스템
JP5286814B2 (ja) 半導体装置、携帯可能な電子装置、自己診断方法、自己診断プログラム
KR20130032151A (ko) 바이패스 경로를 이용하여 신뢰성 검증을 할 수 있는 플래시 메모리 저장 장치, 및 이를 이용한 플래시 메모리 저장 장치의 신뢰성 검증 시스템 및 방법
JP2008101921A (ja) 半導体テスト装置
JP2010101681A (ja) 半導体試験装置
CN111143141B (zh) 一种状态机设置方法及系统
JP2006235665A (ja) コマンドテスタ
JP2009300248A (ja) 並列試験装置
JP2010117970A (ja) ディスク制御装置およびファームウェアの更新方法
JP5396726B2 (ja) 試験装置、情報処理システムおよび試験方法
WO2010061482A1 (ja) 試験装置、シリアル伝送システム、プログラム、および、記録媒体
JP2012141721A (ja) 組込制御装置
JP2014071834A (ja) 通信装置およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20140930