JP5641181B2 - 二重化処理装置 - Google Patents
二重化処理装置 Download PDFInfo
- Publication number
- JP5641181B2 JP5641181B2 JP2009268336A JP2009268336A JP5641181B2 JP 5641181 B2 JP5641181 B2 JP 5641181B2 JP 2009268336 A JP2009268336 A JP 2009268336A JP 2009268336 A JP2009268336 A JP 2009268336A JP 5641181 B2 JP5641181 B2 JP 5641181B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- processing
- rewriting
- acquisition means
- duplex
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 83
- 238000000034 method Methods 0.000 claims description 60
- 238000004891 communication Methods 0.000 claims description 38
- 230000003936 working memory Effects 0.000 claims description 11
- 238000012795 verification Methods 0.000 claims description 2
- 230000002159 abnormal effect Effects 0.000 claims 1
- 230000015654 memory Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Description
この二重化処理装置によれば、第2の装置のためのプログラム書き換え用のプログラムおよび前記第2の装置における前記処理の実行プログラムを、第1の装置を介して取得するので、コストを抑制しつつプログラムの書き換えを可能とすることができる。
マスターCPU1AおよびスレーブCPU1Bは、自らの動作モードを、上記処理を実行している通常動作モードからプログラムの書き換えモードに切り替える。モードの切り替えは、例えば、上位システムからマスターCPU1Aへの指令に基づいて実行され、この場合、UART通信を介して上記指令がスレーブCPU1Bへ伝送される。マスターCPU1AおよびスレーブCPU1Bにおけるモードの切り替え処理は、それぞれのフラッシュROM3A,3Bに格納された処理実行プログラムに記述され、マスターCPU1AおよびスレーブCPU1Bはそれぞれの処理実行プログラムに従ってモードの切り替えを実行する。
図2(a)に示すように、マスターCPU1Aは、上位システムとの通信に基づき、上位システムから自らのROM書き換え用のプログラムを取得し、作業用メモリ2Aに書き込む。この処理手順もフラッシュROM3Aの処理実行プログラムに記述されており、マスターCPU1Aはこの処理実行プログラムに従って、ROM書き換え用のプログラムの書き込みを行う。
図2(b)に示すように、マスターCPU1Aは上位システムとの通信に基づき、上位システムからスレーブCPU1BのためのROM書き換え用のプログラムを取得し、UART通信を介してスレーブCPU1Bに向けてこのROM書き換え用のプログラムを転送する。このROM書き換え用のプログラムの取得、転送処理はフラッシュROM3Aの処理実行プログラムに記述されており、マスターCPU1Aはこの処理実行プログラムに従ってROM書き換え用のプログラムを取得、転送する。一方、スレーブCPU1Bは、UART通信を介して転送されてきたROM書き換え用のプログラムを受信し、作業用メモリ2Bに書き込む。このROM書き換え用のプログラムの受信、書き込み処理はフラッシュROM3Bの処理実行プログラムに記述されており、スレーブCPU1Bはこの処理実行プログラムに従ってROM書き換え用のプログラムを受信し、これを作業用メモリ2Bに書き込む。
図3(a)に示すように、マスターCPU1Aは、作業用メモリ2Aに格納されているROM書き換え用のプログラムを起動させて、このROM書き換え用のプログラムに従って、上位システムとの通信に基づき、上位システムから自らの新たな処理実行プログラムを取得し、フラッシュROM3Aに書き込む。これにより処理実行プログラムが更新される。
図3(b)に示すように、スレーブCPU1Bは、作業用メモリ2Bに格納されているROM書き換え用のプログラムを起動させて、このROM書き換え用のプログラムに従って、上位システムから自らの新たな処理実行プログラムを取得し、これをフラッシュROM3Bに書き込む。これにより処理実行プログラムが更新される。この処理手順において必要となる、上位システムとの通信に基づく処理実行プログラムの取得処理、および取得された処理実行プログラムをUART通信によりスレーブCPU1Bに転送する処理は、作業用メモリ2Aに格納されているROM書き換え用のプログラムに記述され、マスターCPU1Aは、このROM書き換え用のプログラムに従って、これらの処理を実行する。また、UART通信により転送されてきた上記処理実行プログラムを取得しフラッシュROM3Bに書き込む処理は、作業用メモリ2Bに格納されているROM書き換え用のプログラムに記述され、スレーブCPU1Bは、このROM書き換え用のプログラムに従って、これらの処理を実行する。
フラッシュROMへの書き込み終了後、リセットや再通電を行い、新たな処理実行プログラムに従った通常動作モードの再起動を行う。この処理は、フラッシュROM3AおよびフラッシュROM3Bに格納された新たな処理実行プログラムに記述され、これらのプログラムに従ってマスターCPU1AおよびスレーブCPU1Bにより実行される。手動操作により指示を受けて再起動の処理を実行してもよい。以降、通常動作モードでの動作に移行し、ROM書き換え用のプログラムが格納されていた作業用メモリの記憶領域は、通常動作のための作業領域として開放される。
1B スレーブCPU(CPU、第2の書き換えプログラム取得手段)
2A,2B 作業用メモリ
Claims (7)
- CPUをそれぞれ有する第1の装置および第2の装置で同一の処理を並行して実行するとともに、前記第1の装置および前記第2の装置における処理結果を交換し合うことで前記処理結果を前記第1の装置および前記第2の装置において照合可能とするための通信経路を備える二重化処理装置において、
外部との通信により、前記第1の装置のためのプログラム書き換え用のプログラムを前記第1の装置に取得させる第1の書き換えプログラム取得手段と、
外部との通信により、前記第2の装置のためのプログラム書き換え用のプログラムを第1の装置および前記通信経路を介して前記第2の装置に取得させる第2の書き換えプログラム取得手段と、
を備え、
前記第1の装置および前記第2の装置は、それぞれにおける前記処理結果を前記通信経路を介して交換し合い、前記第1の装置および前記第2の装置のそれぞれにおける前記処理結果を照合して不一致の場合に異常と判断する照合手段を具備し、
前記第1の装置は、前記第1の書き換えプログラム取得手段により取得された、前記第1の装置のためのプログラム書き換え用のプログラムに従って、外部との通信により、前記第1の装置における前記処理の実行プログラムを取得し、
前記第2の装置は、前記第2の書き換えプログラム取得手段により取得された、前記第2の装置のためのプログラム書き換え用のプログラムに従って、外部との通信により、前記第1の装置および前記通信経路を介して前記第2の装置における前記処理の実行プログラムを取得することを特徴とする二重化処理装置。 - 前記第1の書き換えプログラム取得手段は、前記第1の装置の作業用メモリに前記第1の装置のためのプログラム書き換え用のプログラムを書き込み、
前記第1の装置は、前記第1の装置の作業用メモリに書き込まれた前記第1の装置のためのプログラム書き換え用のプログラムに従って、前記第1の装置における前記処理の前記実行プログラムを取得することを特徴とする請求項1に記載の二重化処理装置。 - 前記第2の書き換えプログラム取得手段は、前記第2の装置の作業用メモリに前記第2の装置のためのプログラム書き換え用のプログラムを書き込み、
前記第2の装置は、前記第2の装置の作業用メモリに書き込まれた前記第2の装置のためのプログラム書き換え用のプログラムに従って、前記第2の装置における前記処理の前記実行プログラムを取得することを特徴とする請求項1または2に記載の二重化処理装置。 - 前記第1の書き換えプログラム取得手段は、前記第1の装置が前記第1の装置における前記処理を実行していないときに前記第1の装置のためのプログラム書き換え用のプログラムを書き込み、
前記第1の装置は、前記第1の装置が前記第1の装置における前記処理を実行していないときに、前記第1の装置のためのプログラム書き換え用のプログラムに従って、前記第1の装置における前記処理の前記実行プログラムを取得することを特徴とする請求項1〜3のいずれか1項に記載の二重化処理装置。 - 前記第2の書き換えプログラム取得手段は、前記第2の装置が前記第2の装置における前記処理を実行していないときに前記第2の装置のためのプログラム書き換え用のプログラムを書き込み、
前記第2の装置は、前記第2の装置が前記第2の装置における前記処理を実行していないときに、前記第2の装置のためのプログラム書き換え用のプログラムに従って、前記第2の装置における前記処理の前記実行プログラムを取得することを特徴とする請求項1〜4のいずれか1項に記載の二重化処理装置。 - 前記第1の装置および前記第2の装置は、互いに電気的に絶縁された状態にあることを特徴とする請求項1〜5のいずれか1項に記載の二重化処理装置。
- 前記第1の装置および前記第2の装置における前記処理は、プラントの安全を図るための処理であることを特徴とする請求項1〜6のいずれか1項に記載の二重化処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009268336A JP5641181B2 (ja) | 2009-11-26 | 2009-11-26 | 二重化処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009268336A JP5641181B2 (ja) | 2009-11-26 | 2009-11-26 | 二重化処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011113240A JP2011113240A (ja) | 2011-06-09 |
JP5641181B2 true JP5641181B2 (ja) | 2014-12-17 |
Family
ID=44235534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009268336A Active JP5641181B2 (ja) | 2009-11-26 | 2009-11-26 | 二重化処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5641181B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6565389B2 (ja) * | 2015-07-02 | 2019-08-28 | セイコーエプソン株式会社 | プリンターのファームウェア書き換え方法およびプリンター |
JP6558264B2 (ja) * | 2016-02-15 | 2019-08-14 | 株式会社デンソー | 車両用データ通信システム |
DE102017212252A1 (de) | 2017-07-18 | 2019-01-24 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Erstprogrammierung eines Nebenrechners |
JP7106329B2 (ja) * | 2018-04-02 | 2022-07-26 | 富士通コンポーネント株式会社 | 中継装置及び中継システム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3491419B2 (ja) * | 1995-12-04 | 2004-01-26 | 株式会社デンソー | 電子制御装置 |
JP2001154896A (ja) * | 1999-11-26 | 2001-06-08 | Ntt Docomo Inc | 計算機およびそのファイル更新方法 |
JP2001202101A (ja) * | 2000-01-18 | 2001-07-27 | Toshiba Corp | 二重化制御システムおよびそのプログラムメンテナンス方法 |
JP4253979B2 (ja) * | 2000-01-21 | 2009-04-15 | 株式会社デンソー | 車載制御ユニットの検査方法 |
JP3915808B2 (ja) * | 2003-09-26 | 2007-05-16 | オムロン株式会社 | プログラマブルコントローラおよびプログラマブルコントローラシステムならびにcpuユニット |
JP3897046B2 (ja) * | 2005-01-28 | 2007-03-22 | 横河電機株式会社 | 情報処理装置および情報処理方法 |
JP3965699B2 (ja) * | 2005-01-31 | 2007-08-29 | 横河電機株式会社 | 情報処理装置および情報処理方法 |
JP3897047B2 (ja) * | 2005-01-31 | 2007-03-22 | 横河電機株式会社 | 情報処理装置および情報処理方法 |
JP4771214B2 (ja) * | 2006-01-31 | 2011-09-14 | 日本精機株式会社 | 車両用表示装置 |
JP4753929B2 (ja) * | 2007-11-30 | 2011-08-24 | 本田技研工業株式会社 | 車載用制御ユニットの不揮発性メモリの書き換えシステム |
JP5098700B2 (ja) * | 2008-03-03 | 2012-12-12 | 沖電気工業株式会社 | 情報通信システムのファイル交換装置およびファイル交換方法 |
-
2009
- 2009-11-26 JP JP2009268336A patent/JP5641181B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011113240A (ja) | 2011-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7890812B2 (en) | Computer system which controls closing of bus | |
JP5641181B2 (ja) | 二重化処理装置 | |
JP6457633B2 (ja) | データベース・クラスタのデータ管理方法、ノード、及びシステム | |
US8374842B2 (en) | Device emulation support apparatus, device emulation support method, device emulation support circuit and information processor | |
JP5013324B2 (ja) | コンピュータ装置及びそのbiosアップデート方法 | |
CN108121686B (zh) | 多处理器和多处理器系统 | |
EP3190514A1 (en) | Boot on-line upgrading apparatus and method | |
JP2008282308A (ja) | 協調検証装置、協調検証方法、協調検証プログラム | |
US9436536B2 (en) | Memory dump method, information processing apparatus, and non-transitory computer-readable storage medium | |
JP2007334668A (ja) | メモリダンプ方法、クラスタシステム、それを構成するノードおよびプログラム | |
JP4273905B2 (ja) | 2重化コントローラシステム、その方法 | |
JP5223612B2 (ja) | ディスク制御装置およびファームウェアの更新方法 | |
JP4810488B2 (ja) | 二重化制御装置、及びそのトラッキング方法 | |
JP2008234014A (ja) | 2重化コントローラシステム、その稼動系/待機系コントローラ | |
JP2008140124A (ja) | データ処理装置 | |
JP5748122B2 (ja) | プラント制御装置 | |
CN102508681A (zh) | 多核系统不中断业务的补丁方法及系统 | |
JP2013041436A (ja) | マルチプロセッサシステム及び起動方法 | |
JP2011018187A (ja) | 試験方法、試験プログラム、試験装置、及び試験システム | |
JP2009169708A (ja) | 入出力制御装置 | |
US20120233420A1 (en) | Fault-tolerant system, memory control method, and computer-readable recording medium storing programs | |
JP2001229136A (ja) | 制御装置及び制御システム並びにデータ転送装置 | |
JP3903688B2 (ja) | バンク切替システム | |
JP2016207142A (ja) | 計算機及びメモリ故障診断方法 | |
JP2584903B2 (ja) | 外部装置制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141014 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5641181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |