DE102017212252A1 - Verfahren und Vorrichtung zur Erstprogrammierung eines Nebenrechners - Google Patents

Verfahren und Vorrichtung zur Erstprogrammierung eines Nebenrechners Download PDF

Info

Publication number
DE102017212252A1
DE102017212252A1 DE102017212252.8A DE102017212252A DE102017212252A1 DE 102017212252 A1 DE102017212252 A1 DE 102017212252A1 DE 102017212252 A DE102017212252 A DE 102017212252A DE 102017212252 A1 DE102017212252 A1 DE 102017212252A1
Authority
DE
Germany
Prior art keywords
computer
data
slave computer
slave
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102017212252.8A
Other languages
English (en)
Inventor
Axel Aue
Matthias Schreiber
Eugen Becker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102017212252.8A priority Critical patent/DE102017212252A1/de
Priority to PCT/EP2018/065294 priority patent/WO2019015872A1/de
Priority to US16/631,975 priority patent/US11200195B2/en
Priority to EP18730348.2A priority patent/EP3655861A1/de
Priority to KR1020207004124A priority patent/KR20200031129A/ko
Priority to JP2020502434A priority patent/JP2020527271A/ja
Priority to CN201880060240.7A priority patent/CN111052103A/zh
Publication of DE102017212252A1 publication Critical patent/DE102017212252A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files

Abstract

Verfahren (10) zur Erstprogrammierung eines Nebenrechners (22), gekennzeichnet durch folgende Merkmale:
- eine serielle Interprozessor-Schnittstelle (21) zwischen dem Nebenrechner (22) und einem Hauptrechner (23) wird konfiguriert (11) und
- die Daten (24) werden über die Schnittstelle (21) in einen Flash-Speicher (25) des Nebenrechners (22) geschrieben (12).

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Erstprogrammierung eines Nebenrechners. Die vorliegende Erfindung betrifft darüber hinaus eine entsprechende Vorrichtung, ein entsprechendes Computerprogramm sowie ein entsprechendes Speichermedium.
  • Stand der Technik
  • Als Mikrocontroller (µController, µC, MCU) wird in der Digital- und Automatisierungstechnik jedweder Halbleiterbaustein bezeichnet, der einen Prozessor sowie Peripheriefunktionen enthält. Mikrocontroller nach dem Stand der Technik verfügen mitunter über direkt elektrisch löschbaren und wiederbeschreibbaren sogenannten Flash-Speicher (flash electrically erasable programmable read-only memory, Flash-EEPROM). Bekannt sind ferner Steuergeräte (electronic control units, ECUs) mit mehreren, als Haupt- (master) und Nebenrechner (slave) konfigurierten Mikrocontrollern.
  • DE102007051657A1 stellt ein Kommunikationssystem und ein Verfahren zum Betreiben eines Kommunikationssystems bereit, wobei das Kommunikationssystem einen CAN-Bus und zumindest zwei mittels des CAN-Busses gekoppelte Geräte aufweist. Ein solches Gerät hat eine CAN-Steuereinheit, eine asynchrone, serielle Kommunikations-Schnittstelleneinheit und ein Schaltmittel. Die CAN-Steuereinheit ist dazu geeignet, in einem ersten Übertragungsmodus CAN-Datenrahmen mittels eines ersten physikalischen Protokolls über den CAN-Bus zu übertragen. Die asynchrone, serielle Kommunikations-Schnittstelleneinheit ist dazu geeignet, in einem zweiten Übertragungsmodus ASC-Datenrahmen mittels eines zweiten physikalischen Protokolls über den CAN-Bus zu übertragen. Das Schaltmittel ist dazu eingerichtet, zwischen dem ersten Übertragungsmodus und dem zweiten Übertragungsmodus in Abhängigkeit zumindest einer zwischen dem Gerät und zumindest einem weiteren Gerät geltenden Vereinbarung umzuschalten.
  • Offenbarung der Erfindung
  • Die Erfindung stellt ein Verfahren zur Erstprogrammierung eines Nebenrechners, eine entsprechende Vorrichtung, ein entsprechendes Computerprogramm sowie ein entsprechendes Speichermedium gemäß den unabhängigen Ansprüchen bereit.
  • Dem vorgeschlagenen Ansatz liegt dabei die Erkenntnis zugrunde, dass während des Urladens (boot) eines Mikrocontrollers im Auslieferungszustand (virgin device) gewöhnlich der Urlader (bootloader) auf einer definierten Adresse im Flash prüft, ob eine gültige Programm-Start-Adresse vorhanden ist. Gibt es keinen gültigen Eintrag, nimmt der Urlader eine asynchrone serielle Kommunikation (asynchronous serial communication, ASC) über CAN bzw. UART auf, um Daten über die CAN-Schnittstelle gemäß dem ASC-Protokoll (ASC@CAN) zu empfangen. Die empfangenen Daten werden sodann in den Flashspeicher programmiert.
  • Der erfindungsgemäße Ansatz erkennt weiterhin, dass in Steuergeräten mit unzureichender Performance eines Mikrocontrollers häufig Konzepte mit zwei Mikrocontrollern in Master-Slave-Konfiguration verwendet werden. Der als Slave konfigurierte zweite µC kann in diesem Fall als Peripherie-Erweiterung eingesetzt werden, z. B. für nicht ausreichende ADC-Kanäle, mehr CAN-Schnittstellen etc. Der Slave kann aber genauso eigenständige Programme ausführen sowie eigene angeschlossene periphere Bausteine bedienen. Die Ergebnisse werden dann dem Master zur Verfügung gestellt bzw. vom Master selbst ausgelesen. Weiterhin kann der Slave als aufsteckbares Board ausgeführt werden, um innerhalb einer Hardwarefamilie von Steuergeräten verschiedene Leistungsklassen darzustellen oder bestimmte Zusatzfeatures als Mehrwert anzubieten. Beide µC werden über eine leistungsfähige serielle Interprozessor-Schnittstelle (serial interprocessor interface, SIPI) verbunden, damit der Datenaustauch mit ausreichender Performance stattfinden kann.
  • Eine Besonderheit dieser Schnittstelle besteht darin, dass der Master auf jede Adresse im Slave schreibend oder lesend zugreifen kann, solange keine Adressschutzmechanismen aktiviert sind. Aufgrund der hohen Übertragungsgeschwindigkeit sind die Sende- und Empfangs-Ports typischerweise zur Übertragung eines differenziellen Niederspannungssignales (low voltage differential signal, LVDS) im Sinne des Standards ANSI/TIA/EIA-644-1995 eingerichtet, um EMV-Anforderungen einzuhalten.
  • Erfindungsgemäß wird daher ein neuer Boot-Modus über die SIPI-Schnittstelle vorgeschlagen. Die Auswahl des Boot-Modus zwischen CAN/UART oder SIPI erfolgt dabei über an sich bekannte Methoden z. B. mit HW-Konfigurationspins. Während des Boot-Vorgangs wird der neue Boot-Modus erkannt. Um die SIPI-Funktion einzurichten, sollten die Pins auf LVDS konfiguriert und eine minimale Initialisierung des SIPI-Moduls (PLL, Transmitter, Receiver etc.) durchgeführt werden. Die weitere Steuerung wird später vom Master übernommen.
  • Ein Vorzug dieser Lösung liegt in der eröffneten Möglichkeit einer Programmierung des Slaves direkt durch den Master mit Hilfe der bereits angebundenen SIPI-Schnittstelle.
  • Dadurch kann für die Programmierung des Slave-µC auf spezielle zusätzliche Hardware wie z. B. einen CAN-Transceiver verzichtet werden. Somit entfallen diejenigen Kosten, die nur für die Werksprogrammierung des Nebenrechners entstehen würden.
  • Außerdem sind weitere Programmierpunkte für einen Nadeladapter nicht mehr notwendig. Hierdurch lassen sich freie Flächen auf der Leiterplatte erschließen. Der somit verfügbare Platz kann zum Entflechten anderer Schaltungen genutzt werden. Auch Zusatzpins für die Slave-Programmierung am µC, wie sie etwa im sogenannten „ASC@CAN“-Verfahren über UART verwendet werden, sind verzichtbar, weil in der Regel ohnehin vorhandene Signalleiter verwendet werden.
  • Ein weiterer Vorteil ergibt sich für das Produktionswerk, weil keine spezielle Ausrüstung (z. B. zweite Programmierstation) für die Slave-Programmierung erforderlich ist.
  • Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im unabhängigen Anspruch angegebenen Grundgedankens möglich.
  • Figurenliste
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigt:
    • 1 das Flussdiagramm eines Verfahrens gemäß einer ersten Ausführungsform.
    • 2 schematisch ein Steuergerät gemäß einer zweiten Ausführungsform.
  • Ausführungsformen der Erfindung
  • 1 illustriert den grundlegenden Ablauf eines erfindungsgemäßen Verfahrens (10), dessen Schritte nunmehr anhand des Steuergerätes (20) gemäß 2 im Einzelnen erläutert seien.
  • Während des Bootvorgangs des Nebenrechners (22) prüft der Bootloader dessen Flash-Speicher (25) an einer definierten Adresse auf das Vorliegen einer gültigen Programm-Startadresse. Wenn er keinen gültigen Eintrag vorfindet, erkennt der Bootloader den SIPI-Boot-Modus über die Vorkonfiguration - z. B. externe Hardware-Konfigurationspins - und wartet auf die zu programmierenden Daten (24). Damit ein Datenempfang erfolgen kann, wird die SIPI-Schnittstelle (21) während des Bootens zunächst soweit konfiguriert (Prozess 11 - 1), dass eine Kommunikation mit dem Hauptrechner (23) gewährleistet werden kann. Zu denken ist für einen SIPI-Betrieb insbesondere an die Initialisierung entsprechender Ports als LVDS-Eingang (26), LVDS-Ausgang (27) und Systemtakt (28). Letzterer wird entweder als Eingangstakt für die Slave-SIPI-PLL oder - anstelle eines Quarzes - als Eingangstakt für den kompletten Nebenrechner (22) verwendet. Im zweiten Fall wird der Takt für Slave-SIPI-PLL von der System-PLL des Nebenrechners (22) abgeleitet.
  • Die weitere Programmierung (Prozess 12 - 1) des Nebenrechners (22) kann auf verschiedenen Wegen erfolgen. Beispielsweise empfängt der Hauptrechner (23) die zu programmierenden Daten (24) von einer Programmierstation und schreibt sie direkt in den Flash-Speicher (25) des Nebenrechners (22).
  • Gemäß einer alternativen Ausführungsform lädt der Hauptrechner (23) zunächst ein Programm über die SIPI-Schnittstelle (21) ins RAM des Nebenrechners (22). Dieses Programm wird ausgeführt und übernimmt die Programmierung des Flash-Speichers (25). Die Programmier-Daten (24) werden von der Programmierstation durch über den Hauptrechner (23) und die SIPI-Schnittstelle (21) an den Nebenrechner (22) übermittelt.
  • Die konkrete Software-Implementierung ist vom Programmierkonzept abhängig und mag durchaus variieren, ohne den Rahmen der Erfindung zu verlassen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102007051657 A1 [0003]

Claims (10)

  1. Verfahren (10) zur Erstprogrammierung eines Nebenrechners (22) mit vorgegebenen Daten (24), gekennzeichnet durch folgende Merkmale: - eine serielle Interprozessor-Schnittstelle (21) zwischen dem Nebenrechner (22) und einem Hauptrechner (23) wird konfiguriert (11) und - die Daten (24) werden über die Schnittstelle (21) in einen Flash-Speicher (25) des Nebenrechners (22) geschrieben (12).
  2. Verfahren (10) nach Anspruch 1, gekennzeichnet durch folgendes Merkmal: - das Konfigurieren (11) der Schnittstelle (21) umfasst das Konfigurieren eines LVDS-Ausganges (27), eines LVDS-Einganges (26) und eines Systemtaktes (28).
  3. Verfahren (10) nach Anspruch 1 oder 2, gekennzeichnet durch folgendes Merkmal: - die Daten (24) werden vor dem Schreiben (12) über einen Feldbus (29) an den Hauptrechner (23) übermittelt.
  4. Verfahren (10) nach Anspruch 3, gekennzeichnet durch folgendes Merkmal: - das Übermitteln erfolgt durch einen Treiberbaustein (30) für den Feldbus (29) mit einem Sender (Tx) und einem Empfänger (Rx).
  5. Verfahren (10) nach einem der Ansprüche 1 bis 4, gekennzeichnet durch folgendes Merkmal: - die Daten (24) werden über Programmierpunkte (31) auf einer dem Nebenrechner (22) und dem Hauptrechner (23) gemeinsamen Leiterplatte übermittelt.
  6. Verfahren (10) nach einem der Ansprüche 1 bis 5, gekennzeichnet durch folgende Merkmale: - der Hauptrechner (23) empfängt die Daten (24) von einer Programmierstation und - das Schreiben (12) erfolgt durch den Hauptrechner (23).
  7. Verfahren (10) nach einem der Ansprüche 1 bis 5, gekennzeichnet durch folgende Merkmale: - der Hauptrechner (23) lädt über die Schnittstelle (21) ein Programm in einen Direktzugriffsspeicher des Nebenrechners (22) und übermittelt die Daten (24) an den Nebenrechner (22) und - das Schreiben (12) erfolgt durch das Programm.
  8. Computerprogramm, welches eingerichtet ist, das Verfahren (10) nach einem der Ansprüche 1 bis 7 auszuführen.
  9. Maschinenlesbares Speichermedium, auf dem das Computerprogramm nach Anspruch 8 gespeichert ist.
  10. Vorrichtung (20), die eingerichtet ist, das Verfahren (10) nach einem der Ansprüche 1 bis 7 auszuführen.
DE102017212252.8A 2017-07-18 2017-07-18 Verfahren und Vorrichtung zur Erstprogrammierung eines Nebenrechners Withdrawn DE102017212252A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102017212252.8A DE102017212252A1 (de) 2017-07-18 2017-07-18 Verfahren und Vorrichtung zur Erstprogrammierung eines Nebenrechners
PCT/EP2018/065294 WO2019015872A1 (de) 2017-07-18 2018-06-11 Verfahren und vorrichtung zur erstprogrammierung eines nebenrechners
US16/631,975 US11200195B2 (en) 2017-07-18 2018-06-11 Method and device for the initial programming of a secondary computer
EP18730348.2A EP3655861A1 (de) 2017-07-18 2018-06-11 Verfahren und vorrichtung zur erstprogrammierung eines nebenrechners
KR1020207004124A KR20200031129A (ko) 2017-07-18 2018-06-11 종속 컴퓨터의 초기 프로그래밍을 위한 방법 및 장치
JP2020502434A JP2020527271A (ja) 2017-07-18 2018-06-11 スレーブコンピュータの初期プログラミング方法および装置
CN201880060240.7A CN111052103A (zh) 2017-07-18 2018-06-11 用于对辅助计算机进行初始编程的方法和设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017212252.8A DE102017212252A1 (de) 2017-07-18 2017-07-18 Verfahren und Vorrichtung zur Erstprogrammierung eines Nebenrechners

Publications (1)

Publication Number Publication Date
DE102017212252A1 true DE102017212252A1 (de) 2019-01-24

Family

ID=62567669

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017212252.8A Withdrawn DE102017212252A1 (de) 2017-07-18 2017-07-18 Verfahren und Vorrichtung zur Erstprogrammierung eines Nebenrechners

Country Status (7)

Country Link
US (1) US11200195B2 (de)
EP (1) EP3655861A1 (de)
JP (1) JP2020527271A (de)
KR (1) KR20200031129A (de)
CN (1) CN111052103A (de)
DE (1) DE102017212252A1 (de)
WO (1) WO2019015872A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007051657A1 (de) 2007-10-26 2009-04-30 Robert Bosch Gmbh Kommunikationssystem mit einem CAN-Bus und Verfahren zum Betreiben eines solchen Kommunikationssystems

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5781774A (en) * 1994-06-29 1998-07-14 Intel Corporation Processor having operating modes for an upgradeable multiprocessor computer system
US5805882A (en) * 1996-07-19 1998-09-08 Compaq Computer Corporation Computer system and method for replacing obsolete or corrupt boot code contained within reprogrammable memory with new boot code supplied from an external source through a data port
EP1679590B1 (de) * 2001-01-31 2011-03-23 Renesas Electronics Corporation Datenverarbeitungssystem
JP2003123475A (ja) 2001-09-21 2003-04-25 Robert Bosch Gmbh プロセッサをメモリ素子と接続する装置及びメモリ素子
DE50215041D1 (de) * 2002-12-02 2011-06-16 Infineon Technologies Ag Anordnung bestehend aus einem ersten Halbleiter-Baustein und einem mit diesem verbundenen zweiten Halbleiter-Baustein
EP1426775B1 (de) * 2002-12-02 2017-05-31 Infineon Technologies AG Anordnung bestehend aus einem ersten Halbleiter-Baustein und einem mit diesem verbundenen zweiten Halbleiter-Baustein
US7111102B2 (en) * 2003-10-06 2006-09-19 Cisco Technology, Inc. Port adapter for high-bandwidth bus
US7562360B2 (en) * 2003-12-01 2009-07-14 Texas Instruments Incorporated Method and system for firmware downloads
US7979699B2 (en) * 2004-05-19 2011-07-12 Intel Corporation Processing capacity on demand
TWI316184B (en) 2006-08-03 2009-10-21 Etron Technology Inc Programmable system-chip device and method of programming firmware
JP4986123B2 (ja) 2006-10-18 2012-07-25 横河電機株式会社 インテリジェント伝送器とそのソフトウェア更新方法
EP2145253B1 (de) * 2007-04-13 2014-11-19 International Business Machines Corporation Automatisierte firmwarewiederherstellung für ein peer-programmierbares hardware-gerät
JP2009166645A (ja) * 2008-01-16 2009-07-30 Diamond Electric Mfg Co Ltd Ｅｃｕノード及び当該ｅｃｕノードの記憶情報書換方法
JP5641181B2 (ja) 2009-11-26 2014-12-17 横河電機株式会社 二重化処理装置
US8266369B2 (en) * 2009-12-18 2012-09-11 Nxp B.V. Flash memory interface
US20120096451A1 (en) * 2010-10-15 2012-04-19 Roche Diagnostics Operations, Inc. Firmware update in a medical device with multiple processors
DE102011079126B4 (de) * 2011-07-14 2023-02-02 Robert Bosch Gmbh Batteriemanagementsystem, Batterie, Kraftfahrzeug mit Batteriemanagementsystem sowie Verfahren zur Überwachung einer Batterie
US20130346756A1 (en) * 2012-06-21 2013-12-26 Brent Aaron Cook Branding a commodity drive
US8856600B2 (en) * 2012-06-21 2014-10-07 Breakingpoint Systems, Inc. JTAG-based programming and debug
JP2014066854A (ja) 2012-09-26 2014-04-17 Seiko Epson Corp プロジェクター、およびプロジェクターの制御方法
CN104423997A (zh) 2013-09-05 2015-03-18 中兴通讯股份有限公司 一种远程基站版本安装方法及装置
US9594910B2 (en) * 2014-03-28 2017-03-14 Intel Corporation In-system provisioning of firmware for a hardware platform
JP2016103114A (ja) 2014-11-27 2016-06-02 富士電機株式会社 インバータ装置及びインバータ装置におけるファームウェアプログラムの更新方法。
US10572242B1 (en) * 2018-02-09 2020-02-25 American Megatrends International, Llc Firmware update using rest over IPMI interface
US11436024B2 (en) * 2018-12-27 2022-09-06 Texas Instruments Incorporated Independent operation of an ethernet switch integrated on a system on a chip

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007051657A1 (de) 2007-10-26 2009-04-30 Robert Bosch Gmbh Kommunikationssystem mit einem CAN-Bus und Verfahren zum Betreiben eines solchen Kommunikationssystems

Also Published As

Publication number Publication date
CN111052103A (zh) 2020-04-21
EP3655861A1 (de) 2020-05-27
JP2020527271A (ja) 2020-09-03
WO2019015872A1 (de) 2019-01-24
KR20200031129A (ko) 2020-03-23
US11200195B2 (en) 2021-12-14
US20200226092A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
DE102010005104B3 (de) Elektronische Vorrichtung und Verfahren für einen größeren Adressbereich auf einem IIC oder einem IIC-kompatiblen Bus
DE102013224101A1 (de) Verbinden mehrerer Slave-Vorrichtungen mit einem einzigen Master
DE10036160B4 (de) Steuerprogramm-Entwicklungssystem und Monitoreinrichtung
DE102011007437A1 (de) Verfahren und Schaltungsanrodnung zur Datenübertragung zwischen Prozessorbausteinen
DE102016214416A1 (de) Verfahren zur Vergabe von Adressen durch eine Master-Einheit an eine Anzahl von Slave-Einheiten
DE102012207642A1 (de) Verbindungsverfahren für Bus-Controller und Kommunikationssystem
EP2595016A1 (de) Verfahren, Computerprogramm, computerlesbares Medium und Recheneinheit zur Bedienung von Feldgeräten
DE102014111962A1 (de) Kalibrieren einer elektronischen Steuerungseinheit eines Fahrzeugs
DE112016005819T5 (de) Kommunikationsvorrichtung, kommunikationsverfahren, programm und kommunikationssystem
DE102020205765A1 (de) Systemkomponente und Verwendung einer Systemkomponente
DE102017212252A1 (de) Verfahren und Vorrichtung zur Erstprogrammierung eines Nebenrechners
WO2016162144A1 (de) Verwaltung von schnittstellen in einem verteilten system
DE19736972C1 (de) Verfahren und Vorrichtung zum beschleunigten Hochfahren eines Personal Computers
DE102015200858B3 (de) Schnittstellenbaustein
DE102019213738A1 (de) Software-Komponenten für eine Software-Architektur
DE102018214015A1 (de) SPI-Vorrichtungen mit Multi-Master-Fähigkeiten
DE102015121088B4 (de) Verfahren und Vorrichtung zur Übertragung eines CAN-Rahmens
DE112018002344T5 (de) Entwicklungsunterstützungsvorrichtung
DE10308295B4 (de) Verfahren und System zur Anbindung von Baugruppen an ein Bussystem
DE10045410B4 (de) Burst-Transfer-Ausrichtverfahren für ein Datenverarbeitungssystem
DE10127124A1 (de) Elektronischer Schaltkreis für Chipkarten-Schnittstellen und Verfahren zur Kommunikation mit Chipkarten-Schnittstellen
DE60033740T2 (de) Rechnerperipheriegerät und rechnerlesbares Medium mit einem Program zum Steuern des Rechnerperipheriegerätes
DE102015220205A1 (de) Vorrichtung und Verfahren zur Datenübertragung zwischen einem digitalen Speicherbaustein und einem Mikrocontroller für ein Kraftfahrzeug
DE10252265B4 (de) Netzwerkkarte und Verfahren zu ihrer Verwendung
DE102022116146A1 (de) Elektronisches System für ein Fahrzeug und Verfahren zum Steuern zweier Umfeldsensorsysteme eines Fahrzeugs durch eine elektronische Steuereinheit eines elektronischen Systems

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee