KR20200031129A - 종속 컴퓨터의 초기 프로그래밍을 위한 방법 및 장치 - Google Patents

종속 컴퓨터의 초기 프로그래밍을 위한 방법 및 장치 Download PDF

Info

Publication number
KR20200031129A
KR20200031129A KR1020207004124A KR20207004124A KR20200031129A KR 20200031129 A KR20200031129 A KR 20200031129A KR 1020207004124 A KR1020207004124 A KR 1020207004124A KR 20207004124 A KR20207004124 A KR 20207004124A KR 20200031129 A KR20200031129 A KR 20200031129A
Authority
KR
South Korea
Prior art keywords
computer
slave computer
initial programming
slave
programming
Prior art date
Application number
KR1020207004124A
Other languages
English (en)
Inventor
악셀 아우에
오이겐 벡커
마티아스 슈라이버
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20200031129A publication Critical patent/KR20200031129A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files

Abstract

본 발명은 종속 컴퓨터(22)의 초기 프로그래밍을 위한 방법(10)에 관한 것이며, 이러한 방법은, - 종속 컴퓨터(22)와 주 컴퓨터(23) 사이의 직렬 인터 프로세서 인터페이스(21)가 구성되고 - 데이터(24)는 인터페이스(21)를 통해 종속 컴퓨터(22)의 플래시 메모리(25)에 기록되는(12) 것을 특징으로 한다.

Description

종속 컴퓨터의 초기 프로그래밍을 위한 방법 및 장치
본 발명은 종속 컴퓨터의 초기 프로그래밍을 위한 방법에 관한 것이다. 또한 본 발명은 상응하는 장치, 상응하는 컴퓨터 프로그램, 그리고 상응하는 저장 매체에 관한 것이다.
마이크로컨트롤러(μController, μC, MCU)는, 디지털 및 자동화 기술에서 프로세서 및 주변 장치 기능들을 포함하는 모든 반도체 구성 요소를 의미한다. 선행 기술에 따른 마이크로컨트롤러는 때때로, 직접 전기적으로 소거 가능하고 재기록 가능한 소위 플래시 메모리(flash electrically erasable programmable read-only memory, Flash-EEPROM)를 가지고 있다. 또한, 주 컴퓨터(master) 및 종속 컴퓨터(slave)로서 구성된 복수의 마이크로컨트롤러들을 구비한 제어 장치들(electronic control units, ECUs)이 공지되어 있다.
DE102007051657A1호는 통신 시스템 및 통신 시스템의 작동을 위한 방법을 제공하며, 이러한 통신 시스템은 CAN 버스 및 CAN 버스에 의해 결합된 2개 이상의 장치들을 포함한다. 이러한 장치는 CAN 제어 유닛, 비동기식 직렬 통신 인터페이스 유닛 및 스위칭 수단을 갖는다. CAN 제어 유닛은, 제1 전송 모드에서 제1 물리적 프로토콜을 사용하여 CAN 버스를 통해 CAN 데이터 프레임을 전송하는데 적합하다. 비동기식 직렬 통신 인터페이스 유닛은, 제2 전송 모드에서 제2 물리적 프로토콜을 사용하여 CAN 버스를 통해 ASC 데이터 프레임을 전송하는데 적합하다. 스위칭 수단은, 장치와 하나 이상의 추가 장치 사이에 적용되는 하나 이상의 약속에 따라 제1 전송 모드와 제2 전송 모드 간의 전환을 실행하도록 구성된다.
본 발명은 독립 청구항들에 따른, 종속 컴퓨터의 초기 프로그래밍을 위한 방법, 상응하는 장치, 상응하는 컴퓨터 프로그램, 그리고 상응하는 저장 매체를 제공한다.
이 경우, 제시된 접근법은, 출고 상태인 마이크로컨트롤러(virgin device)의 초기 프로그램 로딩(boot) 동안 일반적으로 초기 프로그램 로더(bootloader)는 플래시 내 규정된 어드레스 상에서, 유효한 프로그램 시작 어드레스가 존재하는지를 검사한다는 지식에 기초한다. 유효한 항목이 없으면, 초기 프로그램 로더는 ASC 프로토콜(ASC＠CAN)에 따라 CAN 인터페이스를 통해 데이터를 수신하기 위해 CAN 또는 UART를 통한 비동기식 직렬 통신(asynchronous serial communication, ASC)을 수용한다. 이후, 수신된 데이터는 플래시 메모리 내에 프로그래밍된다.
또한 본 발명에 따른 접근법은, 마이크로컨트롤러의 성능이 불충분한 제어 장치들 내에서 종종 마스터-슬레이브(Master-Slave) 구성의 2개의 마이크로컨트롤러들을 갖는 컨셉들이 사용된다는 것을 인식한다. 이러한 경우, 슬레이브로서 구성된 제2 μC는 불충분한 ADC 채널들, 더 많은 CAN 인터페이스들 등을 위해 주변 장치 확장부로서 사용될 수 있다. 그러나, 슬레이브는 똑같이 독자적 프로그램들을 실행하고, 연결된 고유의 주변 모듈들을 작동시킬 수도 있다. 이후, 결과들은 마스터에게 제공되거나, 마스터 자체에 의해 판독된다. 또한 슬레이브는 제어 장치들의 하드웨어 제품군 내에서 여러 가지 성능 등급을 나타내거나 특정의 추가 특징들을 부가 가치로서 제공하기 위해, 모듈형 보드로서 구성될 수 있다. 두 μC들은 충분한 성능의 데이터 교환이 수행될 수 있도록 효과적인 직렬 인터 프로세서 인터페이스(serial interprocessor interface, SIPI)를 통해 서로 연결된다.
이러한 인터페이스의 특수성은, 어드레스 보호 메커니즘이 활성화되지 않는 한, 마스터가 슬레이브 내의 각각의 어드레스 상에 기록 또는 판독하도록 액세스할 수 있다는 데 있다. 높은 전송 속도로 인해, 전형적으로 송신 및 수신 포트들은 EMC 요건을 충족하기 위해 ANSI/TIA/EIA-644-1995 표준에 기초하여 저전압 차동 신호(low voltage differential signal, LVDS)를 전송하도록 구성된다.
따라서, 본 발명에 따라, SIPI 인터페이스를 통한 새로운 부팅 모드가 제시된다. 이 경우, CAN과 UART 또는 SIPI 간 부팅 모드의 선택은 공지된 방법들을 통해, 예를 들어 HW 구성 핀들에 의해 실행된다. 이러한 부팅 과정 동안, 새로운 부팅 모드가 인식된다. SIPI 기능을 구성하기 위해, 핀들은 LVDS에 대해 구성되어야 하고, SIPI 모듈(PLL, 송신기, 수신기 등)의 최소한의 초기화가 실행되어야 한다. 추가 제어는 이후에 마스터에 의해 담당된다.
이러한 해결책의 장점은, 이미 연결된 SIPI 인터페이스를 사용하여 직접적으로 마스터를 통해 슬레이브를 프로그래밍하는 가능성이 열려 있다는 것이다.
이로 인해, 슬레이브 μC의 프로그래밍을 위해, 예를 들어 CAN 트랜시버(transceiver)와 같은 특수한 추가 하드웨어가 생략될 수 있다. 따라서, 종속 컴퓨터의 공장 프로그래밍만을 위해 발생할 수 있는 비용이 생략된다.
또한, 니들 어댑터(needle adapter)에 대한 추가의 프로그래밍 포인트들이 더 이상 필요하지 않다. 이로 인해, 회로 기판 상의 빈 면적들이 활용된다. 이와 같이 가용한 공간은 다른 회로들의 분산을 위해 사용될 수 있다. 예를 들어 소위 "ASC＠CAN" 방법에서 UART를 통해 사용되는 것과 같은, μC에서의 슬레이브 프로그래밍을 위한 추가 핀들도 생략 가능한데, 이는 일반적으로 어차피 존재하는 신호 컨덕터들이 사용되기 때문이다.
슬레이브 프로그래밍을 위한 특별한 장비(예를 들어, 제2 프로그래밍 스테이션)가 필요하지 않기 때문에 생산 설비에 있어서 추가의 장점이 얻어진다.
종속 청구항들에 열거된 수단들을 통해, 독립 청구항에 명시된 기본 개념의 바람직한 추가 실시예들 및 개선예들이 가능하다.
본 발명의 실시예들은 도면들에 도시되어 있으며, 하기 설명부에 더욱 상세히 설명된다.
도 1은 제1 실시예에 따른 방법을 도시한 흐름도이다.
도 2는 제2 실시예에 따른 제어 장치를 개략적으로 도시한 도면이다.
도 1에는 본 발명에 따른 방법(10)의 기본적인 흐름이 도시되어 있으며, 여기서 이러한 방법의 단계들은 도 2에 따른 제어 장치(20)에 의해 상세하게 설명된다.
종속 컴퓨터(22)의 부팅 과정 동안 부트 로더(Bootloader)는 규정된 어드레스에서 자신의 플래시 메모리(25)를, 유효한 프로그램 시작 어드레스의 존재에 대해 검사한다. 유효한 항목을 발견하지 못하면, 부트 로더는 사전 구성(예를 들어 외부 하드웨어 구성 핀들)을 통해 SIPI 부팅 모드를 인식하고, 프로그래밍될 데이터(24)를 대기한다. 데이터 수신이 실행될 수 있도록, SIPI 인터페이스(21)가 부팅 동안 우선 주 컴퓨터(23)와의 통신이 보장될 수 있을 정도로 구성된다(도 1의 프로세스 11). SIPI 모드를 위해서 특히, LVDS 입력(26), LVDS 출력(27) 및 시스템 클록(28)으로서의 상응하는 포트들의 초기화를 고려해야 한다. 시스템 클록은 슬레이브 SIPI-PLL을 위한 입력 클록으로서 사용되거나, (쿼츠 크리스털 대신에) 전체 종속 컴퓨터(22)를 위한 입력 클록으로서 사용된다. 두 번째 경우, 슬레이브 SIPI-PLL을 위한 클록은 종속 컴퓨터(22)의 시스템 PLL로부터 도출된다.
종속 컴퓨터(22)의 추가 프로그래밍(도 1의 프로세스 12)은 다양한 경로들로 실행될 수 있다. 예를 들어, 주 컴퓨터(23)는 프로그래밍될 데이터(24)를 프로그래밍 스테이션으로부터 수신하여, 이를 종속 컴퓨터(22)의 플래시 메모리(25) 내에 직접 기록한다.
대안적인 일 실시예에 따라, 주 컴퓨터(23)는 우선적으로 프로그램을 SIPI 인터페이스(21)를 통해 종속 컴퓨터(22)의 RAM에 로딩한다. 이러한 프로그램은 실행되어, 플래시 메모리(25)의 프로그래밍을 담당한다. 프로그래밍 데이터(24)는 프로그래밍 스테이션으로부터 주 컴퓨터(23) 및 SIPI 인터페이스(21)를 통해 종속 컴퓨터(22)로 전송된다.
구체적인 소프트웨어 구현은 프로그래밍 컨셉에 좌우되며, 본 발명의 범주를 벗어나지 않으면서 완전히 변화할 수 있을 것이다.

Claims (10)

  1. 사전 결정된 데이터(24)에 의한 종속 컴퓨터(22)의 초기 프로그래밍을 위한 방법(10)에 있어서,
    - 종속 컴퓨터(22)와 주 컴퓨터(23) 사이의 직렬 인터 프로세서 인터페이스(21)가 구성되고(11),
    - 데이터(24)는 인터페이스(21)를 통해 종속 컴퓨터(22)의 플래시 메모리(25)에 기록되는(12) 것을 특징으로 하는, 종속 컴퓨터의 초기 프로그래밍을 위한 방법(10).
  2. 제1항에 있어서,
    - 인터페이스(21)의 구성(11)은 LVDS 출력(27), LVDS 입력(26) 및 시스템 클록(28)의 구성을 포함하는 것을 특징으로 하는, 종속 컴퓨터의 초기 프로그래밍을 위한 방법(10).
  3. 제1항 또는 제2항에 있어서,
    - 데이터(24)는 기록(12) 이전에 필드 버스(29)를 통해 주 컴퓨터(23)로 전송되는 것을 특징으로 하는, 종속 컴퓨터의 초기 프로그래밍을 위한 방법(10).
  4. 제3항에 있어서,
    - 상기 전송은 송신기(Tx) 및 수신기(Rx)를 구비한 필드 버스(29)용 드라이버 모듈(30)에 의해 실행되는 것을 특징으로 하는, 종속 컴퓨터의 초기 프로그래밍을 위한 방법(10).
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    - 데이터(24)는 종속 컴퓨터(22) 및 주 컴퓨터(23)에 공통인 회로 기판 상의 프로그래밍 포인트들(31)을 통해 전송되는 것을 특징으로 하는, 종속 컴퓨터의 초기 프로그래밍을 위한 방법(10).
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    - 주 컴퓨터(23)는 데이터(24)를 프로그래밍 스테이션으로부터 수신하고,
    - 기록(12)은 주 컴퓨터(23)를 통해 실행되는 것을 특징으로 하는, 종속 컴퓨터의 초기 프로그래밍을 위한 방법(10).
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    - 주 컴퓨터(23)는 인터페이스(21)를 통해 프로그램을 종속 컴퓨터(22)의 직접 접근 기억 장치에 로딩하고, 데이터(24)를 종속 컴퓨터(22)에 전송하며,
    - 기록(12)은 프로그램을 통해 실행되는 것을 특징으로 하는, 종속 컴퓨터의 초기 프로그래밍을 위한 방법(10).
  8. 제1항 내지 제7항 중 어느 한 항에 따른 방법(10)을 실행하도록 구성된 컴퓨터 프로그램.
  9. 제8항에 따른 컴퓨터 프로그램이 저장된 기계 판독 가능한 저장 매체.
  10. 제1항 내지 제7항 중 어느 한 항에 따른 방법(10)을 실행하도록 구성된 장치(20).
KR1020207004124A 2017-07-18 2018-06-11 종속 컴퓨터의 초기 프로그래밍을 위한 방법 및 장치 KR20200031129A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017212252.8 2017-07-18
DE102017212252.8A DE102017212252A1 (de) 2017-07-18 2017-07-18 Verfahren und Vorrichtung zur Erstprogrammierung eines Nebenrechners
PCT/EP2018/065294 WO2019015872A1 (de) 2017-07-18 2018-06-11 Verfahren und vorrichtung zur erstprogrammierung eines nebenrechners

Publications (1)

Publication Number Publication Date
KR20200031129A true KR20200031129A (ko) 2020-03-23

Family

ID=62567669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207004124A KR20200031129A (ko) 2017-07-18 2018-06-11 종속 컴퓨터의 초기 프로그래밍을 위한 방법 및 장치

Country Status (7)

Country Link
US (1) US11200195B2 (ko)
EP (1) EP3655861A1 (ko)
JP (1) JP2020527271A (ko)
KR (1) KR20200031129A (ko)
CN (1) CN111052103A (ko)
DE (1) DE102017212252A1 (ko)
WO (1) WO2019015872A1 (ko)

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5781774A (en) * 1994-06-29 1998-07-14 Intel Corporation Processor having operating modes for an upgradeable multiprocessor computer system
US5805882A (en) * 1996-07-19 1998-09-08 Compaq Computer Corporation Computer system and method for replacing obsolete or corrupt boot code contained within reprogrammable memory with new boot code supplied from an external source through a data port
DE60144303D1 (de) * 2001-01-31 2011-05-05 Renesas Electronics Corp Datenverarbeitungssystem
JP2003123475A (ja) * 2001-09-21 2003-04-25 Robert Bosch Gmbh プロセッサをメモリ素子と接続する装置及びメモリ素子
EP1426775B1 (de) * 2002-12-02 2017-05-31 Infineon Technologies AG Anordnung bestehend aus einem ersten Halbleiter-Baustein und einem mit diesem verbundenen zweiten Halbleiter-Baustein
EP1426774B1 (de) * 2002-12-02 2011-05-04 Infineon Technologies AG Anordnung bestehend aus einem ersten Halbleiter-Baustein und einem mit diesem verbundenen zweiten Halbleiter-Baustein
US7111102B2 (en) * 2003-10-06 2006-09-19 Cisco Technology, Inc. Port adapter for high-bandwidth bus
US7562360B2 (en) * 2003-12-01 2009-07-14 Texas Instruments Incorporated Method and system for firmware downloads
US7979699B2 (en) * 2004-05-19 2011-07-12 Intel Corporation Processing capacity on demand
TWI316184B (en) * 2006-08-03 2009-10-21 Etron Technology Inc Programmable system-chip device and method of programming firmware
JP4986123B2 (ja) * 2006-10-18 2012-07-25 横河電機株式会社 インテリジェント伝送器とそのソフトウェア更新方法
EP2145253B1 (en) * 2007-04-13 2014-11-19 International Business Machines Corporation Automated firmware restoration to a peer programmable hardware device
DE102007051657A1 (de) 2007-10-26 2009-04-30 Robert Bosch Gmbh Kommunikationssystem mit einem CAN-Bus und Verfahren zum Betreiben eines solchen Kommunikationssystems
JP2009166645A (ja) * 2008-01-16 2009-07-30 Diamond Electric Mfg Co Ltd Ｅｃｕノード及び当該ｅｃｕノードの記憶情報書換方法
JP5641181B2 (ja) * 2009-11-26 2014-12-17 横河電機株式会社 二重化処理装置
US8266369B2 (en) * 2009-12-18 2012-09-11 Nxp B.V. Flash memory interface
US20120096451A1 (en) * 2010-10-15 2012-04-19 Roche Diagnostics Operations, Inc. Firmware update in a medical device with multiple processors
DE102011079126B4 (de) * 2011-07-14 2023-02-02 Robert Bosch Gmbh Batteriemanagementsystem, Batterie, Kraftfahrzeug mit Batteriemanagementsystem sowie Verfahren zur Überwachung einer Batterie
US20130346756A1 (en) * 2012-06-21 2013-12-26 Brent Aaron Cook Branding a commodity drive
US8856600B2 (en) * 2012-06-21 2014-10-07 Breakingpoint Systems, Inc. JTAG-based programming and debug
JP2014066854A (ja) * 2012-09-26 2014-04-17 Seiko Epson Corp プロジェクター、およびプロジェクターの制御方法
CN104423997A (zh) * 2013-09-05 2015-03-18 中兴通讯股份有限公司 一种远程基站版本安装方法及装置
US9594910B2 (en) * 2014-03-28 2017-03-14 Intel Corporation In-system provisioning of firmware for a hardware platform
JP2016103114A (ja) * 2014-11-27 2016-06-02 富士電機株式会社 インバータ装置及びインバータ装置におけるファームウェアプログラムの更新方法。
US10572242B1 (en) * 2018-02-09 2020-02-25 American Megatrends International, Llc Firmware update using rest over IPMI interface
US11436024B2 (en) * 2018-12-27 2022-09-06 Texas Instruments Incorporated Independent operation of an ethernet switch integrated on a system on a chip

Also Published As

Publication number Publication date
JP2020527271A (ja) 2020-09-03
CN111052103A (zh) 2020-04-21
US11200195B2 (en) 2021-12-14
DE102017212252A1 (de) 2019-01-24
EP3655861A1 (de) 2020-05-27
WO2019015872A1 (de) 2019-01-24
US20200226092A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
US8898358B2 (en) Multi-protocol communication on an I2C bus
US7085863B2 (en) I2C device including bus switches and programmable address
US6745270B1 (en) Dynamically allocating I2C addresses using self bus switching device
US11294660B2 (en) Apparatus and method for configuring or updating programmable logic device
US20110179211A1 (en) Bios architecture
EP1358564B1 (en) System having i2c self bus switching devices
CN104054064B (zh) 基于接口耦合的灵活的端口配置
KR102187781B1 (ko) I2c 라우터 시스템
CN110399328B (zh) 一种板载图形处理器控制方法与装置
CN104571294A (zh) 服务器系统
US10169281B2 (en) Switch system and operation method thereof
KR20200031129A (ko) 종속 컴퓨터의 초기 프로그래밍을 위한 방법 및 장치
US9195627B2 (en) Apparatus and method of controlling clock signals
US7111160B1 (en) Method and apparatus for using a development port for boot up
KR101816895B1 (ko) 섀시형 통신 장비를 위한 관리용 시리얼 버스
CN111782574A (zh) 一种串行外设接口控制方法和串行外设接口控制器
CN113760800A (zh) 基于bmc的串口路径选择方法、系统、终端及存储介质
CN203733110U (zh) 内部整合电路与其控制电路
CN115422110B (zh) 电子设备和PCIE Switch芯片的端口配置方法
CN106874230B (zh) 应用于pc/104总线接口的子板及应用于该子板的方法
CN108388534A (zh) 一种显示器及显示器程序升级的方法
CN110765057A (zh) 一种基于spi通信的端口复用系统
CN211044240U (zh) 能够启动PCIe模块的处理电路与电子设备
CN110471704B (zh) 服务器及服务器开机初始化方法
TWI659295B (zh) 伺服器及伺服器開機初始化方法

Legal Events

Date Code Title Description
WITB Written withdrawal of application