CN106874230B - 应用于pc/104总线接口的子板及应用于该子板的方法 - Google Patents

应用于pc/104总线接口的子板及应用于该子板的方法 Download PDF

Info

Publication number
CN106874230B
CN106874230B CN201510919723.6A CN201510919723A CN106874230B CN 106874230 B CN106874230 B CN 106874230B CN 201510919723 A CN201510919723 A CN 201510919723A CN 106874230 B CN106874230 B CN 106874230B
Authority
CN
China
Prior art keywords
bus
daughter board
interface
connection
connection interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510919723.6A
Other languages
English (en)
Other versions
CN106874230A (zh
Inventor
贺盛文
汪文心
罗林
刘群欣
唐军
付如愿
王贤兵
卢帆
侯春阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRRC Zhuzhou Institute Co Ltd
Original Assignee
CSR Zhuzou Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSR Zhuzou Institute Co Ltd filed Critical CSR Zhuzou Institute Co Ltd
Priority to CN201510919723.6A priority Critical patent/CN106874230B/zh
Publication of CN106874230A publication Critical patent/CN106874230A/zh
Application granted granted Critical
Publication of CN106874230B publication Critical patent/CN106874230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本发明提供一种应用于PC/104总线接口的子板及应用于该子板的方法，其中所述子板包括：控制器、辅助组件和连接接口组件，其中，辅助组件包括存储器和复杂可编程逻辑器件，连接接口组件包括一个或多个连接接口，存储器、复杂可编程逻辑器件分别通过PC/104总线与连接接口组件中的所有连接接口连接；控制器、存储器和复杂可编程逻辑器件之间通过内部总线进行连接，连接接口组件中的连接接口均采用PC/104标准。本发明通过在控制器1中设置配置文件，并同时设置存储器和复杂可编程逻辑器件来实现PC/104总线接口在不同模式访问之间的切换，切换方式可根据配置文件灵活设置，使得具有PC/104总线接口的母板对于不同的PC/104产品接口规格都能通用。

Description

应用于PC/104总线接口的子板及应用于该子板的方法
技术领域
本发明涉及通信领域，尤其涉及一种应用于PC/104总线接口的子板及应用于该子板的方法。
背景技术
PC/104是一种工业计算机总线标准，是一种专为嵌入式控制而定义的工业控制总线，但是一直以来没有一个统一标准，导致在工业领域内的产品接口规格各不相同，因此，对于不同的产品接口规格需要提供不同的PC/104总线接口。
图1为现有技术中实现PC/104总线接口访问的结构示意图，如图1所示，现有技术中通过选择器对板位地址与AEN、读/写信号进行与运算，例如板位选择所用的地址线为SA14-SA19，该子板被分配的基地址是0xFC000，则如果要对该板写操作，只需要满足(SA19)&(SA18)&(SA17)&(SA16)&(SA15)&(SA14)&(！AEN)&(！IOW)＝1即可，此时地址线的触发器开通，且三态缓冲使能，输出选中的反馈信号IOCS16。此种实现方法简单，不需要处理单元介入，但由于硬件上固定了板选地址甚至是板选模式，只能为产品定制，无法通用。
发明内容
本发明提供一种应用于PC/104总线接口的子板及应用于该子板的方法，用以解决现有技术中的PC/104总线接口对于不同的产品接口规格无法通用，兼容性差的技术问题。
本发明一方面提供一种应用于PC/104总线接口的子板，包括：
控制器、辅助组件和连接接口组件，其中，辅助组件包括存储器和复杂可编程逻辑器件，连接接口组件包括一个或多个连接接口，存储器、复杂可编程逻辑器件分别通过PC/104总线与连接接口组件中的所有连接接口连接；控制器、存储器和复杂可编程逻辑器件之间通过内部总线进行连接，连接接口组件中的连接接口均采用PC/104标准。
进一步的，连接接口组件包括：用于与母板进行插接的第一连接接口和第二连接接口，母板为具备PC/104总线接口的通信板。
进一步的，上述子板还包括：第三连接接口，第三连接接口与控制器通过内部总线连接。
进一步的，辅助组件还包括缓冲器，缓冲器与存储器、复杂可编程逻辑器件之间通过内部总线连接，缓冲器与连接接口组件中的所有连接接口之间通过PC/104总线连接。
进一步的，缓冲器与存储器之间通过内部总线连接，内部总线包括地址总线和数据总线。
进一步的，缓冲器与复杂可编程逻辑器件之间通过内部总线连接，内部总线包括地址总线和控制总线。
本发明另一方面提供一种应用于上述子板的方法，包括：
在控制器中设置配置文件；
通过配置文件对PC/104总线接口的访问模式进行切换。
进一步的，设置配置文件，具体包括：
为子板设置基地址；
设置AEN信号为非使能信号时，判断子板中指定地址总线传送的地址与子板内部设置的基地址是否相同，若相同，则子板被选中；
设置AEN信号为使能时，基地址及指定地址总线传送的地址均无效。
进一步的，设置配置文件，还包括：
设置以第一模式访问时，通过第一连接接口获取读信号和写信号；
设置以第二模式访问时，通过第二连接接口获取读信号和写信号。
本发明提供的应用于PC/104总线接口的子板及应用于该子板的方法，子板与母板之间的通信通过连接接口和PC/104总线4进行传送，通过在控制器中设置配置文件，并同时设置存储器和复杂可编程逻辑器件来实现PC/104总线接口在不同模式访问之间的切换，切换方式可根据配置文件灵活设置，使得具有PC/104总线接口的母板对于不同的PC/104产品接口规格都能通用，可兼容不同的产品接口规格，通用性高，使用方便。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1为现有技术中实现PC/104总线接口访问的结构示意图；
图2为根据本发明实施例一的应用于PC/104总线接口的子板的结构示意图；
图3为根据本发明实施例二的应用于PC/104总线接口的子板的结构示意图；
图4为根据本发明实施例三的应用于本发明提供的子板的方法的流程示意图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将结合附图对本发明作进一步说明。
实施例一
图2为根据本发明实施例一的应用于PC/104总线接口的子板的结构示意图，如图2所示，本实施例提供一种应用于PC/104总线接口的子板，包括：控制器1、辅助组件2和连接接口组件3，其中，辅助组件2包括存储器21和复杂可编程逻辑器件22，连接接口组件3包括一个或多个连接接口(图中未示出)，存储器21、复杂可编程逻辑器件22分别通过PC/104总线4与连接接口组件3中的所有连接接口连接；控制器1、存储器21和复杂可编程逻辑器件22之间通过内部总线5进行连接，连接接口组件3中的连接接口均采用PC/104标准。
具体的，存储器21可为双端口存储器，双端口存储器具有两组相互独立的读写控制线路，可进行并行的独立操作，能够提高处理速度。本实施例中的子板通过连接接口组件3中的连接接口插接到母板上，母板为具备PC/104总线接口的通信板。母板与子板之间的通信可通过连接接口和PC/104总线4进行传送，通过在控制器1中设置配置文件，从而使子板中的控制器1对存储器21和复杂可编程逻辑器件22进行操作，用以控制子板在不同的模式访问之间进行切换，实现具有PC/104总线接口的母板对于不同的产品接口规格都能通用，在提高使用方便性的同时还可节省开支。
本实施例提供的应用于PC/104总线接口的子板，子板与母板之间的通信通过连接接口和PC/104总线4进行传送，通过在控制器1中设置配置文件，并同时设置存储器21和复杂可编程逻辑器件22来实现PC/104总线接口在不同模式访问之间的切换，切换方式可根据配置文件灵活设置，使得具有PC/104总线接口的母板对于不同的PC/104产品接口规格都能通用。
实施例二
本实施例是在上述实施例的基础上进行的补充说明。
图3为根据本发明实施例二的应用于PC/104总线接口的子板的结构示意图，如图3所示，本实施例提供一种应用于PC/104总线接口的子板，包括：控制器1、辅助组件2和连接接口组件3，其中，辅助组件2包括存储器21、复杂可编程逻辑器件22和缓冲器23，连接接口组件3包括用于与母板(图中未示出)进行插接的第一连接接口31和第二连接接口32，缓冲器23与存储器21、复杂可编程逻辑器件22之间通过内部总线5连接，缓冲器23与连接接口组件3中的所有连接接口之间通过PC/104总线4连接；控制器1、存储器21和复杂可编程逻辑器件22之间通过内部总线5进行连接，连接接口组件3中的连接接口均采用PC/104标准，母板为具备PC/104总线接口的通信板。
具体的，母板通过第一连接接口31和第二连接接口32传送至子板的数据，先到达缓冲器23，缓冲器23的作用是将母板送来的数据暂时存放，以便存储器21或者复杂可编程逻辑器件22将它取走；同样，子板要发送给母板的数据，也会先放至缓冲器23，此时缓冲器23的作用是用来暂时存放送往母板的数据。缓冲器23的使用，可使母板与子板之间数据传送同步。
第一连接接口31和第二连接接口32可分别传送不同位置的数据，举例来说，设置第一连接接口31传送第0位至第7位上的数据，同时通过第一连接接口31还能传送第1位至第19位的地址数据，设置第二连接接口32传送第8位至第15位上的数据，具体设置可根据实际情况进行设置，在此不做限制，除此之外，还可设置对于不同的访问模式，从不同的连接接口中获取相应信息，如在配置文件中设置母板以第一模式访问子板时，从第一连接接口31中获取读写信号，母板以第二模式访问子板时，从第二连接接口32中获取读写信号。
本实施例中的子板通过连接接口组件3中的连接接口插接到母板上，母板为具备PC/104总线接口的通信板。母板与子板之间的通信可通过连接接口和PC/104总线4进行传送，传送的数据暂存在缓冲器23中，协调子板与母板之间数据处理速度上的差异，使母板与子板之间数据传送同步。控制器1中设置配置文件，通过控制器1对存储器21和复杂可编程逻辑器件22进行操作，能够控制子板在不同的模式访问之间进行切换，实现具有PC/104总线接口的母板对于不同的PC/104产品接口规格都能通用。
进一步的，缓冲器23与存储器21之间通过内部总线5连接，内部总线5包括地址总线和数据总线。存储器21与缓冲器23之间有数据交互，主要是控制器需要将缓冲器23中的数据存入存储器21中，或者从存储器21中取数据，因此在缓冲器23与存储器21之间需要有地址总线和数据总线，便于控制器1从存储器21中存取数据。
进一步的，缓冲器23与复杂可编程逻辑器件22之间通过内部总线5连接，内部总线包括地址总线和控制总线。复杂可编程逻辑器件22的其中一个作用就是判断母板是否选中子板，具体方式就是通过从母板传送过来的指定地址总线上的地址是否与子板中预先配置好的基地址相同，若相同，则说明母板选中了该子板。
进一步的，应用于PC/104总线接口的子板还包括：第三连接接口6，第三连接接口6与控制器1通过内部总线5连接。第三连接接口6主要用于为控制器1更新配置文件，以对子板进行升级扩展，使子板能够适配更多更新不同的PC/104产品接口规格，进一步提升母板上PC/104总线接口的兼容性。
实施例三
本实施例是应用在上述实施例中所述子板中的方法。
图4为根据本发明实施例三的应用于本发明提供的子板的方法的流程示意图，如图4所示，本实施例提供一种应用于PC/104总线接口的子板的方法，包括：
步骤101，在控制器中设置配置文件。
具体的，配置文件用于控制器执行。为了使具有PC/104总线接口的母板兼容不同的PC/104产品接口规格，就需要使与该母板插接的子板具有通用性，而此通用性的实现就需要设置配置文件，并利用控制器来执行该配置文件，所以对配置文件的设置尤为重要。
进一步的，设置配置文件，具体包括：
为子板设置基地址；设置AEN信号为非使能信号时，判断子板中指定地址总线传送的地址与子板内部设置的基地址是否相同，若相同，则子板被选中；设置AEN信号为使能时，基地址及指定地址总线传送的地址均无效。
具体的，为子板设置基地址，主要用于后续判断子板是否被母板选中。基地址可修改，一般默认为0xfc000。AEN信号在PC/104总线功能中原本是用于直接存储器存取(DirectMemory Access，简称DMA)传送过程中关闭总线系统微处理器和其它设备的传送通道。在实际应用中，AEN信号通常用于母板对子板的板选。当AEN信号为非使能信号时，判断子板中指定地址总线传送的地址与子板内部设置的基地址是否相同，若相同，则子板被选中，同时AEN信号变为使能信号，此时基地址及指定地址总线传送的地址均无效，可使母板对子板的访问不受干扰。
进一步的，设置配置文件，还包括：
设置以第一模式访问时，通过第一连接接口获取读信号和写信号；设置以第二模式访问时，通过第二连接接口获取读信号和写信号。
具体的，子板为了兼容不同的访问模式，可在配置文件中进行设置，使得以不同模式访问时，能够通过连接接口组件中的不同连接接口获取读信号和写信号。举例来说，对于MEM访问和IO访问的兼容设计，在配置文件中进行相应设置，使得当母板以MEM模式访问时，PC/104总线使用第一连接接口中的读信号和写信号，第一连接接口有母板发送过来的读信号和写信号；当母板以IO模式访问时，PC/104总线使用第二连接接口中的读信号和写信号，第二连接接口有母板发送过来的读信号和写信号。
步骤102，通过配置文件对PC/104总线接口的访问模式进行切换。
具体的，根据配置文件中的设置，对于不同的访问模式，通过不同的连接接口获取相应的读信号和写信号，以实现对PC/104总线接口的访问模式的兼容。
本发明提供的上述方法，通过在控制器中设置配置文件，在配置文件中设置对不同访问模式的兼容处理方法，然后通过配置文件对PC/104总线接口的访问模式进行切换，以实现对PC/104总线接口的访问模式的兼容，提升母板上PC/104总线接口的兼容性。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (9)

1.一种应用于PC/104总线接口的子板，其特征在于，包括：控制器、辅助组件和连接接口组件，其中，所述辅助组件包括存储器和复杂可编程逻辑器件，所述连接接口组件包括一个或多个连接接口，所述存储器、所述复杂可编程逻辑器件分别通过PC/104总线与所述连接接口组件中的所有所述连接接口连接；所述控制器、所述存储器和所述复杂可编程逻辑器件之间通过内部总线进行连接，所述连接接口组件中的所述连接接口均采用PC/104标准；
其中，所述控制器中设置有配置文件，所述控制器用于通过配置文件对PC/104总线接口的访问模式进行切换。
2.根据权利要求1所述的应用于PC/104总线接口的子板，其特征在于，所述连接接口组件包括：用于与母板进行插接的第一连接接口和第二连接接口，所述母板为具备PC/104总线接口的通信板。
3.根据权利要求2所述的应用于PC/104总线接口的子板，其特征在于，还包括：第三连接接口，所述第三连接接口与所述控制器通过内部总线连接。
4.根据权利要求1-3任一所述的应用于PC/104总线接口的子板，其特征在于，所述辅助组件还包括缓冲器，所述缓冲器与所述存储器、所述复杂可编程逻辑器件之间通过内部总线连接，所述缓冲器与所述连接接口组件中的所有所述连接接口之间通过PC/104总线连接。
5.根据权利要求4所述的应用于PC/104总线接口的子板，其特征在于，所述缓冲器与所述存储器之间通过内部总线连接，所述内部总线包括地址总线和数据总线。
6.根据权利要求4所述的应用于PC/104总线接口的子板，其特征在于，所述缓冲器与所述复杂可编程逻辑器件之间通过内部总线连接，所述内部总线包括地址总线和控制总线。
7.一种应用于上述权利要求1-6任一所述子板的方法，其特征在于，包括：
在控制器中设置配置文件；
通过配置文件对PC/104总线接口的访问模式进行切换。
8.根据权利要求7所述的方法，其特征在于，所述设置配置文件，具体包括：
为所述子板设置基地址；
设置AEN信号为非使能信号时，判断所述子板中指定地址总线传送的地址与所述子板内部设置的基地址是否相同，若相同，则所述子板被选中；
设置AEN信号为使能时，所述基地址及所述指定地址总线传送的地址均无效。
9.根据权利要求8所述的方法，其特征在于，所述设置配置文件，还包括：
设置以第一模式访问时，通过第一连接接口获取读信号和写信号；
设置以第二模式访问时，通过第二连接接口获取读信号和写信号。
CN201510919723.6A 2015-12-11 2015-12-11 应用于pc/104总线接口的子板及应用于该子板的方法 Active CN106874230B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510919723.6A CN106874230B (zh) 2015-12-11 2015-12-11 应用于pc/104总线接口的子板及应用于该子板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510919723.6A CN106874230B (zh) 2015-12-11 2015-12-11 应用于pc/104总线接口的子板及应用于该子板的方法

Publications (2)

Publication Number Publication Date
CN106874230A CN106874230A (zh) 2017-06-20
CN106874230B true CN106874230B (zh) 2020-01-03

Family

ID=59176968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510919723.6A Active CN106874230B (zh) 2015-12-11 2015-12-11 应用于pc/104总线接口的子板及应用于该子板的方法

Country Status (1)

Country Link
CN (1) CN106874230B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114036094A (zh) * 2021-10-11 2022-02-11 北京小米移动软件有限公司 子板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1932783A (zh) * 2005-09-16 2007-03-21 松下电器产业株式会社 存储器控制装置
CN101262486A (zh) * 2008-04-18 2008-09-10 清华大学 基于嵌入式平台的Modbus总线分析系统
CN101403797A (zh) * 2008-11-14 2009-04-08 北京市市政工程研究院 地下工程施工超前地质预报系统及其预报方法
CN103293995A (zh) * 2013-06-09 2013-09-11 南车株洲电力机车研究所有限公司 基于微控制器的现场总线通信模块

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492987B2 (en) * 2009-10-07 2013-07-23 Lutron Electronics Co., Inc. Load control device for a light-emitting diode light source

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1932783A (zh) * 2005-09-16 2007-03-21 松下电器产业株式会社 存储器控制装置
CN101262486A (zh) * 2008-04-18 2008-09-10 清华大学 基于嵌入式平台的Modbus总线分析系统
CN101403797A (zh) * 2008-11-14 2009-04-08 北京市市政工程研究院 地下工程施工超前地质预报系统及其预报方法
CN103293995A (zh) * 2013-06-09 2013-09-11 南车株洲电力机车研究所有限公司 基于微控制器的现场总线通信模块

Also Published As

Publication number Publication date
CN106874230A (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
TWI679539B (zh) 主從式系統、指令執行方法與資料存取方法
US10140242B2 (en) General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network
US8898358B2 (en) Multi-protocol communication on an I2C bus
WO1993002420A1 (en) Computer workstation expansion chassis
CN103246628B (zh) Smi接口管理方法及可编程逻辑器件
CN103488600A (zh) 通用从机同步串行接口电路
CN110795369B (zh) 基于gpio管脚实现mdio从机功能的方法及终端
CN102830982A (zh) 处理器配置方法、装置及处理器
CN108062234B (zh) 一种通过mailbox协议实现服务器主机访问BMC FLASH的系统及方法
CN106874230B (zh) 应用于pc/104总线接口的子板及应用于该子板的方法
CN102375749B (zh) 一种采用i2c总线快速下载和更新固件的方法
CN111352879A (zh) 一种基于多路选通的同地址从机扩展电路及方法
US6633927B1 (en) Device and method to minimize data latency and maximize data throughput using multiple data valid signals
CN110795373B (zh) 一种i2c总线到并行总线的转换方法、终端及存储介质
CN105487875B (zh) 程序存储器的控制方法、控制装置及其处理器系统
CN117056249A (zh) 一种mdio到ahb的转换方法、系统、设备及介质
EP4266185A1 (en) Microcontroller chip containing multi-protocol communication interface peripheral and operation method therefor
CN107291652B (zh) 一种并行通信方法
KR101946455B1 (ko) 시스템 온-칩 및 이의 동작 방법
CN114328342B (zh) 一种用于PCIe异构加速卡的新型程控配置方法
CN114641763B (zh) 协议转换器模块系统和使用该协议转换器模块系统的方法
CN105068962A (zh) I2c控制器访问方法及系统
CN110750476B (zh) 一种spi总线与并行总线的桥接方法、设备、系统及介质
WO2022086732A1 (en) Static identifiers for a synchronous interface
CN102591820B (zh) 一种idma总线桥装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant