-
GEBIET DER ERFINDUNG
-
Die Erfindung betrifft eine elektronische Vorrichtung, die so ausgeführt ist, dass sie als Slave auf einem IIC oder einem IIC-kompatiblen Bus arbeitet sowie ein Verfahren zur Adresszuweisung in einem Master-Slave-System.
-
HINTERGRUND
-
Ein IIC-Bus, auch I2C-Bus oder I2C-Bus geschrieben, ist ein serieller Bus. IIC ist eine Abkürzung für Inter-Integrated Circuit. Der Bus wird hauptsächlich für die Kommunikation zwischen verschiedenen integrierten Schaltungen in einem elektronischen System verwendet.
-
IIC-kompatible Busse sind zum Beispiel der SM-Bus (System Management Bus) und der Display-Data-Channel-Bus. Weitere Beispiele für IIC-kompatible Busse sind der ACCESS-Bus, der Power-Management-Bus (PM-Bus) und der 2-Wire-Interface-Bus (TWI).
-
Bei dieser Anwendung ist der IIC-Bus als IIC-Bus oder IIC-kompatibler Bus zu verstehen.
-
Ein IIC-Bus weist eine serielle Taktleitung (englisch serial clock line, SCL) und eine serielle Datenleitung (englisch serial data line, SDA) auf. Bei einem elektronischen System sind mindestens ein Master und mehrere Slaves mit dem IIC-Bus verbunden. Jeder Slave muss über eine eindeutige Adresse identifiziert werden, um die individuelle Kommunikation zwischen dem Master und jedem Slave zu ermöglichen.
-
Die Daten werden auf den IIC-Bus byteweise übertragen, wobei ein Byte gewöhnlich 8 Bits umfasst. Es gibt jedoch auch Systeme mit Bytes, die 10 Bits umfassen. Im IIC-Standard entspricht eine Adresslänge der Anzahl von Bits in einem Byte minus ein Bit. Das verbleibende Bit ist ein Lese-/Schreibbit, das angibt, ob der Master einen Lese- oder Schreibzugriff fordert.
-
Die übliche Adresslänge beträgt somit 7 Bits oder 9 Bits. Innerhalb eines Systems sind jedoch andere Adresslängen möglich. Bei dieser Anwendung wird beispielhaft eine Adresslänge von 7 Bits verwendet.
-
Im Stand der Technik werden die Slaves mit einer Adresse geliefert, die entweder vollständig festgelegt ist oder bei der ein oder mehrere Bits unter Verwendung dafür vorgesehener Adresspins verändert werden können.
-
Die Adresszuweisung zu den Slaves in einem Master-Slave-System unter Verwendung eines IIC-Busses muss sorgfältig ausgelegt werden. Die Hersteller müssen entscheiden, welche IIC-Slaveadressen den neu entwickelten IIC-Slavevorrichtungen zugewiesen werden müssen. Es gibt heute beispielsweise unterschiedliche Teilenummern für IIC-Slavevorrichtungen mit der gleichen Funktionalität, die jedoch unterschiedliche Adressbereiche haben.
-
Eine zur Vermeidung eines Adresskonflikts auf einem IIC-Bus verwendete Lösung besteht darin, IIC-Schalter zu installieren, die den Bus in mehrere Subbusse unterteilen. Dies erfordert jedoch eine zusätzliche Schaltung und einen zusätzlichen Software-Overhead, da der Schalter unter Verwendung des IIC-Busses selbst gesteuert wird. Außerdem kann ein Schalter nicht ausreichend sein, wenn es innerhalb eines Systems viele IIC-Slaves mit der gleichen Adresse gibt.
-
US 7,587,539 B2 offenbart ein Master-Slave-System für einen IIC-Bus, bei dem die Slaves jeweils ein modifizierbares Adressregister aufweisen. Dieses Adressregister wird mit einer voreingestellten Adresse geliefert, die über einen separaten Programmiereingang verändert werden kann.
-
US 6,745,270 B1 offenbart ebenfalls ein Master-Slave-System zur Verwendung mit einem IIC-Bus mit modifizierbaren Adressregistern in den Slaves. Zwischen die einzelnen Slaves müssen Busschalter gesetzt werden. Für eine Adresszuweisung ist es erforderlich, sämtliche Slave-Adressen zurückzusetzen.
-
KURZZUSAMMENFASSUNG
-
Eine Aufgabe der Erfindung besteht darin, eine elektronische Vorrichtung bereitzustellen, die so ausgeführt ist, dass sie als Slave auf einem IIC oder einem IIC-kompatiblen Bus arbeitet, und die eine höhere Flexibilität für die Adresszuweisung zu den Slaves bietet.
-
Die Erfindung stellt eine elektronische Vorrichtung gemäß Anspruch 1 bereit, die so ausgeführt ist, dass sie als Slave auf einem IIC oder einem IIC-kompatiblen Bus arbeitet, wobei die elektronische Vorrichtung ferner so ausgeführt ist, dass sie eine Adresse über den IIC-Bus empfängt und die empfangene Adresse in einem Register speichert, um über die Adresse identifiziert zu werden. Somit wird in einer Initialisierungsphase eine Adresse einmal jeder elektronischen Vorrichtung zugewiesen, und anschließend wird die empfangene Adresse innerhalb der elektronischen Vorrichtung gespeichert, die über die Adresse identifiziert wird. Die Initialisierung muss beim Start erfolgen und lediglich bei einer Änderung am System wiederholt werden.
-
Die elektronische Vorrichtung weist eine Beobachtungseinrichtung zur Detektion eines Ablehnungsbits auf dem Bus auf. Die elektronische Vorrichtung ist so ausgeführt, dass sie die empfangene Adresse speichert, so dass sie nur beim Detektieren eines Ablehnungsbits NACK über die Adresse identifiziert wird.
-
Gemäß dem IIC-Protokoll setzt der Master zunächst eine START-Bedingung. Dann werden in einem ersten Byte 7 Adressbits gesendet, die von einem Lese-/Schreibbit gefolgt werden. Ein Slave, dem diese Adresse zugewiesen wird, antwortet mit einem Zustimmungsbit ACK im 9. Taktzyklus. Die Adresse ist nur dann noch nicht zugewiesen, wenn es ein Ablehnungsbit in NACK gibt, und die erfindungsgemäße elektronische Vorrichtung kann diese Adresse speichern, um über diese identifiziert zu werden.
-
Bei einem weiteren Aspekt der Erfindung weist die elektronische Vorrichtung ein erstes und ein zweites Register auf. Eine über den IIC-Bus empfangene Adresse kann temporär im ersten Register gespeichert werden, und die temporär gespeicherte Adresse wird nur dann im zweiten Register gespeichert, wenn ein Ablehnungsbit detektiert wird, so dass die elektronische Vorrichtung über diese Adresse zu identifizieren ist.
-
Die elektronische Vorrichtung weist vorteilhaft eine Busdurchführung und eine Schaltvorrichtung auf, wobei die Schaltvorrichtung so ausgeführt ist, dass sie die Busdurchführung öffnet oder schließt. Im Stand der Technik sind die Slavevorrichtungen mit dem seriellen Bus verbunden, ohne dass der serielle Bus durch die Slavevorrichtung verläuft, wodurch die Slavevorrichtungen die Busleitungen nicht physisch öffnen oder schließen können.
-
Die elektronische Vorrichtung, die noch keine Adresse hat, öffnet vorteilhaft den seriellen Bus. Somit wird die von dem Master gesendete Adresse nur bis zur letzten Slave-Vorrichtung auf den seriellen Bus geleitet, die noch nicht über eine Adresse identifiziert wurde.
-
Die elektronische Vorrichtung ist vorteilhaft so ausgeführt, dass sie die Busdurchführung schließt, sobald sie eine empfangene Adresse gespeichert hat, um über die Adresse identifiziert zu werden.
-
Die Erfindung stellt ferner ein Verfahren gemäß Anspruch 6 zur Adresszuweisung in einem Master-Slave-System bereit, wobei das System mindestens einen Master und mehrere Slaves und einen IIC oder einen IIC-kompatiblen Bus aufweist.
-
Das Verfahren umfasst einen ersten Schritt, bei dem eine erste Adresse von dem Master auf den IIC-Bus zu einem ersten Slave aus den mehreren Slaves gesendet wird, und einen zweiten Schritt, bei dem die erste Adresse am ersten Slave gespeichert wird, wenn ein Ablehnungsbit (NACK) auf dem Bus detektiert wird, um den ersten Slave über die erste Adresse zu identifizieren. In einem dritten Schritt wird eine zweite Adresse von dem Master auf dem IIC-Bus zu einem zweiten Slave aus den mehreren Slaves gesendet, und im nächsten Schritt wird die zweite Adresse am zweiten Slave gespeichert, wenn ein Ablehnungsbit (NACK) auf dem Bus detektiert wird, um den zweiten Slave über die zweite Adresse zu identifizieren. Die Schritte des Sendens und Speicherns werden wiederholt, bis alle Slaves des Systems eine Adresse gespeichert haben, so dass sie über diese Adresse identifiziert werden.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der nachfolgenden Beschreibung einer beispielhaften Ausführungsform und aus den beigefügten Zeichnungen. Darin zeigen:
-
1 ein vereinfachtes schematisches Schaltbild einer erfindungsgemäßen elektronischen Vorrichtung;
-
2 ein vereinfachtes schematisches Schaltbild eines Master-Slave-Systems, das über einen IIC-Bus kommuniziert;
-
3 ein Flussdiagramm des Adresszuweisungsverfahrens.
-
AUSFÜHRLICHE BESCHREIBUNG EINER BEISPIELHAFTEN AUSFÜHRUNGSFORM
-
1 zeigt schematisch eine elektronische Vorrichtung 10 mit einem Eingang 12 zum Anschließen einer seriellen Datenleitung und mit einem Eingang 14 zum Anschließen einer seriellen Taktleitung eines IIC-Busses. Die elektronische Vorrichtung weist ferner eine Busdurchführung mit einer Durchführung 16 für die serielle Datenleitung und einer Durchführung 18 für die serielle Taktleitung auf. Die Durchführung 16 verbindet den Eingang 12 mit einem Ausgang 20 der seriellen Datenleitung und kann durch einen Schalter 22 unterbrochen werden. Die Durchführung 18 der seriellen Taktleitung verbindet den Eingang 14 mit einem Ausgang 24 der seriellen Taktleitung und kann durch einen Schalter 26 unterbrochen werden.
-
Auf der seriellen Taktleitung SCL wird ein Taktsignal übertragen, das von der Mastervorrichtung gesendet wird. Auf der seriellen Datenleitung SDA werden die Daten in Form von Bytes übertragen.
-
Die elektronische Vorrichtung 10 weist ferner ein erstes Register 28, ein zweites Register 30, eine Beobachtungseinrichtung 32 zur Detektion eines Ablehnungsbits NACK und ein UND-Gate 34 auf. Das erste und das zweite Register 28 und 30 weisen mindestens genauso viele Bits auf, wie in der Adresse vorhanden sind, d. h. für einen gewöhnlichen IIC-Bus 7 Bits.
-
Das erste Register 28 ist mit einem Takteingang über den Eingang 14 mit der seriellen Taktleitung und mit einem seriellen Dateneingang über den Eingang 12 mit der seriellen Datenleitung verbunden. Das erste Register 28 ist ferner über eine Leitung 36 mit einem parallelen Datenausgang mit einem parallelen Dateneingang des zweiten Registers 30 verbunden. Die Leitung 36 umfasst mindestens genauso viele parallele Leitungen, wie Adressbits vorhanden sind, d. h. für einen gewöhnlichen IIC-Bus 7 Leitungen.
-
Die Beobachtungseinrichtung 32 ist mit einem Dateneingang über den Eingang 12 mit der seriellen Datenleitung SDA und mit einem Takteingang über den Eingang 14 mit der seriellen Taktleitung SCL verbunden. Die Beobachtungseinrichtung 32 ist ferner über einen Signalausgang mit einem Eingang des UND-Gates 34 verbunden.
-
Das zweite Register 30 hat einen Freigabeeingang, der mit einem Ausgang des UND-Gates 34 verbunden ist, und einen Signalausgang, der so verbunden ist, dass er die Schalter 22 und 26 steuert. Der Signalausgang des zweiten Registers 30 ist ferner mit einem invertierten Eingang des UND-Gates 34 verbunden. Der Signalausgang ist ein Signal über eine zugewiesene Adresse oder ein Bit, das angibt, ob eine Adresse im zweiten Register 30 gespeichert ist oder nicht.
-
Im Betrieb sind der Eingang 12 und der Eingang 14 mit einem IIC-Bus verbunden, mit dem mindestens ein Master verbunden ist. Der IIC-Bus verbindet alle Vorrichtungen eines Systems, das mehrere Slaves enthalten kann, miteinander. Die Schalter 22 und 26 in der elektronischen Vorrichtung 10 sind zunächst offen, und die Register 28 und 30 enthalten keine Adressbits. Die elektronische Vorrichtung kann nicht über eine Adresse identifiziert werden.
-
Der Master setzt zunächst eine START-Bedingung. Dann werden in einem ersten Byte 7 Adressbits gesendet, die von einem Lese-/Schreibbit gefolgt werden. Gemäß dem IIC-Standard erfolgt eine Zustimmung nach jedem Byte. Das bedeutet, dass die Zustimmung während des 9. Taktzyklus oder des 9. Taktpulses erfolgt.
-
Das Zustimmungssignal ist wie folgt definiert: Der Transmitter, der im Fall der Adressübertragung der Master ist, gibt die SDA-Leitung während des Zustimmungstaktpulses frei, so dass der Empfänger, der im Fall der Adressübertragung der Slave ist, die SDA-Leitung während der hohen Periode des 9. Taktpulses niedrig ziehen und den Spannungspegel konstant niedrig halten kann.
-
Wenn der Spannungspegel an der SDA-Leitung während des 9. Taktpulses hoch bleibt, wird dies als Ablehnungssignal definiert. Der Master erzeugt dann entweder eine STOPP-Bedingung, um die Übertragung zu unterbrechen, oder eine wiederholte START-Bedingung, um eine neue Übertragung zu beginnen.
-
Die Beobachtungseinrichtung 32 ist so ausgeführt, dass sie die 9. Taktperiode detektiert und auch detektiert, ob die SDA-Leitung während des 9. Taktpulses hoch ist.
-
Das erste Register 28 wird von dem Taktsignal getaktet, das an seinem Takteingang empfangen wird, und speichert temporär die Adresse, die von der Mastervorrichtung auf der seriellen Datenleitung SDA gesendet wird. Während der 9. Taktperiode stimmt die elektronische Vorrichtung 10 nicht zu, da die gesendete Adresse noch nicht die Adresse ist, über die die elektronische Vorrichtung 10 identifiziert wird. Wenn kein anderer Slave im System über die gesendete Adresse identifiziert wird, zieht keine Vorrichtung den Pegel an der SDA-Leitung nach unten. Die Beobachtungseinrichtung 32 detektiert dann ein Ablehnungsbit NACK und gibt ein NACK-Signal an ihrem Signalausgang aus, der mit einem Eingang eines UND-Gates 34 verbunden ist. Da das UND-Gate 34 ferner an seinem invertierten Eingang ein Signal empfängt, das angibt, dass das zweite Register 30 noch keine Adresse gespeichert hat, gibt das UND-Gate 34 ein Signal aus, mit dem das zweite Register 30 auf seinem parallelen Dateneingang die Adressbits empfangen kann, die temporär im ersten Register 28 gespeichert sind. In diesem Fall werden die im ersten Register 28 gespeicherten Adressbits über die Leitung 36 zum zweiten Adressregister 30 übertragen.
-
Nach der Übertragung von Adressbits vom ersten Register 28 zum zweiten Register 30 verändert das Adressregister 30 seinen Signalausgang, d. h. den Spannungspegel am Signalausgang zu „Adresse zugewiesen = wahr”, das ein Signal zum Schließen der Schalter 22 und 26 des zweiten Registers 30 ist. Die Schalter 22 und 26 können Schalter mit geringer Laufzeit oder als Buffer ausgeführt sein, um gemäß dem IIC-Standard mit einer maximalen Buskapazität von 400 pF kompatibel zu sein.
-
Der Master detektiert auch das Ablehnungsbit NACK und sendet entweder eine andere Adresse oder sendet zu Überprüfungszwecken erneut die gleiche Adresse nach einer Neustart-Bedingung. Die elektronische Vorrichtung 10 kann die neu empfangene Adresse im ersten Register 28 speichern.
-
Wenn es sich um eine andere Adresse handelt, die nicht einem anderen Slave im System zugewiesen ist, detektiert die Beobachtungseinrichtung 32 ein Ablehnungsbit NACK und sendet dementsprechend ein Signal zum UND-Gate 34. Die Signalausgabe am zweiten Register 30 ist jedoch verändert, da das zweite Register 30 nun eine Adresse enthält, so dass es die elektronische Vorrichtung 10 über diese identifiziert. Somit gibt das UND-Gate 34 das zweite Register 30 nicht zum Empfangen der temporär im ersten Register 28 gespeicherten Adressbits frei.
-
Wenn der Master die gleiche Adresse wie zuvor erneut sendet, wird die elektronische Vorrichtung 10 über die Adresse identifiziert und sendet ein Zustimmungsbit. Die Beobachtungseinrichtung 32 wird kein Ablehnungsbit detektieren, und es wird keine Änderung im zweiten Register 30 geben.
-
2 zeigt die Zusammenschaltung in einem Master-Slave-System. Ein Master 38 ist mit einer seriellen Taktleitung SCL 40 und einer seriellen Datenleitung SDA 42 verbunden. Drei herkömmliche Slavevorrichtungen, die als Slave A, Slave B und Slave D bezeichnet werden, sind über einen Eingang mit der seriellen Datenleitung 42 und über einen zweiten Eingang mit der seriellen Taktleitung 40 verbunden. Sie haben feste Adressen.
-
2 zeigt ferner zwei erfindungsgemäße elektronische Vorrichtungen 44 und 46, die so ausgeführt sind, dass sie als Slave C und Slave E arbeiten. Die elektronische Vorrichtung 44 ist mit einem Eingang 48 mit der seriellen Taktleitung 40 und mit einem Eingang 50 mit der seriellen Datenleitung 42 verbunden. Die elektronische Vorrichtung 44 ist mit dem IIC-Bus verbunden, der durch die Leitungen 40 und 42 gebildet ist, die von dem Master 38 aus gesehen nach den Anschlüssen des Slaves A und des Slaves B liegen, d. h. diesen nachgeschaltet sind.
-
Die elektronische Vorrichtung 44 weist eine Durchführung 52 für die serielle Taktleitung und eine Durchführung 54 für die serielle Datenleitung auf. Beide Leitungen können durch Schalter 56 bzw. 58 unterbrochen sein. Die elektronische Vorrichtung 44 weist ferner einen Ausgang 60 für die serielle Taktleitung und einen Ausgang 62 für die serielle Datenleitung auf. An den Ausgängen 60 und 62 setzt sich der IIC-Bus fort. Der herkömmliche Slave D ist nach dem Slave C mit den seriellen Busleitungen verbunden.
-
Die elektronische Vorrichtung 46 ist nach dem Anschluss des herkömmlichen Slaves D mit dem seriellen Bus IIC verbunden. Ähnlich wie die elektronische Vorrichtung 44 weist die elektronische Vorrichtung 46 Eingänge und Ausgänge für die serielle Taktleitung und die serielle Datenleitung sowie Durchführungen für beide Leitungen auf, die durch Schalter unterbrochen sein können.
-
Nach der elektronischen Vorrichtung 46 ist der serielle Bus oder der IIC-Bus so gezeigt, dass er an den Ausgängen der elektronischen Vorrichtung 46 weitergeführt ist. Das System kann mehr herkömmliche Slaves und/oder mehr elektronische Vorrichtungen gemäß der Erfindung aufweisen.
-
Die feststehenden Adressen der Slaves A, B und D werden wie im Stand der Technik bekannt dem Master vorgegeben, während der Master den Slaves C und E in einer Initialisierungsphase Adressen zuweist. Die entsprechenden Schalter in den elektronischen Vorrichtungen 44 und 46 sind zunächst offen. Wie anhand von 1 erläutert, setzt der Master zunächst eine START-Bedingung und sendet dann ein Byte mit einer ersten Adresse auf dem IIC-Bus auf der Leitung 42, der seriellen Datenleitung. Diese Adresse wird von den Slaves A, B und C empfangen. Da der Slave C noch keine Adresse hat, sind die Schalter 56 und 58 offen. Somit empfangen weder der Slave D noch die elektronische Vorrichtung 46, die als Slave E arbeitet, die vom Master 38 gesendete erste Adresse. Weder der Slave A noch der Slave B sendet ein Zustimmungsbit, da der Master so programmiert ist, dass er in der Initialisierungsphase keine Adressen sendet, die bereits herkömmlichen Slaves zugewiesen sind.
-
Die elektronische Vorrichtung 44, die als Slave C arbeitet, speichert zunächst die Adresse temporär in ihrem ersten Register. Im 9. Taktzyklus detektiert die Beobachtungseinrichtung in der elektronischen Vorrichtung 44 ein Ablehnungsbit, und da im zweiten Register noch keine Adresse gespeichert ist, wird die temporär gespeicherte Adresse vom ersten Register zum zweiten Register übertragen, so dass die elektronische Vorrichtung 44 über diese Adresse identifizierbar ist. Die Schalter 56 und 58 werden geschlossen.
-
Der Master 38 erfasst auch das Ablehnungsbit und beginnt beispielsweise erneut mit dem Senden der gleichen Adresse. Da die Schalter 56 und 58 geschlossen sind, wird diese Adresse auch zum Slave D und der elektronischen Vorrichtung 46, die als Slave E arbeitet, übertragen. Der Slave C und der Slave E speichern temporär in ihrem entsprechenden ersten Register die vom Master 38 gesendete Adresse. Der Slave C erkennt nun diese Adresse als seine Adresse und sendet während des 9. Taktzyklus ein Zustimmungsbit. Somit detektiert die Beobachtungseinrichtung in der elektronischen Vorrichtung 46 kein Ablehnungsbit und nimmt diese Adresse nicht als seine eigene Adresse an.
-
Der Master 38 stellt die Zuweisung dieser Adresse fest und beginnt mit dem Senden der nächsten Adresse, die zuzuweisen ist. Diese neue Adresse wird von allen Slaves A bis E empfangen. Keiner der Slaves A bis D wird ein Zustimmungsbit senden, da die Adresse nicht ihre Adresse ist. Der Slave C und der Slave E speichern die Adresse in ihrem entsprechenden ersten Register. Die entsprechenden Beobachtungseinrichtungen in den elektronischen Vorrichtungen 44 und 46 detektieren ein Ablehnungsbit. In der elektronischen Vorrichtung 44 sind die Schalter 56 und 58 bereits geschlossen, und es ist bereits eine Adresse im zweiten Register gespeichert. Somit überträgt die elektronische Vorrichtung 44 nicht die temporär gespeicherte Adresse vom ersten Register zum zweiten Register. In der elektronischen Vorrichtung 46 sind die Schalter noch nicht geschlossen, und es ist keine Adresse im zweiten Register gespeichert. Somit wird die temporär gespeicherte Adresse vom ersten zum zweiten Register übertragen, so dass der Slave E nun über diese Adresse identifiziert werden kann. Wenn der Master 38 erneut mit dem Senden der gleichen Adresse beginnt, sendet der Slave E ein Zustimmungsbit, da es nun über diese Adresse identifiziert wird.
-
3 zeigt in einem Flussdiagramm die verschiedenen Schritte, die bei einer erfindungsgemäßen Vorrichtung 10, 44, 46 durchgeführt werden. In einem ersten Schritt 64 wird das Signal oder vielmehr das Bit, das als „Adresse zugewiesen” bezeichnet wird, als falsch gesetzt. Dies entspricht dem Signal oder dem Spannungspegel, das/der am Signalausgang des zweiten Registers 30 in 1 ausgegeben wird.
-
In einem Schritt 66 beobachtet die elektronische Vorrichtung 10, 44, 46, ob sie eine START-Bedingung auf dem IIC-Bus erfasst. Wenn nicht, sucht sie weiter nach einer START-Bedingung, und wenn ja, wird in einem Schritt 68 die vom Master gesendete Slaveadresse im ersten Register 28 (1) gespeichert, das im Flussdiagramm Adressregister genannt wird. In einem nächsten Schritt 70 wird entschieden, ob die Beobachtungseinrichtung 32 ein Ablehnungsbit NACK auf dem IIC-Bus detektiert hat. Wenn nicht, sucht die elektronische Vorrichtung 10, 44, 46 weiter nach einer START-Bedingung. Wenn ein Ablehnungsbit NACK erfasst wurde, wird die vom Master gesendete und im ersten Register 28 gespeicherte Slaveadresse in einem Schritt 72 in das sogenannte Vorrichtungsregister kopiert, das dem zweiten Register 30 (1) in der elektronischen Vorrichtung 10 entspricht.
-
In einem nächsten Schritt 74 sind die Schalter 22 und 26 geschlossen. Diese Schalter können durch FETs oder Buffer realisiert sein. Sie stellen eine vollständige Durchführung der seriellen Datenleitung und der seriellen Taktleitung des IIC-Busses her. In einem nächsten Schritt 76 wird das Signal oder das Bit, das „Adresse zugewiesen” heißt, auf wahr gesetzt. Dies gibt an, dass der Spannungspegel am Signalausgang des zweiten Registers 30 verändert ist. Somit wird die in 3 gezeigte Routine nicht mehr begonnen, da in Schritt 64 gefordert ist, dass das Bit „Adresse zugewiesen” auf falsch gesetzt ist.
-
Die Ausführungsform gemäß 3 unterscheidet sich geringfügig von der anhand von 2 erläuterten Ausführungsform dadurch, dass neu eingehende Adressen nicht temporär im ersten Register 28 gespeichert werden, wenn eine Adresse bereits zugewiesen wurde. Beide Ausführungsformen sind möglich.
-
Die Erfindung wurde im Vorhergehenden zwar anhand besonderer Ausführungsformen beschrieben, sie ist jedoch nicht auf diese Ausführungsformen beschränkt, und der Fachmann wird zweifellos weitere Alternativen finden, die im Umfang der Erfindung, wie sie beansprucht ist, liegen.
