DE102018124106A1 - Datenverarbeitungsvorrichtung mit mehreren Prozessoren und mehreren Schnittstellen - Google Patents

Datenverarbeitungsvorrichtung mit mehreren Prozessoren und mehreren Schnittstellen Download PDF

Info

Publication number
DE102018124106A1
DE102018124106A1 DE102018124106.2A DE102018124106A DE102018124106A1 DE 102018124106 A1 DE102018124106 A1 DE 102018124106A1 DE 102018124106 A DE102018124106 A DE 102018124106A DE 102018124106 A1 DE102018124106 A1 DE 102018124106A1
Authority
DE
Germany
Prior art keywords
data
devices
processor
interface
interfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018124106.2A
Other languages
English (en)
Inventor
Timo Reubold
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockwell Collins Deutschland GmbH
Original Assignee
Rockwell Collins Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockwell Collins Deutschland GmbH filed Critical Rockwell Collins Deutschland GmbH
Priority to DE102018124106.2A priority Critical patent/DE102018124106A1/de
Priority to EP19744651.1A priority patent/EP3857390A1/de
Priority to CA3113750A priority patent/CA3113750A1/en
Priority to PCT/EP2019/069362 priority patent/WO2020064168A1/de
Priority to US17/280,572 priority patent/US11392514B2/en
Priority to CN201980064292.6A priority patent/CN112789604B/zh
Priority to AU2019349437A priority patent/AU2019349437B2/en
Priority to IL281540A priority patent/IL281540B2/en
Priority to JP2021515480A priority patent/JP7146075B2/ja
Publication of DE102018124106A1 publication Critical patent/DE102018124106A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22Microcontrol or microprogram arrangements
    • G06F9/28Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multi Processors (AREA)

Abstract

Es wird eine Datenverarbeitungsvorrichtung angegeben, mit mehreren Prozessoreinrichtungen (4), mehreren Schnittstelleneinrichtungen (5), an die jeweils externe Einrichtungen (E) anschließbar sind, und mit Verbindungen (8, 10) zwischen den Schnittstelleneinrichtungen (5) und den Prozessoreinrichtungen (4), über die Daten zwischen den Schnittstelleneinrichtungen (5) und den Prozessoreinrichtungen (4) transportierbar sind. In den Verbindungen (8, 10) ist wenigstens eine Datenverwaltungseinrichtung (20) vorgesehen, zum Handhaben von Datenflüssen zwischen den Schnittstelleneinrichtungen (5) und den Prozessoreinrichtungen (4). Die Datenverwaltungseinrichtung (20) ist als Hardwarekomponente ausgebildet.

Description

  • Die Erfindung betrifft eine Datenverarbeitungsvorrichtung mit mehreren Prozessoreinrichtungen und mehreren Schnittstelleneinrichtungen, insbesondere eine Datenverarbeitungsvorrichtung zur Verwendung in der Avionik.
  • Avionik bezeichnet üblicherweise die Gesamtheit der elektrischen und elektronischen Geräte, die an Bord eines Luftfahrzeugs verwendet werden. Der Entwicklung moderner Mikroelektronik folgend, schreitet auch die Integration von immer mehr Funktionalität in kleinere, leistungsfähigere und effizientere Avionik-Rechner-Systeme zunehmend voran. Das Besondere bei Avionik-Rechner-Systemen ist, dass sie in der Regel langwierigen und aufwendigen Zulassungsverfahren unterzogen werden müssen. Nur mit bestandener Zulassung können entsprechende Komponenten in der Luftfahrt, z.B. in Flugzeugen oder Avionikgeräten, eingesetzt werden. Dies führt dazu, dass Veränderungen in den Komponenten nur sehr langsam und zögerlich vorgenommen werden können.
  • Bei in der Avionik üblichen Rechner-Systemen werden meist Prozessoren bereitgestellt, auf denen einzelne Anwendungen laufen können. Die Prozessoren sind mit Schnittstellen gekoppelt, die ihrerseits wieder mit anderen Geräten, zum Beispiel Messgeräten oder Sensoren gekoppelt sein können.
  • Aufgrund der oben erwähnten aufwendigen Zulassungsverfahren kann es in der Praxis dazu kommen, dass insbesondere die Schnittstellen hinsichtlich ihres Aufbaus oder hinsichtlich ihrer Definitionen über Jahrzehnte unverändert genutzt werden müssen. Jede Veränderung einer Schnittstelle oder gar eine Neudefinition einer Schnittstelle wäre enorm aufwendig und wird daher nur dann sinnvoll sein, wenn der Nutzen den hohen Aufwand überwiegt.
  • Auf bestehenden Flugplattformen werden häufig im Zuge von Modernisierungsprogrammen mehrere bestehende Subsysteme durch einzelne hochintegrierte Geräte ersetzt. Die bestehende Funktionalität kann dabei mit zusätzlichen Fähigkeiten erweitert werden.
  • 1 zeigt schematisch die typische Entwicklung bei Avioniksystemen. Im linken Bildteil ist eine traditionelle Verbund-Architektur 1 dargestellt, die im Zuge der Modernisierung zu einer hochintegrierten Avionik 2 weiterentwickelt werden soll.
  • Die traditionelle Verbund-Architektur 1 zeichnet sich dadurch aus, dass eine Vielzahl von einzelnen Rechner-Systemen 3 vorhanden ist, wobei jedes Rechner-System 3 einen oder mehrere Prozessoren 4 sowie mit den Prozessoren 4 verbundene Schnittstellen 5 aufweist. Die Schnittstellen 5 können ihrerseits wieder mit geeigneten Verbindern 6, zum Beispiel Gerätesteckern oder -buchsen gekoppelt sein, um die externen Geräte anschließen zu können.
  • Im Zuge der Modernisierung sollen derartige komplexe und vielfältige Systeme weiter integriert werden, wie im rechten Bildteil von 1 dargestellt. Hierbei wird angestrebt, moderne Mehrkernprozessoren 7 in der Avionik auch für sicherheitskritische Anwendungen uneingeschränkt nutzbar zu machen.
  • Im Ergebnis entsteht eine hochparallele Rechnerarchitektur, auf der eine Vielzahl verschiedenster Applikationen (Software) in mehreren Kontexten gleichzeitig zur Ausführung gebracht werden können. Die Applikationen bzw. die Kontexte sollen sich dabei eine definierte Menge physischer Ressourcen (Hardware) teilen. Zu diesen physischen Ressourcen gehören insbesondere auch üblicherweise eine Vielzahl von Eingabe- und Ausgabeschnittstellen (I/O-Schnittstellen) des Rechner-Subsystems.
  • Ein Problem dabei ist es, eine möglichst flexible I/O-Architektur zu erreichen, mit der die Integration (langjährig) etablierter, sowie aber auch neuer oder gar zukünftiger Schnittstellen-Standards ermöglicht werden kann. Dies sollte möglichst vereinheitlicht und für ein zertifiziertes Mehrkern-Rechner-Subsystem effizient nutzbar gemacht werden.
  • In der Avionik besteht bei bekannten Systemen eine feste Zuordnung von physikalischen Schnittstellen zu einer einzelnen Software-Applikation, einem Prozessorkern bzw. einem Prozessor. Das schränkt die Skalierbarkeit und Flexibilität bestehender Subsysteme stark ein. Wenn mehr als eine Schnittstelle eines bestimmten Typs mittels zum Beispiel einer anwendungsspezifischen integrierten Schaltung (IC) implementiert werden soll, erfolgt eine Zuordnung der integrierten Schaltung und der damit verbundenen Funktionalität mit einem einzelnen Prozessorkern sowie dem zugehörigen Treiber- und Applikationssoftware-Kontext. Eine gewisse Flexibilität kann dabei mit Hilfe einer 1/0-Server-Software erreicht werden. Dabei werden aber vor allem in Hinsicht auf die komplexen Austauschbeziehungen zwischen additiver Latenz, hoher Komplexität der Ablaufplanung, multiplen Daten-Kopiervorgängen sowie dem Rechenzeit-Bedarf keine zufriedenstellenden Lösungen erreicht. Diese Ansätze sind somit häufig sehr komplex oder sehr latenzbehaftet.
  • Der Datenaustausch zwischen den Schnittstellen (I/O-Hardware) und den Softwareschichten erfolgt üblicherweise dadurch, dass die jeweilige Softwareanwendung Daten anfragt. In der Folge dieser Anfrage werden Daten entweder direkt über Peripherie-Schnittstellen (zum Beispiel PCI-Express) aus Speichern entnommen, die den Schnittstellen zugeordnet sind, oder in dem jeweiligen Speicher zum Versand bereitgestellt.
  • Häufig wird auch eine weitere dedizierte Hardware verwendet, um den Datentransport zwischen der Peripherie und dem Hauptspeicher zu organisieren und auf diese Weise die Software-Anwendung zu entlasten (zum Beispiel mit Hilfe eines Prozessor-DMA-Controllers).
  • 2 zeigt ein abstraktes Beispiel für eine typische bekannte Realisierung eines Rechner-Systems in der Avionik mit mehreren Schnittstellen, die von Anwendungen (Softwareapplikationen) auf mehreren Prozessoren gemeinsam genutzt werden.
  • Im vorliegenden Beispiel sind drei Prozessoren 4 dargestellt, auf denen insgesamt fünf verschiedene Anwendungen laufen. Zur besseren Unterscheidbarkeit sind die Prozessoren mit den Bezugszeichen 4a, 4b und 4c gekennzeichnet. Die hier zur Erläuterung näher beschriebenen Schnittstellen 5 sind mit den Bezugszeichen 5a und 5b gekennzeichnet.
  • Die Schnittstellen 5 bzw. 5a, 5b sind mit nicht dargestellten externen Einrichtungen E koppelbar, zum Beispiel anderen Geräten, Sensoren, Relais, Ventilen, Elektromotoren etc.
  • In dem vorliegenden Beispiel werden Daten von der externen Einrichtung E über die Schnittstelle 5a zugeführt und von dort über eine Verbindung 8 an den Prozessor 4a übergeben. Insbesondere erfolgt der Datenfluss von der Schnittstelle 5a zu der Anwendung 2, die auf dem Prozessor 4a läuft. Die Anwendung 2 kontrolliert die Schnittstelle 5a und damit auch den Datenfluss.
  • Weiterhin teilt die Anwendung 2 die eingehenden Daten mit der ebenfalls auf dem Prozessor 4a laufenden Anwendung 1 sowie der Anwendung 3, die auf einem anderen Prozessor, nämlich dem Prozessor 4b läuft.
  • Die dabei entstehenden Datenflüsse sind durch Verbindungen 9a (zwischen Anwendung 2 und Anwendung 1) sowie 9b (zwischen Anwendung 2 und Anwendung 3) gekennzeichnet.
  • Mit den Datenflüssen sind jeweils auch Latenzen verbunden, die unterschiedliche Zeiträume umfassen können. Das Lesen von Daten von der Schnittstelle 5a durch die Anwendung 2 liegt typischerweise bei unter 1 ms. Dies gilt auch für das Kopieren der Daten von der Anwendung 2 zur Anwendung 1 über die Verbindung 9a innerhalb des Prozessors 4a.
  • Das Kopieren hingegen von dem Prozessor 4a zu dem Prozessor 4b, nämlich von der Anwendung 2 zur Anwendung 3 kann sehr viel zeitaufwendiger sein und typischerweise weniger als 40 ms betragen.
  • Ein anderer Datenfluss ist im rechten Bildteil von 2 dargestellt. Hier sollen Daten über die Schnittstelle 5b an eine externe Einrichtung E ausgegeben werden. Die Schnittstelle 5b wird über eine Verbindung 10 durch die Anwendung 4 kontrolliert. Da über die Schnittstelle 5b Daten der Anwendung 3 ausgegeben werden sollen, macht die Anwendung 4 auf dem Prozessor 4c die Schnittstelle 5b für die Anwendung 3 auf dem anderen Prozessor 4b zum Senden von Daten verfügbar. Hierzu besteht eine weitere Verbindung 11 zwischen der Anwendung 3 und der Anwendung 4.
  • Bei diesem Vorgang müssen somit erneut Daten zwischen zwei Prozessoren (hier Prozessoren 4b und 4c) kopiert werden, was zu Latenzzeiten von < 40 ms führen kann. Das Schreiben durch die Anwendung 4 (Software) in die Schnittstelle 5b liegt typischerweise bei < 1 ms.
  • Die hier genannten typischen Latenzzeiten können insbesondere durch den Software-Datentransfer, Kopiervorgänge und eine asynchrone Software-Ablaufplanung zwischen einzelnen Prozessoren entstehen. Die Latenzzeiten bzw. die ihnen zugrunde liegenden Vorgänge sind in 2 auch durch gestrichelte Pfeile gekennzeichnet.
  • Der Erfindung liegt die Aufgabe zugrunde, eine somit beschriebene Avionik-Datenverarbeitungsvorrichtung einerseits hinsichtlich ihrer Flexibilität und andererseits der Datenflussgeschwindigkeiten bzw. einer Verringerung der Latenzzeiten zu verbessern.
  • Die Aufgabe wird erfindungsgemäß gelöst durch eine Datenverarbeitungsvorrichtung mit den Merkmalen von Anspruch 1. Vorteilhafte Ausgestaltungen sind in den abhängigen Ansprüchen angegeben. Die erfindungsgemäße Datenverarbeitungsvorrichtung kann insbesondere vorteilhaft in Avionik-Rechnersystemen eingesetzt werden.
  • Es wird eine Datenverarbeitungsvorrichtung angegeben, mit mehreren Prozessoren, mehreren Schnittstellen, an die jeweils externe Einrichtungen anschließbar sind, und mit Verbindungen zwischen den Schnittstellen und den Prozessoren, über die Daten zwischen den Schnittstellen und den Prozessoren transportierbar sind, wobei in den Verbindungen wenigstens eine Datenverwaltungseinrichtung vorgesehen ist, zum Handhaben von Datenflüssen zwischen den Schnittstellen und den Prozessoren.
  • Bei der Datenverarbeitungsvorrichtung wird somit im Unterschied zu bekannten Datenverarbeitungsvorrichtungen in den Verbindungen zwischen den Schnittstellen und den Prozessoren zusätzlich eine Datenverwaltungseinrichtung vorgesehen, die die Datenflüsse handhaben soll. Dadurch werden insbesondere die Prozessoren und die darauf laufenden Software-Anwendungen von Datenhandhabungsaufgaben entlastet und die Effizienz gesteigert.
  • Die genannten externen Einrichtungen sind typischerweise Geräte, Sensoren, Motoren, Ventile, Schalter, Lichtelemente, Klimatisierungskomponenten etc., die z.B. in der Luftfahrt zum Einsatz kommen und die an die Schnittstellen anschließbar sind. Diese externen Einrichtungen sind somit nicht Teil der angegebenen Datenverarbeitungsvorrichtung. Vielmehr verläuft die Systemgrenze der beschriebenen Datenverarbeitungsvorrichtung derart, dass die anschließbaren externen Einrichtungen davon nicht erfasst sind.
  • Bei den Prozessoren handelt es sich um Prozessoreinrichtungen, die in an sich bekannter Weise aufgebaut sein können und insbesondere einen oder mehrere Hauptprozessoren bzw. Prozessorkerne (CPU), Steuer- bzw. Leitwerke, Rechenwerke, Register, Datenleitungen (Datenbusse), Caches und eine Speicherverwaltung (Memory Management Unit - MMU) aufweisen können. Der Begriff „Prozessor“ umfasst somit nicht alleine den eigentlichen Prozessor, sondern selbstverständlich auch mit dem Prozessor gekoppelte Speicherbereiche (zum Beispiel den Hauptspeicher), die für den Betrieb des Prozessors erforderlich sind.
  • Bei den Schnittstellen kann es sich um in vielfältiger Weise ausgestaltete Schnittstelleneinrichtungen handeln, die insbesondere als Hardware-Schnittstellen ausgebildet sind, um in der Luftfahrt vorgesehene Geräte mit einem oder mehreren Prozessoren zu koppeln. Entsprechend können sie z.B. als analoge oder digitale, parallele oder serielle Schnittstellen etc. ausgestaltet sein.
  • Die Schnittstellen können dementsprechend verschiedene unterschiedliche Schnittstellentypen umfassen, zum Beispiel diskrete Schnittstellen (28 V/GNDopen, 12 V, 5 V, TTL, PWM), analoge Schnittstellen (Strom, Spannung, Frequenz), serielle Schnittstellen, digitale Schnittstellen, etc. Die Schnittstellen können auch mehrere traditionelle diskrete (Analog, Digital), serielle (ARINC-429, RS-422, etc.), Bus- (MIL-STD-1553, CAN, STANAG-3910, etc.) sowie moderne Netzwerk-Schnittstellen (Ethernet, AFDX, Fibre Channel, etc.) einschließen.
  • Die genannten Verbindungen können einerseits zwischen Prozessoren und Schnittstellen und andererseits aber auch direkt zwischen den Prozessoren bestehen.
  • Z.B. können - wie oben in Zusammenhang mit 1 erläutert - bei einem Avionik-Rechnersystem mehrere Prozessoreinrichtungen vorgesehen sein, in denen Mehrkernprozessoren betrieben werden, auf denen Softwareapplikationen laufen, die übergreifend auf die Schnittstellen zugreifen müssen.
  • Die Datenverwaltungseinrichtung wird somit separat und zusätzlich zu den Schnittstellen und Prozessoren vorgesehen. Dadurch ist es möglich, dass die Schnittstellen und Prozessoren baulich nicht verändert werden müssen, was entsprechende Zulassungsverfahren vereinfachen und beschleunigen kann.
  • Das Handhaben von Datenflüssen umfasst insbesondere das Durchführen der damit üblicherweise verbundenen Maßnahmen wie Managen, Sortieren, Weiterleiten von eingehenden und ausgehenden Daten.
  • Je nach Komplexität der Datenverarbeitungsvorrichtung können auch mehrere Datenverwaltungseinrichtungen genutzt werden, die jeweils den Schnittstellen zugeordnet sind und die die Datenflüsse von und zu den Schnittstellen handhaben.
  • Die Schnittstellen können ausgebildet sein zum Empfangen von Daten von externen Einrichtungen, die an die Schnittstellen anschließbar sind, und/oder zum Senden von Daten an externe Einrichtungen, die an die Schnittstellen anschließbar sind. Die Schnittstellen können somit in üblicher Weise das Empfangen und Senden von Daten durchführen.
  • Wenigstens eine der Schnittstellen kann somit zum Empfang von Daten von einer an die Schnittstelle anschließbaren externen Einrichtung und wenigstens eine der Schnittstellen kann zum Senden von Daten an eine an die Schnittstelle anschließbare externe Einrichtung ausgebildet sein.
  • Die Datenverwaltungseinrichtung kann als Hardwarekomponente ausgebildet sein. Das bedeutet, dass die Datenverwaltung nicht durch Software und somit insbesondere nicht unter Nutzung der auf den Prozessoren laufenden Anwendungen erfolgt, sondern dass die Datenverwaltungseinrichtung einen eigenen Hardwarebestandteil darstellt. Insbesondere kann die Datenverwaltungseinrichtung als integrierte Schaltung (IC) ausgebildet sein.
  • Die Hardwarekomponente bzw. die integrierte Schaltung kann modular und/ oder logisch getrennt von den Prozessoren und den Schnittstellen ausgebildet sein. Die Hardwarekomponente kann somit baulich getrennt von den Prozessoren und den Schnittstellen ausgebildet sein und ein eigenes Bauelement darstellen, so dass die Prozessoren und die Schnittstellen baulich nicht verändert werden müssen, wodurch die Zulassungsverfahren erleichtert werden. Ebenso ist es möglich, dass z. B. die Hardwarekomponente auf einem System-on-Chip realisiert wird, bei dem alle Komponenten auf einem einzelnen Chip zusammen integriert sind, wobei aber eine logische Trennung der Hardwarekomponente von den anderen Komponenten (Prozessoren, Schnittstellen) gegeben ist.
  • Die Hardwarekomponente kann mit wenigstens einem Teil der Schnittstellen direkt verbunden sein. Auf diese Weise ist ein schneller Datenaustausch möglich.
  • Die Prozessoren können Speicherbereiche aufweisen, zum Speichern von Daten, wobei die Datenverwaltungseinrichtung ausgebildet sein kann, um Datenflüsse zu Speicherbereichen der Prozessoren zu handhaben. Insbesondere können dabei physikalische Speicherbereiche für Anwendungen definiert werden, die auf den Prozessoren laufen. Diese Speicherbereiche liegen üblicherweise im Hauptspeicher, wobei die dort gespeicherten Daten durch die jeweiligen Anwendungen nutzbar sind. Die Speicherbereiche können zudem direkt von der Datenverwaltungseinrichtung angesteuert werden, ohne Nutzung der jeweiligen Anwendungen. Dadurch werden die Anwendungen entlastet und Latenzzeiten erheblich reduziert. Die Datenverwaltungseinrichtung kann somit direkt in die physikalischen Speicherbereiche Daten schreiben oder Daten daraus auslesen.
  • Die Nutzung des Hauptspeichers (also der Prozessor-RAM) ist dabei besonders vorteilhaft. Z.B. kann ein Speicher auch über eine Schnittstelle als externe Einrichtung physisch zugeordnet sein. Er ist dann aber vom Prozessor nur mittels dieser Peripherieschnittstelle erreichbar, wodurch erhebliche Latenzen bewirkt werden können. Der Hauptspeicher jedoch ist vom Prozessor aus schnell und latenzarm zugreifbar, was bei einem Speicher, der einem externen Gerät zugeordnet ist, nicht der Fall ist.
  • Wenigstens eine der Prozessoreinrichtungen kann einen oder mehrere Prozessorkerne aufweisen. Ebenso ist es möglich, dass ein Rechner-System wenigstens eine oder mehrere Prozessoreinrichtungen aufweist.
  • Die Datenverarbeitungsvorrichtung kann in besonders vorteilhafter Weise bei Avionik-Rechnersystemen eingesetzt werden.
  • Die Datenverwaltungseinrichtung in Form der integrierten Schaltung (Hardware) übernimmt das Sortieren und Weiterleiten von eingehenden und ausgehenden Daten auf mehreren zugeordneten Avionik-I/O-Schnittstellen verschiedenen Typs vollständig autonom. Dies geschieht weitestgehend ohne ständigen Steuerungsaufwand und Datentransport durch die in den Prozessoren laufende Software.
  • Die über die Schnittstellen empfangenen Empfangs-Daten werden durch die Datenverwaltungseinrichtung direkt im Prozessor-Hauptspeicher mehreren voneinander unabhängigen Software-Anwendungen verfügbar gemacht. Daten, die von der Software nach außen, zu externen Einrichtungen übergeben werden sollen, werden durch die Datenverwaltungseinrichtung aus dem Prozessor-Hauptspeicher abgeholt. Der Datentransfer zwischen einer Schnittstelle und einem Prozessor-Hauptspeicher geschieht dabei ohne aktive Beteiligung einer auf dem Prozessor laufenden Software-Anwendung.
  • Durch eine geeignete Speicher-Zugriffsverwaltung (Prozessor- und Betriebssystemkonfiguration) wird eine konfliktfreie und sichere gemeinsame Nutzung der Datenverwaltungseinrichtung (der integrierten Schaltung), der implementierten Schnittstellen sowie aller Empfangs- und Sende-Daten durch mehrere Software-Anwendungen zur gleichen Zeit ermöglicht. Die Software-Anwendungen können dabei auf einem oder mehreren Prozessorkernen bzw. auch auf einem oder mehreren Mehrkern-Prozessoren parallel ausgeführt werden.
  • Unabhängig vom Schnittstellentyp kann der gleiche generische Ansatz für einen robusten und synchronisierten Datenaustausch zwischen der Hardware (der Datenverwaltungseinrichtung) und der Software (den auf den Prozessoren laufenden Anwendungen) zur Anwendung kommen. Dabei können Datenstrukturen verwendet werden, die Industriestandard-kompatibel sind. Dies betrifft zum Beispiel bekannte Systeme wie PCI-Express oder Rapid-I/O. Die Datenstrukturen können Ringpuffer nutzen, in Verbindung mit einem geeigneten Synchronisationsmodell (Produzent, Konsument, Zeiger) und einem Kommunikationsmodell (paketbasierte Speichertransfers, direkter Speicherzugriff (DMA)).
  • Aufgrund der Verwendung von im Wesentlichen Industriestandard-kompatiblen Komponenten ist der Aufwand für Zulassungsverfahren als Teil einer sicherheitskritischen Avionik überschaubar, ohne dass dabei Flexibilität und Effizienz eingeschränkt sind.
  • Mit Hilfe der Datenverarbeitungsvorrichtung ist eine Vereinheitlichung des Mechanismus der Ein- und Ausgabe von Daten unabhängig vom Typ der genutzten Schnittstelle möglich. Aufgrund der hardwaremäßigen Entlastung der Software-Anwendungen ist eine Steigerung der Effizienz in der Software-Ausführung möglich. Die Entlastung der Software von Eingabe- und Ausgabetätigkeiten führt zu einer Reduzierung der Interferenz in der Software-Ausführung, was einen erleichterten Nachweis des für Zulassungsfragen wichtigen Determinismus führt.
  • Die Datenverarbeitungsvorrichtung stellt ein robustes Modell dar, mit dem verschiedene Schnittstellen gleichzeitig gemeinsam durch verschiedene Anwendungen ohne additive Latenz genutzt werden können.
  • Die Vorrichtung ermöglicht eine sehr gute Skalierbarkeit von traditionellen Systemen mit einzelnen Prozessoren bis hin zu modernen Systemen mit einem oder mehreren Mehrkernprozessoren.
  • Diese und weitere Vorteile und Merkmale werden nachfolgend anhand eines Beispiels unter Zuhilfenahme der begleitenden Figuren erläutert. Es zeigen:
    • 1 ein schematisches Beispiel für die Konsolidierung älterer Rechnersysteme auf neue Rechnerarchitekturen;
    • 2 den prinzipiellen Aufbau einer Datenverarbeitungsvorrichtung nach dem Stand der Technik;
    • 3 eine schematische Darstellung einer erfindungsgemäßen Datenverarbeitungsvorrichtung; und
    • 4 eine Detaildarstellung der Speicherverwaltung.
  • 3 zeigt den schematischen Aufbau einer erfindungsgemäßen Datenverarbeitungsvorrichtung, die z.B. Teil eines Rechner-Systems sein kann. Komponenten, die den bereits oben im Zusammenhang mit 2 zum Stand der Technik beschriebenen Komponenten ähneln oder mit diesen identisch sein können, werden mit gleichen Bezugszeichen gekennzeichnet.
  • So ist ersichtlich, dass bei der erfindungsgemäßen Datenverarbeitungsvorrichtung von 3 im Unterschied zu der Datenverarbeitungsvorrichtung von 2 wenigstens eine zusätzliche Datenverwaltungseinrichtung 20 in der Verbindung 8 zwischen den Schnittstellen 5 und den Prozessoren 4 vorgesehen ist. In dem in 3 gezeigten Beispiel sind zwei Datenverwaltungseinrichtungen 20 (HW I/O Manager - Hardware) eingesetzt. Andere Varianten können auch mit nur einer Datenverwaltungseinrichtung 20 oder mit mehreren Datenverwaltungseinrichtungen 20 ausgestattet sein.
  • Die Datenverwaltungseinrichtung 20 handhabt den Datenfluss zwischen den verschiedenen Schnittstelleneinrichtungen 5 und den Anwendungen, die auf den Prozessoren 4 laufen. Insbesondere ist die Datenverwaltungseinrichtung 20 hardwaremäßig realisiert, z.B. in Form einer integrierten Schaltung (HW I/O Manager).
  • Die Datenverwaltungseinrichtung 20 übernimmt die Schnittstellenverwaltung sowie den Datentransport, wodurch deutlich niedrigere Latenzzeiten möglich sind, wie später noch erläutert wird. Die deutlich niedrigeren Latenzzeiten beruhen hauptsächlich auf der Virtualisierung der Schnittstellen durch die Datenverwaltungseinrichtung, der direkten gemeinsamen Nutzung eines später noch erläuterten Prozessor-Hauptspeichers, sowie dem autonomen Sortieren und Weiterleiten von eingehenden und ausgehenden Daten durch die Datenverwaltungseinrichtung 20.
  • In dem in 3 gezeigten konkreten Beispiel empfängt die Datenverwaltungseinrichtung 20 Daten von der Schnittstelle 5a, die ihrerseits mit einer externen Einrichtung E verbunden ist, und schreibt sie direkt in die Hauptspeicherbereiche, die in dem Prozessor 4a durch die Anwendungen 1 und 2 genutzt werden. Im Unterschied zu dem aus dem Stand der Technik bekannten Beispiel von 2 ist es somit nicht erforderlich, dass - wie dort - eine Anwendung (in 2: Anwendung 2) Daten empfängt und für die Nutzung durch eine andere Anwendung (in 2: Anwendung 1) kopieren muss. Vielmehr erledigt die Datenverwaltungseinrichtung 20 das Zurverfügungstellen der Daten für beide Anwendungen 1 und 2 gleichzeitig.
  • Zudem werden die über die Schnittstelle 5a empfangenen Daten auch direkt in den Hauptspeicherbereich der Anwendung 3 geschrieben, so dass auch dort aufwendige Kopiervorgänge (in 2 Kopieren der Daten von Anwendung 2 zu Anwendung 3) entfallen.
  • Zu diesem Zweck sind feste physikalische Verbindungen, insbesondere für die Datenverwaltungseinrichtung 20 zu den jeweiligen Speicherbereichen definiert, die idealerweise im Betrieb auch unveränderlich bleiben. Die Datenverwaltungseinrichtung 20 „weiß“ somit genau, in welche Speicherbereiche der Prozessoren 4 welche Daten geschrieben werden müssen.
  • Die Datenflüsse erfolgen somit über die Verbindung 8 zwischen der (Empfangs-)Schnittstelle 5a und den Speicherbereichen der Anwendungen 1 und 2 für den Prozessor 4a und dem Speicherbereich der Anwendung 3 auf dem Prozessor 4b.
  • Für die Schreibvorgänge durch die Datenverwaltungseinrichtung 20 ergeben sich extrem kurze Latenzzeiten. Diese liegen typischerweise unter 5 µs. Zum Vergleich: bei den Lese- und Kopiervorgängen der Vorrichtung von 2 waren erheblich längere Latenzzeiten im Bereich von Millisekunden erforderlich. Die Latenzzeiten bzw. die ihnen zugrunde liegenden Vorgänge sind in 3 auch durch gestrichelte Pfeile gekennzeichnet.
  • Im rechten Bildteil von 3 ist ein Beispiel für das Senden von Daten aus den Anwendungen 3 und 4 erläutert. Hier greift die (in 3 im rechten Bildteil dargestellte) Datenverwaltungseinrichtung 20 direkt auf die Speicherbereiche der Anwendungen 3 und 4 zu und übergibt die dort gelesenen Daten direkt an die Schnittstelle 5b.
  • Der Datenfluss erfolgt somit über die Verbindung 10 von der Anwendung 3 im Prozessor 4b und der Anwendung 4 im Prozessor 4c über die Datenverwaltungseinrichtung 20 zu der (Sende-)Schnittstelle 5b.
  • Auch hier sind die anfallenden Latenzzeiten sehr kurz und liegen typischerweise unter 10 µs.
  • Darüber hinaus können die Prozessoren 4 untereinander über Verbindungen 11 in üblicher Weise verbunden sein.
  • Die in 3 gezeigten Prozessoren 4 können jeweils einen Prozessorkern („CPU“) sowie die zugehörige Speicherhierarchie und Speicherverwaltung aufweisen. Wenn die Prozessoren 4 Teil von Mehrkernprozessoren sind (vgl. z. B. die Mehrkernprozessoren 7 in 1), ist es auch möglich, dass sich die Prozessorkerne (CPU) die Speicherverwaltung mit anderen Prozessorkernen (CPU) teilen, die Teil des betreffenden Mehrkernprozessors sind. In diesem Zusammenhang sei mit Bezug auf 1 ergänzt, dass für die dort beispielhaft gezeigten Mehrkernprozessoren 7 jeweils vier Prozessorkerne (entsprechend „CPU“ in 3) dargestellt sind. Selbstverständlich können die Mehrkernprozessoren 7 auch anders aufgebaut sein.
  • Dementsprechend können bei dem Beispiel von 3 z.B. die Prozessoren 4a und 4b Teil eines ersten Mehrkernprozessors und der Prozessor 4c Teil eines anderen Mehrkernprozessors sein.
  • 4 zeigt in größerem Detail ein Beispiel für eine andere Anwendung, um die Datenflüsse und Speicherzugriffe besser erläutern zu können.
  • Hierbei ist die Darstellung des eigentlichen Haupt-Prozessors 4 getrennt von einem dem Prozessor 4 zugeordneten Hauptspeicher 21. Bei den Darstellungen in den 2 und 3 wurde der jeweilige Hauptspeicher nicht separat dargestellt, sondern als Teil des Prozessors 4 (korrekter: Prozessoreinrichtung, bestehend aus den eigentlichen Prozessoren sowie erforderlichen weiteren Komponenten wie zum Beispiel Speicherbereichen etc.) dargestellt.
  • In dem Prozessor 4 laufen die Anwendungen 1 und 2, denen jeweils Speicherbereiche 22 (für Anwendung 1) und 23 (für Anwendung 2) zugeordnet sind. Die Verwaltung der Speicherbereiche 22, 23 erfolgt in bekannter Weise durch eine Speicherverwaltung 24.
  • Die Datenverwaltungseinrichtung 20 (HW I/O Manager) weist eine geeignete Konfiguration 25 auf, die es ihr ermöglicht, die jeweils definiert zugeordneten Schnittstellen 5 bzw. 5a, 5b und die damit verbundenen Datenflüsse zu handhaben. Insbesondere „weiß“ die Datenverwaltungseinrichtung 20, welche Daten von welcher Schnittstelle 5 in welche Speicherbereiche 22, 23 im Hauptspeicher 21 geschrieben werden müssen bzw. von dort ausgelesen und gesendet werden müssen.
  • Im in 4 gezeigten Beispiel werden die Empfangsdaten über die (Empfangs-)Schnittstelle 5a durch die Datenverwaltungseinrichtung 20 in die Speicherbereiche 22 (für Anwendung 1) und 23 (für Anwendung 2) geschrieben, wie auch bereits anhand von 3 erläutert. Die Anwendungen 1 und 2 haben ihrerseits direkten Zugriff auf die Speicherbereiche 22 und 23.
  • Auszugebende Daten werden in dem gezeigten Beispiel von der Anwendung 2 in den Speicherbereich 23 geschrieben und von dort durch die Datenverwaltungseinrichtung 20 ausgelesen und zu der Schnittstelle 5b geführt.
  • 4 zeigt lediglich den Aufbau eines stark vereinfachten Systems. Bei komplexeren Systemen ist es z.B. möglich, dass sich mehrere Prozessorkerne („CPU“) eine gemeinsame Speicherverwaltung und einen gemeinsamen Hauptspeicher teilen (z.B. bei Mehrkernprozessoren). Die Datenverwaltungseinrichtung 20 kann ihrerseits mit mehreren Mehrkernprozessoren gekoppelt sein.

Claims (9)

  1. Datenverarbeitungsvorrichtung, mit - mehreren Prozessoreinrichtungen (4); - mehreren Schnittstelleneinrichtungen (5), an die jeweils externe Einrichtungen (E) anschließbar sind; und mit - Verbindungen (8, 10) zwischen den Schnittstelleneinrichtungen (5) und den Prozessoreinrichtungen (4), über die Daten zwischen den Schnittstelleneinrichtungen (5) und den Prozessoreinrichtungen (4) transportierbar sind; wobei - in den Verbindungen (8, 10) wenigstens eine Datenverwaltungseinrichtung (20) vorgesehen ist, zum Handhaben von Datenflüssen zwischen den Schnittstelleneinrichtungen (5) und den Prozessoreinrichtungen (4).
  2. Datenverarbeitungsvorrichtung nach Anspruch 1, wobei die Schnittstelleneinrichtungen (5) ausgebildet sind zum Empfangen von Daten von externen Einrichtungen (E), die an die Schnittstelleneinrichtungen anschließbar sind, und/oder zum Senden von Daten an externe Einrichtungen, die an die Schnittstelleneinrichtungen anschließbar sind.
  3. Datenverarbeitungsvorrichtung nach Anspruch 1 oder 2, wobei wenigstens eine der Schnittstelleneinrichtungen (5) zum Empfangen von Daten von einer an die Schnittstelleneinrichtung anschließbaren externen Einrichtung (E) und wenigstens eine Schnittstelleneinrichtung zum Senden von Daten an eine an die Schnittstelleneinrichtung anschließbare externe Einrichtung ausgebildet ist.
  4. Datenverarbeitungsvorrichtung nach einem der vorstehenden Ansprüche, wobei die Datenverwaltungseinrichtung (20) als Hardwarekomponente ausgebildet ist.
  5. Datenverarbeitungsvorrichtung nach Anspruch 4, wobei die Hardwarekomponente modular und/oder logisch getrennt von den Prozessoreinrichtungen (4) und der Schnittstelleneinrichtungen (5) ausgebildet ist.
  6. Datenverarbeitungsvorrichtung nach Anspruch 4 oder 5, wobei die Hardwarekomponente mit wenigstens einem Teil der Schnittstelleneinrichtungen (5) direkt verbunden ist.
  7. Datenverarbeitungsvorrichtung nach einem der vorstehenden Ansprüche, wobei - die Prozessoreinrichtungen (4) Speicherbereiche (22, 23) aufweisen, zum Speichern von Daten; und wobei - die Datenverwaltungseinrichtung ausgebildet ist, um Datenflüsse zu Speicherbereichen (22, 23) der Prozessoreinrichtungen (4) zu handhaben.
  8. Datenverarbeitungsvorrichtung nach einem der vorstehenden Ansprüche, wobei wenigstens eine der Prozessoreinrichtungen (4) einen oder mehrere Prozessorkerne aufweist.
  9. Avionik-Rechnersystem mit einer Datenverarbeitungsvorrichtung nach einem der vorstehenden Ansprüche.
DE102018124106.2A 2018-09-28 2018-09-28 Datenverarbeitungsvorrichtung mit mehreren Prozessoren und mehreren Schnittstellen Pending DE102018124106A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE102018124106.2A DE102018124106A1 (de) 2018-09-28 2018-09-28 Datenverarbeitungsvorrichtung mit mehreren Prozessoren und mehreren Schnittstellen
EP19744651.1A EP3857390A1 (de) 2018-09-28 2019-07-18 Datenverarbeitungsvorrichtung mit mehreren prozessoren und mehreren schnittstellen
CA3113750A CA3113750A1 (en) 2018-09-28 2019-07-18 Data processing apparatus having multiple processors and multiple interfaces
PCT/EP2019/069362 WO2020064168A1 (de) 2018-09-28 2019-07-18 Datenverarbeitungsvorrichtung mit mehreren prozessoren und mehreren schnittstellen
US17/280,572 US11392514B2 (en) 2018-09-28 2019-07-18 Data processing apparatus having multiple processors and multiple interfaces
CN201980064292.6A CN112789604B (zh) 2018-09-28 2019-07-18 具有多个处理器和多个接口的数据处理设备
AU2019349437A AU2019349437B2 (en) 2018-09-28 2019-07-18 Data processing apparatus having multiple processors and multiple interfaces
IL281540A IL281540B2 (en) 2018-09-28 2019-07-18 A data processing device with multiple processors and multiple interfaces
JP2021515480A JP7146075B2 (ja) 2018-09-28 2019-07-18 複数のプロセッサ装置と複数のインターフェースを有するデータ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018124106.2A DE102018124106A1 (de) 2018-09-28 2018-09-28 Datenverarbeitungsvorrichtung mit mehreren Prozessoren und mehreren Schnittstellen

Publications (1)

Publication Number Publication Date
DE102018124106A1 true DE102018124106A1 (de) 2020-04-02

Family

ID=67439195

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018124106.2A Pending DE102018124106A1 (de) 2018-09-28 2018-09-28 Datenverarbeitungsvorrichtung mit mehreren Prozessoren und mehreren Schnittstellen

Country Status (9)

Country Link
US (1) US11392514B2 (de)
EP (1) EP3857390A1 (de)
JP (1) JP7146075B2 (de)
CN (1) CN112789604B (de)
AU (1) AU2019349437B2 (de)
CA (1) CA3113750A1 (de)
DE (1) DE102018124106A1 (de)
IL (1) IL281540B2 (de)
WO (1) WO2020064168A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018124106A1 (de) * 2018-09-28 2020-04-02 Rockwell Collins Deutschland Gmbh Datenverarbeitungsvorrichtung mit mehreren Prozessoren und mehreren Schnittstellen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170302587A1 (en) * 2014-09-25 2017-10-19 Siemens Aktiengesellschaft Method for transmitting data, and associated network node and associated network

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10056198A1 (de) * 2000-11-13 2002-02-14 Infineon Technologies Ag Kommunikationssystem zum Austausch von Daten unter Verwendung eines zusätzlichen Prozessors
US7231500B2 (en) * 2001-03-22 2007-06-12 Sony Computer Entertainment Inc. External data interface in a computer architecture for broadband networks
US7213081B2 (en) 2001-06-29 2007-05-01 Fujitsu Limited Dynamic determination of memory mapped input output range granularity for multi-node computer system
JP2003067350A (ja) 2002-05-27 2003-03-07 Mitsumasa Koyanagi プロセッシングシステム
JP2006161645A (ja) * 2004-12-06 2006-06-22 Denso Corp パワートレイン制御用センサ信号処理装置
CN101719054B (zh) * 2009-12-24 2011-05-18 北京飞天诚信科技有限公司 一种实现多卡槽访问的方法和装置
US9098462B1 (en) * 2010-09-14 2015-08-04 The Boeing Company Communications via shared memory
US8880811B2 (en) * 2011-06-27 2014-11-04 Intel Mobile Communications GmbH Data processing device and data processing arrangement for accelerating buffer synchronization
US9047243B2 (en) * 2011-12-14 2015-06-02 Ip Reservoir, Llc Method and apparatus for low latency data distribution
US9075820B2 (en) * 2012-07-30 2015-07-07 Hewlett-Packard Development Company, L.P. Distributed file system at network switch
US9137038B1 (en) * 2012-08-30 2015-09-15 Rockwell Collins, Inc. Integrated modular avionics system with distributed processing
DE102012023395A1 (de) * 2012-11-29 2014-06-05 Eads Deutschland Gmbh Schnittstellenvorrichtung und Verfahren zum Austauschen von Nutzdaten
US9268797B2 (en) * 2012-12-21 2016-02-23 Zetta Inc. Systems and methods for on-line backup and disaster recovery
CN103532876A (zh) * 2013-10-23 2014-01-22 中国科学院声学研究所 数据流的处理方法与系统
US11263666B2 (en) * 2014-01-27 2022-03-01 Ushur, Inc. System and methods for a micro-engagement platform
KR20150095139A (ko) * 2014-02-12 2015-08-20 삼성전자주식회사 채널 버퍼로의 직접 접근이 가능한 직접 메모리 접근 컨트롤러 및 시스템.
US9910809B2 (en) * 2014-12-19 2018-03-06 Intel Corporation High performance interconnect link state transitions
DE102015206196A1 (de) * 2015-04-08 2016-10-13 Robert Bosch Gmbh Verwaltung von Schnittstellen in einem verteilten System
US9378043B1 (en) * 2015-05-28 2016-06-28 Altera Corporation Multilayer quality of service (QOS) for network functions virtualization platforms
US10248615B2 (en) * 2016-09-19 2019-04-02 Harman International Industries, Incorporated Distributed processing in a network
CN106776452B (zh) * 2016-12-14 2020-02-04 英业达科技有限公司 服务器系统
US11314516B2 (en) * 2018-01-19 2022-04-26 Marvell Asia Pte, Ltd. Issuing instructions based on resource conflict constraints in microprocessor
US10496594B1 (en) * 2018-06-01 2019-12-03 Nxp Usa, Inc. Inter-processor communication method for access latency between system-in-package (SIP) dies
DE102018124106A1 (de) * 2018-09-28 2020-04-02 Rockwell Collins Deutschland Gmbh Datenverarbeitungsvorrichtung mit mehreren Prozessoren und mehreren Schnittstellen
US11320994B2 (en) * 2020-09-18 2022-05-03 EMC IP Holding Company LLC Dynamic configuration change control in a storage system using multi-path layer notifications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170302587A1 (en) * 2014-09-25 2017-10-19 Siemens Aktiengesellschaft Method for transmitting data, and associated network node and associated network

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Mustacchi, R.: Turtles on the wire: understanding how the OS uses the modern NIC. 15.9.2016<https://www.joyent.com/blog/virtualizing-nics>In: <https://web.archive.org> am 14.3.2017(recherchiert am 30.4.2019) *
William, P. et al.: Concurrent Direct Network Access for Virtual Machine Monitors. In: Prcoeedings of the 2007 IEEE 13th International Symposium on High Performance Computer Architecture. Scottsdale, AZ, USA, 10 - 14 Feb. 2007. pp 306 – 317 *

Also Published As

Publication number Publication date
IL281540A (en) 2021-05-31
IL281540B1 (en) 2023-11-01
JP2022502743A (ja) 2022-01-11
CN112789604A (zh) 2021-05-11
JP7146075B2 (ja) 2022-10-03
WO2020064168A1 (de) 2020-04-02
AU2019349437B2 (en) 2022-10-20
IL281540B2 (en) 2024-03-01
CA3113750A1 (en) 2020-04-02
CN112789604B (zh) 2024-04-26
EP3857390A1 (de) 2021-08-04
AU2019349437A1 (en) 2021-05-27
US11392514B2 (en) 2022-07-19
US20220092000A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
DE102010005104B3 (de) Elektronische Vorrichtung und Verfahren für einen größeren Adressbereich auf einem IIC oder einem IIC-kompatiblen Bus
EP0048767B1 (de) Prioritätsstufengesteuerte Unterbrechungseinrichtung
DE3914265C2 (de)
DE102008034500B4 (de) Arbitrierung
EP0952520B1 (de) Vorrichtung zur fehlertoleranten Ausführung von Programmen
DE102016000126B4 (de) Serielles Bussystem mit Koppelmodulen
DE4018481C2 (de)
EP0006164A1 (de) Multiprozessorsystem mit gemeinsam benutzbaren Speichern
EP2595016A1 (de) Verfahren, Computerprogramm, computerlesbares Medium und Recheneinheit zur Bedienung von Feldgeräten
EP2110995B1 (de) Datenübertragungsvorrichtung
DE69119149T2 (de) Struktur zur direkten Speicher-zu-Speicher-Übertragung
EP3444682A1 (de) Verfahren zum rechnergestützten koppeln eines verarbeitungsmoduls in ein modulares technisches system und modulares technisches system
DE112013001211B4 (de) Multithread-Paketverarbeitung
DE102018124106A1 (de) Datenverarbeitungsvorrichtung mit mehreren Prozessoren und mehreren Schnittstellen
DE102011011682B4 (de) Programmierbare Steuerung zum parallelen Ausführen einer Vielzahl von unabhängigen Ablaufprogrammen
DE19527089A1 (de) Einrichtung zur Steuerung einer Druckmaschine
DE112011106017T5 (de) Energiemanagement in einem diskreten Speicherabschnitt
DE10306285A1 (de) Mikrocomputersystem
EP3019967A1 (de) Zählereinheit und steuerungssystem mit zählereinheit
EP0525214A1 (de) Verfahren zum Betreiben eines Automatisierungsgeräts
DE1956225C3 (de) Digitales Rechner- und Steuersystem
DE3874517T2 (de) Abtasterschnittstelle fuer leitungsadapter einer uebertragungssteuerung.
BE1018214A3 (de) Verfahren für den mehrpunktbetrieb eines kontrollsystems.
DE3241356A1 (de) Vorrichtung zur mikroprogramm-steuerung eines informationstransfers und verfahren zu ihrem betrieb
DE102006004989A1 (de) Datenverarbeitungssystem mit mehreren Ausführungseinheiten

Legal Events

Date Code Title Description
R012 Request for examination validly filed