CN112789604B - 具有多个处理器和多个接口的数据处理设备 - Google Patents
具有多个处理器和多个接口的数据处理设备 Download PDFInfo
- Publication number
- CN112789604B CN112789604B CN201980064292.6A CN201980064292A CN112789604B CN 112789604 B CN112789604 B CN 112789604B CN 201980064292 A CN201980064292 A CN 201980064292A CN 112789604 B CN112789604 B CN 112789604B
- Authority
- CN
- China
- Prior art keywords
- data
- processor
- interface
- data management
- management device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims abstract description 34
- 238000013523 data management Methods 0.000 claims abstract description 48
- 238000000034 method Methods 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 28
- 238000007726 management method Methods 0.000 description 8
- 238000012546 transfer Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000013439 planning Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000010076 replication Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/28—Enhancement of operational speed, e.g. by using several microcontrol devices operating in parallel
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multi Processors (AREA)
Abstract
说明了一种数据处理设备，具有多个处理器装置(4)，多个接口装置(5)，外部装置(E)分别能够连接到所述多个接口装置(5)，以及具有在所述接口装置(5)与所述处理器装置(4)之间的连接(8、10)，经由所述连接(8、10)能够在所述接口装置(5)与所述处理器装置(4)之间传送数据。在所述连接(8、10)中，存在用于处理所述接口装置(5)与所述处理器装置(4)之间的数据流的至少一个数据管理装置(20)的设置。所述数据管理装置(20)为硬件组件的形式。
Description
技术领域
本发明涉及一种具有多个处理器装置和多个接口装置的数据处理设备，特别涉及一种用于航空电子的数据处理设备。
背景技术
航空电子通常指飞机上使用的电气和电子设备的整体。随着现代微电子学的发展，而且越来越多的功能集成得更小，更强大且更有效的航空电子计算机系统正在迅速发展。航空电子计算机系统的特殊性在于一般而言其必须经过耗时和繁复的批准程序。只有已经获得批准后，相应的组件才可以用于航空，例如用于飞机或航空电子设备。因此，这些组件中的更改可能只会非常缓慢和勉强地发生。
在航空电子中常见的计算机系统中，大多数时候提供能够运行个体应用程序的处理器。这些处理器耦合至接口，接口转而可以耦合至其它设备，例如测量设备或传感器等。
由于前述长期的批准程序，因此在实践中可能会发生以下的情况，特别地，就接口的结构而言或就接口的定义而言，接口必须数十年来保持不变地使用。接口的每次更改或者即使是接口的新的定义都将是极其繁复的，并且因此，只有在益处大于高昂的代价的情况下才是合理的。
在现代化计划的过程中，在现有飞行平台上，多个现有子系统通常将被个体高度集成的设备所替换。在该过程中，可以利用附加特征来扩展现有功能。
图1示意性示出航空电子系统的典型发展。图片的左侧部分示出传统网络架构1，其在现代化过程中将进一步发展为高度集成的航空电子设备2。
传统网络架构1的特征在于存在众多个体计算机系统3，其中各计算机系统3具有一个或多个处理器4和连接到处理器4的接口5。接口5可以转而耦合到适当的连接器6(例如连接器插头或插座)，以便能够连接外部设备。
在现代化的过程中，这种复杂和多样化的系统将被进一步集成，如图1的图片的右侧部分中所示。在该过程中，致力于使航空电子中的现代多核处理器7也可无限制地用于安全性至关重要的应用。
因此，创建了高度并行的计算机架构，在该计算机架构上，可以同时执行若干上下文中的众多大多数不同的应用程序(软件)。在该过程中，应用程序或上下文将共享所定义数量的物理资源(硬件)。特别地，计算机子系统的众多输入和输出接口(I/O接口)通常也属于这种物理资源。
一个问题是要实现更灵活的I/O架构，通过该架构能够实现不仅是已经(长期)建立的接口标准，而且包括新的或者甚至未来的接口标准的集成。应优选使其标准化，并使其可高效地用于经认证的多核计算机子系统。
在航空电子中，就众所周知的系统而言，存在物理接口分别分配给个体软件应用程序、处理器核或处理器的物理接口的固定分配。这高度限制了现有子系统的可伸缩性和灵活性。如果某种类型的多于一个接口将通过例如专用集成电路(IC)的方式来实现，则进行将集成电路及其相关联的功能分配给个体处理器核及相关联的驱动器和应用程序软件上下文。在该过程中，借助I/O服务器软件可以实现一定的灵活性。然而，没有实现令人满意的方案，尤其在附加延迟、过程规划的高度复杂性、多个数据复制过程与计算时间要求之间的复杂交换关系方面。因此，这些方法经常非常复杂或非常受到延迟影响。
通常在接口(I/O硬件)和软件层之间交换数据，因为相关的软件应用程序请求数据。作为该请求的结果，经由外围接口(例如PCI Express)直接从分配给该接口的存储器中获取数据，或者在相关的存储器中提供该数据以进行传输。
其它专用硬件也经常用于组织外围设备和主存储器之间的数据传送，并以此方式减轻软件应用程序的负担(例如借助处理器DMA控制器)。
图2示出具有多个接口的航空电子中的计算机系统的典型的众所周知的实现的抽象示例，该多个接口由多个处理器上的应用程序(软件应用程序)共同使用。
在本示例中，示出在其上运行总共五个不同的应用程序的三个处理器4。为了更好的区分，利用附图标记4a、4b和4c标记处理器。利用附图标记5a和5b标记为了说明而在本文中更详细地描述的接口5。
接口5或5a、5b可以耦合到未示出的外部装置E，例如其它设备、传感器、继电器、阀、电动机等。
在本示例中，数据从外部装置E经由接口5a供给，并从那里经由连接8传输到处理器4a。特别地，数据从接口5a流到在处理器4a上运行的应用程序2。应用程序2控制接口5a，并且因此还控制数据流。
此外，应用程序2与同样在处理器4a上运行的应用程序1以及在另一处理器即处理器4b上运行的应用程序3共享传入的数据。
在该过程中创建的数据流由(在应用程序2与应用程序1之间的)连接9a和(在应用程序2与应用程序3之间的)9b标记。
而且，在各情况下，延迟与可能包括不同时间段的数据流相关联。应用程序2从接口5a读取数据通常花费少于1ms的时间。这也适用于在处理器4a内经由连接9a将数据从应用程序2复制到应用程序1。
相反，从处理器4a复制到处理器4b、即从应用程序2复制到应用程序3可能更耗时得多，通常少于40ms。
图2的图片的右侧部分中示出另一数据流。在该图中，数据将经由接口5b输出到外部装置E。接口5b由应用程序4经由连接10控制。由于应用程序3的数据将经由接口5b输出，因此处理器4c上的应用程序4使得接口5b可用于其它处理器4b上的应用程序3，以传输数据。出于该目的，在应用程序3与应用程序4之间存在附加连接11。
因此，针对该过程，必须在两个处理器(这里为处理器4b和4c)之间再次复制数据，这可能导致小于40ms的延迟时间。由应用程序4(软件)写入接口5b通常＜1ms。
特别地，本文中提到的典型延迟时间可以贯穿个体处理器之间的软件数据传输、复制过程和异步软件过程规划而发生。延迟时间或其基础过程在图2中用虚线箭头标记。
US2006/0123071A1描述了一种用于处理由车辆的动力系统内的传感器提供的信号的设备。
从US9,137,038B1知道一种具有分布到多个处理器的数据处理的航空电子计算机系统，其中这些处理器经由数据总线彼此连接。
EP3098718 A1总体描述了一种包括主机处理器和耦合到主机处理器的加速处理器的虚拟化平台。
发明内容
本发明基于如下的目的：一方面在其灵活性方面，以及另一方面在数据流速度或延迟时间的减少方面，改进这样描述的航空电子数据处理设备。
根据本发明，该目的是通过包括数据处理设备的航空电子计算机系统来实现的。因此，特别地，根据本发明的数据处理设备可以有利地用于航空电子计算机系统中。
提供了一种包括数据处理设备的航空电子计算机系统，包括多个处理器，外部装置各自能够连接到的多个接口，以及包括在所述接口与所述处理器之间的连接，经由所述连接能够在所述接口与所述处理器之间传送数据，其中在所述连接中设置用于处理所述接口与所述处理器之间的数据流的至少一个数据管理装置。
因此，与众所周知的数据处理设备相反，用于处理所述数据流的数据管理装置在所述数据处理设备中附加地设置在所述接口与所述处理器之间的所述连接中。特别地，由此减轻了处理器和在该处理器上运行的软件应用程序的数据处理任务，并且提高了效率。
所提到的外部装置通常是设备、传感器、电机、阀、开关、照明元件、空调组件等，它们例如在航空中使用并且可以连接到接口。因此，这些外部装置不是指定数据处理设备的一部分。而是，所描述的数据处理设备的系统边界使得由此检测不到可连接的外部装置。
处理器是可以以众所周知的方式构建的处理器装置，并且特别地可以包括一个或多个主处理器或处理器核(CPU)、控制或尾部单元(tail unit)、算术单元、寄存器、数据线(数据总线)、高速缓存以及存储器管理单元(MMU)。因此，术语“处理器”不仅仅包括实际的处理器，而且自然还包括处理器的操作所需的耦合到处理器的存储器区域(例如，主存储器)。
接口可以是多样化设计的接口装置，特别地，其被配置为硬件接口，以便将用于航空的设备耦合到一个或多个处理器。因此，所述接口可以例如被配置为模拟接口或数字接口、并行接口或串行接口等。
因此，接口可以包括各种不同类型的接口，例如，离散接口(28V、GND开路、12V、5V、TTL、PWM)、模拟接口(电流、电压、频率)、串行接口、数字接口等。接口还可以包括多个传统的离散(模拟、数字)接口、串行(ARINC-429、RS-422等)接口、总线(MIL-STD-1553、CAN、STANAG-3910等)接口以及现代网络接口(以太网、AFDX、光纤通道等)。
所提到的连接一方面可以存在于处理器与接口之间，以及另一方面也可以直接存在于处理器之间。
例如，如以上结合图1所说明的，可以在操作多核处理器的航空电子计算机系统中设置多个处理器装置，在该多核处理器上运行必须通用地访问接口的软件应用程序。
因此，数据管理装置与接口和处理器分开地被附加提供。因此，可以不需要对接口和处理器进行结构上的更改，这可以简化并加快相应的批准过程。
特别地，处理数据流包括执行通常与处理数据流相关联的措施，诸如管理、分类、对传入和传出数据进行传输等。
取决于数据处理设备的复杂性，还可以使用多个数据管理装置，各个数据管理装置被分配给接口并且处理来自接口以及到接口的数据流。
接口可以被配置为从可连接至该接口的外部装置接收数据，和/或向可连接到该接口的外部装置发送数据。因此，接口可以以通常的方式执行接收和发送数据。
因此，至少一个接口可以被配置为从可连接到该接口的外部装置接收数据，并且至少一个接口可以被配置为向可连接到该接口的外部装置发送数据。
数据管理装置可以被配置为硬件组件。这意味着数据不是通过软件来管理，因此，特别地，不是通过使用处理器上运行的应用程序来管理，而是意味着数据管理装置表示其自身的硬件组件。特别地，数据管理装置可以被配置为集成电路(IC)。
硬件组件或集成电路可以被模块化地配置和/或被配置为在逻辑上区别于(logically distinct from)处理器和接口。因此，硬件组件可以在结构上被配置成与处理器和接口不同，并且表示其自身的组件，使得不需要在结构上布置处理器和接口，由此简化了批准程序。类似地，例如，硬件组件可以在片上系统上实现，在该片上系统中所有组件共同集成在单个芯片上，然而，其中相对于其它组件(处理器、接口)给予该硬件组件逻辑上的区别。
硬件组件可以直接连接到接口的至少一部分。以此方式，可以快速交换数据。
处理器可以包括用于存储数据的存储器区域，其中数据管理装置可以被配置为处理到处理器的存储器区域的数据流。在该过程中，可以特别地针对在处理器上运行的应用程序来定义物理存储器区域。这些存储器区域通常在主存储器中，相关应用程序可以使用存储在其中的数据。另外，可以在不使用相关应用程序的情况下由数据管理装置直接控制存储器区域。由此减轻了应用程序的负担，并显著地减少了延迟时间。因此，数据管理装置可以直接将数据写入物理存储器区域中或从物理存储器区域读取数据。
在该过程中，使用主存储器(即处理器RAM)是特别有利的。例如，也可以物理上分配存储器作为经由接口的外部装置。然而，处理器就只能够通过该外围接口的方式来访问该存储器，由此可能产生显著的延迟。然而，处理器可以以快速和低延迟的方式访问主存储器，而对于分配给外部设备的存储器则不是这种情况。
处理器装置中的至少一个可以具有一个或多个处理器核。类似地，计算机系统可以包括至少一个或多个处理器装置。
数据处理设备可以以特别有利的方式用于航空电子计算机系统中。
集成电路(硬件)形式的数据管理装置接管在完全自主的不同类型的多个所分配的航空电子I/O接口上的传入和传出数据的分类和传输。这很大程度上是在处理器中运行的软件没有进行持续控制工作和数据传送的情况下发生的。
数据管理装置使得经由接口接收的接收数据在处理器主存储器内直接可用于彼此独立的多个软件应用程序。数据管理装置从处理器主存储器中收集待由软件向外传输到外部装置的数据。在该过程中，在接口与处理器主存储器之间传输数据，而无需处理器上所运行的软件应用程序的积极参与。
由于适当的存储器访问管理(处理器和操作系统配置)，使得能够通过多个软件应用程序同时对(集成电路的)数据管理装置、所实现的接口以及所有接收和发送的数据进行无冲突且安全的共同使用。在该过程中，软件应用程序可以在一个或多个处理器核或者一个或多个多核处理器上并行执行。
与接口的类型无关，相同的通用方法可以用于硬件(数据管理装置)与软件(在处理器上运行的应用程序)之间的鲁棒和同步的数据交换。在该过程中，可以使用与工业标准兼容的数据结构。这例如涉及诸如PCI-Express或Rapid-I/O等的众所周知的系统。数据结构可以与适当的同步模型(生产者、消费者、信号量)和通信模型(基于数据包的存储器传输、直接存储器访问[DMA])相关联地使用环形缓冲器。
由于使用了与工业标准基本兼容的组件，作为安全性至关重要的航空电子的一部分的审批程序的经费是可管理的，而没有限制灵活性和效率。
借助于数据处理设备，可以与所使用的接口类型无关地对输入和输出数据的机制进行标准化。由于在硬件方面减轻了软件应用程序的负担，所以可以提高软件执行的效率。对软件减轻输入和输出活动导致减少了对软件执行的干扰，这使得容易证明对于批准问题而言关键的确定性。
数据处理设备是鲁棒的模型，通过该数据处理设备，不同的应用程序可以同时共同地使用不同的接口，而没有附加延迟。
该设备实现了具有个体处理器的传统系统到具有一个或多个多核处理器的现代系统的良好可伸缩性。
附图说明
在下文中，基于示例并借助附图，对这些以及附加的优点和特征进行了说明，其中：
图1示出将较旧的计算机系统合并为新的计算机架构的示意性示例；
图2示出根据现有技术的数据处理设备的主要结构；
图3示出根据本发明的数据处理设备的示意性表示；以及
图4示出存储器管理的详细表示。
具体实施方式
图3示出根据本发明的数据处理设备的示意性结构，该数据处理设备可以例如是计算机系统的一部分。用相同的附图标记对与以上结合与现有技术有关的图2描述的组件类似的或可以与这些组件相同的组件进行标记。
因此可以看出，与图2的数据处理设备相反，在根据图3的发明的数据处理设备中，接口5与处理器4之间的连接8中设置有至少一个附加的数据管理装置20。在图3所示的示例中，使用了两个数据管理装置20(HW I/O管理器-硬件)。其它变型也可以仅配备一个数据管理装置20或配备多个数据管理装置。
数据管理装置20对在不同接口装置5与处理器4上运行的应用程序之间的数据流进行处理。特别地，数据管理装置20例如以集成电路(硬件I/O管理器)的形式实现为硬件。
如稍后所说明的，数据管理装置20接管接口管理和数据传送，由此可以显著降低延迟时间。显著降低的延迟时间主要基于通过数据管理装置对接口的虚拟化、稍后将说明的处理器主存储器的直接共同使用、以及通过数据管理装置20对传入和传出数据的自主分类和传输。
在图3所示的具体示例中，数据管理装置20从接口5a(该接口5a转而连接到外部装置E)接收数据，并将这些数据直接写入到应用程序1和2在处理器4a中使用的主存储器区域中。与现有技术中已知的图2的示例相反，因此，与图2不同，不需要应用程序(在图2中为应用程序2)接收数据以及必须复制这种数据以供另一应用程序(在图2中为应用程序1)使用。而是，数据管理装置20使得数据同时对应用程序1和2两者可用。
另外，经由接口5a接收的数据也被直接写入应用程序3的主存储器区域，使得其中也省略了繁复的复制过程(在图2中将数据从应用程序2复制到应用程序3)。
出于此目的，定义了到相关的存储器区域的(特别是用于数据管理装置20的)固定的物理连接，理想的是该物理连接在操作中还保持不变。因此，数据管理装置20准确地“知道”必须将哪些数据写入到处理器4的哪些存储器区域中。
因此，数据流经由连接8在(接收)接口5a与用于处理器4a的应用程序1和2的存储器区域以及处理器4b上的应用程序3的存储器区域之间发生。
由于数据管理装置20进行的写入过程，因而导致极其短的延迟时间。这些延迟时间通常小于5μs。出于比较：对于图2的设备的读取和复制过程，需要毫秒范围内的显著更长的延迟时间。延迟时间或其基础过程在图3中用虚线箭头标记。
在图3的图片的右侧部分中说明了从应用程序3和4发送数据的示例。这里，数据管理装置20(在图3中在图片的右侧部分中示出)直接访问应用程序3和4的存储器区域，并将在其中读取的数据直接传输到接口5b。
因此，数据流按如下发生：从处理器4b中的应用程序3和处理器4c中的应用程序4经由连接10和数据管理装置20到(发送)接口5b。
同样，这里，发生的延迟时间非常短并且通常小于10μs。
另外，处理器4可以以通常的方式经由连接11彼此连接。
在各情况下，图3中所示的处理器4可以具有处理器核(“CPU”)以及相关联的存储器层次结构和存储器管理。如果处理器4是多核处理器(例如，参见图1中的多核处理器7)的一部分，则处理器核(CPU)还可以与作为所讨论的多核处理器的一部分的其它处理器核(CPU)共享存储器管理。在这一点上，参考图1通过示例的方式进行补充说明，在各情况下，针对其中示出的多核处理器7，示出了四个处理器核(相应地，图3中的“CPU”)。当然，多核处理器7可以被不同地构造。
因此，在图3的示例中，处理器4a和4b可以例如是第一多核处理器的一部分，以及处理器4c可以是另一多核处理器的一部分。
图4更详细地示出另一应用程序的示例，以便能够更好地说明数据流和存储器访问。
在该图中，实际主处理器4的表示与分配给处理器4的主存储器21分开。在图2和3的表示中，相关主存储器没有分开地示出，而是作为处理器4的一部分示出(更准确地是：处理器装置包括实际处理器和所需的诸如存储器区域等的其它组件)。
分别被分配了存储器区域22(用于应用程序1)和23(用于应用程序2)的应用程序1和2在处理器4中运行。存储器区域22、23由存储器管理24以已知方式进行管理。
数据管理装置20(HW I/O管理器)具有适当的配置25，该配置使得数据管理装置20能够在各情况下以所定义的方式处理分配给数据管理装置20的接口5或5a、5b以及与其相关联的数据流。特别地，数据管理装置20“知道”必须将来自哪个接口5的哪个数据写入主存储器21中的哪个存储器区域22、23中，或者必须从入主存储器21中的哪个存储器区域22、23中读取来自哪个接口5的哪个数据并发送该数据。
在图4所示的示例中，如已经基于图3所说明的，数据管理装置20经由(接收)接口5a将接收到的数据写入存储器区域22(用于应用程序1)和23(用于应用程序2)。应用程序1和2转而直接访问存储器区域22和23。
在所示的示例中，由应用程序2将待输出的数据写入到存储器区域23中，并从存储器区域23由数据管理装置20读取并路由到接口5b。
图4仅示出了高度简化系统的结构。在更复杂的系统中，例如，多个处理器核(“CPU”)可以共享公共存储器管理和公共主存储器(例如，在多核处理器中)。数据管理装置20转而可以耦合到多个多核处理器。
Claims (3)
1.一种包括数据处理设备的航空电子计算机系统，所述数据处理设备包括：
-多个处理器装置(4)，其中所述多个处理器装置(4)的至少一个处理器装置具有能够并行执行多个软件应用程序的一个或多个处理器核；
-外部装置(E)各自能够连接到的多个接口装置(5)；以及所述数据处理设备包括
-在所述接口装置(5)与所述处理器装置(4)之间的连接(8、10)，经由所述连接(8、10)能够在所述接口装置(5)与所述处理器装置(4)之间传送数据；
其中，
-在所述连接(8、10)中设置有用于处理所述接口装置(5)与所述处理器装置(4)之间的数据流的至少一个数据管理装置(20)；
-所述处理器装置(4)具有用于存储数据的存储器区域(22、23)，其中所述存储器区域(22、23)各自耦合到所述处理器核；
-所述数据管理装置被配置为处理到所述处理器装置(4)的存储器区域(22、23)的数据流；
-所述存储器区域(22、23)能够由所述数据管理装置(20)直接控制，使得所述数据管理装置能够将数据写入针对相关应用程序所明确定义的物理存储器区域或者从该物理存储器区域读取数据；
-所述数据管理装置(20)被配置为硬件组件；
-所述硬件组件被模块化地配置和/或所述硬件组件被配置为在逻辑上区别于所述处理器装置(4)和所述接口装置(5)；
-所述硬件组件直接连接到所述接口装置(5)的至少一部分；以及其中
-所述数据管理装置(20)和所述接口装置(5)之间的数据流以及所述数据管理装置(20)和所述处理器装置(4)之间的数据流使用分开的连接(8、10)。
2.根据权利要求1所述的航空电子计算机系统，其中，所述接口装置(5)被配置为从能够连接到所述接口装置的外部装置(E)接收数据，和/或将数据发送到能够连接到所述接口装置的外部装置。
3.根据权利要求1或2所述的航空电子计算机系统，其中，所述接口装置(5)中的至少一个接口装置被配置为从能够连接到所述接口装置的外部装置(E)接收数据，以及至少一个接口装置被配置为将数据发送到能够连接到所述接口装置的外部装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102018124106.2A DE102018124106A1 (de) | 2018-09-28 | 2018-09-28 | Datenverarbeitungsvorrichtung mit mehreren Prozessoren und mehreren Schnittstellen |
| DE102018124106.2 | 2018-09-28 | ||
| PCT/EP2019/069362 WO2020064168A1 (de) | 2018-09-28 | 2019-07-18 | Datenverarbeitungsvorrichtung mit mehreren prozessoren und mehreren schnittstellen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112789604A CN112789604A (zh) | 2021-05-11 |
| CN112789604B true CN112789604B (zh) | 2024-04-26 |
Family
ID=67439195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980064292.6A Active CN112789604B (zh) | 2018-09-28 | 2019-07-18 | 具有多个处理器和多个接口的数据处理设备 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US11392514B2 (zh) |
| EP (1) | EP3857390A1 (zh) |
| JP (1) | JP7146075B2 (zh) |
| CN (1) | CN112789604B (zh) |
| AU (1) | AU2019349437B2 (zh) |
| CA (1) | CA3113750A1 (zh) |
| DE (1) | DE102018124106A1 (zh) |
| IL (1) | IL281540B2 (zh) |
| WO (1) | WO2020064168A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102018124106A1 (de) * | 2018-09-28 | 2020-04-02 | Rockwell Collins Deutschland Gmbh | Datenverarbeitungsvorrichtung mit mehreren Prozessoren und mehreren Schnittstellen |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1474970A (zh) * | 2000-11-13 | 2004-02-11 | �����ɷ� | 利用额外的处理器交换数据的通信系统 |
| CN101040268A (zh) * | 2004-10-05 | 2007-09-19 | 索尼计算机娱乐公司 | 宽带网络计算机体系结构中的外部数据接口 |
| CN102855199A (zh) * | 2011-06-27 | 2013-01-02 | 英特尔移动通信有限责任公司 | 数据处理设备和数据处理装置 |
| CN103532876A (zh) * | 2013-10-23 | 2014-01-22 | 中国科学院声学研究所 | 数据流的处理方法与系统 |
| US9137038B1 (en) * | 2012-08-30 | 2015-09-15 | Rockwell Collins, Inc. | Integrated modular avionics system with distributed processing |
| WO2016162144A1 (de) * | 2015-04-08 | 2016-10-13 | Robert Bosch Gmbh | Verwaltung von schnittstellen in einem verteilten system |
| EP3098718A1 (en) * | 2015-05-28 | 2016-11-30 | Altera Corporation | Multilayer quality of service (qos) for network functions virtualization platforms |
| CN107846443A (zh) * | 2016-09-19 | 2018-03-27 | 哈曼国际工业有限公司 | 网络中的分布式处理 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7213081B2 (en) | 2001-06-29 | 2007-05-01 | Fujitsu Limited | Dynamic determination of memory mapped input output range granularity for multi-node computer system |
| JP2003067350A (ja) | 2002-05-27 | 2003-03-07 | Mitsumasa Koyanagi | プロセッシングシステム |
| JP2006161645A (ja) * | 2004-12-06 | 2006-06-22 | Denso Corp | パワートレイン制御用センサ信号処理装置 |
| CN101719054B (zh) * | 2009-12-24 | 2011-05-18 | 北京飞天诚信科技有限公司 | 一种实现多卡槽访问的方法和装置 |
| US9098462B1 (en) | 2010-09-14 | 2015-08-04 | The Boeing Company | Communications via shared memory |
| US9047243B2 (en) * | 2011-12-14 | 2015-06-02 | Ip Reservoir, Llc | Method and apparatus for low latency data distribution |
| US9075820B2 (en) * | 2012-07-30 | 2015-07-07 | Hewlett-Packard Development Company, L.P. | Distributed file system at network switch |
| DE102012023395A1 (de) * | 2012-11-29 | 2014-06-05 | Eads Deutschland Gmbh | Schnittstellenvorrichtung und Verfahren zum Austauschen von Nutzdaten |
| US9268797B2 (en) * | 2012-12-21 | 2016-02-23 | Zetta Inc. | Systems and methods for on-line backup and disaster recovery |
| US11263666B2 (en) * | 2014-01-27 | 2022-03-01 | Ushur, Inc. | System and methods for a micro-engagement platform |
| KR20150095139A (ko) * | 2014-02-12 | 2015-08-20 | 삼성전자주식회사 | 채널 버퍼로의 직접 접근이 가능한 직접 메모리 접근 컨트롤러 및 시스템. |
| DE102014219472A1 (de) * | 2014-09-25 | 2016-03-31 | Siemens Aktiengesellschaft | Verfahren zum Übertragen von Daten, Netzknoten und Netzwerk |
| US9910809B2 (en) * | 2014-12-19 | 2018-03-06 | Intel Corporation | High performance interconnect link state transitions |
| CN106776452B (zh) * | 2016-12-14 | 2020-02-04 | 英业达科技有限公司 | 服务器系统 |
| US11314516B2 (en) * | 2018-01-19 | 2022-04-26 | Marvell Asia Pte, Ltd. | Issuing instructions based on resource conflict constraints in microprocessor |
| US10496594B1 (en) * | 2018-06-01 | 2019-12-03 | Nxp Usa, Inc. | Inter-processor communication method for access latency between system-in-package (SIP) dies |
| DE102018124106A1 (de) * | 2018-09-28 | 2020-04-02 | Rockwell Collins Deutschland Gmbh | Datenverarbeitungsvorrichtung mit mehreren Prozessoren und mehreren Schnittstellen |
| US11320994B2 (en) * | 2020-09-18 | 2022-05-03 | EMC IP Holding Company LLC | Dynamic configuration change control in a storage system using multi-path layer notifications |
-
2018
- 2018-09-28 DE DE102018124106.2A patent/DE102018124106A1/de active Pending
-
2019
- 2019-07-18 CN CN201980064292.6A patent/CN112789604B/zh active Active
- 2019-07-18 US US17/280,572 patent/US11392514B2/en active Active
- 2019-07-18 JP JP2021515480A patent/JP7146075B2/ja active Active
- 2019-07-18 IL IL281540A patent/IL281540B2/en unknown
- 2019-07-18 EP EP19744651.1A patent/EP3857390A1/de active Pending
- 2019-07-18 CA CA3113750A patent/CA3113750A1/en active Pending
- 2019-07-18 WO PCT/EP2019/069362 patent/WO2020064168A1/de active Search and Examination
- 2019-07-18 AU AU2019349437A patent/AU2019349437B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1474970A (zh) * | 2000-11-13 | 2004-02-11 | �����ɷ� | 利用额外的处理器交换数据的通信系统 |
| CN101040268A (zh) * | 2004-10-05 | 2007-09-19 | 索尼计算机娱乐公司 | 宽带网络计算机体系结构中的外部数据接口 |
| CN102855199A (zh) * | 2011-06-27 | 2013-01-02 | 英特尔移动通信有限责任公司 | 数据处理设备和数据处理装置 |
| US9137038B1 (en) * | 2012-08-30 | 2015-09-15 | Rockwell Collins, Inc. | Integrated modular avionics system with distributed processing |
| CN103532876A (zh) * | 2013-10-23 | 2014-01-22 | 中国科学院声学研究所 | 数据流的处理方法与系统 |
| WO2016162144A1 (de) * | 2015-04-08 | 2016-10-13 | Robert Bosch Gmbh | Verwaltung von schnittstellen in einem verteilten system |
| CN107430575A (zh) * | 2015-04-08 | 2017-12-01 | 罗伯特·博世有限公司 | 分布式系统中的接口的管理 |
| EP3098718A1 (en) * | 2015-05-28 | 2016-11-30 | Altera Corporation | Multilayer quality of service (qos) for network functions virtualization platforms |
| CN107846443A (zh) * | 2016-09-19 | 2018-03-27 | 哈曼国际工业有限公司 | 网络中的分布式处理 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2020064168A1 (de) | 2020-04-02 |
| IL281540B2 (en) | 2024-03-01 |
| IL281540A (en) | 2021-05-31 |
| AU2019349437B2 (en) | 2022-10-20 |
| JP7146075B2 (ja) | 2022-10-03 |
| DE102018124106A1 (de) | 2020-04-02 |
| US11392514B2 (en) | 2022-07-19 |
| US20220092000A1 (en) | 2022-03-24 |
| CA3113750A1 (en) | 2020-04-02 |
| IL281540B1 (en) | 2023-11-01 |
| JP2022502743A (ja) | 2022-01-11 |
| EP3857390A1 (de) | 2021-08-04 |
| AU2019349437A1 (en) | 2021-05-27 |
| CN112789604A (zh) | 2021-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10095645B2 (en) | Presenting multiple endpoints from an enhanced PCI express endpoint device | |
| US7827331B2 (en) | IO adapter and data transferring method using the same | |
| EP1131729B1 (en) | Communications system and method with multilevel connection identification | |
| DE102008030587B4 (de) | Verfahren und Vorrichtung zur Erhöhung der Effizienz der Interrupt-Lieferung zur Laufzeit in einem Netzwerksystem | |
| US8990456B2 (en) | Method and apparatus for memory write performance optimization in architectures with out-of-order read/request-for-ownership response | |
| US7827343B2 (en) | Method and apparatus for providing accelerator support in a bus protocol | |
| EP1703413B1 (en) | Partition allocation method and computer system | |
| CN112445735A (zh) | 一种联邦学习数据传输方法、计算机设备、系统及存储介质 | |
| CN113986513A (zh) | 主从架构芯片的主从核通信方法及系统 | |
| CN112789604B (zh) | 具有多个处理器和多个接口的数据处理设备 | |
| US5596749A (en) | Arbitration request sequencer | |
| Vu et al. | Enabling partial reconfiguration for coprocessors in mixed criticality multicore systems using PCI Express Single-Root I/O Virtualization | |
| US10180917B2 (en) | Interface unit for routing prioritized input data to a processor | |
| CN114691037A (zh) | 卸载卡命名空间管理、输入输出请求处理系统和方法 | |
| CN112202600B (zh) | 一种多节点单主机与多主机通信自动切换装置及方法 | |
| US9411763B2 (en) | Allocation of flow control credits for high performance devices | |
| CN107920035B (zh) | 用于确定性交换式以太网的多核处理器类型装置、系统及运载工具 | |
| DE10029867B4 (de) | Vorrichtung zur Systemsteuerung mit einer Architektur mit Multiplex-Graphikbus | |
| US11042494B1 (en) | Direct injection of a virtual interrupt | |
| US10261817B2 (en) | System on a chip and method for a controller supported virtual machine monitor | |
| CN109101457B (zh) | 一种基于c6678的单核实现ndk通信与srio传输的方法 | |
| EP3910471A1 (en) | Computing device with safe and secure coupling between virtual machines and peripheral component interconnect express device | |
| CN107273312B (zh) | 具有工作存储器的计算单元用的存储器直接访问控制装置 | |
| KR20050071830A (ko) | 공통 선입선출메모리를 가지는 버스 컨트롤러 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 40045646 Country of ref document: HK |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |