DE10029867B4 - Vorrichtung zur Systemsteuerung mit einer Architektur mit Multiplex-Graphikbus - Google Patents

Vorrichtung zur Systemsteuerung mit einer Architektur mit Multiplex-Graphikbus Download PDF

Info

Publication number
DE10029867B4
DE10029867B4 DE2000129867 DE10029867A DE10029867B4 DE 10029867 B4 DE10029867 B4 DE 10029867B4 DE 2000129867 DE2000129867 DE 2000129867 DE 10029867 A DE10029867 A DE 10029867A DE 10029867 B4 DE10029867 B4 DE 10029867B4
Authority
DE
Germany
Prior art keywords
graphics
bus
graphics processor
internal
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2000129867
Other languages
English (en)
Other versions
DE10029867A1 (de
Inventor
Shou-Chern Yen
Jiin Lia
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of DE10029867A1 publication Critical patent/DE10029867A1/de
Application granted granted Critical
Publication of DE10029867B4 publication Critical patent/DE10029867B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363Graphics controllers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2350/00Solving problems of bandwidth in display systems
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/06Use of more than one graphics processor to process data before displaying to one or more screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Computer Hardware Design (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)
  • Processing Or Creating Images (AREA)
  • Bus Control (AREA)

Abstract

Es werden eine Systemsteuerung und ein Computersystem mit einer Architektur mit Multiplex-Graphikbus angegeben. Die Systemsteuerung (30) ist über einen externen Graphikbus, wie den AGP-Standardbus, mit einem externen Graphikprozessor verbunden. Die Systemsteuerung verfügt über einen internen Graphikprozessor, einen Satz von Multiplexern (305) und einen Snooper (307). Der interne Graphikprozessor ist über einen internen Graphikbus mit einer Erweiterung des innerhalb der Systemsteuerung liegenden externen Graphikbusses verbunden. Dieser Multiplexersatz liegt zwischen der Erweiterung des externen Graphikbusses und dem internen Graphikbus, um die Datenübertragung zwischen dem externen Graphikprozessor, dem internen Graphikprozessor und der weiteren Schaltungsanordnung der Systemsteuerung zu steuern. Der Snooper ist mit der innerhalb der Systemsteuerung liegenden Erweiterung des externen Graphikbusses verbunden, und er wird dazu verwendet, Anforderungen zu durchsuchen, die zwischen dem externen Graphikprozessor, dem internen Graphikprozessor und der weiteren Schaltungsanordnung der Systemsteuerung übertragen werden. Daher ordnet der interne Graphikprozessor Ressourcen der externen Graphikprozessor und des internen Graphikprozessor entsprechend dem Durchsucherergebnis des Snoopers zu.

Description

  • Die Erfindung betrifft allgemein eine Vorrichtung zur Systemsteuerung mit einer Architektur mit Multiplex-Graphikbus. Genauer gesagt, betrifft die Erfindung eine Doppelgraphikbus-Architektur zum Verbessern des Funktionsvermögens des AGP (Advanced Graphics Port)-Busses, der aktuell der fortschrittlichste Graphik/Video-Bus auf dem PC-Gebiet ist. Das Funktionsvermögen des Graphik/Video-Untersystems kann aufgerüstet werden, und es können verschiedene Graphikverarbeitungsressourcen in vollständiger Weise genutzt werden, ohne das ursprüngliche Busprotokoll zu modifizieren.
  • Bei herkömmlichen Rechensystemen sind die Graphikuntersysteme im Allgemeinen durch Einsteckkarten realisiert. Darüber hinaus sind die in verschiedenen Einsteckkarten realisierten Graphikuntersysteme in den Erweiterungsbussen innerhalb eines Computersystems zusammengeschaltet. Die Technologie der Erweiterungsbusse entwickelte sich aus dem frühen ISA(Industry Architecture)-Bus über den PCI(Peripheral Component Interface)-Bus zum modernen AGP-Bus.
  • 1 (Stand der Technik) ist ein Blockdiagramm, das ein Graphikuntersystem im herkömmlichen Computersystem veranschaulicht, bei dem das Graphikuntersystem über den AGP-Bus mit dem Computersystem verbunden ist. In 1 bezeichnet die Bezugszahl 12 einen nördlichen Brückensystemcontroller zum Austauschen von Daten und Steuerungsinformation zwischen verschiedenen Vorrichtungen einschließlich einer CPU 10, einem Graphik/Video-Untersystem 20, einem südlichen Brückensystemcontroller 14 und einem Speicher 16. Der nördliche Brückensystemcontroller 12 enthält intern eine CPU-Schnittstellenschaltung, eine Speichersteuerung, eine PCI-Steuerung und eine AGP-Steuerung zur Verbindung mit den jeweiligen Vorrichtungen. Die AGP-Bustechnologie ist ein von Intel Corporation vorgeschlagenes Graphik/Video-Busprotokoll. Außerdem sorgt der AGP-Bus, der auf dem kommerziellen PCI-Bus und Signalisierungsprotokoll beruht, für einen reservierten Pipelinekanal zu Graphikbeschleunigungschips zum momentanen Erfassen verschiedener Graphikdaten aus dem Systemspeicher. Die detaillierten Spezifikationen des AGP-Busses sind in den verschiedenen AGP-Empfehlungen offenbart und werden hier nicht weiter beschrieben. Jedoch wird darauf hingewiesen, dass die PCI- und ISA-Busse keine eineindeutig reservierten Busse sind und sie eine niedrigere Betriebsfrequenz als der AGP-Bus aufweisen.
  • Obwohl die meisten herkömmlichen Graphikuntersysteme über Einsteckkarten mit einem Rechensystem verbunden sind, existiert eine zunehmende Anzahl von Computern, bei denen Gra phikuntersysteme unmittelbar auf Motherboards enthalten sind. Ein derartiges Graphikuntersystem wird als integriertes Graphikuntersystem bezeichnet. 2 (Stand der Technik) ist ein Blockdiagramm eines Computersystems unter Verwendung eines integrierten Graphikuntersystems, wobei dieselben Bezugszahlen wie in 1 dieselben oder funktionsmäßig ähnlichen Komponenten kennzeichnen. Durch 22 ist das integrierte Graphik/Video-Untersystem repräsentiert, das auf dem Motherboard 1 angebracht ist und über den Bus auf dem Motherboard 1, wie einen PCI-Bus, mit dem nördlichen Brückensystemcontroller 12 verbunden ist. Außerdem existieren auf dem Motherboard 1 die CPU 10, der Speicher 16 und der südliche Brückensystemcontroller 14.
  • Das Integrieren des Graphikuntersystems im Motherboard hat Realisierungsvorteile. Jedoch existiert ein schwerwiegendes Problem, wenn es der Benutzer wünscht, das Graphikuntersystem aufzurüsten. Das Integrieren des Graphikuntersystems im Motherboard bedeutet, dass Graphikprozessoren und Rahmenpuffer fest auf dem Motherboard vorhanden sein müssen und nicht für sich aufgerüstet werden können. Daher besteht eine Vorgehensweise beim Aufrüsten eines integrierten Graphikuntersystems darin, das gesamte Motherboard zu ersetzen, was zu hohen Kosten führt. Eine andere Vorgehensweise besteht, wie es in 2 dargestellt ist, darin, eine Einsteckkarte, die ein Graphik/Video-Untersystem 24 enthält, über einen AGP-Schlitz einzustecken, um die Graphikverarbeitungsfunktion zu verbessern. Bei Verwendung einer derartigen Konfiguration kann die Graphikverarbeitungsfunktion verbessert werden, ohne dass das Motherboard ausgetauscht wird.
  • Mit der in 2 dargestellten Systemkonfiguration kann das Aufrüstproblem für das integrierte Graphikuntersystem überwunden werden; jedoch entsteht dadurch auch ein anderer Problempunkt hinsichtlich der Verwendung der Ressourcen. Es ist ersichtlich, dass das auf dem Motherboard 1 fixierte Graphik/Video-Untersystem 22 und das Graphik/Video-Untersystem 24, das über den AGP-Schlitz an das System angehängt ist, durch einzelne Chips realisiert sind. So existieren in beiden Graphik/Video-Untersystemen viele duplizierte Ressourcen. Daher können die Gesamtkosten des Systems erhöht werden.
  • Außerdem offenbart das US-Patent Nr. 6,002,411 einen integrierten Video- und Speichercontroller mit Datenverarbeitungs- und Graphikverarbeitungsfähigkeiten. Der offenbarte Controller kann dazu verwendet werden, Daten zwischen dem Systembus und dem Systemspeicher sowie Daten zwischen dem Systemspeicher und dem Videodisplayausgang zu übertragen, um dadurch das Erfordernis eines gesonderten Graphikuntersystems zu beseitigen. Ein anderes Merkmal des integrierten Controllers besteht darin, Hauptsystemspeicher für graphische Information und zur Speicherung zu verwenden. Anders gesagt, kann der offenbarte integrierte Controller als Mischung aus dem herkömmlichen Systemcontroller und dem Graphikcontroller angesehen werden.
  • Außerdem offenbart das US-Patent Nr. 5,454,107 eine Speicherverwaltungstechnik, die einen einzelnen, gemeinsam nutzbaren Speicherblock als Graphik- oder Hauptspeicher zuordnen kann. Durch diese Technik kann das Systemfunktionsvermögen durch dynamisches Zuordnen der Speicherbandbreite auf Bedarf verbessert werden. Beim offenbarten System verfügt der Systemcontroller über einen integrierten Cachecontroller der Ebene 2. Der mit dem Graphikcontroller verbundene Speicher kann in zwei Abschnitte unterteilt werden, einen für Graphik und einen zur Systemverwendung. Es ist zu beachten, dass die zwei offenbarten Systeme dazu verwendet werden, den Nutzungswirkungsgrad der Speicher und das Funktionsvermögen bei der Datenübertragung, unabhängig vom Aktualisierungs-Ge sichtspunkt betreffend das Graphikuntersystem, zu verbessern.
  • Aus der EP 0 497 054 A2 ist ein paketvermittelter Bus zum Übertragen von Daten zwischen mehreren Systembussen und einem Cache-Controller eines Caches zum Speichern von Daten bekannt. Der Bus verbindet einen Cache-Controller Client in einem externen Cache eines Prozessors mit einer Vielzahl von Bus-Watcher Clients, die jeweils mit einem getrennten Systembus verbunden sind. Der Bus ermöglicht einerseits dem Cache-Controller unabhängigen, prozessorseitigen Zugang zu dem Cache und andererseits den Bus-Watcher ein Bearbeiten von Funktionen, die auf das Durchsuchen des Busses bezogen sind.
  • Die Patentschrift, US 5,900,015 , beschreibt Busschnittstelleneinheiten, die zwischen einem Mehrprozessoren-Bus eingefügt und einzeln mit den jeweiligen Prozessoren verbunden sind. Jede der Busschnittstelleneinheiten enthält Register zum Steuern von Blockdurchsuchungen, die auf Signale von einem Systemspeicher-Controller ansprechen und erweiterte Funktionen einschließen, die Eingabe-/Ausgabegeräte unterstützen, die entweder eine Blockdurchsuche-Kompatibilität aufweisen oder nicht.
  • Aus der US 5,941,968 , ist ein Computersystem bekannt, das eine CPU, einen Graphik-Controller, einen Systemspeicher, eine Datenlenklogik und eine Speicherentscheidungslogik aufweist. Der Graphik-Controller und der Systemspeicher sind mit einem Hochgeschwindigkeits-Datenbus verbunden. Daten, auf die mittels der CPU zugegriffen wird, und Daten, auf die mittels des Graphik-Controllers zugegriffen wird, sind in dem Systemspeicher abgespeichert. Die Speicherentscheidungslogik entscheidet über den Zugriff auf den Systemspeicher und verhindert somit eine Konkurrenzsituation auf dem Hochgeschwindigkeits-Datenbus.
  • Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung zur Systemsteuerung mit Architektur mit Multiplex-Graphikbus zu schaffen, mit der das Funktionsvermögen eines integrierten Graphikuntersystems bei der Graphikverarbeitung mittels eines AGP-Busses verbessert werden kann und verschiedene graphikbezogene Ressourcen beider Graphikuntersysteme wirkungsvoll zugeordnet werden können.
  • Diese Aufgabe ist hinsichtlich der Vorrichtung zur Systemsteuerung durch die Lehre des beigefügten Anspruchs 1 gelöst.
  • Durch die Erfindung ist eine Vorrichtung zur Systemsteuerung mit einer Architektur mit Multiplex-Graphikbus mit den folgenden Merkmalen geschaffen. Die Systemsteuerung ist über einen externen Graphikbus, wie den AGP-Standardbus, mit einem externen Graphikprozessor verbunden. Die Systemsteuerung verfügt über einen internen Graphikprozessor, einen Satz von Multiplexern und einen Snooper (Durchsucheinrichtung). Der interne Graphikprozessor ist über einen internen Graphikbus mit einer Erweiterung des innnerhalb der Systemsteuerung liegenden externen Graphikbusses verbunden. Dieser Multiplexersatz liegt zwischen der Erweiterung des externen Graphikbusses und dem internen Graphikbus, um die Datenübertragung zwischen dem externen Graphikprozessor, dem internen Graphikprozessor und der weiteren Schaltungsanordnung der Systemsteuerung zu steuern. Der Snooper ist mit der innerhalb der Systemsteuerung liegenden Erweiterung des externen Graphikbusses verbunden, und er wird dazu verwendet, Anforderungen zu durchsuchen, die zwischen dem externen Graphikprozessor, dem internen Graphikprozessor und der weiteren Schaltungsanordnung der Vorrichtung zur Systemsteuerung übertragen werden. Daher ordnet der interne Graphikprozessor Ressourcen des externen Graphikprozessors und des internen Graphikprozessors entsprechend dem Durchsuchergebnis des Snoopers zu.
  • Außerdem kann der externe Graphikbus der AGP-Bus sein. Der interne Graphikbus enthält einen Teil des AGP-Standardbussignals, der nicht das Seitenbandsignal enthält, sowie Steuerungssignale zum Steuern des Satzes von Multiplexern. Beim Hochfahren des Systems werden der externe Graphikprozessor und der interne Graphikprozessor verschiedenen Systemadressräumen zugeordnet. Zum Beispiel wird dem externen Graphikprozessor immer noch der Adressenraum der AGP-Standardvorrichtung zugeordnet, und der interne Graphikprozessor wird dem Adressenraum einer nicht verwendeten PCI-Vorrichtung zugeordnet. Daher kann der Snooper das Ziel der übertragenen Anforderung entsprechend der Information zum Systemadressenraum in der Anforderung erkennen.
  • Durch Bezugnahme auf die restlichen Teile der Beschreibung, einschließlich der Zeichnungen und Ansprüche, werden andere Merkmale und Vorteile der Erfindung erkennbar. Weitere Merkmale und Vorteile der Erfindung, wie auch die Konstruktion und der Betrieb der verschiedenen Ausführungsbeispiele der Erfindung, werden nachfolgend im Einzelnen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. In den Zeichnungen kennzeichnen gleiche Bezugszahlen identische oder funktionsmäßig ähnliche Elemente.
  • Die folgende detaillierte Beschreibung, die beispielhaft erfolgt und die Erfindung nicht alleine auf die hier beschriebenen Ausführungsbeispiele beschränken soll, ist am besten in Zusammenhang mit den beigefügten Zeichnungen zu verstehen.
  • 1 (Stand der Technik) ist ein Blockdiagramm eines herkömmlichen Computersystems, das ein Graphikuntersystem enthält;
  • 2 (Stand der Technik) ist ein Blockdiagramm eines herkömmlichen Computersystems, das ein integriertes Graphikuntersystem enthält;
  • 3 ist ein Systemblockdiagramm zum Veranschaulichen der Multiplex-AGP/VAGP-Busarchitektur beim Ausführungsbeispiel der Erfindung;
  • 4 ist ein Teilblockdiagramm des nördlichen Brückensystemcontrollers beim Ausführungsbeispiel der Erfindung;
  • 5 ist ein Schaltbild des Satzes von Multiplexern zur Verarbeitung bei der Datenübertragung beim Ausführungsbeispiel der Erfindung; und
  • 6 ist ein Schaltbild des Satzes von Multiplexern zur Verarbeitung bei der Übertragung von Anforderungen und Steuerungssignalen beim Ausführungsbeispiel der Erfindung.
  • Die erfindungsgemäße Architektur mit Multiplex-Graphikbus wird dadurch erzielt, dass ein virtueller AGP-Bus (als VAGP abgekürzt), der mit dem herkömmlichen AGP-Bus und einem internen integrierten Graphikuntersystem verbunden ist, und ein Snooper verwendet werden, der in den Chipsatz für die nördliche Brücke eingebettet ist und dazu verwendet wird, alle übertragenen Daten und Anforderungen zu untersuchen und die Ressourcen des internen und des externen Graphikuntersystems wirkungsvoll zuzuordnen. Dieses Ausführungsbeispiel verwendet einen AGP-Bus zum Veranschaulichen der Architektur mit Multiplex-Graphik bei der Erfindung. Jedoch ist es ersichtlich, dass dasselbe Prinzip auch bei anderen Graphik- oder Videobussen angewandt werden kann.
  • 3 ist ein Systemblockdiagramm zum Veranschaulichen der Architektur mit Multiplex-AGP-Bus bei diesem Ausführungsbeispiel, wobei dieselben Bezugszahlen, wie sie in 1 verwendet sind, identische oder funktionsmäßig ähnliche Komponenten kennzeichnen. Wie es in 3 dargestellt ist, existiert innerhalb des nördlichen Brückensystemcontrollers 30 ein integriertes Graphik/Video-Untersystem 32, das mit einem externen Monitor 36 verbunden werden kann, um verschiedene Graphik/Video-Daten anzuzeigen. Die Architektur bei diesem Ausführungsbeispiel ist dadurch gekennzeichnet, dass das integrierte Graphik/Video-Untersystem 32 über einen VAGP(-virtueller AGP)-Bus mit dem normalen AGP-Bus verbunden ist. Die Funktion des VAGP-Busses kann wie folgt beschrieben werden:
    • (1) Wenn sich keine Einsteckkarte im normalen AGP-Schlitz befindet, d. h. dann, wenn der in 3 dargestellte Graphikcoprozessor 34 nicht existiert, kann der VAGP-Bus wie der AGP-Standardbus arbeiten und belegt die gesamte Bandbreitenressource des AGP-Busses. Außerdem arbeitet das integrierte Graphik/Video-Untersystem 32 wie das Graphikuntersystem beim herkömmlichen AGP-Bus.
    • (2) Wenn sich im normalen AGP-Schlitz eine zusätzliche Graphik/Video-Einsteckkarte befindet, d. h., wenn der in 3 dargestellte Graphikcoprozessor 34 existiert, können der VAGP-Bus und der AGP-Bus die Bandbreitenressource gemeinsam nutzen. Außerdem können die Ressourcen des internen und externen Graphikprozessors mittels eines Snoopers und eines Prioritätszuteilers in der Busstruktur wirkungsvoll genutzt werden, was später detailliert beschrieben wird, wodurch der Wirkungsgrad der Graphikverarbeitung verbessert wird.
  • Die AGP/VAGP-Busstruktur bei diesem Ausführungsbeispiel wird wie folgt beschrieben. 4 ist ein Teilblockdiagramm des nördlichen Brückensystemcontrollers 30 bei diesem Ausführungsbeispiel, wobei nur die an der AGP/VAGP-Busstruktur beteiligten Komponenten dargestellt sind. Wie es in 4 dargestellt ist, verfügt der nördliche Brückensystemcontroller 30 über einen Puffer 301, einen Codierer 303, einen Satz von Multiplexern 305, einen Snooper 307 und einen Multiplexer 309. Der Puffer 301 sowie ein Codierer 303, die Standardkomponenten in der üblichen AGP-Schnittstellenschaltung sind, werden dazu verwendet, Funktionen der Datenpufferung bzw. der Signalcodierung bereitzustellen.
  • Der Snooper 307, der mit dem Erweiterungsabschnitt des AGP-Busses innerhalb des nördlichen Brückensystemcontrollers 30 zusammengeschaltet ist und zwischen dem Puffer 301 und dem Codierer 303 liegt, wird dazu verwendet, Anforderungen durchzusuchen, die zwischen dem Graphikcoprozessor 34 auf dem AGP-Bus, dem integrierten Graphik/Video-Untersystem 32 auf dem VAGP-Bus und den weiteren Teilen des nördlichen Brückensystemcontrollers 30 (wie der CPU-Schnittstellenschaltung, der Speichersteuerung usw.) übertragen werden. Bei diesem Ausführungsbeispiel sind dem Graphikcoprozessor 34 und dem integrierten Graphik/Video-Untersystem 32 verschiedene Systemadressenräume zugeordnet. Wenn sich keine Einsteckkarte im AGP-Schlitz befindet, kann das System dem integrierten Graphik/Video-Untersystem 32 beim Hochfahren den AGP-Standardadressenraum zuordnen. dabei arbeitet das integrierte Graphik/Video-Untersystem 32 wie eine in den AGP-Schlitz eingesteckte Einsteckkarte, und es kann alle AGP-Systemressourcen nutzen. Andererseits kann das System, wenn sich im AGP-Schlitz eine Einsteckkarte (d. h. der Graphikcoprozessor 34) befindet, dem integrierten Graphik/Video-Untersystem 32 einen nicht genutzten PCI-I/O-Adressenraum zuordnen. Während der Übertragung einer Anforderung kann der Snooper 307 abhängig von den zugewiesenen Adressen untersuchen, ob die aktuelle Anforderung dem internen integrierten Graphik/Video-Untersystem 32 zugewiesen ist oder nicht. Falls ja, kann der Snooper 307 gemeinsam mit dem Multiplexer 309 ein Steuerungssignal TREFFER/FEHLSCHLAG für den Multiplexersatz 305 erzeugen, das verhindern kann, dass die im Puffer 301 gespeicherten Daten zum normalen AGP-Bus laufen, und er kann sie zum integrierten Graphik/Video-Untersystem 32 umleiten. Daher kann die Aufgabe gelöst werden, die Ressourcen des integrierten Graphik/Video-Untersystems 32 im nördlichen Brückensystemcontroller 30 und den externen Graphikcoprozessor 34 gemeinsam zu nutzen.
  • Der Multiplexersatz 305 kann dazu verwendet werden, die Übertragung von Daten, Anforderungen und Steuerungssignalen zwischen dem AGP-Bus, dem VAGP-Bus und weiteren Teilen des Systems zu steuern. Tatsächlich besteht der Multiplexersatz 305 aus mehreren Multiplexern. 5 ist ein Schaltbild des Multiplexersatzes 305 zum Verarbeiten der Datenübertragung bei diesem Ausführungsbeispiel. Es wird darauf hingewiesen, dass 5 nur einen allgemeinen Datenaustausch veranschaulicht und dass die Anzahl der erforderlichen Multiplexer von der Anzahl der physikalischen Datensignale abhängt. In 5 bezeichnet die Zahl 323 ein FIFO(First-in-first-out)-Eingangsregister, und die Zahl 321 bezeichnet ein FIFO-Ausgangsregister. Die Register 323 und 321 dienen als Eingangs/Ausgangs-Register des integrierten Graphik/Video-Untersystems 32 auf dem VAGP-Bus. Es existieren drei individuelle Multiplexer M1, M2 und M3, wie in 5 dargestellt. Der Multiplexer M1 wird dazu verwendet, Daten zu steuern, die vom AGP-Bus oder vom VAGP-Bus an das System übertragen werden. Der Multiplexer M2 wird dazu verwendet, Daten zu steuern, die vom System oder vom VAGP-Bus an den AGP-Bus übertragen werden. Der Multiplexer M3 wird dazu verwendet, Daten zu steuern, die vom System oder vom AGP-Bus zum VAGP-Bus übertragen werden. 6 ist ein Schaltbild des Multiplexersatzes 305 zur Verarbeitung bei der Übertragung von An forderungen und Steuerungssignalen bei diesem Ausführungsbeispiel. In ähnlicher Weise können vom Graphikcoprozessor 34 und vom integrierten Graphik/Video-Untersystem 32 herrührende Anforderungen über den durch den Prioritätszuteiler 322 gesteuerten Multiplexer M4 selektiv in das System eingegeben werden. Der Prioritätszuteiler 322 kann im integrierten Graphik/Video-Untersystem 32 oder im Snooper 307 installiert sein. Daher besteht die Funktion des Multiplexersatzes 305 darin, die Richtungen der übertragenen Daten und Anforderungen zu steuern.
  • Da das integrierte Graphik/Video-Untersystem 32 im nördlichen Brückensystemcontroller 30 die internen und externen graphikbezogenen Ressourcen überwachen und verwalten kann, spielt es funktionsmäßig eine wichtige Rolle. Zum Beispiel wird der Graphikcoprozessor 24 bei diesem Ausführungsbeispiel dazu verwendet, den Wirkungsgrad eines oder mehrerer spezieller Graphikverarbeitungsvorgänge aufzurüsten, wie die Verarbeitung geometrischer Graphik, die Verarbeitung des In-den Vordergrund-stellens und die Verarbeitung des In-den-Hintergrund-stellens. Daher kann das integrierte Graphik/Video-Untersystem 32 einen einzelnen Graphikverarbeitungsjob in mehrere Unterjobs für Pipelineverarbeitung unterteilen, die durch den Graphikcoprozessor 24 und das integrierte Graphik/Video-Untersystem 32 gehandhabt werden können. Zum Beispiel kann der Graphikcoprozessor 24 ein Geometrieprozessor sein, und das integrierte Graphik/Video-Untersystem 32 kann eine Bilddaten-Aufbereitungsmaschine sein. Ein anderes Beispiel ist das, dass der Graphikcoprozessor 24 ein Prozessor zur Erzeugung von Bilddaten für den Vordergrund sein kann und das integrierte Graphik/Video-Untersystem 32 als Prozessor zur Erzeugung von Bilddaten für den Hintergrund dienen kann. Tatsächlich können beide auch zur Erzeugung von Graphikbilddaten verwendet werden und jeweils mit externen Monitoren verbunden werden. Daher kann die erfindungsgemäße Busarchitektur eine Pipelineverarbeitung von Graphik ausführen und demgemäß den Verarbeitungswirkungsgrad verbessern.
  • Außerdem ist zwar beim vorliegenden Ausführungsbeispiel das integrierte Graphik/Video-Untersystem 32 in die Systemsteuerung eingebettet, jedoch kann es auch direkt auf dem Motherboard montiert sein, um die Aufgabe der Systemintegration zu lösen. Außerdem können, da der Snooper 307 Zeit benötigt, um das Ziel der übertragenen Daten zu bestimmen, ein oder mehrere Datenpuffer zum Schreibpuffer des AGP-Busses (nicht dargestellt) hinzugefügt werden, um den Zeiterfordernissen beim Durchsuchvorgang zu genügen. Das Funktionsvermögen des Systems wird durch das Hinzufügen von Datenpuffern nicht beeinflusst, da der AGP-Bus im Pipelinebetrieb arbeitet.
  • Die Vorteile der erfindungsgemäßen Architektur mit Multiplex-Graphikbus können wie folgt zusammengefasst werden:
    • 1. Graphikbezogene Ressourcen des Computersystems können vollständig genutzt werden. Bei der Erfindung erfordert die Aufrüstung der Graphikverarbeitung keinen Austausch des gesamten Motherboards, sondern sie kann dadurch bewerkstelligt werden, dass neue Graphikprozessoren in den AGP-Erweiterungsschlitz mit Multiplex-AGP/VAGP-Busarchitektur gesteckt werden. Außerdem können verschiedene interne Ressourcen der Graphikprozessoren im AGP- und im VAGP-Bus, wie Speicher, gemeinsam genutzt werden. Daher kann eine derartige Konfiguration die Systemaufrüstkosten senken und verschiedene Systemressourcen wirkungsvoll nutzen.
    • 2. Der Graphikcoprozessor im AGP-Schlitz kann dazu verwendet werden, das Funktionsvermögen des auf dem Motherboard montierten oder in die Systemsteuerung eingebetteten Graphikuntersystems zu fördern. Zum Beispiel kann im AGP-Schlitz ein Geometrieprozessor mit hohem Funktionsvermögen hinzugefügt werden, um einen üblichen PC auf eine auf hohem Niveau arbeitende Graphikworkstation bei der Graphik/Video- Verarbeitung aufzurüsten.
    • 3. Komplexe Graphikverarbeitungsjobs können durch Pipelineverarbeitung vereinfacht werden. Ein komplexer Job kann in mehrere einfachere Teilprozesse unterteilt und durch die jeweiligen Graphikprozessoren auf den AGP/VAGP-Bussen gehandhabt werden.

Claims (6)

  1. Vorrichtung zur Systemsteuerung mit einer Architektur mit Multiplex-Graphikbus, die einen externen Graphikprozessor über einen externen Graphikbus anschließt, mit: – einem internen Graphikprozessor, der über einen internen Graphikbus mit einer innerhalb der Vorrichtung (30) zur Systemsteuerung liegenden Erweiterung des externen Graphikbusses verbunden ist; und – einem mit der in der Vorrichtung zur Systemsteuerung liegenden Erweiterung des externen Graphikbusses verbundenen Snooper (307) zum Durchsuchen von zwischen dem externen Graphikprozessor, dem internen Graphikprozessor und weiteren Schaltungsanordnungen der Vorrichtung zur Systemsteuerung übertragenen Anforderungen, wobei der interne Graphikprozessor Ressourcen des externen Graphikprozessors und des internen Graphikprozessors entsprechend dem Durchsuchergebnis des Snoopers zuordnet.
  2. Vorrichtung zur Systemsteuerung nach Anspruch 1, gekennzeichnet durch einen Satz von Multiplexern (305), die zwischen der Erweiterung des externen Graphikbusses und dem internen Graphikbus liegen, um die Datenübertragung zwischen dem externen Graphikprozessor, dem internen Graphikprozessor und den weiteren Schaltungsanordnungen der Vorrichtung zur Systemsteuerung (30) zu steuern.
  3. Vorrichtung zur Systemsteuerung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der externe Graphikprozessor und der interne Graphikprozessor verschiedenen Systemadressenräumen zugeordnet sind und der Snooper (307) das Ziel einer übertragenen Anforderung entsprechend der Information zum Systemadressenraum der Anforderung erkennt.
  4. Vorrichtung zur Systemsteuerung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der externe Graphikbus der AGP (Advanced Graphics Port)-Bus ist.
  5. Vorrichtung zur Systemsteuerung nach Anspruch 1, dadurch gekennzeichnet, dass der durch die Vorrichtung zur Systemsteuerung (30) bereitgestellte interne Graphikbus, der zum Anschließen des internen Graphikprozessors verwendet wird, Steuerungssignale zum Steuern des Satzes von Multiplexern (305) führt.
  6. Vorrichtung zur Systemsteuerung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der interne Graphikprozessor die Bandbreitenressourcen des externen Graphikprozessors und des internen Graphikprozessors entsprechend dem Durchsuchergebnis des Snoopers (307) zuordnet.
DE2000129867 1999-08-24 2000-06-16 Vorrichtung zur Systemsteuerung mit einer Architektur mit Multiplex-Graphikbus Expired - Lifetime DE10029867B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW88114443A TW436694B (en) 1999-08-24 1999-08-24 System control chip and computer system having a multiplexed graphic bus architecture
TW88114443 1999-08-24

Publications (2)

Publication Number Publication Date
DE10029867A1 DE10029867A1 (de) 2001-03-15
DE10029867B4 true DE10029867B4 (de) 2005-06-23

Family

ID=21642027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000129867 Expired - Lifetime DE10029867B4 (de) 1999-08-24 2000-06-16 Vorrichtung zur Systemsteuerung mit einer Architektur mit Multiplex-Graphikbus

Country Status (3)

Country Link
JP (1) JP2001084363A (de)
DE (1) DE10029867B4 (de)
TW (1) TW436694B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734862B1 (en) 2000-06-14 2004-05-11 Intel Corporation Memory controller hub
US7116331B1 (en) 2000-08-23 2006-10-03 Intel Corporation Memory controller hub interface
US6859208B1 (en) 2000-09-29 2005-02-22 Intel Corporation Shared translation address caching
US7343502B2 (en) * 2004-07-26 2008-03-11 Intel Corporation Method and apparatus for dynamic DLL powerdown and memory self-refresh
US7730336B2 (en) * 2006-05-30 2010-06-01 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
US7948497B2 (en) * 2005-11-29 2011-05-24 Via Technologies, Inc. Chipset and related method of processing graphic signals
JP5076317B2 (ja) * 2005-12-27 2012-11-21 ソニー株式会社 情報処理装置、情報処理方法及びそのプログラム
JP5111797B2 (ja) * 2006-06-29 2013-01-09 株式会社東芝 情報処理装置及び情報処理方法
JP5201231B2 (ja) * 2011-02-25 2013-06-05 ソニー株式会社 情報処理装置、情報処理方法及びそのプログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0497054A2 (de) * 1990-12-31 1992-08-05 Sun Microsystems, Inc. Vorrichtung und Verfahren eines synchronen, schnellen, paketvermittelten Bus
US5900017A (en) * 1997-05-14 1999-05-04 International Business Machines Corporation Snooping a variable number of cache addresses in a multiple processor system by a single snoop request
US5941968A (en) * 1997-04-14 1999-08-24 Advanced Micro Devices, Inc. Computer system for concurrent data transferring between graphic controller and unified system memory and between CPU and expansion bus device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0497054A2 (de) * 1990-12-31 1992-08-05 Sun Microsystems, Inc. Vorrichtung und Verfahren eines synchronen, schnellen, paketvermittelten Bus
US5941968A (en) * 1997-04-14 1999-08-24 Advanced Micro Devices, Inc. Computer system for concurrent data transferring between graphic controller and unified system memory and between CPU and expansion bus device
US5900017A (en) * 1997-05-14 1999-05-04 International Business Machines Corporation Snooping a variable number of cache addresses in a multiple processor system by a single snoop request

Also Published As

Publication number Publication date
TW436694B (en) 2001-05-28
DE10029867A1 (de) 2001-03-15
JP2001084363A (ja) 2001-03-30

Similar Documents

Publication Publication Date Title
DE69027515T2 (de) Vorrichtung für Prioritätsarbitrierungskonditionierung bei gepufferter Direktspeicheradressierung
DE102018213430A1 (de) Beschleuniger mit geringer Latenzzeit
DE60026539T2 (de) Ein-/ausgabeadressübersetzung in einer brücke in unmittelbarer nähe eines lokalen ein-/ausgabebuses
DE102018006756A1 (de) Beschleuniger-Fabric
DE3586359T2 (de) System und verfahren zum durchfuehren von ein-/ausgabeoperationen fuer ein virtuelles system.
DE602004012106T2 (de) Multikanal-DMA mit gemeinsamem FIFO-Puffer
DE69423056T2 (de) Arbitrierungslogik für Mehrfachbus-Rechnersystem
DE69905689T2 (de) Verfahren und System zum Einstecken unter Spannung von Anpassungskarten in einer Buserweiterungsumgebung
DE69322248T2 (de) Reservierung, die den normalen vorrang von mikroprozessoren in multiprozessorrechnersystemen annulliert
DE69732181T2 (de) Verfahren und gerät zum zwischenspeichern von systemverwaltungsinformationen mit anderen informationen
US6643746B1 (en) Optimal multi-channel memory controller system
DE69828074T2 (de) Direkt-speicherzugriff / transaktionen auf ein bus mit niedriger pinanzahl
DE112017001148T5 (de) Abflachende portalbrücke .
DE102009049078B4 (de) Verwendung von Ausführer-Wissen über Speicherregion-Ordnungsanforderungen zum Modifizieren von Transaktionsattributen
DE602004012563T2 (de) Mehrfädiges DMA
EP2807558B1 (de) Speichercontroller zur bereitstellung mehrerer definierter bereiche eines massenspeichermediums als unabhängige massenspeicher an einen master-betriebssystem-kern zur exklusiven bereitstellung an virutelle maschinen
DE69634624T2 (de) Vorrichtung zur Ereignisverwaltung
DE102004053801A1 (de) Dynamische Rekonfiguration von PCI-Expresslinks
DE102021107336A1 (de) VORRICHTUNGEN, SYSTEME, UND VERFAHREN FÜR PCIe ENDPUNKT INTERRUPT
DE3855300T2 (de) Schnittstellenschaltung zur Datenübertragung zwischen Prozessor und Ein-/Ausgabevorrichtung
DE60000285T2 (de) Vorrichtung und verfahren zur unterbrechungsverarbeitung von peripheriegeräten
DE102004057756A1 (de) USB "On-the-go"-Steuerung
DE112017005063T5 (de) Verwalten eines Speichers mit niedrigstem Kohärenzpunkt (LPC) mithilfe eines Dienstschichtadapters
DE112007000688B4 (de) Fehlerverwaltungstopologien
DE602005006338T2 (de) Vorrichtung und Verfahren zur Datenübertragungsverarbeitung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right