JP5111797B2 - 情報処理装置及び情報処理方法 - Google Patents
情報処理装置及び情報処理方法 Download PDFInfo
- Publication number
- JP5111797B2 JP5111797B2 JP2006180265A JP2006180265A JP5111797B2 JP 5111797 B2 JP5111797 B2 JP 5111797B2 JP 2006180265 A JP2006180265 A JP 2006180265A JP 2006180265 A JP2006180265 A JP 2006180265A JP 5111797 B2 JP5111797 B2 JP 5111797B2
- Authority
- JP
- Japan
- Prior art keywords
- graphic
- information processing
- display
- card
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
Description
図1は、本発明の実施の形態に係る情報処理装置の概要を示す。この情報処理装置1は、図示しないマザーボード等を内蔵した本体10と、本体10の上面に載置されたディスプレイ2と、本体10に接続された文字入力部3とを備えて構成されたパーソナルコンピュータの構成である。
図3は、情報処理装置の動作を示す。まず、CPU11は、GMCH13の内蔵グラフィック部(グラフィックコントローラ131)を起動する必要性の有無を判定する(S101)。グラフィックコントローラ131を起動するか否かは、動作させるアプリケーション、CPU11の稼働率、予め設定した起動条件等に基づいて決定する。
本実施の形態によれば、本来はグラフィック表示制御用であるGMCH13の内蔵グラフィック部(グラフィックコントローラ131)にトランスコード等の処理を行わせることで、CPU11のみによりトランスコードを行う場合に比べ、CPU11の負荷を低減することができる。
なお、本発明は、上記実施の形態に限定されず、本発明の技術思想を逸脱あるいは変更しない範囲内で種々な変形が可能である。
2 ディスプレイ
17 メモリカード
19 グラフィックカード
131 グラフィックコントローラ
171 メモリ
191 ビデオメモリ
192 グラフィックコントローラ
Claims (4)
- ディスプレイの表示制御が可能な内蔵グラフィックコントローラと、
グラフィックコントローラ搭載のグラフィックカードを接続可能なスロットと、
前記スロットに前記グラフィックカードが接続されているとき、前記スロットに接続されたグラフィックコントローラに表示制御させるとともに、前記内蔵グラフィックコントローラに符号化データの演算処理を実行させ、前記符号化データの処理状況に応じて、前記内蔵グラフィックコントローラの起動及び停止を制御する制御手段と、を含むことを特徴とする情報処理装置。 - 前記内蔵グラフィックコントローラは、前記符号化データを復号し得られた画像データを、前記グラフィックカードへ転送可能であることを特徴とする請求項1に記載の情報処理装置。
- グラフィックコントローラ搭載のグラフィックカードを接続可能なスロットに前記グラフィックカードが接続されているとき、前記スロットに接続されたグラフィックコントローラに表示制御させるとともに、ディスプレイの表示制御が可能な内蔵グラフィックコントローラに符号化データの演算処理を実行させ、前記符号化データの処理状況に応じて、前記内蔵グラフィックコントローラの起動及び停止を制御するステップを有する情報処理方法。
- 前記内蔵グラフィックコントローラが、前記符号化データを復号し得られた画像データを、前記グラフィックカードへ転送するステップをさらに有することを特徴とする請求項3に記載の情報処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006180265A JP5111797B2 (ja) | 2006-06-29 | 2006-06-29 | 情報処理装置及び情報処理方法 |
US11/805,646 US8120611B2 (en) | 2006-06-29 | 2007-05-24 | Information processing apparatus and information processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006180265A JP5111797B2 (ja) | 2006-06-29 | 2006-06-29 | 情報処理装置及び情報処理方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008009181A JP2008009181A (ja) | 2008-01-17 |
JP2008009181A5 JP2008009181A5 (ja) | 2009-06-04 |
JP5111797B2 true JP5111797B2 (ja) | 2013-01-09 |
Family
ID=38876125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006180265A Active JP5111797B2 (ja) | 2006-06-29 | 2006-06-29 | 情報処理装置及び情報処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8120611B2 (ja) |
JP (1) | JP5111797B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7948497B2 (en) * | 2005-11-29 | 2011-05-24 | Via Technologies, Inc. | Chipset and related method of processing graphic signals |
TW200905440A (en) * | 2007-07-25 | 2009-02-01 | Asustek Comp Inc | Modular motherboard |
JP4585598B1 (ja) * | 2009-06-30 | 2010-11-24 | 株式会社東芝 | 情報処理装置 |
DE102018107195B3 (de) | 2018-02-05 | 2019-02-14 | Paul Gregor Junke | Universal Silikon-Softadapter für Hörgeräte |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3976826A (en) * | 1975-05-07 | 1976-08-24 | Western Electric Company, Inc. | Method and apparatus for generating line-by-line picture signal from transformed subpicture information |
US5850207A (en) * | 1995-11-22 | 1998-12-15 | Cirrus Logic, Inc. | Method and apparatus for minimizing effects of slope overload condition when using differential pulse code modulation scheme |
US6848058B1 (en) * | 1999-06-04 | 2005-01-25 | Ati International Srl | Power reduction circuit and method with multi clock branch control |
US6469743B1 (en) * | 1999-06-09 | 2002-10-22 | International Business Machines Corporation | Programmable external graphics/video port for digital video decode system chip |
TW436694B (en) * | 1999-08-24 | 2001-05-28 | Via Tech Inc | System control chip and computer system having a multiplexed graphic bus architecture |
US6734862B1 (en) * | 2000-06-14 | 2004-05-11 | Intel Corporation | Memory controller hub |
US6630936B1 (en) * | 2000-09-28 | 2003-10-07 | Intel Corporation | Mechanism and method for enabling two graphics controllers to each execute a portion of a single block transform (BLT) in parallel |
US6859208B1 (en) * | 2000-09-29 | 2005-02-22 | Intel Corporation | Shared translation address caching |
US7885336B2 (en) * | 2001-02-05 | 2011-02-08 | Ati Technologies Ulc | Programmable shader-based motion compensation apparatus and method |
US7016547B1 (en) * | 2002-06-28 | 2006-03-21 | Microsoft Corporation | Adaptive entropy encoding/decoding for screen capture content |
US7868891B2 (en) * | 2004-09-16 | 2011-01-11 | Nvidia Corporation | Load balancing |
US8112513B2 (en) * | 2005-11-30 | 2012-02-07 | Microsoft Corporation | Multi-user display proxy server |
US8914618B2 (en) * | 2005-12-29 | 2014-12-16 | Intel Corporation | Instruction set architecture-based inter-sequencer communications with a heterogeneous resource |
-
2006
- 2006-06-29 JP JP2006180265A patent/JP5111797B2/ja active Active
-
2007
- 2007-05-24 US US11/805,646 patent/US8120611B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008009181A (ja) | 2008-01-17 |
US8120611B2 (en) | 2012-02-21 |
US20080001954A1 (en) | 2008-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3580630B2 (ja) | 消費電力を管理するシステム及び電源を管理する方法 | |
JP4834472B2 (ja) | 情報処理装置、動画再生方法、およびプログラム | |
JP5427187B2 (ja) | 複数のグラフィックサブシステムおよび低電力消費モードを有するコンピューティングデバイス用ドライバアーキテクチャ、ソフトウェアおよび方法 | |
TW583527B (en) | Apparatus and method for supporting multiple graphics adapters in a computer system | |
TWI531958B (zh) | 雲端計算之大型儲存虛擬化 | |
KR20150113154A (ko) | 가상 디스플레이들에 대한 시스템 및 방법 | |
JP2005276167A (ja) | 携帯コンピューティングシステムにおける低電力dvd再生 | |
JP5111797B2 (ja) | 情報処理装置及び情報処理方法 | |
WO2018176734A1 (zh) | 一种数据处理方法及终端 | |
US20200376375A1 (en) | Method and apparatus for performing client side latency enhancement with aid of cloud game server side image orientation control | |
JP4635092B2 (ja) | 情報処理装置および記憶装置制御方法 | |
JP2007156567A (ja) | 情報処理装置、およびメモリ制御方法 | |
TW201310248A (zh) | 主機板 | |
US8755668B2 (en) | Playback apparatus and playback method | |
US20100287395A1 (en) | Computer system for processing data in non-operational state and processing method thereof | |
CN103634945A (zh) | 一种基于soc的高性能云终端 | |
CN102054051A (zh) | 记录显示屏幕的内容 | |
JP2005107123A (ja) | 電子機器 | |
US10110927B2 (en) | Video processing mode switching | |
JP2007102335A (ja) | 情報処理装置および情報処理装置の制御方法 | |
KR100699268B1 (ko) | 하드 디스크 드라이브의 플래쉬 메모리를 메인 &비디오메모리로 사용 할 수 있는 컴퓨터 | |
US7886094B1 (en) | Method and system for handshaking configuration between core logic components and graphics processors | |
JP3119979U (ja) | 携帯型情報処理装置の拡張ユニット接続構造 | |
JP5238852B2 (ja) | 情報処理装置、動画再生方法、およびプログラム | |
JP2002244776A (ja) | ノート型パーソナルコンピュータ、およびノート型パーソナルコンピュータの接続構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090421 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121010 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5111797 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |