JP2008009181A5 - - Google Patents

Download PDF

Info

Publication number
JP2008009181A5
JP2008009181A5 JP2006180265A JP2006180265A JP2008009181A5 JP 2008009181 A5 JP2008009181 A5 JP 2008009181A5 JP 2006180265 A JP2006180265 A JP 2006180265A JP 2006180265 A JP2006180265 A JP 2006180265A JP 2008009181 A5 JP2008009181 A5 JP 2008009181A5
Authority
JP
Japan
Prior art keywords
controller
built
processing apparatus
information processing
graphic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006180265A
Other languages
English (en)
Other versions
JP2008009181A (ja
JP5111797B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2006180265A priority Critical patent/JP5111797B2/ja
Priority claimed from JP2006180265A external-priority patent/JP5111797B2/ja
Priority to US11/805,646 priority patent/US8120611B2/en
Publication of JP2008009181A publication Critical patent/JP2008009181A/ja
Publication of JP2008009181A5 publication Critical patent/JP2008009181A5/ja
Application granted granted Critical
Publication of JP5111797B2 publication Critical patent/JP5111797B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (6)

  1. ディスプレイの表示制御が可能な内蔵グラフィックコントローラと、
    グラフィックコントローラ搭載のグラフィックカードを接続可能なスロットと、
    前記スロットに前記グラフィックカードが接続されているとき、前記スロットに接続されたグラフィックコントローラに表示制御させるとともに、前記内蔵グラフィックコントローラに符号化データの演算処理を実行させる制御手段と、を含むことを特徴とする情報処理装置。
  2. 前記制御手段は、前記符号化データの処理状況に応じて、前記内蔵グラフィックコントローラの起動及び停止を制御することを特徴とする請求項1に記載の情報処理装置。
  3. 前記内蔵グラフィックコントローラは、前記符号化データを復号し得られた画像データを、前記グラフィックカードへ転送可能であることを特徴とする請求項1に記載の情報処理装置。
  4. ディスプレイの表示制御が可能な内蔵グラフィックコントローラと、
    グラフィックコントローラが外付けされたとき、前記内蔵グラフィックコントローラに前記表示制御以外の処理を実行させる制御手段と、を含むことを特徴とする情報処理装置。
  5. 前記内蔵グラフィックコントローラは、グラフィック・メモリ・コントローラ・ハブ(GMCH)に含まれていることを特徴とする請求項1又は4に記載の情報処理装置。
  6. 記グラフィックコントローラは、AGP(Advanced Graphics Port)又はPCI Expressの規格に準拠したグラフィックカードであることを特徴とする請求項1又は4に記載の情報処理装置。
JP2006180265A 2006-06-29 2006-06-29 情報処理装置及び情報処理方法 Active JP5111797B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006180265A JP5111797B2 (ja) 2006-06-29 2006-06-29 情報処理装置及び情報処理方法
US11/805,646 US8120611B2 (en) 2006-06-29 2007-05-24 Information processing apparatus and information processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006180265A JP5111797B2 (ja) 2006-06-29 2006-06-29 情報処理装置及び情報処理方法

Publications (3)

Publication Number Publication Date
JP2008009181A JP2008009181A (ja) 2008-01-17
JP2008009181A5 true JP2008009181A5 (ja) 2009-06-04
JP5111797B2 JP5111797B2 (ja) 2013-01-09

Family

ID=38876125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006180265A Active JP5111797B2 (ja) 2006-06-29 2006-06-29 情報処理装置及び情報処理方法

Country Status (2)

Country Link
US (1) US8120611B2 (ja)
JP (1) JP5111797B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7948497B2 (en) * 2005-11-29 2011-05-24 Via Technologies, Inc. Chipset and related method of processing graphic signals
TW200905440A (en) * 2007-07-25 2009-02-01 Asustek Comp Inc Modular motherboard
JP4585598B1 (ja) 2009-06-30 2010-11-24 株式会社東芝 情報処理装置
DE102018107195B3 (de) 2018-02-05 2019-02-14 Paul Gregor Junke Universal Silikon-Softadapter für Hörgeräte

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976826A (en) * 1975-05-07 1976-08-24 Western Electric Company, Inc. Method and apparatus for generating line-by-line picture signal from transformed subpicture information
US5850207A (en) * 1995-11-22 1998-12-15 Cirrus Logic, Inc. Method and apparatus for minimizing effects of slope overload condition when using differential pulse code modulation scheme
US6848058B1 (en) * 1999-06-04 2005-01-25 Ati International Srl Power reduction circuit and method with multi clock branch control
US6469743B1 (en) * 1999-06-09 2002-10-22 International Business Machines Corporation Programmable external graphics/video port for digital video decode system chip
TW436694B (en) * 1999-08-24 2001-05-28 Via Tech Inc System control chip and computer system having a multiplexed graphic bus architecture
US6734862B1 (en) * 2000-06-14 2004-05-11 Intel Corporation Memory controller hub
US6630936B1 (en) * 2000-09-28 2003-10-07 Intel Corporation Mechanism and method for enabling two graphics controllers to each execute a portion of a single block transform (BLT) in parallel
US6859208B1 (en) * 2000-09-29 2005-02-22 Intel Corporation Shared translation address caching
US7885336B2 (en) * 2001-02-05 2011-02-08 Ati Technologies Ulc Programmable shader-based motion compensation apparatus and method
US7016547B1 (en) * 2002-06-28 2006-03-21 Microsoft Corporation Adaptive entropy encoding/decoding for screen capture content
CN101091175B (zh) * 2004-09-16 2012-03-14 辉达公司 负载均衡
US8112513B2 (en) * 2005-11-30 2012-02-07 Microsoft Corporation Multi-user display proxy server
US8914618B2 (en) * 2005-12-29 2014-12-16 Intel Corporation Instruction set architecture-based inter-sequencer communications with a heterogeneous resource

Similar Documents

Publication Publication Date Title
JP2010113702A5 (ja)
JP2011509445A5 (ja)
JP2009073200A5 (ja)
JP2008009181A5 (ja)
JP2014117455A5 (ja)
WO2005104740A3 (en) Gpu rendering to system memory
EP2515294A3 (en) Method and apparatus to support a self-refreshing display device coupled to a graphics controller
WO2011109613A3 (en) Method, system, and apparatus for processing video and/or graphics data using multiple processors without losing state information
JP2008139916A5 (ja)
JP2017064982A5 (ja) 情報処理装置、表示制御方法
JP2011508296A5 (ja)
JP2009188816A5 (ja)
JP2013228185A5 (ja)
JP2012125348A5 (ja)
EP2423822A3 (en) Methods and apparatus for improved serial advanced technology attachment performance
JP2006268845A5 (ja)
EP2892047A3 (en) Image data output control method and electronic device supporting the same
JP2003244588A5 (ja)
EP2779088B1 (en) Techniques for improving rendering efficiency
JP2014106884A5 (ja)
JP2007258853A5 (ja)
JP2012054836A5 (ja) 撮像装置およびシステム
JP2009296546A5 (ja)
WO2008002877A3 (en) Transmit driver data communication
JP2014106834A5 (ja) 情報処理装置、情報処理装置の制御方法及びプログラム