JP5748122B2 - プラント制御装置 - Google Patents
プラント制御装置 Download PDFInfo
- Publication number
- JP5748122B2 JP5748122B2 JP2011088223A JP2011088223A JP5748122B2 JP 5748122 B2 JP5748122 B2 JP 5748122B2 JP 2011088223 A JP2011088223 A JP 2011088223A JP 2011088223 A JP2011088223 A JP 2011088223A JP 5748122 B2 JP5748122 B2 JP 5748122B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- data
- communication
- control device
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、制御演算手段が、ＣＰＵを具備する通信手段を介して通信ネットワークに接続された外部機器と制御データの授受をすると共に、前記通信手段と前記制御演算手段が前記制御データの交換を行うデータ交換手段を有するプラント制御装置に関するものである。
石油、化学、鉄鋼プラント等の制御を行うプラント制御装置は、外部入出力機器や、通信ネットワークにより接続された他の制御装置から取得した制御データを演算することでプラントの制御を行っている。二重化されたプラント制御装置は、例えば特許文献１等に開示されている。
図２は、従来の二重化されたプラント制御装置の構成例を示す機能ブロック図である。制御側の制御装置１０、待機側の制御装置２０、他の制御装置３０は、通信ネットワーク４０に接続され、相互に制御データの授受が可能である。
各制御装置の機能構成を、制御側の制御装置１０を代表として示す。制御装置１０は、制御演算手段５０と、通信ネットワーク４０にインターフェースする通信手段６０を備えている。制御演算手段５０と通信手段６０は、夫々独立したＣＰＵ５１、６１を備えている。
更に、通信手段６０は、データ交換手段６２とエラー検出手段６３を備えている。起動時に、制御演算手段５０は、通信手段６０と相互に制御データを交換できるよう、データ交換手段６２に対して送受信パラメータ(制御データの格納先アドレスやエントリ数などの所定の情報)を通知する。
以後、データ交換手段６２は、上記情報をもとに、制御演算手段５０からの制御データ送信要求および通信手段６０からのデータ受信に対して、データの送受信管理情報(送受信用制御データの最新ポインタおよび回線上に制御データを送信したか否かを示す情報等)を更新することでデータ交換を行う。
このような機能構成により、制御装置１０の制御演算手段５０が、通信ネットワーク４０を介して他の制御機器３０に制御データを送信する場合、制御演算手段５０は、通信手段６０へ制御データを渡すため、制御データを所定の領域へ格納しデータ交換手段６２に対して送信を要求する。
データ交換手段６２は、送信用制御データの最新ポインタに示される領域にデータが格納されていることを確認後、通信手段６０を通じて他の制御装置３０へ制御データ(データ取得要求)を送信する。
その後、データ交換手段６２は、次回の送信要求のために送信用制御データの最新ポインタを更新する。他の制御装置３０から応答があり、通信手段６０が制御データ(応答)を受信した場合、データ交換手段６２は制御データを受信用制御データの最新ポインタに示される領域へ格納し、制御演算手段５０へ通知する。
その後、データ交換手段６２は、次回のデータ受信のために受信用制御データの最新ポインタを更新する。上記により制御演算手段５０は、他の制御装置３０の制御データを使用してプラント制御を行う。
ここで、通信手段６０において、エラー検出手段６３により電磁ノイズ等により生ずるマイクロプロセッサやメモリ（SRAMなど）の一過性エラーが発生した場合の動作は下記となる。
（１）通信手段６０は、通信動作を継続不可と判断し、致命的エラー発生を制御演算手段５０へ通知する。
（２）制御演算手段５０は、自局（制御側）の制御動作の継続は不可と判断し、制御権を待機側の制御装置２０に受け渡し自己停止する。
（３）新たに制御権を獲得した制御装置２０は、他の制御装置３０より再度制御データを取得し、シングル動作であるものの制御動作を継続する。
（２）制御演算手段５０は、自局（制御側）の制御動作の継続は不可と判断し、制御権を待機側の制御装置２０に受け渡し自己停止する。
（３）新たに制御権を獲得した制御装置２０は、他の制御装置３０より再度制御データを取得し、シングル動作であるものの制御動作を継続する。
従来構成のプラント制御装置では、通信手段６０のＣＰＵ６１やメモリ（SRAMなど）の一過性エラーによって二重化制御装置の制御権交替が発生し、一時的にシングル動作となってしまう。
本発明の目的は、エラーが電磁ノイズ等により生ずる一過性エラーであった場合、通信手段が制御演算手段へ致命的エラーを通知せず、通信手段のみを再起動することで制御演算を継続可能とするプラント制御装置を実現することにある。
このような課題を達成するために、本発明は次の通りの構成になっている。
（１）制御演算手段が、ＣＰＵを具備する通信手段を介して通信ネットワークに接続された外部機器と制御データの授受をすると共に、前記通信手段と前記制御演算手段が前記制御データの交換を行うデータ交換手段を有するプラント制御装置において、
前記通信手段でエラーが検出された場合に、前記データ交換手段の動作に使用されていた所定のデータ交換情報を退避して保存する情報記憶手段と、
前記通信手段が具備するＣＰＵの再起動を行う再起動手段と、
前記ＣＰＵの再起動後に、前記情報記憶手段に保存されているデータ交換情報を、前記データ交換手段に復元させる情報復元手段と、
を備え、前記再起動手段と前記情報復元手段による前記通信手段の復元処理時間は、前記制御演算手段による前記通信手段の健全性を確認する診断周期に対して十分に短時間であることを特徴とするプラント制御装置。
（１）制御演算手段が、ＣＰＵを具備する通信手段を介して通信ネットワークに接続された外部機器と制御データの授受をすると共に、前記通信手段と前記制御演算手段が前記制御データの交換を行うデータ交換手段を有するプラント制御装置において、
前記通信手段でエラーが検出された場合に、前記データ交換手段の動作に使用されていた所定のデータ交換情報を退避して保存する情報記憶手段と、
前記通信手段が具備するＣＰＵの再起動を行う再起動手段と、
前記ＣＰＵの再起動後に、前記情報記憶手段に保存されているデータ交換情報を、前記データ交換手段に復元させる情報復元手段と、
を備え、前記再起動手段と前記情報復元手段による前記通信手段の復元処理時間は、前記制御演算手段による前記通信手段の健全性を確認する診断周期に対して十分に短時間であることを特徴とするプラント制御装置。
（２）前記所定データ交換情報は、前記制御データの格納先アドレスを含む送受信パラメータと、前記制御データの最新ポインタを含む送受信管理情報であることを特徴とする（１）に記載のプラント制御装置。
（３）前記通信ネットワークに接続された外部機器は、二重化制御システムを形成する待機側制御装置であることを特徴とする（１）または（２）に記載のプラント制御装置。
本発明によれば、通信手段において電磁ノイズ等により生ずる一過性エラーが発生した場合、通信手段が制御演算手段へ致命的エラーを通知せずに、通信手段のみを再起動することで、二重化制御装置の制御権交替を発生させることなく制御演算を継続することが可能となり、アベイラビリティが向上する。
以下本発明を、図面を用いて詳細に説明する。図１は、本発明を適用した、二重化されたプラント制御装置の一実施例を示す機能ブロック図である。図２で説明した従来構成と同一要素には同一符号を付して説明を省略する。
図２の従来構成に追加される本発明の構成上の特徴部は、情報記憶手段１０１、再起動手段１０２、情報復元手段１０３を設けた点にある。以下、通信手段６０のエラー検出手段６３においてエラーが検出された場合の動作を説明する。
通信手段６０は、エラー検出手段６３でエラーを検出すると、起動時に制御演算手段５０から通知されていた、制御演算手段５０と通信手段６０が制御データの交換に使用する送受信パラメータ(制御データの格納先アドレスやエントリ数等の所定の情報)と、データ交換手段６２の動作に使用していた送受信管理情報(送受信用制御データの最新ポインタおよび回線上に制御データを送信したか否かを示す情報等)を情報記憶手段１０１へ退避する。
情報の退避が完了すると、再起動手段１０２が通信手段６０の動作を実行しているＣＰＵ６１および周辺回路の資源を初期化し、再起動させる。
情報復元手段１０３は、上記資源の初期化時に情報記憶手段１０１に退避された送受信パラメータおよび送受信管理情報をデータ交換手段６２に復元する。
このように、制御演算手段５０と通信手段６０がデータ交換を実施する際に必要な送受信パラメータおよび送受信管理情報を退避・復元し、エラーが発生した通信手段６０のみを再起動することで、エラーが発生する直前の状態へ自動的に復帰させる。
この自動復帰(通信手段の初期化と所定の情報の復元)は、制御演算手段５０が通信手段６０の健全性を確認する診断周期(1秒程度)に対して数100msec程度の短時間で完了可能なため、制御演算手段５０の制御動作に影響を与えない。
なお、通信手段６０の再起動によりデータ交換手段６２による制御演算手段５０へのデータ通知前に、他制御装置３０から取得した制御データが失われた場合には、他の制御装置３０からのデータ再送により再度制御データを取得し、データ交換手段６２を通じて制御演算手段５０へ通知する。
エラーの発生要因が、電磁ノイズ等により生ずるマイクロプロセッサやメモリ（SRAMなど）などに生じた一過性エラーに起因するものであれば、上記処理により制御側の制御装置１０は正常状態に復帰し、制御権を交代することなく、制御演算手段５０は他の制御装置３０の制御データを使用してプラント制御を継続することができる。
以上、図１の実施例により制御演算手段５０と通信手段６０からなる制御装置１０について説明したが、制御演算手段とデータ交換を行うサブシステムであって、データ交換手段の動作に必要な所定の情報の退避・復元と、サブシステムの再起動が制御演算手段における制御周期より十分早く完了可能であれば、どのようなサブシステムにも本発明を適用することが可能である。
１０ 制御装置（制御側）
２０ 制御装置（待機側）
３０ 他の制御装置
４０ 通信ネットワーク
５０ 制御演算手段
５１ ＣＰＵ
６０ 通信手段
６１ ＣＰＵ
６２ データ交換手段
６３ エラー検出手段
１０１ 情報記憶手段
１０２ 再起動手段
１０３ 情報復元手段
２０ 制御装置（待機側）
３０ 他の制御装置
４０ 通信ネットワーク
５０ 制御演算手段
５１ ＣＰＵ
６０ 通信手段
６１ ＣＰＵ
６２ データ交換手段
６３ エラー検出手段
１０１ 情報記憶手段
１０２ 再起動手段
１０３ 情報復元手段
Claims (3)
- 制御演算手段が、ＣＰＵを具備する通信手段を介して通信ネットワークに接続された外部機器と制御データの授受をすると共に、前記通信手段と前記制御演算手段が前記制御データの交換を行うデータ交換手段を有するプラント制御装置において、
前記通信手段でエラーが検出された場合に、前記データ交換手段の動作に使用されていた所定のデータ交換情報を退避して保存する情報記憶手段と、
前記通信手段が具備するＣＰＵの再起動を行う再起動手段と、
前記ＣＰＵの再起動後に、前記情報記憶手段に保存されているデータ交換情報を、前記データ交換手段に復元させる情報復元手段と、
を備え、前記再起動手段と前記情報復元手段による前記通信手段の復元処理時間は、前記制御演算手段による前記通信手段の健全性を確認する診断周期に対して十分に短時間であることを特徴とするプラント制御装置。 - 前記所定データ交換情報は、前記制御データの格納先アドレスを含む送受信パラメータと、前記制御データの最新ポインタを含む送受信管理情報であることを特徴とする請求項１に記載のプラント制御装置。
- 前記通信ネットワークに接続された外部機器は、二重化制御システムを形成する待機側制御装置であることを特徴とする請求項１または２に記載のプラント制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011088223A JP5748122B2 (ja) | 2011-04-12 | 2011-04-12 | プラント制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011088223A JP5748122B2 (ja) | 2011-04-12 | 2011-04-12 | プラント制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012221355A JP2012221355A (ja) | 2012-11-12 |
| JP5748122B2 true JP5748122B2 (ja) | 2015-07-15 |
Family
ID=47272754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011088223A Active JP5748122B2 (ja) | 2011-04-12 | 2011-04-12 | プラント制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5748122B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101846222B1 (ko) * | 2013-05-15 | 2018-04-06 | 엘에스산전 주식회사 | 이중화 시스템 및 그의 제어 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0530119A (ja) * | 1991-07-25 | 1993-02-05 | Nec Corp | 通信装置 |
| JP2856617B2 (ja) * | 1993-01-25 | 1999-02-10 | 三菱電機株式会社 | プログラマブルコントローラ |
-
2011
- 2011-04-12 JP JP2011088223A patent/JP5748122B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012221355A (ja) | 2012-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105933407B (zh) | 一种实现Redis集群高可用的方法及系统 | |
| JP5488634B2 (ja) | 情報処理装置、管理コントローラ、システム時刻同期方法、及びプログラム | |
| JP6431197B2 (ja) | スナップショット処理方法および関係付けられたデバイス | |
| JP2006072591A (ja) | 仮想計算機制御方法 | |
| CN108632106A (zh) | 监控服务设备的系统 | |
| US20140149994A1 (en) | Parallel computer and control method thereof | |
| JP5748122B2 (ja) | プラント制御装置 | |
| JP5987797B2 (ja) | 情報処理装置及びプログラム | |
| JP5641181B2 (ja) | 二重化処理装置 | |
| CN109219105B (zh) | 路由切换方法以及路由切换系统 | |
| JP2009026182A (ja) | プログラム実行システム及び実行装置 | |
| JP2015215803A (ja) | プログラマブルコントローラ、及び演算処理システム | |
| JP4572138B2 (ja) | サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法 | |
| JP6256087B2 (ja) | ダンプシステムおよびダンプ処理方法 | |
| JP2007334668A (ja) | メモリダンプ方法、クラスタシステム、それを構成するノードおよびプログラム | |
| JP2017183905A (ja) | 通信装置、通信障害復旧方法および通信障害復旧プログラム | |
| JP2015106226A (ja) | 二重化システム | |
| JP2009075719A (ja) | 冗長構成装置及びその自己診断方法 | |
| JP6422429B2 (ja) | 監視制御システム | |
| JP6540309B2 (ja) | 共有メモリシステム、演算処理装置、及び方法 | |
| JP2011250008A (ja) | ゲートウェイ装置 | |
| JP2013041436A (ja) | マルチプロセッサシステム及び起動方法 | |
| JP2013207674A (ja) | ネットワーク監視システム、ネットワーク監視方法、制御装置およびプログラム | |
| JP6031757B2 (ja) | トランスポンダ、その制御方法及び制御用プログラム | |
| JP2013156963A (ja) | 制御プログラム、制御方法、情報処理装置、制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150430 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5748122 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |