JP6031757B2 - トランスポンダ、その制御方法及び制御用プログラム - Google Patents

トランスポンダ、その制御方法及び制御用プログラム Download PDF

Info

Publication number
JP6031757B2
JP6031757B2 JP2011283748A JP2011283748A JP6031757B2 JP 6031757 B2 JP6031757 B2 JP 6031757B2 JP 2011283748 A JP2011283748 A JP 2011283748A JP 2011283748 A JP2011283748 A JP 2011283748A JP 6031757 B2 JP6031757 B2 JP 6031757B2
Authority
JP
Japan
Prior art keywords
status
current
transmission
reception
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011283748A
Other languages
English (en)
Other versions
JP2013135306A (ja
Inventor
幸治 関
幸治 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2011283748A priority Critical patent/JP6031757B2/ja
Priority to US13/724,936 priority patent/US20130166802A1/en
Publication of JP2013135306A publication Critical patent/JP2013135306A/ja
Application granted granted Critical
Publication of JP6031757B2 publication Critical patent/JP6031757B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Transceivers (AREA)
  • Optical Communication System (AREA)
  • Small-Scale Networks (AREA)

Description

本発明は、光ネットワーク等で用いられるトランスポンダに関し、特にI2C(Inter-Integrated Circuit)通信におけるコマンド実行可否の判定及び通知に関する。
トランスポンダの制御において、300pinMSA(Multi-Source Agreement)等のI2Cコマンド仕様が知られている。
特許文献1において、I2Cプロトコルの上部に層状に配置された通信プロトコルを実現するブリッジデバイスが開示されている。このデバイスは、多くのアドレスをサポートすると共に、伝送されるデータに対するある程度の完全性を提供することを目的するものである。
特許文献2において、マスタ装置とスレーブ装置とがI2C通信を行う通信システムが開示されている。このシステムは、マスタ装置とスレーブ装置とが異常を検知するための通信ラインとは別の通知ラインにより接続され、通信ラインに生じた異常を検出する検出手段と、異常が検知された場合に通知ラインを介して他方のモジュールに異常を通知する通知手段と、異常が検知された場合にI2C通信を復旧させる復旧手段とが、マスタ装置又はスレーブ装置の少なくとも一方に設けられているものである。これにより、通信異常が発生した場合であっても通信を復旧することができるとされている。
特開2002−175269号公報 特開2011−70282号公報
「300PIN MSA-DOCUMENTS」http://www.300pinmsa.org/html/documents.html
図9及び図10は、従来のトランスポンダ101における問題を説明するための図である。トランスポンダ101は、I2Cマスタ102からI2C回路111を介してI2Cコマンドを受信すると、制御部112により当該I2Cコマンドが実行可能か否かを判定し、その判定結果をI2Cマスタ102に通知する。当該判定は、制御部112が保持するI2Cコマンド実行可否テーブル125を参照して行われる。図10は、当該I2Cコマンド実行可否テーブル125を例示している。I2Cコマンド実行可否テーブル125は、I2Cコマンドの種類を示すCMD(hex)欄と、MSAで規定されるプロテクトモードに準拠するCMD実行可否モード欄とを有する。
従来のシステムにおいては、I2Cマスタ102は、上記通知が実行不可を示すエラー通知である場合に、当該実行不可状態が一時的なものであっても、モジュール障害が発生したと誤認識する場合がある。当該実行不可状態は、トランスポンダ102と送信(Tx)モジュール121又は受信(Rx)モジュールとの通信状態の変化の過程で一時的に生ずる場合がある(例えば、トランスポンダ102の初期化中等)。上記のような誤認識は、I2Cマスタ102側でプロビジョニングシステムを構築する場合であって、上記エラー通知が繰り返しなされるパターンに陥った場合に発生することが多い。
上記誤認識が生ずる原因の1つは、上記実行可否の通知に、トランスポンダ101のTxモジュール121及びRxモジュール122との通信状態を示す情報であるTxステータス及びRxステータスが含まれていないことである。I2Cマスタは、トランスポンダ101から上記実行可否の判定結果と共にTxステータス及びRxステータスの通知を受けることができれば、当該実行可否の判定結果を、Txステータス及びRxステータスを考慮して解釈することが可能となる。
そこで、本発明は、I2C通信におけるコマンド実行可否の判定精度を向上させることを目的とする。
本発明の第1の態様は、I2Cマスタ、送信モジュール、及び受信モジュールと接続し、前記I2Cマスタが発行するI2Cコマンドに従って前記受信モジュールと前記送信モジュールとの間の通信を中継するトランスポンダであって、周期的に現在の前記送信モジュールの通信状態を示すカレント送信ステータス及び現在の前記受信モジュールの通信状態を示すカレント受信ステータスを取得する送受信ステータス取得部と、最新の前記カレント送信ステータス及び最新の前記カレント受信ステータスを保持する送受信ステータス保持部と、各種前記I2Cコマンドの実行可否を前記カレント送信ステータス及び前記カレント受信ステータスの種別に関連付けて定義したコマンド実行可否テーブルを保持する実行可否テーブル保持部と、前記送受信ステータス保持部に保持された前記カレント送信ステータス及び前記カレント受信ステータス、及び前記コマンド実行可否テーブルに基づいて、前記I2Cマスタから受信した前記I2Cコマンドが実行可能か否かを判定する実行可否判定部と、前記実行可否判定部による判定結果と共に、前記送受信ステータス保持部に保持された前記カレント送信ステータス及び前記カレント受信ステータスを前記I2Cマスタに通知する判定結果通知部とを備えるものである。
本発明の第2の態様は、I2Cマスタ、送信モジュール、及び受信モジュールと接続し、前記I2Cマスタが発行するI2Cコマンドに従って前記受信モジュールと前記送信モジュールとの間の通信を中継するトランスポンダの制御方法であって、周期的に現在の前記送信モジュールの通信状態を示すカレント送信ステータス及び現在の前記受信モジュールの通信状態を示すカレント受信ステータスを取得する送受信ステータス取得ステップと、最新の前記カレント送信ステータス及び最新の前記カレント受信ステータスを保持する送受信ステータス保持ステップと、前記送受信ステータス保持ステップで保持された前記カレント送信ステータス及び前記カレント受信ステータス、及び各種前記I2Cコマンドの実行可否を前記カレント送信ステータス及び前記カレント受信ステータスの種別に関連付けて定義したコマンド実行可否テーブルに基づいて、前記I2Cマスタから受信した前記I2Cコマンドが実行可能か否かを判定する実行可否判定ステップと、前記実行可否判定ステップによる判定結果と共に、前記送受信ステータス保持ステップで保持された前記カレント送信ステータス及び前記カレント受信ステータスを前記I2Cマスタに通知する判定結果通知ステップとを備えるものである。
本発明の第3の態様は、コンピュータに、上記第2の態様に係る方法を実行させるためのトランスポンダの制御用プログラムである。
本発明によれば、I2Cマスタは、トランスポンダからI2Cコマンドの実行可否の判定結果と共にカレント送信ステータス及びカレント受信ステータスが通知され、当該実行可否の判定結果をカレント送信ステータス及びカレント受信ステータスを考慮して解釈することが可能となる。これにより、I2C通信におけるコマンド実行可否の判定精度を向上させることができる。
本発明の実施の形態1に係るトランスポンダの機能的な構成を示す図である。 実施の形態1に係るトランスポンダの具体的な構成を例示する図である。 実施の形態1に係るTxステータステーブルを例示する図である。 実施の形態1に係るRxステータステーブルを例示する図である。 実施の形態1に係るI2Cコマンド実行可否テーブルを例示する図である。 実施の形態1においてカレントTx/Rxステータスを取得する際の処理を示すフローチャートである。 実施の形態1においてI2Cコマンドをトランスポンダが受信する際の処理を示すフローチャートである。 実施の形態1においてランスポンダがI2Cコマンドを実行する際の処理を示すフローチャートである。 従来のトランスポンダの機能的な構成を例示する図である。 図9に示すトランスポンダに係るI2Cコマンド実行可否テーブルを例示する図である。
実施の形態1
以下、図面を参照して本発明の実施の形態について説明する。図1は、実施の形態1に係るトランスポンダ1の機能的な構成を示している。トランスポンダ1は、I2Cマスタ2、送信モジュール3、及び受信モジュール4と接続し、I2Cマスタ2が出力するI2Cコマンドに従って受信モジュール3と送信モジュール4との間の通信を中継するものである。本実施の形態に係るトランスポンダ1は、I2Cインターフェース11、送信インターフェース12、受信インターフェース13、送受信ステータス取得部14、送受信ステータス保持部15、実行可否テーブル保持部16、実行可否判定部17、及び判定結果通知部18を有する。これらの機能部は、マイクロプロセッサ、これを制御するプログラム、記憶装置、各種論理回路、伝送路等の協働により構成される。
送受信ステータス取得部14は、周期的に送信インターフェース12及び受信インターフェース13にアクセスし、送信モジュール3の現在の通信状態を示すカレント送信ステータス(情報)及び受信モジュール4の現在の通信状態を示すカレント受信ステータスを取得する。
送受信ステータス保持部15は、上記送受信ステータス取得部14により取得された最新のカレント送信ステータス及びカレント受信ステータスを保持(記憶)する。
実行可否テーブル保持部16は、I2Cマスタ2から出力されるI2Cコマンドが実行可能か否かを判定するためのI2Cコマンド実行可否テーブルを保持する。I2Cコマンド実行可否テーブルは、各種I2Cコマンドの実行可否をカレント送信ステータス及びカレント受信ステータスの種別に関連付けて定義したものである。
実行可否判定部17は、送受信ステータス保持部15に保持されたカレント送信ステータス及びカレント受信ステータス、及び上記I2Cコマンド実行可否テーブルに基づいて、I2Cマスタ2から受信したI2Cコマンドが実行可能か否かを判定する。
判定結果通知部18は、上記実行可否判定部17による判定結果(当該I2Cコマンドの実行可否)と共に、送受信ステータス保持部15に保持された(当該判定に用いられた)カレント送信ステータス及びカレント受信ステータスを、I2Cインターフェース11を介してI2Cマスタ2に出力する。
上記構成によれば、I2Cマスタ2は、I2Cコマンドの出力後、トランスポンダ1から当該I2Cコマンドの実行可否の判定結果に加えて、カレント送信ステータス及びカレント受信ステータスを受信する。これにより、I2Cマスタ2は、上記カレント送信ステータス及びカレント受信ステータスを考慮して、上記実行可否の判定結果を解釈することが可能となる。即ち、トランスポンダ1からの実行可否の判定結果が実行不可を示すものである場合に、直ちにトランスポンダ1のモジュール障害であると判定される不具合を回避することが可能となる。
図2は、上記トランスポンダ1のより具体的な構成を例示している。本例に係るトランスポンダ1は、I2C回路31及び制御部32を有する。制御部32には、マイクロプロセッサ等の演算処理装置の他に不揮発性メモリ等の記憶装置も含まれる。制御部32は、I2Cコマンド制御部35、Txモジュール制御部36、Rxモジュール制御部37、Tx/Rxステータス取得処理部38、Txステータステーブル41、Rxステータステーブル42、及びI2Cコマンド実行可否テーブル43を有する。
I2Cマスタ2は、I2C回路31を介して制御部32のI2Cコマンド制御部35に接続している。Tx(送信)モジュールのハードウェア部33及びRx(受信)モジュールのハードウェア部34は、トランスポンダ1のコネクタに差し込まれ、それぞれ伝送路を介して制御部32のTxモジュール制御部36及びRxモジュール制御部37に接続している。
I2Cマスタ2が出力するI2Cコマンドは、I2C回路31を介してI2Cコマンド制御部35に入力する。本例に係るI2Cコマンドは、300pinMSAに準拠するものである。I2Cコマンド制御部35は、I2Cコマンドに従ってTxモジュール制御部36及びRxモジュール制御部37を制御する。Txモジュール制御部36及びRxモジュール制御部37は、それぞれTxモジュール及びRxモジュールを制御する。
Tx/Rxステータス取得処理部38は、周期的にTxモジュール制御部36及びRxモジュール制御部37の信号を読み取り、Txモジュールの現在の通信状態を示すカレントTxステータス及びRxモジュールの現在の通信状態を示すカレントRxステータスを生成する。生成されたカレントTxステータス及びカレントRxステータスは、Txステータステーブル41及びRxステータステーブル42に記憶される。これらのテーブル41,42は、常に最新のカレントTxステータス及びカレントRxステータスに更新される。
図3は、Txステータステーブル41を例示している。図4は、Rxステータステーブル42を例示している。Txステータステーブル41中、左側の欄:「TxSTATUS種別」は、Txモジュールが取り得る通信状態の全種別を示している。当該種別は、Txモジュールの変更に伴い変更される。本例においては、#1,#2,#nの3つ種別が存在する。Txステータステーブル41中、右側の欄:「カレントTxSTATUS」は、上記Tx/Rxステータス取得処理部38により取得されたカレントTxステータスを示している。図4に示すRxステータステーブル42についても同様である。
I2Cコマンド実行可否テーブル43は、I2Cマスタ2から出力されるI2Cコマンドが実行可能か否かを判定するためのものである。図5は、I2Cコマンド実行可否テーブル43を例示している。同図中、「CMD(hex)」欄45は、I2Cコマンドの種別を示している。「CMD実行可否モード」欄46は、300pinMSAで規定されるプロテクトモードに準拠して各I2Cコマンドが実行可能であるか否かを定義している。「TxSTATUS毎のCMD実行可否」欄47は、Txステータスの種別がどのような場合に各I2Cコマンドが実行可能か否かを定義している。「RxSTATUS毎のCMD実行可否」欄48は、Rxステータスの種別がどのような場合に各I2Cが実行可能か否かを定義している。
I2Cコマンド制御部35は、上記I2Cコマンド実行可否テーブル43に、I2Cコマンドの種別、カレントTxステータスの種別、及びカレントRxステータスの種別をあてはめることにより、当該I2Cコマンドが実行可能か否かを判定し、当該判定結果をI2Cマスタ2に送信する。また、I2Cコマンド制御部35は、当該I2Cコマンドの実行可否の判定結果に加え、当該判定時におけるカレントTxステータス及びカレントRxステータスをI2Cマスタ2に送信する。
以下に、上記トランスポンダ1における動作を説明する。図6は、カレントTx/Rxステータスを取得する際の処理(S100)を示している。先ず、上記Tx/Rxステータス取得処理部38(図2参照)は、周期処理によりTxモジュール制御部36及びRxモジュール制御部37からカレントTxステータス及びカレントRxステータスを取得する(S101)。次いで、当該取得した情報がTx側のものかRx側のものかを判定し(S102)、Tx側の場合には、図3に示すTxステータステーブル41に当該カレントTxステータスの種別を設定し(S103)、Rx側の場合には、図4に示すRxステータステーブル42に当該カレントRxステータスの種別を設定する(S104)。
図7は、I2Cマスタ2が発行する300pinMSAに準拠したI2Cコマンドをトランスポンダ1が受信する際の処理(S200)を示している。先ず、I2Cマスタ2がI2Cコマンドを発行すると(S201)、このI2CコマンドはI2C回路31を介してI2Cコマンド制御部35に入力する(S202)。
その後、I2Cコマンド制御部35は、図5に示すI2Cコマンド実行可否テーブル43のCMD実行可否モード欄46を参照し、入力したI2CコマンドのCMD(hex)をキーとして、当該コマンドが実行可能か否かを判定する(S203)。当該ステップS203の判定により、コマンドが実行不可能である場合(S204:NO)には、300pinMSAに準拠し、I2Cマスタ2に対し"Unknown command"を返信する(S206)。一方、当該コマンドが実行可能である場合(S204:YES)には、I2Cコマンド実行可否テーブル43のTx/RxSTATUS毎のCMD実行可否欄47,48を参照し、CMD(hex)をキーとして、当該コマンドが実行可能か否かを判定する(S205)。
上記ステップS205により、コマンドが実行不可能である場合(S207:NO)には、300pinMSAに準拠し、I2Cマスタ2に対し"Command not executed"を返信する(S209)。一方、コマンドが実行可能である場合(S207:YES)には、後述する300pinI2Cコマンド実行処理(S300)を実行した後、300pinMSAに準拠し、I2Cマスタ2に対しOKのモジュールステータスを返信する(S208)。
図8は、トランスポンダ1がI2Cマスタ2から出力された300pinI2Cコマンドを実行する際の処理(S300)を示している。先ず、I2Cコマンド制御部35は、実行しようとするコマンドのCMD(hex)が0xFnか否かを判定し(S301)、0xFnである場合(YES)には、I2Cマスタ2に対し、300pinMSAに準拠したOKのモジュールステータスと共に、カレントTx/Rxステータスを返信する(S302)。一方、CMD(hex)が0xFn以外の場合(NO)には、Txモジュール又はRxモジュールに当該コマンドを実行させる(S303)。
上記トランスポンダ1によれば、例えば、300pinMSA 10G and 40G TRANSPONDERに規定されているベンダー固有のコマンドIDに0xFn(nは0〜F)を割り当て、カレントTx/RxステータスをI2Cマスタ2に通知することにより、I2Cマスタ2は、実行可否のコマンドをモジュールの所定の仕様書を介して解釈することができる。これにより、I2Cコマンドがエラーとなった場合に直ちにモジュール障害が発生したと誤判定することを回避することができる。
また、カレントTxステータス及びカレントRxステータスが独立しているため、TxモジュールとRxモジュールとを非同期で制御することができる。これにより、例えば、Tx部を運用状態とし、Rx部を非運用状態とすることが可能となる。
尚、本発明は上記実施の形態に限られるものではなく、趣旨を逸脱しない範囲で適宜変更することが可能なものである。
1 トランスポンダ
2 I2Cマスタ
3 送信モジュール
4 受信モジュール
11 I2Cインターフェース
12 送信インターフェース
13 受信インターフェース
14 送受信ステータス取得部
15 送受信ステータス保持部
16 実行可否テーブル保持部
17 実行可否判定部
18 判定結果通知部
31 I2C回路
32 制御部
33 Txモジュールハードウェア部
34 Rxモジュールハードウェア部
35 I2Cコマンド制御部
36 Txモジュール制御部
37 Rxモジュール制御部
38 Tx/Rxステータス取得処理部
41 Txステータステーブル
42 Rxステータステーブル
43 I2Cコマンド実行可否テーブル

Claims (5)

  1. I2Cマスタ、送信モジュール、及び受信モジュールと接続し、前記I2Cマスタが発行するI2Cコマンドに従って前記受信モジュールと前記送信モジュールとの間の通信を中継するトランスポンダであって、
    周期的に現在の前記送信モジュールの通信状態を示すカレント送信ステータス及び現在の前記受信モジュールの通信状態を示すカレント受信ステータスを取得する送受信ステータス取得手段と、
    最新の前記カレント送信ステータス及び最新の前記カレント受信ステータスを保持する送受信ステータス保持手段と、
    各種前記I2Cコマンドの実行可否を前記カレント送信ステータス及び前記カレント受信ステータスの種別に関連付けて定義したコマンド実行可否テーブルを保持する実行可否テーブル保持手段と、
    前記送受信ステータス保持手段に保持された前記カレント送信ステータス及び前記カレント受信ステータス、及び前記コマンド実行可否テーブルに基づいて、前記I2Cマスタから受信した前記I2Cコマンドが実行可能か否かを判定する実行可否判定手段と、
    前記実行可否判定手段による判定結果と共に、前記送受信ステータス保持手段に保持された前記カレント送信ステータス及び前記カレント受信ステータスを前記I2Cマスタに通知する判定結果通知手段と、
    を備えるトランスポンダ。
  2. 前記I2Cコマンドは、300pinMSAに準拠する、
    請求項1に記載のトランスポンダ。
  3. I2Cマスタ、送信モジュール、及び受信モジュールと接続し、前記I2Cマスタが発行するI2Cコマンドに従って前記受信モジュールと前記送信モジュールとの間の通信を中継するトランスポンダの制御方法であって、
    周期的に現在の前記送信モジュールの通信状態を示すカレント送信ステータス及び現在の前記受信モジュールの通信状態を示すカレント受信ステータスを取得する送受信ステータス取得ステップと、
    最新の前記カレント送信ステータス及び最新の前記カレント受信ステータスを保持する送受信ステータス保持ステップと、
    前記送受信ステータス保持ステップで保持された前記カレント送信ステータス及び前記カレント受信ステータス、及び各種前記I2Cコマンドの実行可否を前記カレント送信ステータス及び前記カレント受信ステータスの種別に関連付けて定義したコマンド実行可否テーブルに基づいて、前記I2Cマスタから受信した前記I2Cコマンドが実行可能か否かを判定する実行可否判定ステップと、
    前記実行可否判定ステップによる判定結果と共に、前記送受信ステータス保持ステップで保持された前記カレント送信ステータス及び前記カレント受信ステータスを前記I2Cマスタに通知する判定結果通知ステップと、
    を備えるトランスポンダの制御方法。
  4. 前記I2Cコマンドは、300pinMSAに準拠する、
    請求項3に記載のトランスポンダの制御方法。
  5. コンピュータに、請求項3又は4に記載の方法を実行させるためのトランスポンダの制御用プログラム。
JP2011283748A 2011-12-26 2011-12-26 トランスポンダ、その制御方法及び制御用プログラム Active JP6031757B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011283748A JP6031757B2 (ja) 2011-12-26 2011-12-26 トランスポンダ、その制御方法及び制御用プログラム
US13/724,936 US20130166802A1 (en) 2011-12-26 2012-12-21 Transponder, method and recording medium containing instructions for controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011283748A JP6031757B2 (ja) 2011-12-26 2011-12-26 トランスポンダ、その制御方法及び制御用プログラム

Publications (2)

Publication Number Publication Date
JP2013135306A JP2013135306A (ja) 2013-07-08
JP6031757B2 true JP6031757B2 (ja) 2016-11-24

Family

ID=48655703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011283748A Active JP6031757B2 (ja) 2011-12-26 2011-12-26 トランスポンダ、その制御方法及び制御用プログラム

Country Status (2)

Country Link
US (1) US20130166802A1 (ja)
JP (1) JP6031757B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI486783B (zh) * 2013-09-10 2015-06-01 Wistron Corp 存取資料的方法及系統

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728908B1 (en) * 1999-11-18 2004-04-27 California Institute Of Technology I2C bus protocol controller with fault tolerance
JP4193806B2 (ja) * 2005-03-24 2008-12-10 ヤマハ株式会社 制御システム
US20060218321A1 (en) * 2005-03-24 2006-09-28 Yamaha Corporation Control system and communication system for digital mixer
CN100489807C (zh) * 2006-07-28 2009-05-20 鸿富锦精密工业(深圳)有限公司 计算机系统状态监示电路
JP2008113207A (ja) * 2006-10-30 2008-05-15 Sumitomo Electric Ind Ltd 光データリンク
TWI474179B (zh) * 2010-04-28 2015-02-21 Hon Hai Prec Ind Co Ltd 多設備連接系統
US8601190B2 (en) * 2011-06-24 2013-12-03 Teco-Westinghouse Motor Company Providing multiple communication protocols for a control system having a master controller and a slave controller
CN103856364A (zh) * 2012-12-04 2014-06-11 鸿富锦精密工业(深圳)有限公司 总线信号监测装置及方法

Also Published As

Publication number Publication date
JP2013135306A (ja) 2013-07-08
US20130166802A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
US9582448B2 (en) Transmission apparatus and control unit
US9170569B2 (en) Method for electing an active master device from two redundant master devices
JP6379905B2 (ja) 制御装置および制御方法
JP5987069B2 (ja) シリアル通信信号監視による内部レジスタ自己リセット機能を備えた数値制御システム
JP7023722B2 (ja) 二重化制御システム
JP6031757B2 (ja) トランスポンダ、その制御方法及び制御用プログラム
US10303160B2 (en) Numerical control system and numerical controller having display switching function
KR101593835B1 (ko) Plc 시스템
JP2010134752A (ja) フィールド機器
US20150319327A1 (en) Information processing apparatus, method of controlling the same, and storage medium
JP6418021B2 (ja) 情報処理装置及び情報処理装置の制御方法
KR101846222B1 (ko) 이중화 시스템 및 그의 제어 방법
US9405629B2 (en) Information processing system, method for controlling information processing system, and storage medium
JP2016167107A (ja) 制御装置、バス回路、方法、及び、プログラム
JP2010146363A (ja) 二重化プログラマブルコントローラの系切替方式
JP5748122B2 (ja) プラント制御装置
JP2018055318A (ja) 電子装置およびプログラム
JP2018160030A (ja) 制御装置、制御方法、及び、フォールトトレラント装置
JP2017049874A (ja) 情報処理装置、情報処理システム、制御方法、および制御プログラム
JP2006235909A (ja) 入出力実行時間監視方法
JP5353273B2 (ja) プロセッサ周辺回路
JP2008152316A (ja) 通信システム、デバイス、ホスト、通信方法およびプログラム
JP2016009499A (ja) 相互接続を管理する方法およびシステム
JP6099843B2 (ja) 制御システム、及び通信ゲートウェイ装置
WO2018110452A1 (ja) 周辺装置、ホスト装置、保守装置、情報処理システム、方法および記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161010

R150 Certificate of patent or registration of utility model

Ref document number: 6031757

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150