JP5353273B2

JP5353273B2 - プロセッサ周辺回路

Info

Publication number: JP5353273B2
Application number: JP2009022250A
Authority: JP
Inventors: 行洲許
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2009-02-03
Filing date: 2009-02-03
Publication date: 2013-11-27
Anticipated expiration: 2029-02-03
Also published as: JP2010181922A

Description

本発明は内部プロセッサを備えたプロセッサ周辺回路に関し、特に光通信用のインターフェースモジュールに適用して好適なプロセッサ周辺回路に関するものである。

光通信用のインターフェースモジュールの高機能化に伴い、モジュール内部に搭載するプロセッサのファームウェアは複雑化の傾向にある。このファームウェアをモジュールの出荷前にデバッグすることは重要であるが、既に出荷されて光通信装置に組み込まれたモジュールにファームウェアによる不具合が発生したときの対処方法を考えることも重要である。この対処方法として、従来では不具合が発生したモジュールを光通信装置から一旦取り外してファームウェアの書き換えを行っている。あるいは、光通信装置に組み込んだ状態のままモジュールないし光通信装置の電源をオフにし、内部回路基盤に搭載したプロセッサのファームウェアを書き換え、しかる上でモジュール及び光通信装置の電源をオンにする。いずれの場合でもモジュールの動作が停止されるため、その間サービスを中断せざるを得ないという問題が生じる。

最近、プロセッサの性能が向上し、さらに組み込みＯＳを搭載することによって電源をオフしなくてもプロセッサのファームウェアを書き換えることが可能なものが提供されている。しかし、この種のプロセッサは大規模で高コストであるとともに、高速なリアルタイム処理を行うプロセッサにおいては、通常動作を維持したままでファームウェアを書き換えることは困難である。

このようなファームウェアの書き換えに対しては、例えば特許文献１の技術を適用することが考えられる。特許文献１では、機能部をＣＰＵとＲＯＭとをそれぞれ備える２つのＮ系とＥ系で構成し、一方を運用系とし、他方を待機状態とする。通常動作時にはＮ系を運用系とし、その際に待機状態のＥ系のＲＯＭのソフトウェアを書き換え、書き換え処理が終了したら動作中のＮ系を待機状態とし、Ｅ系を信用系に切り換える。これにより、Ｎ系とＥ系とを切り換える際の運用中断時間を短縮することが可能とされている。

特開２００７−８７２６９号公報

特許文献１の技術ではＮ系、Ｅ系はいずれも装置の機能部として構成されており、ソフトウェアを書き換えたときには装置の再起動を行う必要があるため、この再起動の間運用が中断されることになる。特許文献１では、ソフトウェアを容量を減少させることで、ソフトウェアの書き換え、再起動に要する時間を短縮し、特に再起動に要する時間を短縮して運用中断時間を短縮することが可能とされている。しかし、このようにしても運用中断時間は例えば数秒ないし数ｍ秒程度にするのが限界であり、運用中断時間を無くすことは困難であり、結果としてサービスの中断を回避することができないものとなっている。

本発明の目的は運用中断時間を無くすことを可能にしたプロセッサ周辺回路を提供するものである。

本発明のプロセッサ周辺回路は、少なくとも２つのプロセッサと、これら２つのプロセッサのファームウェアをそれぞれ記録する記録手段と、これら２つのプロセッサを現用と予備に切り換える切り換え手段と、予備のプロセッサのファームウェアを書き換え、ファームウェアを書き換えたプロセッサを再起動し、再起動を確認したときに当該プロセッサを現用側に切り換え制御する制御手段とを備える。

本発明における好ましい形態として、切り換え手段は、プロセッサを主回路に切り換えるための第１のスイッチと、プロセッサを外部接続ポートに切り換えるための第２のスイッチと、プロセッサの記録手段をファームウェア切り換えポートに切り換えるための第３のスイッチを備える。また、制御手段は、第３のスイッチを切り換えて接続したプロセッサに対してファームウェアの書き換えを実行し、ファームウェアを書き換えた当該プロセッサを再起動し、当該プロセッサの再起動を確認したときに第１及び第２のスイッチを切り換えて当該プロセッサを主回路と外部接続ポートに接続する機能を備える。この制御手段はプログラマブル制御装置（ＰＬＤ）で構成される。

本発明のプロセッサ周辺回路として、例えば、主回路は内部送受信回路であり、外部接続ポートはデジタルバスポートであって光インターフェースモジュールとして構成することが好ましい。

本発明によれば、ファームウェアを書き換えるに際しては、制御手段は予備のプロセッサに対してファームウェアの書き換えを行い、かつ書き換えたプロセッサを再起動し、正常な再起動を確認した上でプロセッサの切り換えを実行するので、現用のプロセッサでの動作を継続しながら予備のプロセッサでのファームウェアを書き換え、しかもファームウェアを書き換えたプロセッサを瞬時に現用として動作させることが可能になる。これにより、特許文献１のようにシステムを再起動する時間だけ動作が中断されることはなく、運用中断時間を無くすことができ、サービスの中断を回避することができる。

本発明の実施形態１のブロック構成図。実施形態１の動作を説明するフローチャート。実施形態２のブロック構成図。

次に、本発明の実施の形態を図面を参照して説明する。図１は本発明を光通信装置の光インターフェースモジュールに適用した実施形態１の回路構成図である。光インターフェースモジュール１は内部送受信回路２と、プロセッサ部３と、切り換え部４とを備えており、電気コネクタ５に設けたデジタルバスポートＤＢＰを介して図には表れない外部デジタルバスに接続されている。内部送受信回路２はプロセッサ部３に接続され、デジタルバスポートＤＢＰを介して光信号を送受する。プロセッサ部３は複数のプロセッサ、ここでは２つのプロセッサＣＰＵ１，ＣＰＵ２を備えており、これらプロセッサＣＰＵ１，ＣＰＵ２は切り換え部３によっていずれか一方が選択的に前記内部送受信回路２と、デジタルバスポートＤＢＰに接続されて現用とされ、他方は予備として構成されるようになっている。

前記プロセッサＣＰＵ１，ＣＰＵ２は同一構成であり、それぞれ内蔵する記録手段ＲＯＭ１，ＲＯＭ２に電気コネクタ５に設けたファームウェアポートＦＷＰを介して外部からファームウェアを書き込み、このファームウェアに基づいて動作するようになっている。また、前記プロセッサＣＰＵ１，ＣＰＵ２はそれぞれリセット信号ポートＲＰを有しており、これらのリセット信号ポートＲＰに入力されるリセット信号によりそれぞれリセット、すなわち再起動され、動作が可能な状態に設定されるようになっている。

前記切り換え部４は前記内部送受信回路２を前記プロセッサＣＰＵ１又はＣＰＵ２に切り換える第１スイッチＳＷ１と、前記デジタルバスポートＤＢＰをプロセッサＣＰＵ１又はＣＰＵ２に切り換える第２スイッチＳＷ２と、前記プロセッサＣＰＵ１，ＣＰＵ２の各記録手段ＲＯＭ１，ＲＯＭ２をファームウェアポートＦＷＰに選択接続するための第３スイッチＳＷ３とで構成されている。前記第１ないし第３の各スイッチＳＷ１〜ＳＷ３はそれぞれ切り換え信号ポートＳＰを備えており、これらの切り換え信号端子ＳＰに切り換え信号が入力されたときに前記した切り換えを行うように構成されている。

前記プロセッサＣＰＵ１，ＣＰＵ２の各リセット信号ポートＲＰと、前記第１ないし第３の各スイッチＳＷ１〜ＳＷ３の切り換え信号ポートＳＰはプログラマブル制御装置（Programable Logic Device）ＰＬＤに接続されている。このプログラマブル制御装置ＰＬＤは前記電気コネクタ５５に設けた外部コントロール信号ポートＣＮＴＰを通して外部から入力されるコントロール信号を受けて前記プロセッサＣＰＵ１，ＣＰＵ２に対して選択的にリセット信号を出力する。また、プロセッサＣＰＵ１，ＣＰＵ２のリセット状態を監視し、リセットが正常に再起動したときに前記第１ないし第３の各スイッチＳＷ１〜ＳＷ３に対してそれぞれ個別に切り換え信号を出力する。

図２は以上の構成の光インターフェースモジュール１の動作を説明するためのフローチャートである。今、プロセッサＣＰＵ１，ＣＰＵ２の各記録手段ＲＯＭ１，ＲＯＭ２には同じファームウェアが書き込まれているものとする。切り換え部４の第１ないし第３の各スイッチＳＷ１〜ＳＷ３はそれぞれプロセッサＣＰＵ１側に切り換えられており、内部送受信回路２はプロセッサＣＰＵ１に接続され、プロセッサＣＰＵ１はデジタルバスポートＤＢＰに接続されているものとする。この状態では内部送受信回路２は現用としてのプロセッサＣＰＵ１を通してデジタルバスポートＤＢＰに接続され、図には表れないデジタルバスを介して外部装置との間で光通信が可能とされている。

ここで光インターフェースモジュールに対してファームウェアの書き換え要求が生じたときには、外部からのコントロール信号が外部コントロール信号ポートＣＮＴＰが入力され、これを受けてプログラマブル制御装置ＰＬＤは第３スイッチＳＷ３に切り換え信号を出力し、第３スイッチＳＷ３をプロセッサＣＰＵ２の記録手段ＲＯＭ２に接続した状態に切り換える（Ｓ１１）。これにより、ファームウェアポートＦＷＰから入力される新たなファームウェアでプロセッサＣＰＵ２の記録手段ＲＯＭ２が書き換えられる（Ｓ１２）。記録手段ＲＯＭ２での書き換えが完了するとプログラマブル制御装置ＰＬＤはプロセッサＣＰＵ２のリセット信号ポートＲＰにリセット信号を出力し、プロセッサＣＰＵ２をリセットする。これによりプロセッサＣＰＵ２は書き換えられたファームウェアに基づいて再起動される（Ｓ１３）。プログラマブル制御装置ＰＬＤはプロセッサＣＰＵ２が正常に再起動されたことを確認すると、第２スイッチＳＷ２に切り換え信号を出力し、プロセッサＣＰＵ２をデジタルバスポートＤＢＰに接続した状態に切り換える（Ｓ１４）。また、これと同時にプログラマブル制御装置ＰＬＤは第１スイッチＳＷ１に切り換え信号を出力してプロセッサＣＰＵ２を内部送受信回路２に接続した状態に切り換える（Ｓ１５）。これにより、プロセッサＣＰＵ２は現用に切り換えられ、内部送受信回路２は書き換えられたファームウェアで動作するプロセッサＣＰＵ２を通してデジタルバスポートＤＢＰに接続され、外部装置との間での光通信が行われる。

しかる後、プログラマブル装置ＰＬＤは第３スイッチＳＷ３に切り換え信号を出力し、プロセッサＣＰＵ１の記録手段ＲＯＭ１をファームウェアポートＦＷＰに接続するように切り換える（Ｓ１６）。これにより、ファームウェアポートＦＷＰから入力される新たなファームウェアで記録手段ＲＯＭ１が書き換えられる（Ｓ１７）。続いて、プログラマブル制御装置ＰＬＤはプロセッサＣＰＵ１のリセット信号ポートＲＰにリセット信号を出力し、プロセッサＣＰＵ１をリセットする。プロセッサＣＰＵ１は書き換えられたファームウェアに基づいて再起動される（Ｓ１８）。ただし、このときにはプログラマブルＰＬＤは第１スイッチＳＷ１と第２スイッチＳＷ２に切り換え信号を出力することはなく、プロセッサＣＰＵ１は予備のままである。

現用としてのプロセッサＣＰＵ２に不具合が生じたときには、プログラマブル制御装置ＰＬＤは第１スイッチＳＷ１と第２スイッチＳＷ２に切り換え信号を出力し、これら第１と第２のスイッチＳＷ１，ＳＷ２でプロセッサＣＰＵ１を内部送受信回路２とデジタルバスポートＤＢＰに接続し、プロセッサＣＰＵ１を現用として光通信を継続することになる。

このように、ファームウェアを書き換えるに際しては、１つのプロセッサＣＰＵ１又はＣＰＵ２を現用として光通信を行っている間に、予備のプロセッサＣＰＵ２又はＣＰＵ１に対してファームウェアの書き換えを行い、かつ書き換えたプロセッサＣＰＵ２又はＣＰＵ１をリセットし、正常な再起動を確認した上でプロセッサＣＰＵ１とＣＰＵ２の切り換えを実行する。すなわち、光通信を継続しながらファームウェアを書き換えたプロセッサＣＰＵ１又はＣＰＵ２の再起動が行われる。このため、特許文献１のようにシステムを再起動する間、動作が中断されることはなく、プログラマブル制御装置ＰＬＤによるプロセッサＣＰＵの切り換えに要する一瞬の時間（プログラマブル制御装置ＰＬＤのシステムクロック周波数に依存する時間）であり、光インターフェースモジュールのファームウェア更新を瞬時に実現できる。これにより、光通信における運用中断時間を無くすことができ、サービスの中断を回避することができる。

（実施形態２）
ここで実施形態１においては２つのプロセッサＣＰＵ１，ＣＰＵ２で構成される１回線の光インターフェースモジュールについて説明したが、複数の回線の光インターフェースモジュールにおいて、当該回線数よりも多い数のＣＰＵを備え、余剰のＣＰＵを予備として構成している光インターフェースモジュールであれば、予備のＣＰＵのファームウェアを書き換え、その正常な再起動を確認した上で、当該ＣＰＵを現用に切り換えるように構成すれば本発明を同様に適用することが可能である。

例えば、図３は３つのプロセッサＣＰＵ１，ＣＰＵ２，ＣＰＵ３で２回線を構成した光インターフェースモジュールの例である。図１と等価な部分には同一符号を付してある。各プロセッサＣＰＵ１〜ＣＰＵ３にはそれぞれ記録手段ＲＯ１〜ＲＯＭ３が設けられている。また、第１スイッチＳＷ１は第１と第２の内部送受信回路２１，２２をプロセッサＣＰＵ１〜ＣＰＵ３のいずれかに接続するように構成され、第２スイッチＳＷ２は第１と第２のデジタルバスポートＤＢＰ１，ＤＢＰ２をプロセッサＣＰＵ１〜ＣＰＵ３のいずれかに接続するように構成され、第３スイッチＳＷ３はファームウェアポートＦＷＰをプロセッサＣＰＵ１〜ＣＰＵ３のいずれかに接続するように構成されている。そして、プログラマブル制御装置ＰＬＤはこれら第１ないし第３スイッチＳＷ１〜ＳＷ３の切り換え動作を制御するとともに、プロセッサＣＰＵ１〜ＣＰＵ３に対してリセット信号を出力するように構成されている。

この実施形態２では、プロセッサＣＰＵ１〜ＣＰＵ３のいずれか１つが予備とされるので、ファームウェアの書き換え時にはプログラマブル制御装置ＰＬＤは第３スイッチＳＷ３を切り換えて予備とされたプロセッサＣＰＵｘ（ｘは１〜３のいずれか）の記録手段ＲＯＭｘに対してファームウェアの書き換えを行い、書き換え後にリセット信号で当該プロセッサのＣＰＵｘをリセットし、再起動が確認された後に第２スイッチＳＷ２と第３スイッチＳ３Ｗを切り換えてプロセッサＣＰＵｘを内部送受信回路２１又は２２とデジタルバスポートＤＢＰ１又はＤＢＰ２に接続して現用に切り換えるようにする。

実施形態２においても、光通信を継続しながらファームウェアを書き換え、書き換えたプロセッサを再起動し、再起動を確認した上で現用に切り換えるので、光インターフェースモジュールのファームウェア更新を光通信を中断することなく瞬時に実現できる。これにより、光通信における運用中断時間を無くし、サービスの中断を回避することができる。

本発明は実施形態の光インターフェースモジュールに限られるものではなく、複数のプロセッサを備えるプロセッサ周辺回路であれば同様に適用することが可能である。

本発明はそれぞれファームウェアを備える複数のプロセッサを現用、予備として構成している回路であれば利用可能である。

１光インターフェースモジュール
２（２１，２２）内部送受信回路
３プロセッサ部
４切り換え部
５電気コネクタ
ＣＰＵ１〜ＣＰＵ３プロセッサ
ＲＯＭ１〜ＲＯＭ３記録手段
ＳＷ１〜ＳＷ３スイッチ
ＰＬＤプログラマブル制御装置
ＤＢＰ，ＤＢＰ１，ＤＢＰ２デジタルバスポート
ＦＷＰファームウェアポート
ＣＮＴＰ外部コントロール信号ポート
ＲＰリセット信号ポート
ＳＰ切り換え信号ポート

Claims

少なくとも２つのプロセッサと、
前記各プロセッサのファームウェアをそれぞれ記録する記録手段と、
前記プロセッサを主回路に切り換えるための第１のスイッチと、前記プロセッサを外部接続ポートに切り換えるための第２のスイッチとを有し、前記２つのプロセッサを現用と予備に切り換える第１の切り換え手段と、
前記各プロセッサの記録手段とファームウェア切り換えポートとの経路を切り換える第３のスイッチを有する第２の切り換え手段と、
予備のプロセッサのファームウェアを書き換えるように前記第２の切り換え手段を制御し、ファームウェアを書き換えたプロセッサを再起動し、再起動を確認したときに当該プロセッサを現用側に切り換えるように前記第１の切り換え手段を制御する制御手段とを備えることを特徴とするプロセッサ周辺回路。
前記制御手段は、第３のスイッチを切り換えて接続したプロセッサに対してファームウェアの書き換えを実行し、ファームウェアを書き換えた当該プロセッサを再起動し、当該プロセッサの再起動を確認したときに第１及び第２のスイッチを切り換えて当該プロセッサを主回路と外部接続ポートに接続する機能を備えることを特徴とする請求項１に記載のプロセッサ周辺回路。
前記制御手段はプログラマブル制御装置で構成されていることを特徴とする請求項２に記載のプロセッサ周辺回路。
前記主回路は内部送受信回路であり、前記外部接続ポートはデジタルバスポートであって光インターフェースモジュールとして構成されていることを特徴とする請求項１ないし３のいずれかに記載のプロセッサ周辺回路。