JP2010072843A - 検証用デバイス及び検証装置並びに検証システム - Google Patents

検証用デバイス及び検証装置並びに検証システム Download PDF

Info

Publication number
JP2010072843A
JP2010072843A JP2008238291A JP2008238291A JP2010072843A JP 2010072843 A JP2010072843 A JP 2010072843A JP 2008238291 A JP2008238291 A JP 2008238291A JP 2008238291 A JP2008238291 A JP 2008238291A JP 2010072843 A JP2010072843 A JP 2010072843A
Authority
JP
Japan
Prior art keywords
verification
circuit
partial circuit
partial
communication destination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008238291A
Other languages
English (en)
Inventor
Soji Mori
創司 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008238291A priority Critical patent/JP2010072843A/ja
Priority to US12/585,388 priority patent/US20100070260A1/en
Publication of JP2010072843A publication Critical patent/JP2010072843A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/32Circuit design at the digital level
    • G06F30/33Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

【課題】デジタルLSIの開発時における動作検証の効率向上を図る。
【解決手段】検証用デバイス120は、バスインタフェース110を介して検証装置110と通信可能である。検証用デバイス120において、互いに通信を行う第1の部分回路134と第2の部分回路136は、動作検証の対象すなわち被検証回路を構成する。検証装置110には、プログラムより、第1の部分回路が行う処理に対応する演算をCPUに実行させるソフトウェアエミュレータ114を有する。通信先選択回路140は、第1の部分回路134と136の接続路に設けられており、第2の部分回路136の通信先を、第1の部分回路134とソフトウェアエミュレータ114との間で切替可能である。
【選択図】図1

Description

本発明は、回路の動作検証、具体的には、デジタルLSIの開発に際しての動作検証技術に関する。
デジタル回路の開発に際して、デジタル回路の動作をソフトウェアエミュレータによりエミュレーションして検証を行う手法が知られている。近年、デジタルLSIの回路規模が増大する一方であり、開発時の動作検証の高速化は重要な課題となっている。ソフトウェアエミュレータより高速に検証を行うために、FPGA(Field Programmable Gate Array)や、CPLD(Complex Programmable Logic Device)などのプログラマブル素子に、開発対象のデジタル回路を実装してなる検証用デバイスを用いる手法がよく採用されている(特許文献1)。このような検証用デバイスは、ハードウェアエミュレータとも呼ばれる。
「プログラムマブル素子にデジタル回路を実装する」とは、開発対象のデジタル回路の設計通りの回路構成になるようにプログラマブル素子をプログラミングすることを意味する。以下の説明において、プログラムブル素子に開発対象のデジタル回路を実装してなる回路を被検証回路という。
検証手法や検証用デバイスの形成方法について、様々な視点からの提案がなされている。
例えば、ソフトウェアエミュレータは、検証条件の変更が簡単であるという利点がある。ハードウェアエミュレータは、回路構成を変更するためにデジタル回路の再実装が必要であるものの、ソフトウェアエミュレータより高速に動作できる。そのため、開発者は、検証に際してソフトウェアエミュレータを使用したい場合とハードウェアエミュレータを使用したい場合がある。特許文献2には、ソフトウェアエミュレータとハードウェアエミュレータを切替可能な検証システムが提案されており、この検証システムによれば、開発者の意向などに応じてソフトウェアエミュレータとハードウェアエミュレータを切り替えて使用可能である。
特許文献3には、被検証回路の回路構成の変更を簡単に行える検証用デバイスが提案されている。この検証用デバイスは、開発対象のデジタル回路を構成する複数の部分回路に夫々対応するハードウェアエミュレータを備え、これらのハードウェアエミュレータは、バスを介して通信可能である。この検証用デバイスによれば、被検証用回路全体の検証ができると共に、回路構成を変更したいときに、変更したい部分回路に対応するハードウェアエミュレータに対してのみ再プログラミングすればよい。
特開2006−318266号公報 米国特許6009256号明細書 特開2005−84957号公報
ここで、互いに通信を行う2つの部分回路を含む被検証回路に対する検証に際して、期待通りではない検証結果が生じ、いずれの部分回路に問題があるかを切り分けるために、片方の部分回路の回路構成や検証条件を変更して検証したい場合を考える。この場合、特許文献3に記載の検証用デバイスでは、検証用デバイスの動作を停止して、対象となる部分回路を再実装することになる。
対象となる部分回路の再実装に時間がかかる上に、片方の部分回路を再実装して検証を行っても検証結果が変らない場合には、再度検証用デバイスの動作を停止して、該片方の部分回路が元に戻るように再実装すると共に、他方の部分回路を再実装する作業が発生する。
これでは、時間がかかり、検証効率が良くない。
本発明の1つの態様は、検証用デバイスであり、この検証用デバイスは、被検証回路と、通信先選択部を備える。
被検証回路は、動作検証の対象であり、互いに通信を行う第1の部分回路と第2の部分回路を含む。通信先選択部は、第2の部分回路の通信先を、第1の部分回路と外部装置との間で切替可能である。
なお、上記態様の検証用デバイスを方法、装置、システムなどに置き換えて表現したものや、上記態様の検証用デバイスを用いる検証装置やシステムなども、本発明の態様として有効である。
本発明にかかる技術によれば、デジタルLSIを開発する際の動作検証を効率良く行うことができる。
以下、図面を参照して本発明の実施の形態について説明する。
・第1の実施の形態
図1は、本発明の第1の実施の形態にかかる検証システム100を示す。検証システム100は、デジタルLSIの開発中における動作検証を行うものであり、検証装置110と、検証用デバイス120とを備え、検証装置110と検証用デバイス120は、バス150に接続されており、バス150を介して通信を行う。
検証装置110は、コンピュータであり、検証コントローラ112と、ソフトウェアエミュレータ114と、バスコントローラ116を備える。
検証コントローラ112とソフトウェアエミュレータ114は、CPU(Central Pracessing Unit)、メモリなど、コンピュータに通常備えられるハードウェアと、コンピュータにインストールされたプログラムにより構成される。例えば、検証コントローラ112は、CPUが検証制御用のプログラムをメモリにロードして実行することにより実現され、ソフトウェアエミュレータ114は、後述する第1の部分回路が行う処理に対応する演算を示すプログラムをメモリにロードして実行することにより実現される。
バス150は、汎用バスであり、検証装置110と検証用デバイス120間の全ての通信は、バス150を介して行われる。
バスコントローラ116は、バス150と、検証コントローラ112及びソフトウェアエミュレータ114との間に接続され、検証コントローラ112とソフトウェアエミュレータ114が検証用デバイス120に出力する信号をバス150に送出し、バス150を介して検証用デバイス120が検証装置110に出力する信号を検証コントローラ112またはソフトウェアエミュレータ114に送出する。
検証用デバイス120は、開発中のLSIのハードウェアエミュレータであり、バスインタフェース122と、検証用回路130を備える。
バスインタフェース122は、検証用回路130と検証装置110間の全ての通信を中継する。具体的には、検証用回路130から検証装置110に出力する信号をバス150に送出し、バス150を介して検証装置110が送出した信号を、検証用回路130の特定の端子に出力する。
検証用回路130は、観測信号通信回路132と、第1の部分回路134と、第2の部分回路136と、通信先選択回路140を備える。
本実施の形態において、例として、開発中のデジタルLSIは、互いに通信を行う2つの回路により構成される。第1の部分回路134と第2の部分回路136は、この2つの回路にそれぞれ対応する。
通信先選択回路140は、第1の部分回路134と第2の部分回路136の信号接続路に挿入されるように接続されており、第1の部分回路134と、検証装置110におけるソフトウェアエミュレータ114との間で、第2の部分回路136の通信先を切り替える。すなわち、通信先選択回路140が第1の部分回路134を選択した場合、第1の部分回路134と第2の部分回路136間で通信が行われ、通信先選択回路140がソフトウェアエミュレータ114を選択した場合、ソフトウェアエミュレータ114と第2の部分回路136間で通信が行われる。
図1において、分かりやすいように、ソフトウェアエミュレータ114の名称の下に、第1の部分回路134の名称を、括弧を付けて表記している。
第1の部分回路134と第2の部分回路136は、動作検証の対象となる被検証回路を構成し、開発中のデジタルLSIをFPGAなどのプログラマブル素子をプログラミングすることによって形成される。ソフトウェアエミュレータ114は、CPU上でプログラムを実行することにより、第1の部分回路134が行う演算と等価の演算を行う。
観測信号通信回路132は、第1の部分回路134と第2の部分回路136から出力される、これらの回路の動作を監視するための観測信号を格納するレジスタ(図示せず)を有し、検証コントローラ112からアドレス信号を受信した際に、該アドレス信号が示す番地に格納された観測信号を検証コントローラ112に返送する。
本実施の形態の検証システム100において、検証コントローラ112から検証用回路130に出力する信号は、制御信号と上述したアドレス信号がある。制御信号は、検証用回路130全体の動作を制御する信号と、通信先選択回路140の動作を制御する信号がある。検証用回路130全体の動作を制御する信号は、例えば、「動作開始」、「動作停止」、「動作ブレーク(一時停止)」などを検証用回路130にさせるものである。通信先選択回路140の動作を制御する信号は、第2の部分回路136の通信先として、ソフトウェアエミュレータ114と第1の部分回路134のいずれを選択するかを通信先選択回路140に指示するものである。
また、検証コントローラ112は、ソフトウェアエミュレータ114に制御信号を出力し、ソフトウェアエミュレータ114からは観測信号を受信する。
検証用回路130から検証コントローラ112に出力する信号は、検証コントローラ112からのアドレスに応じて出力される観測信号である。
また、通信先選択回路140により第1の部分回路134が選択された場合に、第1の部分回路134と第2の部分回路136間で通信信号が送受信され、通信先選択回路140によりソフトウェアエミュレータ114が選択された場合に、ソフトウェアエミュレータ114と第2の部分回路136間で通信信号が送受信される。
すなわち、本実施の形態の検証システム100は、検証コントローラ112により通信先選択回路140に出力される制御信号により、第2の部分回路136の通信先を、第1の部分回路134とソフトウェアエミュレータ114間で切り切り替えることができる。このように構成された検証システム100は、検証に際して様々な利用形態が可能であり、ここでいくつかの例を説明する。
<第1の利用例>
昨今のデジタルLSIの開発には様々な便利なツールが利用され、デジタルLSIを構成する複数の部分回路のうちに、ツールにより提供され、動作が保証されたものがある。動作保証されたもの自身の動作について検証する必要が無いので、動作保証されたものを利用してデジタルLSIを設計すれば、不具合の発生や、検証作業量を軽減することができる。
そこで、検証システム100における第2の部分回路136を、動作保証されたものとして、検証システム100の利用例を説明する。
第1の部分回路134を形成するために、設計を行って、設計通りにFPGAをプログラミングする。この場合、第1の部分回路134が行う処理に対応した演算を示すプログラムをコンピュータにインストールしてソフトウェアエミュレータ114を構成する。
検証に際して、検証コントローラ112は、バスコントローラ116、バス150、バスインタフェース122を介して「動作開始」制御信号を検証用回路130に出力し、検証用回路130を動作させる。
検証用回路130が動作開始すると、第1の部分回路134と第2の部分回路136から種々の観測信号が観測信号通信回路132に出力される。観測信号通信回路132は、検証コントローラ112からのアドレス信号に応じて、バスインタフェース122、バス150、バスコントローラ116を介して、当該観測信号を検証コントローラ112に出力する。
また、検証途中の観測信号を分析するなどのために、ユーザがユーザインタフェース(図示せず)を介して検証コントローラ112に「一時停止」を要求する場合がある。検証コントローラ112は、このような要求を示す入力を受信した際に、検証用回路130に「一時停止」制御信号を出力して検証用回路130の動作をブレークさせる。また、ユーザから「動作停止」を要求する入力を受信した際に、検証コントローラ112は、検証用回路130に「動作停止」制御信号を出力し、検証用回路130を停止させる。
なお、ブレークや、動作停止などの制御信号の出力は、必ずしも開発者の入力に応じて行うものではなく、検証システムの設計次第で、検証コントローラ112は、観測信号が示す状態に応じてこれらお制御信号を出力することも可能である。
ここまでの処理は、通常のハートウェアエミュレータを用いた検証システムと同様である。
検証用回路130から受信した観測信号が、期待通りではない場合について考える。第2の部分回路136が動作保証されたものであるため、第1の部分回路134の配線など、第1の部分回路134に物理的な問題があるか、第1の部分回路134の設計自体に問題があるかを切り分ける必要がある。従来では、検証用回路130の動作を停止して、第1の部分回路134の設計に変更を加えて、FPGAにプログラミングし直した後に、上述した検証を再開する作業が考えられる。このような作業を経て、正常動作した場合に初めて第1の部分回路134の設計に問題があることを発見する。
しかし、第1の部分回路134の設計を変更して、再プログラミングすることは、少なくとも数時間かかる作業である。また、再度検証が行った結果、状態が変らない場合、第1の部分回路134に物理的な問題があることを発見するものの、第1の部分回路134に対して行った設計変更が無駄になり、効率が良くない。
本実施の形態の検証システム100を利用すれば、下記のフローで問題の切り分けができる。
まず、検証コントローラ112は、第2の部分回路136の通信先を、第1の部分回路134からソフトウェアエミュレータ114に切り替えさせる制御信号通信先選択回路140に出力すると共に、ソフトウェアエミュレータ114を動作開始させる制御信号を出力する。
なお、この場合にも、検証コントローラ112は、ユーザから入力された指示に応じて検証用回路130とソフトウェアエミュレータ114に制御信号を送信するようにしてもよいし、検証用回路130からの観測信号が示す状態に応じて自動的に上記制御信号を出力するようにしてもよい。
検証装置110からの制御信号に応じて、ソフトウェアエミュレータ114が動作し、ソフトウェアエミュレータ114と第2の部分回路136間で通信が行われる。
また、ソフトウェアエミュレータ114は、動作中において、観測信号を検証コントローラ112に出力する。検証コントローラ112は、第2の部分回路136の観測信号を受信するために、必要に応じて第2の部分回路136の観測信号が格納されたレジスタのアドレスを観測信号通信回路132に出力する。
そして、第2の部分回路136の通信先が第1の部分回路134であったときと状況が変らない場合は、第1の部分回路134の設計に問題があることが分かる。この時点で第1の部分回路134の再設計、再プログラミングを始めればよい。また、正常に動作した場合は、第1の部分回路134に物理的な問題があることが分かる。この場合、第1の部分回路134の再設計をする必要が無い。
すなわち、このように検証システム100を利用すれば、第1の部分回路134の設計変更、再プログラミングをせずに、第1の部分回路134に物理的な問題があるか、設計に問題があるかを切り分けることができ、検証の効率を高めることができる。
次に、第1の部分回路134と第2の部分回路136のいずれも動作保証されたものではない場合の利用例を説明する。
<第2の利用例>
検証用回路130から受信した観測信号が、期待通りではない場合になった時までは、上述した利用例と同様であるので、説明を省略する。
この利用例において、観測信号通信回路132から受信した観測信号が、期待通りではない場合になったとき、第1の部分回路134の問題なのか、第2の部分回路136の問題なのか、さらに物理的な問題なのか、設計の問題なのかを切り分ける必要がある。
従来では、検証用回路130の動作を停止して、被検証回路の片方の部分回路例えば第1の部分回路134の設計に変更を加えて、FPGAにプログラミングし直した後に、検証を再開する作業が考えられる。このような作業を経て、正常動作した場合、第1の部分回路134の設計に問題があることを発見する。また、状況が変らない場合には、第1の部分回路134の物理的な問題なのか、第2の部分回路136の問題なのかをさらに切り分ける必要がある。
この切り分けをするために、第1の部分回路134の設計を元に戻して再再プログラミングすると共に、第2の部分回路136に対して設計変更して再プログラミングする作業が考えられる。大変時間のかかる作業であり、効率が良くない。
本実施の形態の検証システム100を利用すれば、下記のフローで問題の切り分けができる。
まず、検証コントローラ112は、第2の部分回路136の通信先を、第1の部分回路134からソフトウェアエミュレータ114に切り替えさせる制御信号通信先選択回路140に出力すると共に、ソフトウェアエミュレータ114を動作開始させる制御信号を出力する。
検証装置110からの制御信号に応じて、ソフトウェアエミュレータ114が動作し、ソフトウェアエミュレータ114と第2の部分回路136間で通信が行われる。
また、ソフトウェアエミュレータ114は、動作中において、観測信号を検証コントローラ112に出力する。検証コントローラ112は、第2の部分回路136の観測信号を受信するために、必要に応じて第2の部分回路136の観測信号が格納されたレジスタのアドレスを観測信号通信回路132に出力する。
そして、正常動作した場合、第1の部分回路134に物理的な問題があることが分かる。この場合、第1の部分回路134に対して設計変更や再プログラミングを行う必要が無い。
また、第2の部分回路136の通信先が第1の部分回路134であったときと状況が変らない場合は、第1の部分回路134の設計に問題があるか、第2の部分回路136に問題があるかを切り分けるために、ソフトウェアエミュレータ114に対して変更を加えて検証する。
その結果、正常に動作した場合には、第1の部分回路134の設計に問題があることが分かり、ここで初めて第1の部分回路134の再プログラミングをすればよい。なお、この場合、ソフトウェアエミュレータ114に対して行ったのと同様の変更を第1の部分回路134に加えればよいので、再設計の手間を省くことができる。
また、状況が変らない場合には、問題が第2の部分回路136側にあることが分かる。
すなわち、本実施の形態の検証システム100を利用すれば、被検証回路の部分回路に対して再設計や再プログラミングをせずに、いずれの部分回路に問題があるかを効率良く切り分けることができる。
本発明の技術をわかりやすく説明するために、検証システム100において、検証用デバイス120の通信先選択回路140は、第2の部分回路136の通信先を第1の部分回路134とソフトウェアエミュレータ114の間で切替可能な形態にしている。本発明の技術は、このような形態に限らず、例えば、検証装置110において、第2の部分回路136と同価の演算を行うソフトウェアエミュレータ(ソフトウェアエミュレータ114と区別するために、以下第2のソフトウェアエミュレータという)をさらに設け、通信先選択回路140が、第1の部分回路134の通信先を、第2の部分回路136と、検証装置110に設けられた第2のソフトウェアエミュレータ間で切替可能にしてもよい。このような構成の検証システムによれば、上記第2の利用例の場合、問題の切り分けをさらに効率良く行うことができる。
具体的には、第1の部分回路134の問題なのか、第2の部分回路136の問題なのかを切り分けるために、まず、第2の部分回路136の通信先をソフトウェアエミュレータ114に切り替える。正常動作した場合には、第1の部分回路134に物理的な問題があることが分かる。
一方、状況が変らない場合には、ソフトウェアエミュレータ114を停止し、第1の部分回路134の通信先を第2のソフトウェアエミュレータに切り替える。正常動作した場合には、第2の部分回路136に物理的な問題があることが分かる。状況が変らない場合には、いずれか一方のソフトウェアエミュレータ例えばソフトウェアエミュレータ114に変更を加え、通信先選択回路140の通信先をソフトウェアエミュレータ114にして検証を行う。正常動作した場合には、第1の部分回路134の設計に問題があることが分かり、状況が変らない場合には、第2の部分回路136の設計に問題があることが分かる。
<第3の利用例>
開発の過程において、第1の部分回路134と第2の部分回路136が既に形成されているが、第1の部分回路134の回路構成や検証条件を変更して第2の部分回路136の動作状況を見たい場合がある。例えば、通常であれば、第1の部分回路134が出力する可能性が無い通信信号を受けた際に、第2の部分回路136がどのように振舞うかを検証したい場合がある。また、このような検証は、通常、第1の部分回路134と第2の部分回路136の動作がある程度までに進んだポイントで行うものである。
従来では、このような検証を行うために、検証の途中で検証用回路を停止させ、第1の部分回路134に対して再設計や再ププログラミングなどの時間かかる作業を行って、初めから再検証を行う。
検証システム100を利用すれば、下記のフローで検証ができる。
第1の部分回路134が行う演算と同価の演算を行うと共に、所定の状態になったときには、第1の部分回路134が通常出力する可能性の無い通信信号を出力できるようにソフトウェアエミュレータ114を構成する。そして、検証コントローラ112より、検証用回路130の動作に同期してソフトウェアエミュレータ114を動作させる。
検証が進み、観測信号通信回路132からの観測信号が上記所定の状態を示すようになったときに、検証コントローラ112は、通信先選択回路140を制御して、第2の部分回路136の通信先をソフトウェアエミュレータ114に変更する。その後、ソフトウェアエミュレータ114と第2の部分回路136間で通信が行われ、第1の部分回路134から出力されることの無い通信信号がソフトウェアエミュレータ114から出力される。
こうすることにより、検証途中で検証用回路130を停止すること無く所望の検証ができるので、検証効率が高くなる。
・第2の実施の形態
第1の実施の形態では、通信先選択回路140は、検証コントローラ112からの制御信号に応じて第2の部分回路136の通信先の切替えを行っている。本発明の技術は、通信先選択回路140により、第1の部分回路134と第2の部分回路136間の通信信号、第1の部分回路134が観測信号通信回路132に出力する観測信号、第2の部分回路136が観測信号通信回路132に出力する観測信号のうちの1つまたは複数に応じて、切替えを行うようにしてもよい。
図2は、本発明の第2の実施の形態にかかる検証システム200を示す。図2において、図1に示す検証システム100のものと同様の構成または機能を有する部分に対して、同一の符号を付与しており、それらの詳細な説明を省略する。
検証装置210において、検証コントローラ212は、ユーザからの入力指示があった場合を除き、第2の部分回路136の通信先を切り替える制御信号を出力しない。また、検証コントローラ212は、口述する検証用回路230から、第2の部分回路136の通信先がソフトウェアエミュレータ114に切り替わったことを示す通知信号を受信した際に、ソフトウェアエミュレータ114を起動し、ソフトウェアエミュレータ114からの観測信号を受信する。この2点を除き、検証コントローラ212は、検証システム100の検証装置110における検証コントローラ112と同様である。
検証用回路230において、通信先選択回路240は、第1の部分回路134から観測信号通信回路132に出力する観測信号と、第2の部分回路136から観測信号通信回路132に出力する観測信号を受信し、これらの観測信号と、第1の部分回路134と第2の部分回路136間の通信信号のうちの1つ以上に基づいて通信先選択回路240の通信先を切り替える。例えば、第1の部分回路134から第2の部分回路136への通信信号、または第2の部分回路136から第1の部分回路134への通信信号が所定の条件を満たした場合に切替えを行う。
また、通信先選択回路240は、切替えに伴い、検証コントローラ212にその旨を示す通知信号を出力する。この点を除き、通信先選択回路240は、検証システム100の検証用回路130における通信先選択回路140と同様である。
すなわち、本実施の形態において、通信先選択回路240は、ユーザの指示入力に応じて検証コントローラ212が出力した制御信号、または上述した観測信号や通信信号に応じて、第2の部分回路136の通信先を切り替える。検証コントローラ212からの制御信号に応じて切り替えることによって、第1の実施の形態のときに説明した第1の利用例と第2の利用例に対応することができ、観測信号や通信信号に応じて切り替えることによって、第3の利用例に対応することができる。
以上、実施の形態をもとに本発明を説明した。実施の形態は例示であり、本発明の主旨から逸脱しない限り、上述した各実施の形態に対して、さまざまな変更、増減、組合せを行ってもよい。これらの変更、増減、組合せが行われた変形例も本発明の範囲にあることは当業者に理解されるところである。
例えば、第1の実施の形態の検証システム100と第2の検証システム200を組み合わせてもよい。具体的には、例えば、検証コントローラ212がユーザからの指示および観測信号に応じて、第2の部分回路136の通信先の切替えをさせる制御信号を通信先選択回路240に出力し、通信先選択回路240は、検証コントローラ212からの制御信号に基づいて切替えを行うと共に、第1の部分回路134と第2の部分回路136間の通信信号に応じても切替できるようにしてもよい。
さらに、分かりやすいように、開発対象のデジタルLSIは、2つの部分回路により構成された場合を例にしたが、本発明の技術が、2つ以上の任意の数の部分回路に分割可能な被検証回路の検証にも適用することができる。また、適用することにより、本発明の技術の上述した効果を得ることができる。
本発明の第1の実施の形態にかかる検証システムを示す図である。 本発明の第2の実施の形態にかかる検証システムを示す図である。
符号の説明
100 検証システム
110 検証装置
112 検証コントローラ
114 ソフトウェアエミュレータ
116 バスコントローラ
120 検証用デバイス
122 バスインタフェース
130 検証用回路
132 観測信号通信回路
134 第1の部分回路
136 第2の部分回路
140 通信先選択回路
150 バス
200 検証システム
210 検証装置
212 検証コントローラ
230 検証用回路
240 通信先選択回路

Claims (8)

  1. 動作検証の対象であり、互いに通信を行う第1の部分回路と第2の部分回路を含む被検証回路と、
    前記第2の部分回路の通信先を、前記第1の部分回路と外部装置との間で切替可能な通信先選択部とを備えることを特徴とする検証用デバイス。
  2. 前記被検証回路は、プログラマブルロジック素子で形成されたことを特徴とする請求項1に記載の検証用デバイス。
  3. 前記外部装置は、プログラムより、前記第1の部分回路により行われる処理と同価の演算をCPUに実行させるソフトウェアエミュレータであることを特徴とする請求項1に記載の検証用デバイス。
  4. ハードウェアエミュレータであることを特徴とする請求項1から3のいずれか1項に記載の検証用デバイス。
  5. 前記通信先選択部は、外部からの制御信号に応じて前記切替えを行うことを特徴とする請求項1から4のいずれか1項に記載の検証用デバイス。
  6. 前記第1の部分回路と前記第2の部分回路は、互いの通信信号以外に、動作検証のための観測信号も出力するものであり、
    前記通信先選択部は、前記第1の部分回路と前記第2の部分回路間の通信信号と、前記第1の部分回路が出力する前記観測信号と、前記第2の部分回路が出力する前記観測信号のうちの1つ以上に基づいて前記切替えを行うことを特徴とする請求項1から5のいずれか1項に記載の検証用デバイス。
  7. 動作検証の対象であり、互いに通信を行う第1の部分回路と第2の部分回路を含む被検証回路を備えた検証用デバイスに接続するバスと、
    プログラムより、前記第1の部分回路により行われる処理と同価の演算をCPUに実行させるソフトウェアエミュレータと、
    前記第1の部分回路と前記ソフトウェアエミュレータとの間での、前記第2の部分回路の通信先の切替えを、前記バスを介して制御可能な制御部とを備えることを特徴とする検証装置。
  8. 動作検証の対象であり、互いに通信を行う第1の部分回路と第2の部分回路を含む被検証回路を有する検証用デバイスと、
    前記検証用デバイスと通信可能な検証装置とを備え、
    前記検証装置は、プログラムより、前記第1の部分回路により行われる処理と同価の演算をCPUに実行させるソフトウェアエミュレータを有し、
    前記検証用デバイスは、
    前記第2の部分回路の通信先を、前記第1の部分回路と前記ソフトウェアエミュレータとの間で切替可能な通信先選択部とを有することを特徴とする検証システム。
JP2008238291A 2008-09-17 2008-09-17 検証用デバイス及び検証装置並びに検証システム Pending JP2010072843A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008238291A JP2010072843A (ja) 2008-09-17 2008-09-17 検証用デバイス及び検証装置並びに検証システム
US12/585,388 US20100070260A1 (en) 2008-09-17 2009-09-14 Verification device, verifying apparatus and verification system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008238291A JP2010072843A (ja) 2008-09-17 2008-09-17 検証用デバイス及び検証装置並びに検証システム

Publications (1)

Publication Number Publication Date
JP2010072843A true JP2010072843A (ja) 2010-04-02

Family

ID=42007996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008238291A Pending JP2010072843A (ja) 2008-09-17 2008-09-17 検証用デバイス及び検証装置並びに検証システム

Country Status (2)

Country Link
US (1) US20100070260A1 (ja)
JP (1) JP2010072843A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012181603A (ja) * 2011-02-28 2012-09-20 Verification Technology Inc 検証機能を有する半導体デバイス

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9581643B1 (en) * 2015-10-27 2017-02-28 Xilinx, Inc. Methods and circuits for testing partial circuit designs
TWI599904B (zh) * 2016-03-30 2017-09-21 緯創資通股份有限公司 電子裝置及其資料驗證方法
US10417012B2 (en) * 2016-09-21 2019-09-17 International Business Machines Corporation Reprogramming a field programmable device on-demand
US10599479B2 (en) 2016-09-21 2020-03-24 International Business Machines Corporation Resource sharing management of a field programmable device
US10355945B2 (en) 2016-09-21 2019-07-16 International Business Machines Corporation Service level management of a workload defined environment
US10572310B2 (en) 2016-09-21 2020-02-25 International Business Machines Corporation Deploying and utilizing a software library and corresponding field programmable device binary

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004157986A (ja) * 2002-10-17 2004-06-03 Renesas Technology Corp 論理検証システムとfpgaモジュール
JP2007052669A (ja) * 2005-08-18 2007-03-01 Konica Minolta Business Technologies Inc 故障箇所診断システム、故障箇所特定方法および診断対象の装置
JP2007094591A (ja) * 2005-09-27 2007-04-12 Toshiba Corp シミュレーション装置及びシミュレーション方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6009256A (en) * 1997-05-02 1999-12-28 Axis Systems, Inc. Simulation/emulation system and method
US20040078179A1 (en) * 2002-10-17 2004-04-22 Renesas Technology Corp. Logic verification system
JP2005084957A (ja) * 2003-09-09 2005-03-31 Nec Corp 回路動作検証装置および方法
US8073672B2 (en) * 2004-07-06 2011-12-06 Mentor Graphics Corporation Managing communication bandwidth in co-verification of circuit designs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004157986A (ja) * 2002-10-17 2004-06-03 Renesas Technology Corp 論理検証システムとfpgaモジュール
JP2007052669A (ja) * 2005-08-18 2007-03-01 Konica Minolta Business Technologies Inc 故障箇所診断システム、故障箇所特定方法および診断対象の装置
JP2007094591A (ja) * 2005-09-27 2007-04-12 Toshiba Corp シミュレーション装置及びシミュレーション方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012181603A (ja) * 2011-02-28 2012-09-20 Verification Technology Inc 検証機能を有する半導体デバイス

Also Published As

Publication number Publication date
US20100070260A1 (en) 2010-03-18

Similar Documents

Publication Publication Date Title
JP2010072843A (ja) 検証用デバイス及び検証装置並びに検証システム
WO2009133669A1 (ja) 仮想計算機制御装置、仮想計算機制御方法及び仮想計算機制御プログラム
CN103605542A (zh) Fpga配置文件的在线升级装置
JP2018081400A (ja) 演算装置及び仮想開発環境装置
US9495178B2 (en) Electronics apparatus able to revise micro-program and algorithm to revise micro-program
CN109407648B (zh) 上电过程中故障排除方法、系统及计算机可读存储介质
EP2750030A1 (en) Method, apparatus and processor for reading BIOS
US8316168B2 (en) Method and communications system for the configuration of a communications module containing a logic component
JP2011008702A (ja) 故障処理装置
JP2007004317A (ja) 主幹制御装置の更新方法
JP6967119B2 (ja) 通信装置及びそのテスト方法
KR101764509B1 (ko) 컨트롤러의 신뢰성을 검증 가능한 차지 스토리지 메모리 장치
CN116155957B (zh) 一种分拣机控制程序的运行方法、装置和电子设备
US9336011B2 (en) Server and booting method
CN114661127B (zh) 一种复位电路、复位方法和芯片
JP2014063350A (ja) 自動車用電子制御装置
JP5353273B2 (ja) プロセッサ周辺回路
JP2008072573A (ja) 出力制御装置
JP2004054825A (ja) 半導体集積回路装置及びそのデバッガ装置
JP2012242931A (ja) エミュレータ及びデバッグ方法
JP2014016947A (ja) プログラマブルコントローラ
JP5778477B2 (ja) 車載器用リセット回路
JP5401385B2 (ja) 通信ソフトウェア
JP2013134593A (ja) Lsi装置
JP5977209B2 (ja) ステートマシン回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507