JP2010258814A

JP2010258814A - 通信装置

Info

Publication number: JP2010258814A
Application number: JP2009107093A
Authority: JP
Inventors: Mitsuyasu Sugi; 光泰杉
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2009-04-24
Filing date: 2009-04-24
Publication date: 2010-11-11

Abstract

【課題】冗長系のプロセッサを設けることなく、迅速な障害対応処理が可能とする。
【解決手段】無線基地局１０は、プロセッサ１１０とＦＰＧＡ１５０を備えている。通常時には、プロセッサ１１０は、無線基地局１０の各部の障害に関する対応処理を実行し、ＦＰＧＡ１５０は、無線端末２５０との間で伝送される信号の処理を実行する。一方、プロセッサ１１０に障害が発生した場合には、ＦＰＧＡ１５０は、障害処理系ＲＯＭ１８０に記憶された、障害対応処理用回路設定情報に基づいて、内部に無線基地局１０の各部の障害に関する対応処理を実行するための論理回路を構成し、プロセッサ１１０に代わって障害対応処理を実行する。
【選択図】図１

Description

本発明は、他の通信装置との間で通信を行う通信装置に関する。

通信装置等の内部に設けられたプロセッサに、プログラム暴走等の障害が発生した場合の対策として、様々な手法が提案されている。例えば、通信装置内に、当該通信装置の各部の障害対応処理を実行する運用系のプロセッサと、冗長系のプロセッサとを備える場合がある。この場合、運用系のプロセッサに障害が発生した場合には、処理主体を運用系のプロセッサから冗長系のプロセッサに切り替えて、冗長系のプロセッサが通信装置の各部の障害対応処理を行うことにより、障害対応処理を継続させる（例えば、特許文献１参照）。

特開平９−２３２９９８号公報

しかしながら、通信装置内に運用系のプロセッサと、冗長系のプロセッサとを設ける場合には、通常時、すなわち、運用系のプロセッサが障害対応処理を行っている間は、冗長系のプロセッサは何ら処理を行っておらず、不要である。このように通常時には不要な冗長系のプロセッサを設けることは、通信装置のコストの増加を招くとともに、通信装置の小型化の妨げとなる。また、冗長系のプロセッサは、障害対応処理用のソフトウェアを読み出して障害対応処理を実行するが、実行開始までにはある程度の時間を要する。

上記問題点に鑑み、本発明は、冗長系のプロセッサを設けることなく、迅速な障害対応処理が可能な通信装置を提供することを目的とする。

上述した課題を解決するために、本発明は以下のような特徴を有している。まず、本発明の第１の特徴は、他の通信装置（無線端末２５０）との間で通信を行う通信装置（無線基地局１０）であって、前記通信装置の各部の障害対応処理を実行するプロセッサ（プロセッサ１１０）と、前記通信装置の各部の障害対応処理以外の所定の処理を実行するプログラマブルロジックデバイス（ＦＰＧＡ１５０）と、前記プロセッサの障害を検出する障害検出部（リセット回路ブロック１３０）と、前記通信装置の各部の障害対応処理の機能を実行するための回路設定情報を記憶する記憶部（障害処理系ＲＯＭ１８０）とを備え、前記プログラマブルロジックデバイスは、前記障害検出部によって前記プロセッサの障害が検出された場合に、前記記憶部に記憶された前記回路設定情報に基づいて内部の論理回路を構成し、前記プロセッサに代わって前記通信装置の各部の障害対応処理を実行することを要旨とする。

このような通信装置は、プロセッサとプログラマブルロジックデバイスを備え、プロセッサに障害が発生した場合には、プログラマブルロジックデバイスは、回路設定情報に基づいて内部の論理回路を構成した上で、プロセッサに代わって通信装置の各部の障害対応処理を実行する。

したがって、冗長系のプロセッサが不要である。また、プログラマブルロジックデバイスが、回路設定情報に基づいて、障害対応処理のための内部の論理回路を構成して障害対応処理を実行するため、冗長系のプロセッサがソフトウェアを読み出して障害対応処理を実行する場合と比較して、迅速な障害対応処理が可能となる。

本発明の第２の特徴は、本発明の第１の特徴に係り、前記プログラマブルロジックデバイスは、所定の装置（管理センタ装置２００）へ前記プロセッサの障害情報を通知することを要旨とする。

本発明の第３の特徴は、本発明の第２の特徴に係り、前記プログラマブルロジックデバイスは、前記所定の装置へ前記プロセッサの障害情報を通知した後、前記所定の装置からの応答を受けた場合に、前記応答の内容に応じた処理を行うことを要旨とする。

本発明の第４の特徴は、本発明の第２又は第３の特徴に係り、前記プログラマブルロジックデバイスは、前記所定の装置へ前記プロセッサの障害情報を通知してから所定時間内に、前記所定の装置からの応答がない場合に、前記プロセッサをリセットすることを要旨とする。

本発明の第５の特徴は、本発明の第４の特徴に係り、前記プログラマブルロジックデバイスは、前記プロセッサがリセットされた場合に、前記通信装置の各部の障害対応処理以外の所定の処理の実行に復帰することを要旨とする。

本発明の第６の特徴は、本発明の第１乃至第５の特徴の何れかに係り、前記通信装置は、無線端末との間で通信を行う無線基地局であり、前記プログラマブルロジックデバイスは、前記通信装置の各部の障害対応処理以外の所定の処理として、前記無線端末との間で伝送される信号の処理を実行することを要旨とする。

本発明によれば、冗長系のプロセッサを設けることなく、迅速な障害対応処理が可能となる。

本発明の実施形態に係る無線基地局の構成図である。本発明の実施形態に係る無線基地局の動作を示す第１のフローチャートである。本発明の実施形態に係る無線基地局の動作を示す第２のフローチャートである。従来の通信装置に構成図である。

次に、図面を参照して、本発明の実施形態を説明する。具体的には、（１）無線基地局の構成、（２）無線基地局の動作、（３）作用・効果、（４）その他の実施形態について説明する。以下の実施形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。

（１）無線基地局の構成
まず、本発明の実施形態に係る無線基地局の構成を説明する。図１は、本発明の実施形態に係る無線基地局の構成図である。

図１に示す無線基地局１０は、無線端末２５０と通信を行う。また、無線基地局１０は、外部の管理センタ装置２００に接続されている。無線基地局１０は、制御部１００、無線通信部１９０及びアンテナ１９１を含む。

制御部１００は、無線基地局１０が具備する各種機能を制御する。無線通信部１９０は、ＲＦ回路、ベースバンド回路等を含み、変調及び復調、符号化及び復号等を行い、アンテナ１９１を介して、無線端末２５０との間で、無線信号の送信及び受信を行う。

制御部１００は、プロセッサ１１０、ＲＯＭ（Read Only Memory）１１２、ＷＤＴ（Watch Dog Timer）１２０、リセット回路ブロック１３０、スイッチ１４０、ＦＰＧＡ（Field Programmable Gate Array）１５０、起動ＲＯＭ制御部１６０、運用系ＲＯＭ１７０及び障害処理系ＲＯＭ１８０を含む。

ＲＯＭ１１２には、無線基地局１０の各部の障害に関する対応処理を実行するためのソフトウェア（障害対応処理ソフトウェア）が記憶されている。運用系ＲＯＭ１７０には、ＦＰＧＡ１５０に、無線端末２５０との間で伝送される信号の処理を実行させるための回路設定情報（信号処理用回路設定情報）が記憶されている。障害処理系ＲＯＭ１８０には、ＦＰＧＡ１５０に、無線基地局１０の各部の障害に関する対応処理を実行させるための回路設定情報（障害対応処理用回路設定情報）が記憶されている。

プロセッサ１１０は、無線基地局１０が起動すると、ＲＯＭ１１２に記憶された、障害対応処理ソフトウェアを読み出して実行する。これにより、プロセッサ１１０は、無線基地局１０の各部の障害に関する対応処理（障害対応処理）を開始する。これにより、プロセッサ１１０内に障害監視部１１１が構成される。ここで、無線基地局１０の各部とは、制御部１００内のＷＤＴ部１２０、リセット回路ブロック１３０、スイッチ１４０、ＦＰＧＡ１５０、起動ＲＯＭ制御部１６０、運用系ＲＯＭ１７０及び障害処理系ＲＯＭ１８０である。

障害対応処理において、プロセッサ１１０内の障害監視部１１１は、無線基地局１０の各部を監視する。監視の結果、無線基地局１０の各部の障害を検出した場合、プロセッサ１１０は、当該障害に対応する障害情報を生成し、スイッチ１４０へ出力する。障害情報には、無線基地局１０内の障害箇所を特定する情報が含まれている。

スイッチ１４０は、プロセッサ１１０とＦＰＧＡ１５０とを択一的に管理センタ装置２００に接続する。無線基地局１０の起動後の初期状態においては、スイッチ１４０は、プロセッサ１１０を管理センタ装置２００に接続している。プロセッサ１１０が管理センタ装置２００に接続された状態において、プロセッサ１１０が障害情報を出力すると、スイッチ１４０を介して、プロセッサ１１０からの障害情報が管理センタ装置２００へ送信される。

管理センタ装置２００は、障害情報を受信する。更に、管理センタ装置２００は、障害情報を解析し、障害情報の応答として、障害を復旧させるための障害対応通知を生成して、無線基地局１０内のスイッチ１４０へ向けて送信する。

スイッチ１４０は、管理センタ装置２００からの障害対応通知をプロセッサ１１０へ出力する。プロセッサ１１０は、入力した障害対応通知に応じて、障害箇所のリセット等の障害対応処理を実行する。

また、プロセッサ１１０は、スイッチ１４０を介して管理センタ装置２００へ障害情報を送信してから所定時間内（例えば１０分以内）に、スイッチ１４０を介して管理センタ装置２００からの障害対応通知を受信しなかった場合、リセット回路ブロック１３０へ無線基地局１０の各部をリセットするためのリセット制御信号を出力する。リセット回路ブロック１３０は、リセット制御信号を入力すると、無線基地局１０の全体をリセットする。

あるいは、プロセッサ１１０内の障害監視部１１１が、無線基地局１０の各部の障害を検出した場合、プロセッサ１１０は、障害情報の生成及び出力に代えて、リセット回路ブロック１３０へ障害箇所をリセットするためのリセット制御信号を出力する。リセット回路ブロック１３０は、リセット制御信号を入力すると、対応する障害箇所をリセットする。

起動ＲＯＭ制御部１６０は、無線基地局１０が起動すると、運用系ＲＯＭ１７０に記憶された、信号処理用回路設定情報を読み出して、ＦＰＧＡ１５０へ出力する。

ＦＰＧＡ１５０は、回路設定情報に基づいて、内部の論理回路の構成を適宜変更可能なプログラマブルロジックデバイスである。ＦＰＧＡ１５０は、無線基地局１０の起動時には、上述した起動ＲＯＭ制御部１６０からの信号処理用回路設定情報を入力する。更に、ＦＰＧＡ１５０は、入力した信号処理用回路設定情報に基づいて、内部に無線端末２５０との間で伝送される信号の処理のための論理回路を構成する。更に、ＦＰＧＡ１５０は、無線端末２５０との間で伝送される信号の処理を実行する。

また、プロセッサ１１０は、ＷＤＴ部１２０に対して、所定の周期で信号（定期アクセス信号）を出力する。ＷＤＴ部１２０は、定期アクセス信号を入力する毎に、リセットされるタイマである。プロセッサ１１０に障害が発生すると、定期アクセス信号が出力されなくなる。その結果、ＷＤＴ部１２０のタイマ値が所定時間に達した場合、換言すれば、直前の定期アクセス信号の入力からの経過時間が所定時間に達した場合には、ＷＤＴ部１２０は、リセット回路ブロック１３０へタイムアウト信号を出力する。

リセット回路ブロック１３０は、ＷＤＴ部１２０からのタイムアウト信号を入力した場合、プロセッサ１１０に障害が発生し、当該プロセッサ１１０が、定期アクセス信号を送信することができなくなった結果、ＷＤＴ部１２０のタイマ値が所定時間に達してタイムアウト信号が出力されたとみなす。このように、ＷＤＴ部１２０からのタイムアウト信号を入力した場合、リセット回路ブロック１３０は、プロセッサ１１０に代わってＦＰＧＡ１５０に障害対応処理を実行させるために、起動ＲＯＭ制御部１６０へ障害処理系切替通知を出力する。

起動ＲＯＭ制御部１６０は、障害処理系切替通知を入力すると、障害処理系ＲＯＭ１８０に記憶された、障害対応処理用回路設定情報を読み出して、ＦＰＧＡ１５０へ出力する。

ＦＰＧＡ１５０は、起動ＲＯＭ制御部１６０からの障害対応処理用回路設定情報を入力する。更に、ＦＰＧＡ１５０は、入力した障害対応処理用回路設定情報に基づいて、内部に無線基地局１０の各部の障害に関する対応処理を実行するための論理回路を構成する。すなわち、ＦＰＧＡ１５０内の論理回路の構成が、信号処理用の構成から障害対応処理用の構成に切り替わり、障害監視部１５１が構成される。更に、ＦＰＧＡ１５０は、プロセッサ１１０に代わって障害対応処理を開始する。

障害対応処理において、ＦＰＧＡ１５０は、自身がプロセッサ１１０に代わって障害対応処理を開始したこと、すなわち、プロセッサ１１０に障害が発生したことに応じて、当該障害に対応する障害情報（プロセッサ障害情報）を生成し、スイッチ１４０へ出力する。

スイッチ１４０は、ＦＰＧＡ１５０からのプロセッサ障害情報を入力すると、ＦＰＧＡ１５０を管理センタ装置２００に接続する。これにより、プロセッサ障害情報が、ＦＰＧＡ１５０から管理センタ装置２００へ送信される。

管理センタ装置２００は、ＦＰＧＡ１５０からのプロセッサ障害情報を受信する。更に、管理センタ装置２００は、プロセッサ障害情報を解析し、プロセッサ障害情報の応答として、障害を復旧させるための障害対応通知（プロセッサ障害通知）を生成して、無線基地局１０内のスイッチ１４０へ向けて送信する。

スイッチ１４０は、管理センタ装置２００からのプロセッサ障害対応通知をＦＰＧＡ１５０へ出力する。ＦＰＧＡ１５０は、入力したプロセッサ障害対応通知を解析する。プロセッサ障害対応通知の解析の結果、プロセッサ障害対応通知がプロセッサ１１０のリセットを指示している場合には、ＦＰＧＡ１５０は、プロセッサ１１０に対して、リセット割込通知を出力し、当該プロセッサ１１０をリセットさせる。

プロセッサ１１０は、リセット後に、ＲＯＭ１１２に記憶された、障害対応処理ソフトウェアを読み出して実行する。これにより、プロセッサ１１０は、障害対応処理を再開する。また、ＦＰＧＡ１５０は、起動ＲＯＭ制御部１６０を介して、運用系ＲＯＭ１７０から信号処理用回路設定情報を読み出し、当該信号処理用回路設定情報に基づいて、内部に無線端末２５０との間で伝送される信号の処理のための論理回路を構成する。更に、ＦＰＧＡ１５０は、無線端末２５０との間で伝送される信号の処理に復帰する。

また、プロセッサ障害対応通知の解析の結果、プロセッサ障害対応通知がプロセッサ１１０のリセット以外の障害対応処理を指示している場合には、ＦＰＧＡ１５０は、指示に応じた障害対応処理を実行する。

また、ＦＰＧＡ１５０は、スイッチ１４０を介して管理センタ装置２００へプロセッサ障害情報を送信してから所定時間内（例えば１０分以内）に、スイッチ１４０を介して管理センタ装置２００からのプロセッサ障害対応通知を受信しなかった場合、プロセッサ１１０に対して、リセット割込通知を出力し、当該プロセッサ１１０をリセットさせる。上述と同様、プロセッサ１１０は、リセット後に、ＲＯＭ１１２に記憶された、障害対応処理ソフトウェアを読み出して実行する。これにより、プロセッサ１１０は、障害対応処理を再開する。また、上述と同様、ＦＰＧＡ１５０は、無線端末２５０との間で伝送される信号の処理に復帰する。

また、障害対応処理において、ＦＰＧＡ１５０内の障害監視部１５１は、プロセッサ１１０内の障害監視部１１１と同様の処理を行う。すなわち、ＦＰＧＡ１５０内の障害監視部１５１は、無線基地局１０の各部を監視する。監視の結果、無線基地局１０の各部の障害を検出した場合、プロセッサ１１０は、当該障害に対応する障害情報を生成し、スイッチ１４０へ向けて出力する。

スイッチ１４０は、ＦＰＧＡ１５０からの障害情報を入力すると、ＦＰＧＡ１５０を管理センタ装置２００に接続する。これにより、障害情報が、ＦＰＧＡ１５０から管理センタ装置２００へ送信される。

管理センタ装置２００は、ＦＰＧＡ１５０からの障害情報を受信する。更に、管理センタ装置２００は、障害情報を解析し、障害を復旧させるための障害対応通知を生成して、無線基地局１０内のスイッチ１４０へ向けて送信する。

スイッチ１４０は、管理センタ装置２００からの障害対応通知をＦＰＧＡ１５０へ出力する。ＦＰＧＡ１５０は、入力した障害対応通知に応じて、障害箇所のリセット等の障害対応処理を実行する。

また、ＦＰＧＡ１５０は、スイッチ１４０を介して管理センタ装置２００へ障害情報を送信してから所定時間内に、スイッチ１４０を介して管理センタ装置２００からの障害対応通知を受信しなかった場合、リセット回路ブロック１３０へ無線基地局１０の各部をリセットするためのリセット制御信号を出力する。リセット回路ブロック１３０は、リセット制御信号を入力すると、無線基地局１０の全体をリセットする。

あるいは、ＦＰＧＡ１５０内の障害監視部１５１が、無線基地局１０の各部の障害を検出した場合、ＦＰＧＡ１５０は、障害情報の生成及び出力に代えて、リセット回路ブロック１３０へ障害箇所をリセットするためのリセット制御信号を出力する。リセット回路ブロック１３０は、リセット制御信号を入力すると、対応する障害箇所をリセットする。

（２）無線基地局の動作
次に、無線基地局１０の動作を説明する。図２は、起動時の無線基地局１０の動作（第１の動作）を示すフローチャートである。また、図３は、プロセッサ１１０の障害発生時の無線基地局１０の動作（第２の動作）を示すフローチャートである。

図２のステップＳ１０１において、無線基地局１０が起動すると、ステップＳ１０２において、制御部１００内のプロセッサ１１０は、ＲＯＭ１１２に記憶された障害対応処理ソフトウェアを読み出して実行することにより、無線基地局１０の各部の障害に関する対応処理（障害対応処理）を開始する。

ステップＳ１０３において、制御部１００内のＦＰＧＡ１５０は、運用系ＲＯＭ１７０に記憶された信号処理用回路設定情報に基づいて、内部に無線端末２５０との間で伝送される信号の処理のための論理回路を構成し、無線端末２５０との間で伝送される信号の処理を開始する。

なお、ステップＳ１０２の動作とステップＳ１０３の動作は、同時に行われてもよく、ステップＳ１０３の動作が先に行われ、ステップＳ１０２の動作が後に行われてもよい。

その後、図３に示す動作に移行し、ステップＳ２０１において、制御部１００内のリセット回路ブロック１３０は、プロセッサ１１０に障害が発生したか否かを判定する。

リセット回路ブロック１３０は、ＷＤＴ部１２０からのタイムアウト信号を入力した場合に、プロセッサ１１０に障害が発生したと判定する。この場合、ステップＳ２０２において、リセット回路ブロック１３０は、起動ＲＯＭ制御部１６０へ障害処理系切替通知を出力する。起動ＲＯＭ制御部１６０は、起動ＲＯＭ制御部１６０は、障害処理系切替通知を入力すると、障害処理系ＲＯＭ１８０に記憶された、障害対応処理用回路設定情報をＦＰＧＡ１５０へ出力する。ＦＰＧＡ１５０は、入力した障害対応処理用回路設定情報に基づいて、内部に無線基地局１０の各部の障害に関する対応処理を実行するための論理回路を構成し、プロセッサ１１０に代わって障害対応処理を開始する。

障害対応処理の開始後、ステップＳ２０３において、ＦＰＧＡ１５０は、プロセッサ障害情報を生成し、スイッチ１４０を介して管理センタ装置２００へ送信する。

その後、ステップＳ２０４において、ＦＰＧＡ１５０は、スイッチ１４０を介して、管理センタ装置２００からのプロセッサ障害対応通知を受信したか否かを判定する。

プロセッサ障害対応通知を受信した場合、ステップＳ２０５において、ＦＰＧＡ１５０は、プロセッサ障害対応通知がプロセッサ１１０のリセットを指示しているか否かを判定する。

また、プロセッサ障害対応通知を受信していない場合、ステップＳ２０６において、ＦＰＧＡ１５０は、プロセッサ障害情報の送信から所定時間経過したか否かを判定する。プロセッサ障害情報の送信から所定時間経過していない場合には、再びステップＳ２０４における、ＦＰＧＡ１５０による、管理センタ装置２００からのプロセッサ障害対応通知を受信したか否かの判定以降の動作が繰り返される。

ステップＳ２０５において、プロセッサ障害対応通知がプロセッサ１１０のリセットを指示していると判定された場合、あるいは、ステップＳ２０６において、プロセッサ障害情報の送信から所定時間経過したと判定された場合、ステップＳ２０７において、ＦＰＧＡ１５０は、プロセッサ１１０に対して、リセット割込通知を出力し、当該プロセッサ１１０をリセットさせる。

ステップＳ２０８において、リセット後のプロセッサ１１０は、ＲＯＭ１１２に記憶された、障害対応処理ソフトウェアを読み出して実行することにより、障害対応処理を再開する。

ステップＳ２０９において、ＦＰＧＡ１５０は、運用系ＲＯＭ１７０に記憶された、信号処理用回路設定情報に基づいて、内部に無線端末２５０との間で伝送される信号の処理のための論理回路を構成し、無線端末２５０との間で伝送される信号の処理に復帰する。

一方、ステップＳ２０５において、プロセッサ障害対応通知がプロセッサ１１０のリセット以外の障害対応処理を指示していると判定された場合（ステップＳ２０５において否定判断の場合）、ステップＳ２１０において、ＦＰＧＡ１５０は、指示に応じた障害対応処理を実行する。

（３）作用・効果
以下、本発明の実施形態に係る無線基地局１０について、従来の無線基地局と比較した作用効果を説明する。

図４は、従来の無線基地局の構成図である。図４に示す無線基地局３００は、制御部３０１、無線通信部３５０及びアンテナ３６０を含む。制御部３０１は、運用系プロセッサ３０２、その他回路ブロック３０４、スイッチ３０６、ＲＯＭ３０７及び冗長系プロセッサ３０８を含む。

運用系プロセッサ３０２は、無線基地局３００が起動すると、ＲＯＭ３０７から障害対応処理ソフトウェアを読み出して実行し、無線基地局３００の各部の障害に関する対応処理（障害対応処理）を開始する。障害対応処理において、運用系プロセッサ３０２内の障害監視部３０３は、無線基地局３００の各部を監視する。無線基地局３００の各部の障害を検出した場合、運用系プロセッサ３０２は、当該障害に対応する障害情報を生成し、スイッチ１４０を介して、不図示の管理センタ装置へ送信する。

一方、運用系プロセッサ３０２に障害が発生した場合、冗長系プロセッサ３０８は、ＲＯＭ３０７から障害対応処理ソフトウェアを読み出して実行し、運用系プロセッサ３０２に代わって、障害対応処理を開始する。障害対応処理において、冗長系プロセッサ３０８内の障害監視部３０９は、無線基地局３００の各部を監視する。無線基地局３００の各部の障害を検出した場合、冗長系プロセッサ３０８は、当該障害に対応する障害情報を生成し、スイッチ１４０を介して、不図示の管理センタ装置へ送信する。

これに対して、本発明の実施形態に係る無線基地局１０は、プロセッサ１１０とＦＰＧＡ１５０を備えている。通常時には、プロセッサ１１０は、無線基地局１０の各部の障害に関する対応処理（障害対応処理）を実行し、ＦＰＧＡ１５０は、無線端末２５０との間で伝送される信号の処理を実行する。

一方、プロセッサ１１０に障害が発生した場合には、ＦＰＧＡ１５０は、障害処理系ＲＯＭ１８０に記憶された、障害対応処理用回路設定情報に基づいて、内部に無線基地局１０の各部の障害に関する対応処理を実行するための論理回路を構成し、プロセッサ１１０に代わって障害対応処理を実行する。

したがって、無線基地局１０は、冗長系のプロセッサが不要である。また、ＦＰＧＡ１５０が、障害対応処理用回路設定情報に基づいて、障害対応処理のための内部の論理回路を構成し、障害対応処理を実行するため、冗長系のプロセッサが障害対応処理ソフトウェアを読み出して障害対応処理を実行する場合と比較して、迅速な障害対応処理が可能となる。

また、ＦＰＧＡ１５０が、障害対応処理において、プロセッサ１１０をリセットすることにより、当該プロセッサ１１０は、障害対応処理を再開することができ、ＦＰＧＡは、元の無線端末２５０との間で伝送される信号の処理の実行に復帰することができる。

（４）その他の実施形態
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなる。

例えば、上述した実施形態では、無線基地局１０について説明したが、有線により通信を行う通信装置等、他の通信装置にも同様に本発明を適用することができる。

また、上述した実施形態では、無線基地局１０の制御部１００内にＦＰＧＡが設けられているが、ＦＰＧＡ以外のプログラマブルロジックデバイスが設けられている場合にも、同様に本発明を適用することができる。

このように本発明は、ここでは記載していない様々な実施形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。

本発明の通信装置は、冗長系のプロセッサを設けることなく、迅速な障害対応処理が可能であり、通信装置として有用である。

１０…無線基地局１００…制御部、１１０…プロセッサ、１１１…障害監視部、１１２…ＲＯＭ、１２０…ＷＤＴ部、１３０…リセット回路ブロック、１４０…スイッチ、１５０…ＦＰＧＡ、１５１…障害監視部、１６０…起動ＲＯＭ制御部、１７０…運用系ＲＯＭ、１８０…障害処理系ＲＯＭ、１９０…無線通信部、１９１…アンテナ、２００…管理センタ装置、２５０…無線端末

Claims

他の通信装置との間で通信を行う通信装置であって、
前記通信装置の各部の障害対応処理を行うプロセッサと、
前記通信装置の各部の障害対応処理以外の所定の処理を行うプログラマブルロジックデバイスと、
前記プロセッサの障害を検出する障害検出部と、
前記通信装置の各部の障害対応処理の機能を実行するための回路設定情報を記憶する記憶部と
を備え、
前記プログラマブルロジックデバイスは、前記障害検出部によって前記プロセッサの障害が検出された場合に、前記記憶部に記憶された前記回路設定情報に基づいて内部の論理回路を構成し、前記プロセッサに代わって前記通信装置の各部の障害対応処理を実行する通信装置。
前記プログラマブルロジックデバイスは、所定の装置へ前記プロセッサの障害情報を通知する請求項１に記載の通信装置。
前記プログラマブルロジックデバイスは、前記所定の装置へ前記プロセッサの障害情報を通知した後、前記所定の装置からの応答を受けた場合に、前記応答の内容に応じた処理を行う請求項２に記載の通信装置。
前記プログラマブルロジックデバイスは、前記所定の装置へ前記プロセッサの障害情報を通知してから所定時間内に、前記所定の装置からの応答がない場合に、前記プロセッサをリセットする請求項２又は３に記載の通信装置。
前記プログラマブルロジックデバイスは、前記プロセッサがリセットされた場合に、前記通信装置の各部の障害対応処理以外の所定の処理の実行に復帰する請求項４に記載の通信装置。
前記通信装置は、無線端末との間で通信を行う無線基地局であり、
前記プログラマブルロジックデバイスは、前記通信装置の各部の障害対応処理以外の所定の処理として、前記無線端末との間で伝送される信号の処理を実行する請求項１乃至５の何れかに記載の通信装置。