JP5411722B2 - 呼出ランプ制御装置 - Google Patents

Description

本発明は、遊技機に用いて好適な呼出ランプ制御装置等に関する。

遊技機の従来例は、例えば特開平０９−８４９４７号公報（特許文献１）に開示されている。一般に、遊技機にはその遊技機の動作制御を行う外部ユニットとしての呼出ランプ制御装置が接続される。この呼出ランプ制御装置は、自装置に何らかの異常（誤動作等）が起きた場合にそれを外部に知らせるための呼出しランプを備える。そして、呼出ランプ制御装置または遊技機に異常が起きた場合には、呼出ランプ制御装置に備わったリセットスイッチを押すか、または電源を再投入することにより、呼出ランプ制御装置が復旧される。

しかし、上記した従来例の呼出ランプ制御装置においては、異常発生時には手動で復旧する必要があり、復旧に人手と時間がかかり保守性が悪いという不都合があった。また、異常発生に気付くまでの時間が長引くと、呼出ランプ制御装置の異常動作により、呼出ランプ制御装置自身あるいは遊技機が破損する可能性も考えられ、信頼性の点で未だ改良の余地がある。

特開平０９−８４９４７号公報

本発明に係る具体的態様は、保守性および信頼性に優れた呼出ランプ制御装置を提供することを目的の１つとする。

本発明に係る一態様の呼出ランプ制御装置は、（ａ）第１入力ポート及び出力ポートを有する第１情報処理手段と、（ｂ）第１情報処理手段と接続されており、第２入力ポートを有する第２情報処理手段と、（ｃ）第１入力ポート、第２入力ポート及び出力ポートと接続された信号処理回路と、を含み、（ｄ）第１情報処理手段は、第２情報処理手段に対して応答要求信号を送信した後に所定時間が経過しても第２情報処理手段からの応答信号が得られないときに、出力ポートから第１信号を出力し、（ｅ）信号処理回路は、第１信号が入力されたときに、第１入力ポート及び第２入力ポートに対して第２信号を出力し、（ｆ）第１情報処理手段及び第２情報処理手段は、各々、第２信号が入力されたときに再起動する、呼出ランプ制御装置である。

上記の呼出ランプ制御装置によれば、第１情報処理手段からの応答要求信号に対して所定時間が経過しても第２情報処理手段から応答信号が返信されない場合に、自律的にランプ制御装置を再起動し、早期に復旧することができる。これにより、システムの保守性、信頼性を向上させることができる。

好ましくは、第１情報処理手段は、所定時間が経過しても第２情報処理手段から送信権信号が得られないときに、第２情報処理手段に対して応答要求信号を送信する。

これにより、送信権信号が得られなくても直ちにランプ制御装置の再起動が実行されることがないため、頻繁な再起動の実行を回避できる。

上述した呼出ランプ制御装置は、信号処理回路と接続されたリセットスイッチ、を更に含むことも好ましい。この場合に、信号処理回路は、第１信号が入力されたとき又はリセットスイッチが導通したときに、第１入力ポート及び第２入力ポートに対して第２信号を出力する。

これにより、リセットスイッチを用いての手動によるリセット命令による再起動と、自律的な再起動と、を両立させることができる。

一実施形態の呼出ランプ制御装置およびこれを備えた遊技機システムの全体構成を示すブロック図である。 ＣＰＵによって実行されるセルフリセット動作の手順を示すフローチャートである。 セルフリセットを行うのに好適な回路の一例を示す回路図である。

以下に、本発明の実施の形態について図面を参照しながら説明する。

図１は、一実施形態の呼出ランプ制御装置およびこれを備えた遊技機システムの全体構成を示すブロック図である。図１に示す遊技機システムは、遊技機１と、この遊技機１の遊技状況を示すデータが集まる遊技機情報収集ノード１ａと、この遊技機情報収集ノード１ａと接続された呼出ランプ制御回路２と、さらにこのネットワークを介して呼出ランプ制御回路２と通信可能に接続された集中管理システム３と、を含んで構成されている。遊技機１とは、例えばパチンコ機またはパチスロ機である。集中管理システム３は、遊技機１における遊技状況を示すデータ等を集中管理する。

呼出ランプ制御回路２は、ＣＰＵ（第１情報処理手段）１０、外部ＬＳＩ（第２情報処理手段）１１、電圧検出リセットＩＣ１２、リセットスイッチ１３、ドライバ１４および呼出しランプ１５を含んで構成されている。ＣＰＵ１０は、呼出ランプ制御回路２の全体動作を制御する。外部ＬＳＩ１１は、ＣＰＵ１０と接続されており、呼出ランプ制御回路２と集中管理システム（外部装置）３との間の情報通信を制御する。電圧検出リセットＩＣ１２は、電源の投入時（リセット時含む）にシステムが正常に動き出せるように、ＣＰＵ１０にリセット信号を供給するためのものである。リセットスイッチ１３は、手押し等の手動によってＣＰＵ１０にリセット信号を与えるためのものである。ドライバ１４は、ＣＰＵ１０からの制御信号に応じて呼出しランプ１５を駆動する。

本実施形態の遊技機システムにおける呼出ランプ制御回路２は、ＣＰＵ１０と外部ＬＳＩ１１との間においてトークンと呼ばれる送信権データ（送信権信号）を送受している。そして、ＣＰＵ１０は、このトークンを規定時間内に取得できない場合に、外部ＬＳＩ１１との間で再同期処理を行い、それでも同期が完了しないとき（外部ＬＳＩ１１からの応答ＡＣＫを受け取れないとき）には、ＣＰＵ１０が自らセルフリセット信号（第１信号）を供給し、ＣＰＵ１０および外部ＬＳＩ１１のリセットを行う。これをセルフリセットと呼び、以下に動作手順の詳細を説明する。

図２は、ＣＰＵ１０によって実行されるセルフリセット動作の手順を示すフローチャートである。

ＣＰＵ１０は、所定のメッセージを外部ＬＳＩ１１へ送信し（ステップＳ１０）、外部ＬＳＩ１１からのトークンの送信待ち状態となる（ステップＳ１１）。そして、トークンを取得できた場合には（ステップＳ１２；ＹＥＳ）、ＣＰＵ１０はステップＳ１０に戻り、以降の処理を続行する。

また、トークンを取得できない場合には（ステップＳ１２；ＮＯ）、ＣＰＵ１０は、規定時間が経過したか否かを判定する（ステップＳ１３）。例えば、ＣＰＵ１０は、ステップＳ１０におけるメッセージ送信を実行してからの経過時間が所定値を超えた場合に、規定時間が経過したと判定する。規定時間が経過していない場合には（ステップＳ１３；ＮＯ）、ＣＰＵ１０はステップＳ１１に戻り、以降の処理を続行する。

規定時間が経過した場合には（ステップＳ１３；ＹＥＳ）、ＣＰＵ１０は、外部ＬＳＩ１１に対して再同期処理を実行する（ステップＳ１４）。具体的には、ＣＰＵ１０は、外部ＬＳＩ１１に対して応答要求信号を送信する。その後、ＣＰＵ１０は、外部ＬＳＩ１１からの応答信号（ＡＣＫ）の送信待ち状態となる（ステップＳ１５）。そして、応答信号を取得できた場合には（ステップＳ１５；ＹＥＳ）、ＣＰＵ１０はステップＳ１０に戻り、以降の処理を続行する。

一方、応答信号を取得できない場合には（ステップＳ１６；ＮＯ）、ＣＰＵ１０は、規定時間が経過したか否かを判定する（ステップＳ１７）。例えば、ＣＰＵ１０は、ステップＳ１４における再同期処理を実行してからの経過時間が所定値を超えた場合に、規定時間が経過したと判定する。規定時間が経過していない場合には（ステップＳ１７；ＮＯ）、ＣＰＵ１０はステップＳ１５に戻り、以降の処理を続行する。

規定時間が経過した場合には（ステップＳ１７；ＹＥＳ）、ＣＰＵ１０は、セルフリセット信号を出力することにより、システムリセットを実行する（ステップＳ１８）。例えば、ＣＰＵ１０の出力ポートの１つが予めセルフリセット信号出力用に割り当てられおり、ＣＰＵ１０は、当該出力ポート（セルフリセット信号出力ポート）からセルフリセット信号を出力する。このセルフリセット信号に応じて、ＣＰＵ１０のリセット入力ポート（第１入力ポート）およびＬＳＩ１１のリセット入出力ポート（第２入力ポート）のそれぞれにリセット信号（第２信号）が入力されることにより、システムリセットが実行される。すなわち、ＣＰＵ１０および外部ＬＳＩ１１が再起動する。

図３は、セルフリセットを行うのに好適な回路（セルフリセット回路）の一例を示す回路図である。図３に示すセルフリセット回路１６は、ＣＰＵ１０から出力されるセルフリセット信号に応じて、ＣＰＵ１０自身および外部ＬＳＩ１にリセット信号を与えるためのものであり、ＣＰＵ１０および外部ＬＳＩ１１と、電圧検出リセットＩＣ１２およびリセットスイッチ１３と、の間に接続されるものであり、アンド回路２０、インバータ２１、アンド回路２２、インバータ２３、トランジスタ２４および抵抗素子２５を含む。なお、このセルフリセット回路１６が「信号処理回路」に相当する。

アンド回路２０は、一方の入力端子が電圧検出リセットＩＣ１２およびリセットスイッチ１３と接続され、他方の入力端子が抵抗素子２５の一方端と接続され、出力端子がＣＰＵ１０のリセット入力ポートと接続されている。

インバータ２１は、入力端子がＣＰＵ１０のセルフリセット信号出力ポートと接続され、出力端子がアンド回路２２の一方の入力端子と接続されている。

アンド回路２２は、一方の入力端子がインバータ２１の出力端子と接続され、他方の入力端子が電圧検出リセットＩＣ１２と接続され、出力端子がインバータ２３の入力端子と接続されている。

インバータ２３は、入力端子がアンド回路２２の出力端子と接続され、出力端子がトランジスタ２４のベース端子と接続されている。

トランジスタ２４は、ベース端子がインバータ２３の出力端子と接続され、コレクタ端子が抵抗素子２５の一方端と接続され、エミッタ端子が接地端子（接地電位）と接続されている。

抵抗素子２５は、一方端がアンド回路２０の入力端子およびトランジスタ２４のコレクタ端子と接続され、他方端が電源と接続されている。

次に、図３に示したセルフリセット回路１６の動作について説明する。ＣＰＵ１０のセルフリセット信号出力ポートからセルフリセット信号としてのＨレベル信号（相対的に高い電位の信号）が出力されると、このセルフリセット信号がインバータ２１に入力される。インバータ２１は、Ｈレベル信号を反転させ、出力端子からＬレベル信号（相対的に低い電位の信号）を出力する。このＬレベル信号はアンド回路２２の一方の入力端子に入力される。

アンド回路２２は、いずれかの入力端子にＬレベル信号が入力されると、出力端子からＬレベル信号を出力する。ここでは、アンド回路２２は、一方の入力端子にインバータ２１からＬレベル信号が入力されるので、出力端子からＬレベル信号を出力する。

アンド回路２２から出力されたＬレベル信号は、インバータ２３に入力される。インバータ２３は、このＬレベル信号を反転させ、出力端子からＨレベル信号を出力する。このＨレベル信号はトランジスタ２４のベース端子に入力される。これにより、トランジスタ２４はオン状態となる（すなわち、コレクタ−エミッタ間が導通する）。

トランジスタ２４がオン状態となることで、Ｌレベル信号が外部ＬＳＩ１１のリセット入出力ポートに入力される。これにより、外部ＬＳＩ１１がリセットされる。また、当該Ｌレベル信号はアンド回路２０の入力端子にも入力される。これにより、アンド回路２０の出力端子からはＬレベル信号が出力され、当該Ｌレベル信号がＣＰＵ１０のリセット入力ポートに入力される。これにより、ＣＰＵ１０がリセットされる。つまり、システム全体がリセットされる（すなわち再起動する）。

なお、上記のセルフリセット回路１６においては、通常のリセット動作も支障なく実行することができる。すなわち、ＣＰＵ１０からセルフリセット信号が出力されていない場合であっても、リセットスイッチ１３が押下された場合、又は電圧検出リセットＩＣ１２からＬレベル信号が入力された場合には、アンド回路２２の出力端子からＬレベル信号が出力される。この場合にも、上記と同様の動作により、ＣＰＵ１０および外部ＬＳＩ１１にはリセット信号が入力される。

以上の本実施形態によれば、遊技機システムに不具合が発生したときに、自律的にシステムを再起動し、早期に復旧することができる。これにより、システムの保守性、信頼性を向上させることができる。

また、リセットの頻度を減らすことができるので、遊技機の遊技台情報表示が消える頻度を減らすことができる。したがって、遊技機の商品性の低下を回避することができる。

なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々に変形して実施をすることが可能である。例えば、上述した図３に示した回路構成は一例であり、同等の機能を実現し得る限りにおいて回路構成を種々に変更することも可能である。

１…遊技機、１ａ…遊技機情報収集ノード、２…呼出ランプ制御回路、３…集中管理システム、１０…ＣＰＵ、１１…外部ＬＳＩ、１２…電圧検出リセットＩＣ、１３…リセットスイッチ、２０、２２…アンド回路、２１、２３…インバータ、２４…トランジスタ、２５…抵抗素子

Claims (3)

1. 遊技機の動作制御を行う呼出ランプ制御装置であって、
   第１入力ポート及び出力ポートを有する第１情報処理手段と、
   前記第１情報処理手段と接続されており、第２入力ポートを有する第２情報処理手段と、
   前記第１入力ポート、前記第２入力ポート及び前記出力ポートと接続された信号処理回路と、
   を含み、
   前記第１情報処理手段は、前記第２情報処理手段に対して応答要求信号を送信した後に所定時間が経過しても前記第２情報処理手段からの応答信号が得られないときに、前記出力ポートから第１信号を出力し、
   前記信号処理回路は、前記第１信号が入力されたときに、前記第１入力ポート及び前記第２入力ポートに対して第２信号を出力し、
   前記第１情報処理手段及び前記第２情報処理手段は、各々、前記第２信号が入力されたときに再起動する、
   呼出ランプ制御装置。
2. 前記第１情報処理手段は、所定時間が経過しても前記第２情報処理手段から送信権信号が得られないときに、前記第２情報処理手段に対して前記応答要求信号を送信する、
   請求項１に記載の呼出ランプ制御装置。
3. 前記信号処理回路と接続されたリセットスイッチ、
   を更に含み、
   前記信号処理回路は、前記第１信号が入力されたとき又は前記リセットスイッチが導通したときに、前記第１入力ポート及び前記第２入力ポートに対して前記第２信号を出力する、
   請求項１又は２に記載の呼出ランプ制御装置。

Images