JP2018055318A - 電子装置およびプログラム - Google Patents
電子装置およびプログラム Download PDFInfo
- Publication number
- JP2018055318A JP2018055318A JP2016189186A JP2016189186A JP2018055318A JP 2018055318 A JP2018055318 A JP 2018055318A JP 2016189186 A JP2016189186 A JP 2016189186A JP 2016189186 A JP2016189186 A JP 2016189186A JP 2018055318 A JP2018055318 A JP 2018055318A
- Authority
- JP
- Japan
- Prior art keywords
- command
- controlled
- transmission
- bus
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
【課題】被制御装置ごとにコマンドの送信制御を行い、制御装置や被制御装置の動作不良の発生を抑制する。【解決手段】制御装置10と、シリアル・バス30を介して制御装置10に接続された複数の被制御装置20と、を備え、制御装置10は、シリアル・バス30を介して行われる入出力を制御し、被制御装置20に対するコマンドを出力するバス・コントローラ11と、複数の被制御装置20の各々に対し、被制御装置20ごとにバス・コントローラ11から出力されたコマンドの送信を制御するコマンド・フィルタ12と、を備える。【選択図】図1
Description
本発明は、電子装置およびプログラムに関する。
特許文献1には、マスタおよびスレーブをシリアルデータバスにて接続し、リセットの後にSDA線(シリアルデータ線)を検査し、SDA線がLOW電位である場合はエラーが認識され、サブルーチンの実行によってエラーを除去する構成が開示されている。
制御装置と被制御装置との接続には、1ビットずつ順番にデータを転送するシリアル・バスを用いることができる。1本のシリアル・バスには、複数の被制御装置を接続することが可能である。一方、被制御装置の各々は、装置毎の多様な仕様に対応するために固有のコマンド体系を有している。そのため、別個のコマンド体系を有する種々の被制御装置がシリアル・バスを介して制御装置に接続される場合、コマンドの出力制御が煩雑となり、制御装置や被制御装置の動作不良が発生する可能性があった。
本発明は、被制御装置ごとにコマンドの送信制御を行い、制御装置や被制御装置の動作不良の発生を抑制することを目的とする。
本発明の請求項1に係る電子装置は、
制御装置と、
シリアル・バスを介して前記制御装置に接続された複数の被制御装置と、を備え、
前記制御装置は、
前記シリアル・バスを介して行われる入出力を制御し、前記被制御装置に対するコマンドを出力するバス制御部と、
複数の前記被制御装置の各々に対し、当該被制御装置ごとに前記バス制御部から出力されたコマンドの送信を制御するコマンド送信制御部と、
を備えることを特徴とする、電子装置である。
請求項2に係る電子装置は、
前記コマンド送信制御部は、前記被制御装置に対して送信することが許可されたコマンドが登録されたテーブルを有し、前記バス制御部から出力されたコマンドが当該テーブルに登録されている場合に、当該コマンドを当該被制御装置に送信することを特徴とする、請求項1に記載の電子装置である。
請求項3に係る電子装置は、
前記コマンド送信制御部は、前記被制御装置に対して送信することが禁止されたコマンドが登録されたテーブルを有し、前記バス制御部から出力されたコマンドが当該テーブルに登録されていない場合に、当該コマンドを当該被制御装置に送信することを特徴とする、請求項1に記載の電子装置である。
請求項4に係る電子装置は、
前記コマンド送信制御部は、前記制御装置に接続されている前記被制御装置の種類に応じて、送信を許可するコマンドが設定されることを特徴とする、請求項1乃至請求項3の何れかに記載の電子装置である。
請求項5に係る電子装置は、
前記コマンド送信制御部は、前記制御装置に接続されている前記被制御装置の組み合わせに応じて、送信を許可するコマンドが設定されることを特徴とする、請求項1乃至請求項3の何れかに記載の電子装置である。
請求項6に係る電子装置は、
シリアル・バスを介して接続された複数の被制御装置に対する制御を行う制御装置を制御するプログラムであって、
バス制御部から出力されたコマンドから当該コマンドの送信先の被制御装置を特定する処理と、
送信先として特定された前記被制御装置に基づいて、前記コマンドの送信を許可するか否かを制御する処理と、
を前記制御装置に実行させることを特徴とする、プログラムである。
制御装置と、
シリアル・バスを介して前記制御装置に接続された複数の被制御装置と、を備え、
前記制御装置は、
前記シリアル・バスを介して行われる入出力を制御し、前記被制御装置に対するコマンドを出力するバス制御部と、
複数の前記被制御装置の各々に対し、当該被制御装置ごとに前記バス制御部から出力されたコマンドの送信を制御するコマンド送信制御部と、
を備えることを特徴とする、電子装置である。
請求項2に係る電子装置は、
前記コマンド送信制御部は、前記被制御装置に対して送信することが許可されたコマンドが登録されたテーブルを有し、前記バス制御部から出力されたコマンドが当該テーブルに登録されている場合に、当該コマンドを当該被制御装置に送信することを特徴とする、請求項1に記載の電子装置である。
請求項3に係る電子装置は、
前記コマンド送信制御部は、前記被制御装置に対して送信することが禁止されたコマンドが登録されたテーブルを有し、前記バス制御部から出力されたコマンドが当該テーブルに登録されていない場合に、当該コマンドを当該被制御装置に送信することを特徴とする、請求項1に記載の電子装置である。
請求項4に係る電子装置は、
前記コマンド送信制御部は、前記制御装置に接続されている前記被制御装置の種類に応じて、送信を許可するコマンドが設定されることを特徴とする、請求項1乃至請求項3の何れかに記載の電子装置である。
請求項5に係る電子装置は、
前記コマンド送信制御部は、前記制御装置に接続されている前記被制御装置の組み合わせに応じて、送信を許可するコマンドが設定されることを特徴とする、請求項1乃至請求項3の何れかに記載の電子装置である。
請求項6に係る電子装置は、
シリアル・バスを介して接続された複数の被制御装置に対する制御を行う制御装置を制御するプログラムであって、
バス制御部から出力されたコマンドから当該コマンドの送信先の被制御装置を特定する処理と、
送信先として特定された前記被制御装置に基づいて、前記コマンドの送信を許可するか否かを制御する処理と、
を前記制御装置に実行させることを特徴とする、プログラムである。
請求項1の発明によれば、被制御装置ごとにコマンドの送信制御を行い、制御装置や被制御装置の動作不良の発生を抑制することができる。
請求項2の発明によれば、被制御装置ごとに送信することが許可されたコマンドが登録されたテーブルを用いてコマンドの送信制御を行うことができる。
請求項3の発明によれば、被制御装置ごとに送信することが禁止されたコマンドが登録されたテーブルを用いてコマンドの送信制御を行うことができる。
請求項4の発明によれば、被制御装置の種類に応じて、被制御装置ごとにコマンドの送信制御を行うことができる。
請求項5の発明によれば、被制御装置の組み合わせに応じて、被制御装置ごとにコマンドの送信制御を行うことができる。
請求項6の発明によれば、被制御装置ごとにコマンドの送信制御を行う機能をソフトウェアにより提供し、制御装置や被制御装置の動作不良の発生を抑制することができる。
請求項2の発明によれば、被制御装置ごとに送信することが許可されたコマンドが登録されたテーブルを用いてコマンドの送信制御を行うことができる。
請求項3の発明によれば、被制御装置ごとに送信することが禁止されたコマンドが登録されたテーブルを用いてコマンドの送信制御を行うことができる。
請求項4の発明によれば、被制御装置の種類に応じて、被制御装置ごとにコマンドの送信制御を行うことができる。
請求項5の発明によれば、被制御装置の組み合わせに応じて、被制御装置ごとにコマンドの送信制御を行うことができる。
請求項6の発明によれば、被制御装置ごとにコマンドの送信制御を行う機能をソフトウェアにより提供し、制御装置や被制御装置の動作不良の発生を抑制することができる。
<本実施形態が適用される電子装置の構成>
本実施形態による電子装置は、制御装置10と、制御装置10により制御される被制御装置20とを備え、この制御装置10と被制御装置20とをシリアル・バス30により接続して構成される。また、この電子装置は、例えば、電子制御されて動作する機械や装置であり、制御装置10は、組み込みシステムとして電子装置に組み込まれている。
本実施形態による電子装置は、制御装置10と、制御装置10により制御される被制御装置20とを備え、この制御装置10と被制御装置20とをシリアル・バス30により接続して構成される。また、この電子装置は、例えば、電子制御されて動作する機械や装置であり、制御装置10は、組み込みシステムとして電子装置に組み込まれている。
図1は、本実施形態による電子装置の構成例を概略的に示す図である。
本実施形態の制御装置10は、例えば、SoC(System on a Chip)、ASSP(Application Specific Standard Produce)、ASIC(Application Specific Integrated Circuit)等の集積回路として実現される。図1に示す構成例において、制御装置10は、バス・コントローラ11と、コマンド・フィルタ12とを備える。なお、図1に示す構成例では、本実施形態における特徴的な構成のみが記載されている。特に図示しないが、実際には、本実施形態が適用される電子装置や被制御装置20の種類に応じて種々の演算処理を実行する演算処理部や各種の制御を行う制御部が制御装置10に設けられる。
本実施形態の制御装置10は、例えば、SoC(System on a Chip)、ASSP(Application Specific Standard Produce)、ASIC(Application Specific Integrated Circuit)等の集積回路として実現される。図1に示す構成例において、制御装置10は、バス・コントローラ11と、コマンド・フィルタ12とを備える。なお、図1に示す構成例では、本実施形態における特徴的な構成のみが記載されている。特に図示しないが、実際には、本実施形態が適用される電子装置や被制御装置20の種類に応じて種々の演算処理を実行する演算処理部や各種の制御を行う制御部が制御装置10に設けられる。
バス・コントローラ11は、シリアル・バス30による通信を制御するためのバス制御部であり、例えば、上記のSoC等の集積回路に搭載されたCPU(Central Processing Unit)とメモリとにより実現される。このメモリは、いわゆる内部メモリであり、CPUにより実行されるプログラムを格納している不揮発性メモリであるROM(Read Only Memory)と、各種のデータや設定値が書き込まれると共にCPUによる処理の実行時の作業用メモリとしても用いられるRAM(Random Access Memory)とが設けられている。このような構成では、CPUがROMに記録されているプログラムを実行することにより、バス・コントローラ11の機能が実現される。
コマンド・フィルタ12は、制御装置10から出力されたコマンドを被制御装置20に送信するか否かを制御するコマンド送信制御部であり、例えば、上記のSoC等の集積回路に搭載されたCPUとメモリ(ROMおよびRAM)とにより実現される。このような構成では、CPUがROMに記録されているプログラムを実行することにより、コマンド・フィルタ12の機能が実現される。
本実施形態において、制御装置10には、シリアル・バス30を介して複数の被制御装置20が接続されている。被制御装置20は、シリアル接続により制御装置10に制御される、メモリ・デバイス(例えばフラッシュメモリ等の外部メモリ)やセンサ等の機器(デバイス)である。図1に示す構成例では、制御装置10のバス・コントローラ11と各被制御装置20とは、コマンド・フィルタ12による中継を介して接続されている。
シリアル・バス30としては、SPI(Serial Peripheral Interface)、I2C、SDIO等の種々のシリアル通信規格によるバスが用いられる。この種のバスは、多様な機器を同一デバイス上に接続可能であるが、規格として基本的な通信方法が定められているのみである。一方、被制御装置20として接続される機器は、機器ごとの多様な仕様に対応するために固有のコマンド体系を有している。一例をあげると、SPIバスにより接続されるメモリ・デバイスでは、通信に用いられる物理的な信号線が、1クロックにつき1ビットを送信するシングル・インターフェイスに対応しているか、1クロックにつき4ビットを送信するクアッド・インターフェイスに対応しているか、といった個別の仕様に応じて、メモリ・デバイスにアクセスするためのコマンド体系も異なっている。
コマンド・フィルタ12は、バス・コントローラ11から被制御装置20へ送信されるコマンドを制限する。このコマンド・フィルタ12は、被制御装置20の種類および制御装置10と被制御装置20とを接続するシリアル・バス30の種類に応じて、個々の被制御装置20ごとに、送信を許可するコマンドと禁止するコマンドとを設定する。また、コマンド・フィルタ12は、被制御装置20に対して送信を許可するコマンドと送信を許可しないコマンドとを分けるために参照するテーブル13を有している。
テーブル13は、コマンド・フィルタ12を介して接続されている個々の被制御装置20ごとに設定されており、例えば、制御装置10に搭載されたメモリに格納されている。詳しくは後述するが、このテーブル13は、被制御装置20の種類や、制御装置10に接続された被制御装置20の組み合わせ等に基づいて設定される。また、テーブル13は、送信を許可するコマンドを登録したテーブル(許可テーブル)であっても良いし、送信を許可しないコマンドを登録したテーブル(禁止テーブル)であっても良い。
<コマンド・フィルタ12の適用例>
具体的な場面を考えて、コマンド・フィルタ12の適用例を説明する。
制御装置10に接続された被制御装置20として、SPIバスにより接続され、シングル・インターフェイス、デュアル・インターフェイス、クアッド・インターフェイス等の複数のインターフェイスに対応している不揮発性メモリ・デバイスを考える。ただし、このメモリ・デバイスと制御装置10との接続は、シングル・インターフェイスによる接続のみに対応しているものとする。
具体的な場面を考えて、コマンド・フィルタ12の適用例を説明する。
制御装置10に接続された被制御装置20として、SPIバスにより接続され、シングル・インターフェイス、デュアル・インターフェイス、クアッド・インターフェイス等の複数のインターフェイスに対応している不揮発性メモリ・デバイスを考える。ただし、このメモリ・デバイスと制御装置10との接続は、シングル・インターフェイスによる接続のみに対応しているものとする。
ここで、制御装置10のバス・コントローラ11からメモリ・デバイスへ、誤って、クアッド・モード(クアッド・インターフェイスによる通信モード)を有効とするコマンドが送信されたものとする。このような誤ったコマンドは、例えば、ソフトウェアやハードウェアのバグ、ノイズ等によって、制御装置10においてCPUがソフトウェアを正常に実行して行われた処理に基づかずに(言わば、意図せずに)出力されてしまう場合がある。しかし、このコマンドを受け取ったメモリ・デバイスは、自身がクアッド・インターフェイスによる通信に対応可能であるため、クアッド・モードに設定されてしまう。この状態では、制御装置10とメモリ・デバイスとの間ではシングル・インターフェイスによる通信しかできないにもかかわらず、メモリ・デバイスはクアッド・モードでの通信状態となっているため、正常な通信ができない。
また、このような場合、たとえ電子装置の電源をOFFしても、不揮発性のメモリ・デバイスは状態を保存するため、電源ON時に、クアッド・モードに再設定されてしまう。そのため、制御装置10と被制御装置20であるメモリ・デバイスとが正常な接続状態(通信が可能な状態)に復帰することができない。
本実施形態では、上記のような構成において、コマンド・フィルタ12が、シングル・モード(シングル・インターフェイスによる通信モード)以外の通信モードを有効とするコマンドがバス・コントローラ11から被制御装置20のメモリ・デバイスへ送信されないように制御する。上述したように、コマンド・フィルタ12は、設定されているテーブル13を参照して、コマンドの送信を制御する。この場合、テーブル13が、送信を許可するコマンドが登録される許可テーブルである場合は、シングル・モード以外の通信モードを有効とするコマンドが、テーブル13の登録から外される。一方、テーブル13が、送信を許可しないコマンドが登録される禁止テーブルである場合は、シングル・モード以外の通信モードを有効とするコマンドが、テーブル13に登録される。これにより、バス・コントローラ11からクアッド・モードを有効とするコマンドが送信されると、コマンド・フィルタ12は、テーブル13を参照して、このコマンドの送信を阻止する。
上記の例では、ソフトウェアやハードウェアのバグ、ノイズ等に起因して、バス・コントローラ11から被制御装置20へ送信すると問題が発生するコマンドが出力されてしまう場合について説明した。しかし、被制御装置20として接続されるデバイスが新たに追加されたり、それまで接続されていたデバイスと異なる種類のデバイスに交換されたりした場合には、ソフトウェアやハードウェアのバグ、ノイズ等が発生していなくても、それまでの設定に基づくコマンドが新たに接続されたデバイスに送信されることにより、同様の問題が発生する場合がある。本実施形態では、このような場合にも対応することができる。
例えば、シリアル・バス30がSPIバスである場合、シングル・インターフェイスによる通信でアクセスするコマンドであれば、いずれのSPIデバイスであっても使用することができる。したがって、コマンド・フィルタ12のテーブル13を、シングル・インターフェイスによる通信でアクセスするコマンドのみを送信可能とするように設定することにより、いずれのSPIデバイスに対してもシングル・インターフェイスによる通信モードでのみ通信を行うこととなる。このため、デバイスの追加や交換により新たなデバイスが接続された場合であっても、通信モードが異なるために正常な通信ができなくなるということはない。このように、接続される可能性のある被制御装置20において共通して使用可能なコマンドのみが送信可能となるようにコマンド・フィルタ12を設定することにより、被制御装置20の接続が変更された場合に正常な通信ができなくなる問題の発生を抑制することができる。
以上のように、本実施形態において、コマンド・フィルタ12(テーブル13)の設定は、被制御装置20の種類に応じて行われるだけでなく、制御装置10に接続された複数の被制御装置20の組み合わせにも基づいて行われる。例えば、全ての被制御装置20がクアッド・モードに対応している場合は、クアッド・モードを有効にするコマンドやクアッド・インターフェイスによる通信でアクセスするコマンドの送信を許可するように設定して良い。一方、シングル・モードにのみ対応する被制御装置20とクアッド・モード等の他の通信モードに対応する被制御装置20とが混在する場合は、上記のような事態の発生を防止するために、シングル・モード以外の通信モードを有効にするコマンドや、シングル・インターフェイス以外のインターフェイスによる通信でアクセスするコマンドの送信を禁止するように設定する。すなわち、この場合、被制御装置20の種類としては、同じクアッド・モードに対応するものであっても、他の被制御装置20との組み合わせによって、送信が許可されるコマンドの種類が異なることとなる。
<本実施形態の具体的な動作例>
図2は、シリアル・バス30としてSPIバスを用いた場合の制御装置10の構成例を示す図である。
図2に示す構成例において、制御装置10は、バス・コントローラ11としてのSPIコントローラ11aと、コマンド・フィルタ12とを備えている。また、制御装置10には、被制御装置20としてのSPIデバイス20a、20b、20cが接続されている。SPIコントローラ11aは、CS(チップ・セレクト)信号によりコマンドの送信先のSPIデバイス20a、20b、20cを特定し、特定したSPIデバイス20a、20b、20cに対するコマンドを出力する。
図2は、シリアル・バス30としてSPIバスを用いた場合の制御装置10の構成例を示す図である。
図2に示す構成例において、制御装置10は、バス・コントローラ11としてのSPIコントローラ11aと、コマンド・フィルタ12とを備えている。また、制御装置10には、被制御装置20としてのSPIデバイス20a、20b、20cが接続されている。SPIコントローラ11aは、CS(チップ・セレクト)信号によりコマンドの送信先のSPIデバイス20a、20b、20cを特定し、特定したSPIデバイス20a、20b、20cに対するコマンドを出力する。
図2に示す構成例において、コマンド・フィルタ12は、SPIデバイス20aに対応するテーブル13a、SPIデバイス20bに対応するテーブル13b、SPIデバイス20cに対応するテーブル13cを有している。そして、SPIコントローラ11aからSPIデバイス20aへ送信するために出力されたコマンドは、コマンド・フィルタ12において、テーブル13aと照合され、送信するか否かが制御される。同様に、SPIコントローラ11aからSPIデバイス20bへ送信するために出力されたコマンドは、コマンド・フィルタ12において、テーブル13bと照合され、送信するか否かが制御される。また、SPIコントローラ11aからSPIデバイス20cへ送信するために出力されたコマンドは、コマンド・フィルタ12において、テーブル13cと照合され、送信するか否かが制御される。
図3は、図2のように構成された本実施形態の電子装置における制御装置10の動作を示すフローチャートである。
図3に示すように、制御装置10から被制御装置20へコマンドを送信する場合、まずバス・コントローラ11が、被制御装置20(SPIデバイス20a、20b、20cのいずれか)へ送信するコマンドを設定する(ステップ301)。そして、バス・コントローラ11が、CS信号によりコマンドの送信先の被制御装置20(SPIデバイス20a、20b、20cのいずれに送信するか)を指定して(ステップ302)、ステップ301で設定したコマンドを発行する(ステップ303)。ここでは、ステップ302で、コマンドの送信先としてSPIデバイス20aが指定されたものとする。
図3に示すように、制御装置10から被制御装置20へコマンドを送信する場合、まずバス・コントローラ11が、被制御装置20(SPIデバイス20a、20b、20cのいずれか)へ送信するコマンドを設定する(ステップ301)。そして、バス・コントローラ11が、CS信号によりコマンドの送信先の被制御装置20(SPIデバイス20a、20b、20cのいずれに送信するか)を指定して(ステップ302)、ステップ301で設定したコマンドを発行する(ステップ303)。ここでは、ステップ302で、コマンドの送信先としてSPIデバイス20aが指定されたものとする。
次に、コマンド・フィルタ12が、バス・コントローラ11により発行されたコマンドを解釈してコマンドの送信先を特定する(ステップ304)。ここではSPIデバイス20aが送信先であると特定される。次に、コマンド・フィルタ12は、コマンドをテーブル13と照合して、送信先であるSPIデバイス20aに送信することが禁止されているコマンドか否かを判断する(ステップ305)。ここでは、テーブル13として許可テーブルを用いているものとする。この場合、ステップ303で発行されたコマンドがテーブル13に登録されていれば(ステップ305でYes)、コマンド・フィルタ12が、そのコマンドを出力し(ステップ306)、出力されたコマンドはSPIデバイス20aに送られる。
一方、ステップ303で発行されたコマンドがテーブル13に登録されていない場合(ステップ305でNo)、コマンド・フィルタ12は、そのコマンドを出力せずに破棄する(ステップ307)。したがって、出力されたコマンドはSPIデバイス20aに送られることはない。なお、コマンド・フィルタ12は、コマンドの送信を制御するだけでなく、例えば、バス・コントローラ11から発行されたコマンドの送信を止めた場合に、コマンドを送信しなかったことをバス・コントローラ11に通知するようにしても良い。
図4は、コマンド・フィルタ12のテーブル13として禁止フィルタが用いられている場合の制御装置10の動作を示すフローチャートである。図4に示す動作例において、ステップ401〜403に示すバス・コントローラ11の動作は、図3に示すステップ301〜303の動作と同様である。また、ここでは、ステップ402で、コマンドの送信先としてSPIデバイス20bが指定されたものとする。
コマンド・フィルタ12は、バス・コントローラ11により発行されたコマンドを解釈してコマンドの送信先を特定する(ステップ404)。ここではSPIデバイス20bが送信先であると特定される。次に、コマンド・フィルタ12は、テーブル13と照合して、送信先であるSPIデバイス20bに送信することが禁止されているコマンドか否かを判断する(ステップ405)。ここでは、テーブル13として禁止テーブルを用いたので、ステップ403で発行されたコマンドがテーブル13に登録されていなければ(ステップ405でNo)、コマンド・フィルタ12が、そのコマンドを出力し(ステップ406)、出力されたコマンドはSPIデバイス20bに送られる。
一方、ステップ403で発行されたコマンドがテーブル13に登録されている場合(ステップ405でYes)、コマンド・フィルタ12は、そのコマンドを出力せずに破棄する(ステップ407)。したがって、出力されたコマンドはSPIデバイス20aに送られることはない。なお、コマンド・フィルタ12は、コマンドの送信を制御するだけでなく、例えば、バス・コントローラ11から発行されたコマンドの送信を止めた場合に、コマンドを送信しなかったことをバス・コントローラ11に通知するようにしても良い。
以上、本実施形態について説明したが、本発明は、図1、2に示した具体的な構成および図3、4に示した具体的な動作内容に限定されるものではない。本発明は、シリアル・バス30を介して制御装置10と被制御装置20とが接続された構成を有する種々の電子装置に対して適用できるものである。また、本発明を適用可能なシリアル・バス30は、SPIバスに限定されず、I2C、SDIO等の種々のシリアル通信規格によるバスで接続された電子装置に対しても本発明を適用できる。
また、コマンド・フィルタ12に設けられるテーブル13は、予めROM等の不揮発性メモリに格納して提供しても良いし、電子装置の起動時に行われる初期動作等、特定の実行条件に応じて実行される特定の動作において、制御装置10に接続されている被制御装置20の種類や組み合わせ等の接続関係を解析し、予め設定された規則に基づいてテーブル13を設定し、RAM等のメモリに格納するようにしても良い。
10…制御装置、11…バス・コントローラ、12…コマンド・フィルタ、13…テーブル、20…被制御装置、30…シリアル・バス
Claims (6)
- 制御装置と、
シリアル・バスを介して前記制御装置に接続された複数の被制御装置と、を備え、
前記制御装置は、
前記シリアル・バスを介して行われる入出力を制御し、前記被制御装置に対するコマンドを出力するバス制御部と、
複数の前記被制御装置の各々に対し、当該被制御装置ごとに前記バス制御部から出力されたコマンドの送信を制御するコマンド送信制御部と、
を備えることを特徴とする、電子装置。 - 前記コマンド送信制御部は、前記被制御装置に対して送信することが許可されたコマンドが登録されたテーブルを有し、前記バス制御部から出力されたコマンドが当該テーブルに登録されている場合に、当該コマンドを当該被制御装置に送信することを特徴とする、請求項1に記載の電子装置。
- 前記コマンド送信制御部は、前記被制御装置に対して送信することが禁止されたコマンドが登録されたテーブルを有し、前記バス制御部から出力されたコマンドが当該テーブルに登録されていない場合に、当該コマンドを当該被制御装置に送信することを特徴とする、請求項1に記載の電子装置。
- 前記コマンド送信制御部は、前記制御装置に接続されている前記被制御装置の種類に応じて、送信を許可するコマンドが設定されることを特徴とする、請求項1乃至請求項3の何れかに記載の電子装置。
- 前記コマンド送信制御部は、前記制御装置に接続されている前記被制御装置の組み合わせに応じて、送信を許可するコマンドが設定されることを特徴とする、請求項1乃至請求項3の何れかに記載の電子装置。
- シリアル・バスを介して接続された複数の被制御装置に対する制御を行う制御装置を制御するプログラムであって、
バス制御部から出力されたコマンドから当該コマンドの送信先の被制御装置を特定する処理と、
送信先として特定された前記被制御装置に基づいて、前記コマンドの送信を許可するか否かを制御する処理と、
を前記制御装置に実行させることを特徴とする、プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016189186A JP2018055318A (ja) | 2016-09-28 | 2016-09-28 | 電子装置およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016189186A JP2018055318A (ja) | 2016-09-28 | 2016-09-28 | 電子装置およびプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018055318A true JP2018055318A (ja) | 2018-04-05 |
Family
ID=61835847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016189186A Pending JP2018055318A (ja) | 2016-09-28 | 2016-09-28 | 電子装置およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018055318A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7468112B2 (ja) | 2020-04-20 | 2024-04-16 | 株式会社リコー | インタフェース回路およびインタフェース回路の制御方法 |
-
2016
- 2016-09-28 JP JP2016189186A patent/JP2018055318A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7468112B2 (ja) | 2020-04-20 | 2024-04-16 | 株式会社リコー | インタフェース回路およびインタフェース回路の制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9081699B2 (en) | Relay device | |
CN106681953B (zh) | 使用i2c总线与主机连接的从机及其通信方法 | |
EP3242199B1 (en) | Flash memory controller and control method for flash memory controller | |
US20150067148A1 (en) | Automotive open system architecture (autosar)-based communication method and communication apparatus thereof | |
JP6284903B2 (ja) | 通信装置及び通信制限プログラム | |
US9952913B2 (en) | Centralized peripheral access protection | |
TWI834603B (zh) | 通信裝置、通信方法、通信程式及通信系統 | |
KR101593835B1 (ko) | Plc 시스템 | |
JP2018055318A (ja) | 電子装置およびプログラム | |
KR20080033613A (ko) | 메모리 카드 및 메모리 카드의 구동 프로그램 업데이트방법 | |
EP3246821B1 (en) | Semiconductor device and its memory access control method | |
US11178075B2 (en) | Relay device | |
US10503666B2 (en) | Method for operating a microcontroller | |
US10606770B2 (en) | Microcontroller system and method for controlling memory access in a microcontroller system | |
JP2011248456A (ja) | 電子装置およびマイクロコントローラ | |
JP2008059191A (ja) | マイクロコントローラとそのデバッグ方法 | |
JP6089492B2 (ja) | システム制御装置、情報処理システム、システム制御装置の制御方法およびシステム制御装置の制御プログラム | |
JP2015210667A (ja) | 通信ユニットおよびcan通信制御プログラム | |
JP6031757B2 (ja) | トランスポンダ、その制御方法及び制御用プログラム | |
JP6626216B2 (ja) | コントローラ | |
EP3907614A1 (en) | Semiconductor device | |
JP2014016947A (ja) | プログラマブルコントローラ | |
US11200195B2 (en) | Method and device for the initial programming of a secondary computer | |
KR102120044B1 (ko) | 복수의 소프트웨어 레벨을 포함하는 컨트롤러 및 그 동작 방법 | |
JP6596455B2 (ja) | 自動車用電子制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200714 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201222 |