JP2016167107A - 制御装置、バス回路、方法、及び、プログラム - Google Patents

制御装置、バス回路、方法、及び、プログラム Download PDF

Info

Publication number
JP2016167107A
JP2016167107A JP2015045486A JP2015045486A JP2016167107A JP 2016167107 A JP2016167107 A JP 2016167107A JP 2015045486 A JP2015045486 A JP 2015045486A JP 2015045486 A JP2015045486 A JP 2015045486A JP 2016167107 A JP2016167107 A JP 2016167107A
Authority
JP
Japan
Prior art keywords
bus
response
instruction
pseudo
acquired
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015045486A
Other languages
English (en)
Other versions
JP6187508B2 (ja
Inventor
眞也 尾田
Shinya Oda
眞也 尾田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2015045486A priority Critical patent/JP6187508B2/ja
Priority to US15/053,095 priority patent/US10083138B2/en
Publication of JP2016167107A publication Critical patent/JP2016167107A/ja
Application granted granted Critical
Publication of JP6187508B2 publication Critical patent/JP6187508B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Abstract

【課題】 バスやバスに接続されているデバイスの動作が異常となった場合、その悪影響を低減する。
【解決手段】 制御装置は、バスから受信した指示に応じて所定動作を行ってバスに応答を出力し、リセット線から受信した信号でリセットするデバイスと、バスとリセット線で接続され、マスタ処理手段とデバイス疑似手段を包含し、デバイス疑似手段は、デバイスに入力された指示とその応答をバスから取得し、取得した指示に対する応答の予測を行い、予測した応答と取得した応答に相違を検出すると、障害通知をマスタ処理手段に出力するとともに、信号をリセット線に出力し、マスタ処理手段は、指示をバスに送信し、デバイス疑似手段から障害通知を受けた場合、デバイスを初期化する。
【選択図】 図１

Description

本発明は、制御装置、バス回路、方法、及び、プログラム、特に、デバイスを接続するバスの障害対策を行う制御装置、バス回路、方法、及び、プログラムに関する。
特許文献１は、ＩＩＣ（Inter-Integrated-Circuit）バス（別名、Ｉ２Ｃバス）を用いた通信システムを開示する。Ｉ２Ｃバスは２線式の低速インターフェースであり、コンピュータを始めとする多種の情報処理機器、例えば、車載コンピュータ、ネットワーク装置、ハンドヘルド機器、の管理用バスとして幅広く使用されている。
特許文献２は、入出力モジュールを２重化したシステムを開示する。このシステムでは、プロセスからの入力は、稼働・待機両ＩＯモジュールへ取り込まれるが、プロセスへの出力を稼働ＩＯモジュールだけが行う。
特開２０１１−７０２８２号公報 特開平１０−２２２２０４号公報
Ｉ２Ｃバスの機構は、通信内容やバスのプロトコルを保護する機構を持たない。何らかの原因でバスやバスに接続されているデバイスの動作が異常となった場合、バスを使用している装置は、復旧のためにバス及び接続されている全てのデバイスをリセットし、再度バス全体を初期状態から動作させる必要があった。したがって、バスやバスに接続されているデバイスの動作異常は、バスを使用している装置に大きな悪影響を与えた。
本発明は、上述の悪影響を低減させるための装置、方法、プログラムを提供することを目的とする。
本発明の１実施の形態の制御装置は、バスから受信した指示に応じて所定動作を行って前記バスに応答を出力し、リセット線から受信した信号でリセットするデバイスと、前記バスと前記リセット線で接続されており、マスタ処理手段とデバイス疑似手段を包含し、前記デバイス疑似手段は、前記デバイスに入力された指示とその応答を前記バスから取得し、取得した指示に対する応答の予測を行い、予測した応答と取得した応答に相違を検出すると、障害通知を前記マスタ処理手段に出力するとともに、前記信号を前記リセット線に出力し、前記マスタ処理手段は前記指示を前記バスに送信し、前記デバイス疑似手段から前記障害通知を受けた場合、前記デバイスを初期化する。
本発明の１実施の形態の方法は、バスから受信した指示に応じて所定動作を行って前記バスに応答を出力し、リセット線から受信した信号でリセットするデバイスと、前記バスと前記リセット線で接続された装置において、前記デバイスに入力された指示とその応答を前記バスから取得し、取得した指示に対する応答の予測を行い、予測した応答と取得した応答に相違を検出すると、前記信号を前記リセット線に出力し、かつ、前記デバイスを初期化する。
本発明の１実施の形態のプログラムは、バスから受信した指示に応じて所定動作を行って前記バスに応答を出力し、リセット線から受信した信号でリセットするデバイスと、前記バスと前記リセット線で接続されたコンピュータに、前記デバイスに入力された指示とその応答を前記バスから取得し、取得した指示に対する応答の予測を行い、予測した応答と取得した応答に相違を検出すると、前記信号を前記リセット線に出力する疑似デバイス処理と、前記指示を前記バスに送信し、前記疑似デバイス処理で前記相違を検出すると、前記デバイスを初期化するマスタ処理と、を実行させる。
本発明にかかる制御装置は、バスやバスに接続されているデバイスの動作が異常となった場合、その悪影響を低減することができる。
図１は、本発明の第１の実施の形態にかかるバス回路４０の構成図である。 図２は、バス回路４０が実トランザクションで示される指示シーケンス実行中に、デバイス２０が異常となった例を示すタイムチャートである。 図３は、本発明の第２の実施の形態にかかる制御装置１０の構成図である。
＜第１の実施の形態＞
＜構成と各部の動作＞
図１は、本発明の第１の実施の形態にかかるバス回路４０の構成図である。このバス回路４０は、例えば、情報機器あるいは携帯電話に組み込まれ、周辺デバイス制御に用いられる。バス回路４０は、車載コンピュータ、ネットワーク装置、または、ハンドヘルド機器に組み込まれる場合も有る。
バス回路４０は、制御装置１０、１台以上のデバイス２０、０台以上のその他デバイス２１、バス３０、及び、リセット線３１を包含する。制御装置１０、デバイス２０、および、その他デバイス２１は、バス３０に接続されている。また、制御装置１０とデバイス２０は、リセット線３１によっても接続されている。
バス３０は、例えば、クロック線、データ線、及び、全体リセット線の３本の信号線を含む。このうち、クロック線、および、データ線は、Ｉ２Ｃバスを構成する。
制御装置１０は、例えば、ＦＰＧＡ（Field Programmable Gate Array）である。制御装置１０は、マスタ装置１１および疑似デバイス１２を包含する。マスタ装置１１および疑似デバイス１２は、共に、バス３０に接続されている。マスタ装置１１および疑似デバイス１２は、互いに、障害通知線１３で接続されている。さらに、疑似デバイス１２は、リセット線３１を介して、バス回路４０内のデバイス２０のすべてに接続されている。
マスタ装置１１はマスタデバイスである。マスタ装置１１が、バス３０上に接続されたすべてのデバイス２０およびその他デバイス２１に対して指示・制御を行う。
デバイス２０、および、その他デバイス２１は、マスタ装置１１からの指示を受け、センサとしての動作を行い、バス３０を通じてマスタ装置１１に対してセンサ状態の通知を行う。デバイス２０、および、その他デバイス２１は、自ら バス３０にトランザクションを発行することはなく、あくまでもマスタ装置１１からのトランザクションに応答することでのみバス３０にデータを出力できる。
マスタ装置１１が発行する指示は、デバイス２０、および、その他デバイス２１のアドレスを含み、デバイス２０、および、その他デバイス２１は自装置のアドレスを含む指示にだけ応答する。
なお、デバイス２０とその他デバイス２１の差は、疑似デバイス１２の監視・制御対象になるか否かである。デバイス２０だけが、疑似デバイス１２の監視・制御対象になる。バス回路４０は、その他デバイス２１を備えないことも有る。
疑似デバイス１２は、デバイス２０に入力された指示をバス３０から取得し、取得した指示に対する応答の予測を行う。さらに、疑似デバイス１２は、デバイス２０がバス３０に出力した応答を取得し、予測した応答と取得した応答に相違があるかをチェックする。相違を検出した場合、疑似デバイス１２は、障害通知線１３に障害通知を、リセット線３１にリセット信号を、出力する。疑似デバイス１２は、その他デバイス２１のアドレスを含む指示には反応しない。
疑似デバイス１２は、取得したデバイス２０に向けた指示に対するデバイス２０の応答予測を行うために、例えば、指示に対する応答候補リストを記憶しており、応答の選択に影響するパラメータの種類の知識とパラメータ値の取得手段を備えている。
例えば、当該パラメータに、デバイス２０の内部レジスタの値が有るのであれば、疑似デバイス１２は当該内部レジスタと同じレジスタを備え、取得した指示からデバイス２０の内部レジスタの値の更新契機を判断して、自装置のレジスタを同様に更新しておく。さらに、当該パラメータに、バス回路４０が使用されている装置のシステムパラメータが有るのであれば、疑似デバイス１２は当該パラメータの値の参照手段を備えている。
また、デバイス２０が応答として数値を出力する場合、疑似デバイス１２は、その数値範囲を記憶していても良い。すなわち、疑似デバイス１２は、出力数値の完全な予測はできなくてもその範囲を予測し、デバイス２０の出力値がその範囲に納まっているかをチェックしても良い。
さらに、デバイス２０がセンサである場合、疑似デバイス１２は、実際のセンス動作を行わない以外は、デバイス２０と同じ挙動を行うように設計されていても良い。すなわち、バス３０上での挙動ならびに内部レジスタの動作などの点で、疑似デバイス１２は、デバイス２０と同じ挙動を行うように設計されていても良い。
また、疑似デバイス１２は、異常検出精度に応じた精度の予測を行えば良く、場合によっては、指示に対する応答の有無だけを予測しても良い。
リセット線３１は、デバイス２０の動作異常もしくは障害予兆が検出された場合に、疑似デバイス１２が、デバイス２０にリセット信号を送信する為の信号線である。
障害通知線１３は、デバイス２０の動作異常もしくは障害予兆が検出された場合に、疑似デバイス１２が、マスタ装置１１に異常通知を送信する為の信号線である。
バス回路４０において、デバイス２０、その他デバイス２１、並びに、制御装置１０のマスタ装置１１、および、疑似デバイス１２は、論理回路で構成される。
制御装置１０のマスタ装置１１、または、疑似デバイス１２は、コンピュータでもある制御装置１０の図示されないプロセッサで実行されるプログラムで実現されても良い。デバイス２０もコンピュータであって、その機能は、デバイス２０の図示されないプロセッサで実行されるプログラムで実現されても良い。上述のプログラムは、ファームウェアであっても良い。
＜動作の流れ＞
図２は、バス回路４０が実トランザクションで示される指示シーケンス実行中に、デバイス２０が異常となった例を示すタイムチャートである。図２において、時間は、右に向かって進行する。
図２の実トランザクション実行時、マスタ装置１１は、デバイス２０を動作させる為に、バス３０に、アドレス、コマンド、データ１、データ２からなる一連の指示を出力しようとする。この実トランザクションは、当該アドレスを持つデバイス２０、または、その他デバイス２１に、当該コマンドとデータ１、データ２で規定される動作、例えば、センサによる計測動作を実行させるものである。
この例では、指示１で送信されるアドレスは、デバイス２０のアドレスである。指示１でデバイス２０のアドレスをバス３０から受信したデバイス２０、及び、疑似デバイス１２は動作を開始する。
まず、デバイス２０は、指示１で受信したアドレスが自装置のものであることを認識して、認識応答（ＡＣＫ）をバス３０経由でマスタ装置１１に送信する。
疑似デバイス１２も、指示１で受信したアドレスがデバイス２０のものであることを認識して、ＡＣＫを予想する。疑似デバイス１２が予想する指示と応答のシーケンスは、図２において、疑似デバイス想定トランザクションとして示されている。但し、疑似デバイス１２は、予想したＡＣＫをバス３０に送信することはしない。疑似デバイス１２は、バス３０からデバイス２０のＡＣＫ応答を受信し、予測と一致することを確認する。すなわち、疑似デバイス１２は、デバイス２０の正常動作を確認する。
次に、デバイス２０は、指示２で受信したコマンドが自装置で実行可能であることを認識して、ＡＣＫをバス３０経由でマスタ装置１１に送信する。
疑似デバイス１２も、指示２で受信したコマンドがデバイス２０で実行可能であることを認識して、ＡＣＫを予想する。但し、疑似デバイス１２は、予想したＡＣＫをバス３０に送信することはしない。デバイス２０は、バス３０からデバイス２０のＡＣＫ応答を受信し、予測と一致することを確認する。すなわち、疑似デバイス１２は、デバイス２０の正常動作を確認する。
続いて、デバイス２０は、指示３で受信したデータ１が不当であるとして否認応答（ＮＡＣＫ）を、バス３０経由でマスタ装置１１に送信する。この例において、これはデバイス２０の誤動作である。
一方、疑似デバイス１２は、指示３で受信したデータ１が指示２で受信したコマンド実行の為に妥当であることを認識して、ＡＣＫを予想する。但し、疑似デバイス１２は、予想したＡＣＫをバス３０に送信することはしない。疑似デバイス１２は、バス３０からデバイス２０のＮＡＣＫ応答を受信し、予測と相違することを確認する。すなわち、疑似デバイス１２は、この時点で、デバイス２０の異常を検出する。
なお、本例では、ＡＣＫが正常応答、ＮＡＣＫが異常応答であるが、すべてのケースでそうだというわけではない。例えば、指示として、その他デバイス２１のアドレスが送信されたとき、デバイス２０がＡＣＫを返すと、それは異常応答である。正常応答／異常応答は、あくまでも、疑似デバイス１２が行う予想との一致／相違で判断される。
デバイス２０の異常を検出した疑似デバイス１２は、リセット線３１にリセット信号を、障害通知線１３に障害通知を出力する。障害通知は、デバイス２０のアドレスを包含する。
図２は、リセット線３１にリセット信号が送られたとき、リセット線３１の信号電圧が一定時間上昇し、障害通知線１３に障害通知が送られたとき、障害通知線１３の信号電圧が一定時間上昇する様子を示している。
デバイス２０は、リセット線３１からリセット信号を受信すると初期状態に戻る。その後、マスタ装置１１は、障害通知のアドレスで特定されるデバイス２０の初期設定を行い、デバイス２０を再起動させる。マスタ装置１１は、デバイス２０の再起動を確認すると、例えば、異常終了したトランザクションをバス３０に再度送出する。
ここで、マスタ装置１１が行うデバイス２０の初期設定は、リセットによって完全に初期状態に戻ったデバイス２０を動作させるための各種設定を指す。具体的には、マスタ装置１１は、温度センサの上限・下限のしきい値を設定したり、割り込みを上げるための設定や変換時間・精度の設定を行ったりする。
なお、疑似デバイス１２が指示３に対する異常応答を放置していた場合、マスタ装置１１、デバイス２０、その他デバイス２１の内部シーケンサが異常状態となる場合がある。その場合、バス３０が、図２に示すように、その次のトランザクションでバスロック状態になってしまうことがある。
ここで、バスロック状態は、バスシーケンス不整合等により、バス３０の電圧が一定の値に固定されてしまう状態である。バスロックが発生すると、マスタ装置１１は、それ以降のトランザクションをバス３０に発行できなくなる。バスロックが発生した場合、マスタ装置１１は、バス３０、及び、そこに接続されている全てのデバイス２０、その他デバイス２１のリセット、初期設定を行わなくてはならず、悪影響が拡大する。このリセット、および、初期設定による制御不可能時間は、一定期間内に処理を行う必要がある場合に大きな障害となる。
＜効果＞
本実施の形態の制御装置１０は、バス３０のバスロックを予防し、障害の影響範囲を限定する。その理由は、バス３０に接続されたデバイス２０が異常動作をしても、疑似デバイス１２がその異常を検出し、その後の バスロックに至る前の予兆段階でデバイス２０のリセットを行えるからである。
また、本実施の形態の制御装置１０は、デバイス２０の障害解析を容易にする。その理由は、疑似デバイス１２が、バス３０上のトランザクションとしては正しくても、デバイス２０の応答として間違っている箇所を発見して障害の予兆として検出できるからである。この検出は、例えば、温度センサの測定値が、予測される範囲を逸脱している場合に行われる。または、この検出は、例えば、応答が０または１に固定されている状況で、デバイス２０が他の値を応答した場合に行われる。
一般に、バス３０には複数のデバイス２０、その他デバイス２１が接続されている。あるデバイス２０の誤動作が、後々別のデバイス２０やその他デバイス２１へのトランザクションに影響を与える場合が有る。この影響で障害が発生した場合、障害原因を特定することは困難である。本実施の形態の制御装置１０はこの状況を改善する。
さらに、本実施の形態の制御装置１０は、バス回路４０を使用した装置の作成者／管理者が、疑似デバイス１２を追加するためのコストを支払うことなく本発明を実施することを可能とする。その理由は、疑似デバイス１２が、予め制御装置１０に組み込まれているからである。
＜第１の実施の形態の変形例＞
バス回路４０において、マスタ装置１１および疑似デバイス１２は、制御装置１０を構成していなくても良い。バス回路４０が、直接、１台以上のデバイス２０、０台以上のその他デバイス２１、バス３０、及び、リセット線３１とともに、マスタ装置１１および疑似デバイス１２を包含しても良い。
バス３０は、Ｉ２Ｃバスを用いたものに限られない。デバイス２０が接続され、その指示、応答が、同じバス３０に接続された疑似デバイス１２から監視できれば、バス３０は、他の規格のバスであっても良い。
＜第２の実施形態＞
図３は、本発明の第２の実施の形態にかかる制御装置１０の構成図である。
本実施の形態の制御装置１０は、バスから受信した指示に応じて所定動作を行ってバスに応答を出力し、リセット線から受信した信号でリセットするデバイスと、バスとリセット線で接続されている。また、制御装置１０は、マスタ装置１１と疑似デバイス１２を包含する。
疑似デバイス１２は、デバイスに入力された指示とその応答をバスから取得し、取得した指示に対する応答の予測を行う。予測した応答と取得した応答に相違を検出すると、疑似デバイス１２は、障害通知をマスタ装置１１に出力するとともに、上述の信号をリセット線に出力する。
マスタ装置１１は指示をバスに送信する。また、マスタ装置１１は、疑似デバイス１２から障害通知を受けた場合、デバイスを初期化する。
本実施の形態の制御装置１０は、バスのバスロックを予防し、障害の影響範囲を限定する。その理由は、バスに接続されたデバイスが異常動作をしても、疑似デバイス１２がその異常を検出し、その後の バスロックに至る前の予兆段階でデバイスのリセットを行えるからである。
さらに、本実施の形態の制御装置１０は、この装置を使用した携帯電話などの装置の作成者／管理者が、疑似デバイス１２を追加するためのコストを支払うことなく本発明を実施することを可能とする。その理由は、疑似デバイス１２が、予め制御装置１０に組み込まれているからである。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
１０ 制御装置
１１ マスタ装置
１２ 疑似デバイス
１３ 障害通知線
２０ デバイス
２１ その他デバイス
３０ バス
３１ リセット線
４０ バス回路
本発明の１実施の形態の制御装置は、バスから受信した指示に応じて所定動作を行って前記バスに応答を出力し、リセット線から受信した信号でリセットするデバイスと、前記バスと前記リセット線で接続されており、マスタ処理手段とデバイス疑似手段を包含し、前記デバイス疑似手段は、前記デバイスに入力された指示とその応答を前記バスから取得し、取得した指示に対する応答の予測を行い、予測した応答と取得した応答に相違を検出すると、障害通知を前記マスタ処理手段に出力するとともに、前記信号を前記リセット線に出力し、前記マスタ処理手段は前記指示を前記バスに送信し、前記デバイス疑似手段から前記障害通知を受けた場合、前記デバイスに対し、前記デバイスを動作させるための各種設定である初期設定を行い、前記デバイスを再起動させる。
本発明の１実施の形態の方法は、バスから受信した指示に応じて所定動作を行って前記バスに応答を出力し、リセット線から受信した信号でリセットするデバイスと、前記バスと前記リセット線で接続された装置において、前記デバイスに入力された指示とその応答を前記バスから取得し、取得した指示に対する応答の予測を行い、予測した応答と取得した応答に相違を検出すると、前記信号を前記リセット線に出力し、かつ、前記デバイスに対し、前記デバイスを動作させるための各種設定である初期設定を行い、前記デバイスを再起動させる。
本発明の１実施の形態のプログラムは、バスから受信した指示に応じて所定動作を行って前記バスに応答を出力し、リセット線から受信した信号でリセットするデバイスと、前記バスと前記リセット線で接続されたコンピュータに、前記デバイスに入力された指示とその応答を前記バスから取得し、取得した指示に対する応答の予測を行い、予測した応答と取得した応答に相違を検出すると、前記信号を前記リセット線に出力する疑似デバイス処理と、前記指示を前記バスに送信し、前記疑似デバイス処理で前記相違を検出すると、前記デバイスに対し、前記デバイスを動作させるための各種設定である初期設定を行い、前記デバイスを再起動させるマスタ処理と、を実行させる。
疑似デバイス１２も、指示１で受信したアドレスがデバイス２０のものであることを認識して、ＡＣＫを予測する。疑似デバイス１２が予測する指示と応答のシーケンスは、図２において、疑似デバイス想定トランザクションとして示されている。但し、疑似デバイス１２は、予測したＡＣＫをバス３０に送信することはしない。疑似デバイス１２は、バス３０からデバイス２０のＡＣＫ応答を受信し、予測と一致することを確認する。すなわち、疑似デバイス１２は、デバイス２０の正常動作を確認する。
疑似デバイス１２も、指示２で受信したコマンドがデバイス２０で実行可能であることを認識して、ＡＣＫを予測する。但し、疑似デバイス１２は、予測したＡＣＫをバス３０に送信することはしない。デバイス２０は、バス３０からデバイス２０のＡＣＫ応答を受信し、予測と一致することを確認する。すなわち、疑似デバイス１２は、デバイス２０の正常動作を確認する。
一方、疑似デバイス１２は、指示３で受信したデータ１が指示２で受信したコマンド実行の為に妥当であることを認識して、ＡＣＫを予測する。但し、疑似デバイス１２は、予測したＡＣＫをバス３０に送信することはしない。疑似デバイス１２は、バス３０からデバイス２０のＮＡＣＫ応答を受信し、予測と相違することを確認する。すなわち、疑似デバイス１２は、この時点で、デバイス２０の異常を検出する。
なお、本例では、ＡＣＫが正常応答、ＮＡＣＫが異常応答であるが、すべてのケースでそうだというわけではない。例えば、指示として、その他デバイス２１のアドレスが送信されたとき、デバイス２０がＡＣＫを返すと、それは異常応答である。正常応答／異常応答は、あくまでも、疑似デバイス１２が行う予測との一致／相違で判断される。
マスタ装置１１は指示をバスに送信する。また、マスタ装置１１は、疑似デバイス１２から障害通知を受けた場合、デバイスの初期設定を行い、デバイスを再起動させる。

Claims (9)

  1. バスから受信した指示に応じて所定動作を行って前記バスに応答を出力し、リセット線から受信した信号でリセットするデバイスと、前記バスと前記リセット線で接続され、
    マスタ処理手段とデバイス疑似手段を包含し、
    前記デバイス疑似手段は、前記デバイスに入力された指示とその応答を前記バスから取得し、取得した指示に対する応答の予測を行い、予測した応答と取得した応答に相違を検出すると、障害通知を前記マスタ処理手段に出力するとともに、前記信号を前記リセット線に出力し、
    前記マスタ処理手段は、前記指示を前記バスに送信し、前記デバイス疑似手段から前記障害通知を受けた場合、前記デバイスを初期化する制御装置。
  2. 前記デバイス疑似手段は、応答における、正常／異常の通知、または、包含されるデータ値の範囲に基づいて、予測した応答と取得した応答に相違を検出する、請求項１の制御装置。
  3. 請求項１乃至２の何れか１項の制御装置と、前記バス、前記デバイスを包含するバス回路。
  4. 前記バスに接続されたその他デバイスを、さらに包含し、
    前記マスタ処理手段は、前記デバイスおよび前記その他のデバイスのコマンドを送信し、前記バスのバスロックを検出した場合、前記デバイス、前記その他のデバイス、および、前記バスをリセット、および、初期化する、請求項３のバス回路。
  5. 前記マスタ処理手段は、前記指示に前記デバイスまたは前記その他のデバイスのアドレスを含め、
    前記デバイスは、受信した前記指示が自装置のアドレスを含む場合に前記所定動作を行い、
    前記デバイス疑似手段は、受信した前記指示が前記デバイスのアドレスを含む場合に前記応答の予測を行う、請求項４のバス回路。
  6. バスから受信した指示に応じて所定動作を行って前記バスに応答を出力し、リセット線から受信した信号でリセットするデバイスと、前記バスと前記リセット線で接続された装置において、
    前記デバイスに入力された指示とその応答を前記バスから取得し、取得した指示に対する応答の予測を行い、予測した応答と取得した応答に相違を検出すると、前記信号を前記リセット線に出力し、かつ、前記デバイスを初期化する方法。
  7. 応答における、正常／異常の通知、または、包含されるデータ値の範囲に基づいて、予測した応答と取得した応答に相違を検出する、請求項６の方法。
  8. バスから受信した指示に応じて所定動作を行って前記バスに応答を出力し、リセット線から受信した信号でリセットするデバイスと、前記バスと前記リセット線で接続されたコンピュータに、
    前記デバイスに入力された指示とその応答を前記バスから取得し、取得した指示に対する応答の予測を行い、予測した応答と取得した応答に相違を検出すると、前記信号を前記リセット線に出力する疑似デバイス処理と、
    前記指示を前記バスに送信し、前記疑似デバイス処理で前記相違を検出すると、前記デバイスを初期化するマスタ処理と、を実行させるプログラム。
  9. 前記疑似デバイス処理において、応答における、正常／異常の通知、または、包含されるデータ値の範囲に基づいて、予測した応答と取得した応答に相違を検出する処理をコンピュータに実行させる、請求項８のプログラム。
JP2015045486A 2015-03-09 2015-03-09 制御装置、バス回路、方法、及び、プログラム Active JP6187508B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015045486A JP6187508B2 (ja) 2015-03-09 2015-03-09 制御装置、バス回路、方法、及び、プログラム
US15/053,095 US10083138B2 (en) 2015-03-09 2016-02-25 Controller, bus circuit, control method, and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015045486A JP6187508B2 (ja) 2015-03-09 2015-03-09 制御装置、バス回路、方法、及び、プログラム

Publications (2)

Publication Number Publication Date
JP2016167107A true JP2016167107A (ja) 2016-09-15
JP6187508B2 JP6187508B2 (ja) 2017-08-30

Family

ID=56886733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015045486A Active JP6187508B2 (ja) 2015-03-09 2015-03-09 制御装置、バス回路、方法、及び、プログラム

Country Status (2)

Country Link
US (1) US10083138B2 (ja)
JP (1) JP6187508B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022027507A (ja) * 2020-07-29 2022-02-10 アステック インターナショナル リミテッド デバイス間のシリアル通信をモニタするためのシステムおよび方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10936234B2 (en) * 2019-05-22 2021-03-02 Macronix International Co., Ltd. Data transfer between memory devices on shared bus

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177047A (ja) * 1985-01-31 1986-08-08 Matsushita Electric Ind Co Ltd 端末集中管理システム
JPH05342145A (ja) * 1992-06-10 1993-12-24 Hitachi Ltd バス接続システムの個別リセット方式
JPH07200420A (ja) * 1993-12-28 1995-08-04 Oki Electric Ind Co Ltd リセット制御装置
JPH1023046A (ja) * 1996-06-28 1998-01-23 Nippon Denki Ido Tsushin Kk ポーリング式監視方法
JPH10222204A (ja) * 1997-02-12 1998-08-21 Fuji Electric Co Ltd プロセス入出力装置の二重化方法
JP2007249505A (ja) * 2006-03-15 2007-09-27 Nec Corp バスシステム、リセットイニシャライズ回路、及びバスシステムにおける障害復旧方法
JP2011070282A (ja) * 2009-09-24 2011-04-07 Furukawa Electric Co Ltd:The 通信システム、マスタ装置、および、スレーブ装置
JPWO2010021054A1 (ja) * 2008-08-22 2012-01-26 三菱電機株式会社 バスコントローラ及びバス通信システム及びバス制御方法
JP2012068907A (ja) * 2010-09-24 2012-04-05 Nec Casio Mobile Communications Ltd バス接続回路及びバス接続方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6055656A (en) * 1995-05-02 2000-04-25 Intel Corporation Control register bus access through a standardized test access port
CA2592908A1 (en) * 2006-06-30 2007-12-30 Hitachi, Ltd. Line diagnostic device, bus system, line diagnostic method, bus system control method, and line diagnostic program

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61177047A (ja) * 1985-01-31 1986-08-08 Matsushita Electric Ind Co Ltd 端末集中管理システム
JPH05342145A (ja) * 1992-06-10 1993-12-24 Hitachi Ltd バス接続システムの個別リセット方式
JPH07200420A (ja) * 1993-12-28 1995-08-04 Oki Electric Ind Co Ltd リセット制御装置
JPH1023046A (ja) * 1996-06-28 1998-01-23 Nippon Denki Ido Tsushin Kk ポーリング式監視方法
JPH10222204A (ja) * 1997-02-12 1998-08-21 Fuji Electric Co Ltd プロセス入出力装置の二重化方法
JP2007249505A (ja) * 2006-03-15 2007-09-27 Nec Corp バスシステム、リセットイニシャライズ回路、及びバスシステムにおける障害復旧方法
JPWO2010021054A1 (ja) * 2008-08-22 2012-01-26 三菱電機株式会社 バスコントローラ及びバス通信システム及びバス制御方法
JP2011070282A (ja) * 2009-09-24 2011-04-07 Furukawa Electric Co Ltd:The 通信システム、マスタ装置、および、スレーブ装置
JP2012068907A (ja) * 2010-09-24 2012-04-05 Nec Casio Mobile Communications Ltd バス接続回路及びバス接続方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022027507A (ja) * 2020-07-29 2022-02-10 アステック インターナショナル リミテッド デバイス間のシリアル通信をモニタするためのシステムおよび方法
JP7260597B2 (ja) 2020-07-29 2023-04-18 アステック インターナショナル リミテッド デバイス間のシリアル通信をモニタするためのシステムおよび方法
US11687485B2 (en) 2020-07-29 2023-06-27 Astec International Limited Systems and methods for monitoring serial communication between devices

Also Published As

Publication number Publication date
JP6187508B2 (ja) 2017-08-30
US20160267034A1 (en) 2016-09-15
US10083138B2 (en) 2018-09-25

Similar Documents

Publication Publication Date Title
JP6054010B2 (ja) データ判定装置、データ判定方法及びプログラム
JP4558519B2 (ja) 情報処理装置およびシステムバス制御方法
CN107390511A (zh) 用于运行冗余的自动化系统的方法
EP3242174A1 (en) Control system, control method, control program, and recording medium
WO2018134939A1 (ja) 攻撃検知装置、攻撃検知方法および攻撃検知プログラム
WO2020238747A1 (zh) 串口输出路径切换方法、系统及装置和交换机
US10628374B2 (en) Electronic apparatus, image forming apparatus, and control method and program therefor
WO2023065601A1 (zh) 服务器组件自检异常恢复方法、装置、系统及介质
JP6187508B2 (ja) 制御装置、バス回路、方法、及び、プログラム
US20120117366A1 (en) Method for controlling multi-port network interface card
US20220163939A1 (en) Master device, arithmetic processing device, programmable logic controller, network, and information processing method
JP6504610B2 (ja) 処理装置、方法及びプログラム
US10891180B2 (en) Multiple-processor error detection system and method thereof
US20170052841A1 (en) Management apparatus, computer and non-transitory computer-readable recording medium having management program recorded therein
KR102438148B1 (ko) 임베디드 컴퓨팅 모듈의 이상을 감지하는 이상 감지 장치, 시스템 및 방법
CN107179911B (zh) 一种重启管理引擎的方法和设备
CN104268026A (zh) 嵌入式系统的监控管理方法和装置
JP6217086B2 (ja) 情報処理装置、エラー検出機能診断方法およびコンピュータプログラム
KR101448013B1 (ko) 항공기용 다중 컴퓨터의 고장 허용 장치 및 방법
CN108605060B (zh) 控制系统及控制单元
JP6031757B2 (ja) トランスポンダ、その制御方法及び制御用プログラム
CN109491813B (zh) Arm架构服务器及其管理方法
CN112084049A (zh) 用于监控基板管理控制器的常驻程序的方法
CN116701055A (zh) 一种服务器的故障隔离方法、装置、设备及介质
JP2005108034A (ja) 計算機システム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170717

R150 Certificate of patent or registration of utility model

Ref document number: 6187508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150