TWI503835B - Test apparatus and test method - Google Patents

Description

試驗裝置及試驗方法

本發明係關於試驗裝置及試驗方法。

以往，記憶體試驗裝置，係連接複數個被試驗記憶體(DUT：被試驗元件)，並以並行之方式來試驗這些複數個記憶體(例如，參照專利文獻1、2)。

專利文獻1：日本特開平第7-130200號公報

專利文獻2：日本特開第2006-318577號公報

然而，因為作為這種試驗對象之被試驗記憶體的容量增大，所以試驗裝置變成要處理龐大的試驗圖案資料及失效資料等。因此，用以將試驗圖案資料及失效資料等分別傳送至複數個被試驗記憶體中之試驗部，有必要具備大容量的記憶體。

因此，於本發明的一個態樣中，其目的是提供一種能夠解決上述問題之「試驗裝置及試驗方法」。此目的是藉由申請專利範圍中的獨立項所記載的特徵的組合來達成。又，附屬項規定有本發明的更為有利的具體例。

依照本發明的第一態樣，提供一種試驗裝置及試驗方法，該試驗裝置是用以試驗被試驗記憶體之試驗裝置，其具備：試驗用積體電路元件，用以試驗被試驗記憶體，並具有內部記憶體，該內部記憶體記憶對應於被試驗記憶體的一部分的記憶體領域之試驗資料和試驗結果的至少一方之試驗資訊；外部記憶體，用以記憶對應於被試驗記憶體的全部記憶體領域之記憶體資訊；以及記憶體控制器，其被連接至外部記憶體，用以將對應於試驗對象的記憶體領域之試驗資訊，在外部記憶體和內部記憶體之間進行傳送。

另外，上述的發明概要，並非將本發明的必要特徵全部列舉者，又，這些特徵群的子組合，也能作為發明。

以下，雖然透過發明的實施形態來說明本發明的(一)態樣，但是以下實施形態並非用以限定關於發明的申請專利範圍，又並非所有的在實施形態中說明的特徵的組合都是發明所必要的解決手段。

第1圖係一起表示關於本實施形態之試驗裝置100的構成例及被試驗記憶體10。試驗裝置100，例如，用以試驗被試驗記憶體10，其是快閃記憶體、被內建在多晶片封裝(MCP)元件中之記憶體、或被設置在系統整合晶片(SOC)中之記憶體等的至少一個。試驗裝置100，一邊在複數個試驗部各自包含的內部記憶體與試驗站所具有的外部記憶體之間，傳送用於試驗的試驗資料和試驗結果的至少一方之試驗資訊，一邊對被試驗記憶體10進行試驗。藉此，能夠減少各個試驗部的內部記憶體的容量，並能進行大容量的被試驗記憶體的試驗。

試驗裝置100，具備：試驗控制器110、網路部120、控制板130、元件連接部140及試驗板150。試驗控制器110，被連接至控制板130及複數個試驗板150，並控制複數個試驗板150去進行試驗。更具體來說，試驗控制器110，也能從工作站等外部電腦或記憶裝置等，取得用以進行試驗之試驗程式，或是根據使用者的輸入，取得試驗程式，並藉由實行該試驗程式，來控制控制板130及試驗板150的動作。

試驗控制器110，也能將藉由試驗程式所指定的試驗資訊、試驗程序、及/或控制命令等，通過網路部120傳送至對應的控制板130或試驗板150。又，試驗控制器110，作為一例，從複數個試驗板150讀出各自的試驗結果。藉此，試驗控制器110，能將複數個被試驗記憶體10的各自的試驗結果表示給使用者，並對應於一個試驗結果來變更下一個試驗內容。

網路部120，以能夠通信之方式來連接試驗控制器110、控制板130及複數個試驗板150。網路部120，也能通過泛用或專用的介面來連接試驗控制器110、控制板130及複數個試驗板150，並將通信封包傳送至各者。網路部120，也能採用Ethernet(註冊商標)、USB、及Serial RapidIO等泛用型的高速串列介面或並列介面。

控制板130，將電源電壓供給至各個複數個試驗板150。又，控制板130，控制各個複數個試驗板150。控制板130，也能實行對於被試驗記憶體10之電源供給的控制、及試驗板150與被試驗記憶體10之間的連接/切斷之開關的ON/OFF控制。控制板130，也能對應於試驗的種類或項目等，來指示元件連接部140去進行試驗板150與被試驗記憶體10的連接。又，控制板130，也能對應於被試驗記憶體10的種類和數目、試驗板150的種類和數目等，來指示元件連接部140去進行複數個試驗板150與複數個被試驗記憶體10的連接。試驗裝置100，也能具備複數個控制板130。

元件連接部140，以能夠通信之方式來連接控制板130、試驗板150及被試驗記憶體10。元件連接部140，也能對應於控制板130的指示，藉由開關來進行控制板130、試驗板150及被試驗記憶體10之間的連接之ON/OFF。元件連接部140，作為一例，包含主機板及插座。元件連接部140，也能通過主機板以能夠通信之方式來連接搭載於插座之被試驗記憶體10、及試驗板150。

試驗板150，基於試驗控制器110的試驗圖案、試驗程序、及/或控制命令等，來試驗被試驗記憶體10。試驗裝置100，也能對應於同時進行試驗之被試驗記憶體10的數目，來搭載複數個同種的試驗板150。各個複數個試驗板150，也能通過各個元件連接部140而連接至一個被試驗記憶體10或複數個被試驗記憶體10。

又，各個試驗板150，能在試驗裝置100上裝卸即可。試驗板150，通過元件連接部140，來將試驗信號供給至被試驗記憶體10，並從被試驗記憶體10接收回應信號。複數個控制板130及試驗板150，作為一例，被收藏在該試驗裝置100的本體部也就是測試頭的內部。

第2圖係表示關於本實施形態之試驗板150的構成例。試驗板150，具備板控制器210與試驗站220。板控制器210，接收試驗控制器110所傳送的試驗資訊、試驗程序(sequence)、及/或控制命令等，並將試驗程序、及/或控制命令等傳送至應該要實行試驗之試驗站220。板控制器210，分別將下述資料傳送至應該要實行之試驗站220，該資料為：試驗所使用的試驗資料及試驗結果的至少一方之試驗資訊；試驗的開始、結束、中斷等之控制命令；及/或試驗程序。

試驗站220，連接至一個以上的被試驗記憶體10，對應於由板控制器210所傳送的控制命令，使用由板控制器210所傳送的試驗圖案資料及期待值資料等，對已連接的被試驗記憶體10進行試驗。試驗站220，具有試驗部230、外部記憶體240及子控制器250。試驗站220，在試驗複數個被試驗記憶體10之場合，則也能具有與被試驗記憶體10相同數量的試驗部230。

試驗部230，作為試驗用積體電路元件而發揮機能，並試驗一個被試驗記憶體10。試驗部230，含有內部記憶體235。內部記憶體235，用以記憶對應於被試驗記憶體10的一部分的記憶體領域之試驗資料及試驗結果的至少一方之試驗資訊。內部記憶體235，作為一例，所持有的容量，足以記憶被試驗記憶體10的一部分的記憶體領域的試驗所使用的資料。

外部記憶體240，用以記憶對應於試驗站220所連接的各個被試驗記憶體10的全部記憶體領域之記憶體資訊。此處，試驗資訊，也能是試驗資料也就是試驗圖案資料和期待值資料、試驗結果、圖案失效資料(pattern fail data)等。此處，外部記憶體240，對於試驗站220所連接的各個被試驗記憶體10，在使用相同的試驗圖案資料來實行試驗之場合，則也能共用應該記憶的試驗資料，來削減記憶容量。

子控制器250，作為記憶體控制器而發揮機能，連接至外部記憶體240，並將對應於試驗對象的記憶體領域之試驗資訊，在外部記憶體240與內部記憶體235之間進行傳送。具體來說，子控制器250，通過板控制器210取得來自試驗控制器110之資料，並將已取得的資料儲存在外部記憶體240。子控制器250，將已儲存的外部記憶體240的資料加以傳送至內部記憶體235。又，子控制器250，將儲存在內部記憶體235之試驗結果回存至外部記憶體240。

第3圖係表示關於本實施形態之試驗裝置100的動作流程。試驗控制器110，實行試驗程式(S300)。試驗控制器110，將藉由試驗程式所指定的試驗圖案資料、期待值資料、圖案失效資料等之試驗資訊，傳送至控制板130及試驗板150。又，控制板130，也能對應於實行的試驗，來指示元件連接部140去進行試驗板150與被試驗記憶體10的連接。

板控制器210，將從試驗控制器110接收到的試驗資訊當中，連接的去處(目的地)的試驗站220各自所要使用的試驗資訊，傳送至各個試驗站220。此處，試驗控制器110，也能將對應於試驗板150與被試驗記憶體10的連接之標頭資訊加以附加至試驗資訊，以使板控制器210，能夠將各個試驗站所要使用的各個試驗資訊，正確地傳送至試驗板150應該能夠使用的各個試驗站220。

包含在試驗站220中的一個以上的試驗部230，將板控制器210所傳送的試驗資訊加以保持在外部記憶體。試驗部230，將保持在外部記憶體之試驗資訊當中一部分的試驗資訊，傳送至內部記憶體235(S310)。此處，試驗部230，通過子控制器250來存取外部記憶體240。試驗部230，也能將對在第一次試驗中實施的被試驗記憶體10的一部分的記憶體領域所使用的試驗圖案資料，記憶在內部記憶體235。此處，試驗部230，針對試驗資訊之期待值，也能與試驗圖案資料相同地保持在外部記憶體，並將一部分的期待值資料加以傳送至內部記憶體235。

試驗裝置100，除了判定被試驗記憶體10的好壞(合格/失效)以外，在失效解析等之實施場合，則能將圖案失效資料作為試驗資訊加以供給至試驗站220(S320)。此處，圖案失效資料，也能是用以記憶被試驗記憶體10的失效資訊、及已產生失效的位址資訊之資料，作為一例，用以表示被試驗記憶體10的每個區塊、扇區、字組、或位元，有無失效。試驗部230，也能將圖案失效資料記憶至外部記憶體240，並將記憶有第一次的試驗中被試驗記憶體10的一部分的記憶體領域的失效資料之圖案失效資料，傳送至內部記憶體235。

此處，雖然在試驗裝置100中，是以將圖案失效資料供給至試驗部為例進行說明，但是取代於此，試驗部230，也能清除(clear)其用以記憶外部記憶體240的圖案失效資料之領域。此場合，試驗部230，每當實施每個已預定的區塊的試驗，則將每個區塊的圖案失效資料加以記憶在內部記憶體235，並傳送至外部記憶體。

接著，試驗部230，使用記憶在內部記憶體235之試驗圖案資料及期待值資料，在預定的每個區塊中試驗被試驗記憶體10(S330)。試驗部230，遵照試驗程式所指定的試驗程序，對於被試驗記憶體10，藉由控制信號來實行試驗圖案資料的寫入、讀出。試驗部230，將由被試驗記憶體10所讀出的試驗圖案資料與期待值加以比較，並藉由其一致、及不一致來判定被試驗記憶體10的好壞。

試驗部230，將試驗記憶體10的好壞的判定結果之試驗結果加以記憶(S340)。內部記憶體235，記憶對應於被試驗記憶體10的一部分的記憶體領域之試驗結果，而且，子控制器250，從內部記憶體235取得對應於一部分的記憶體領域之試驗結果，並儲存在外部記憶體240。藉此，試驗部230，能將試驗結果，傳送至外部記憶體240。

此處，試驗部230，在實施失效解析等之場合，且在比較結果不一致之場合，則從外部記憶體240讀出圖案失效資料，更新失效資訊，並記憶至內部記憶體235。子控制器250，將更新後的失效資料，從內部記憶體235讀出，並朝向外部記憶體240進行傳送而寫回。藉此，試驗部230，能實行失效資料的更新和朝向外部記憶體240之傳送。

此處，試驗部230，在事先判明被試驗記憶體10的一部分的領域是不良領域或不使用領域之場合，則也能登記為不良區塊並省略該領域的試驗。外部記憶體240，儲存用以表示被試驗記憶體10的各個區塊的好壞之區塊失效資料；子控制器250，將作為試驗對象之區塊的區塊失效資料，從外部記憶體240讀出並傳送至內部記憶體235；試驗部230，由已儲存在內部記憶體235中之區塊失效資料，特定出已檢出為不良之不良區塊，並省略不良區塊的試驗。藉此，試驗部230，能省略被試驗記憶體10的不良區塊的試驗。

試驗部230，作為一例，在還沒有試驗全部的記憶體領域之場合，則判別應該實行的試驗還沒有結束(S350)。又，試驗部230，也能對應於試驗的中斷或停止的控制命令的接收，來中斷或停止試驗。試驗部230，在應該實行的試驗還沒有結束之場合，則將記憶在外部記憶體240之下一個區塊的試驗所要使用的試驗資訊加以讀出，並重寫(overwrite)至內部記憶體235以更新試驗資訊(S360)。試驗部230，更新試驗資訊並重複實行步驟S330至步驟S350之過程，直到應該實行的試驗結束。

依照以上的關於本實施形態之試驗裝置100，則各個複數個試驗部230，一邊將對應於試驗對象的記憶體領域之試驗資訊，在外部記憶體240與內部記憶體235之間進行傳送，一邊實行複數個被試驗記憶體10的試驗。藉此，試驗裝置100，使用僅具有能用以記憶一部分的記憶體領域的資料之容量之試驗部230，就能實行被試驗記憶體10的全部記憶體領域的試驗。

第4圖係表示關於本實施形態之試驗裝置100的變化例的動作流程。關於本變化例之試驗裝置100，特別將快閃記憶體等寫入動作(程式化)及/或清除比較花時間的記憶體，作為被試驗記憶體10來進行試驗。

快閃記憶體，在各個位址中不限於只要在一次的程式化(寫入)中就能寫入成功，所以重複複數次的程式化。程式化直至成功為止的所需次數，是依照被試驗記憶體10的種類而不同，又，即使在相同的被試驗記憶體10中，也會因為位址而有所不同。此處，試驗裝置100，在快閃記憶體的程式化試驗中，若能在規定次數以內能將資料加以程式化至想要程式化的全部記憶體細胞中之場合，則判斷被試驗記憶體10是良品。

試驗裝置100，在資料清除試驗中也相同，若能在規定次數以內將想要清除的全部記憶體細胞中的資料加以清除之場合，則判斷被試驗記憶體10是良品。本變化例的試驗裝置100，是將程式化試驗及/或資料清除試驗，與試驗實行所必要的其他動作，加以並行地實行之有效率的方式來進行試驗。在本變化例中，從實行試驗程式之步驟S300直到將圖案失效資料分配至試驗部230之步驟S320之過程的記載被加以省略，因為其與第3圖相同。

子控制器250，在將試驗資料加以程式化至被試驗記憶體10的一部分的記憶體領域中之期間、以及將被試驗記憶體10的一部分的記憶體領域加以清除之期間的至少一方，並行地將試驗資訊在外部記憶體240與內部記憶體235之間進行傳送。在本變化例的動作流程中，試驗部230，在將試驗圖案資料加以程式化至被試驗記憶體10(S330)之期間，將前一個已實行的試驗結果，從內部記憶體235傳送至外部記憶體240(S335)。內部記憶體235，記憶現在的試驗所使用的圖案資料、期待值資料、及前一個試驗結果。

試驗部230，記憶對應於被試驗記憶體10的一部分的領域的好壞之判定結果也就是試驗結果(S340)。內部記憶體235，也能將被試驗記憶體10的現在的試驗的試驗結果，重寫至用以記憶前一個已實行的試驗結果之領域。試驗部230，在將下一個試驗的試驗圖案資料加以程式化至被試驗記憶體10之期間，將已重寫的試驗結果從內部記憶體235傳送至外部記憶體240，並將新的試驗結果重寫至相同的領域。藉此，試驗部230，能在試驗實行期間依序傳送試驗資訊。

本變化例的動作流程，雖然已說明在將試驗圖案資料加以程式化至被試驗記憶體10之期間，傳送前一個試驗結果，但是取代於此，外部記憶體240，也能在將被試驗記憶體10的一部分的記憶體領域加以清除之期間，傳送前一個試驗結果。藉此，試驗部230，也能在試驗實行期間依序傳送試驗資訊。

又，子控制器250，在將試驗資料加以程式化至被試驗記憶體10的一部分的記憶體領域中之期間、以及將被試驗記憶體10的一部分的記憶體領域加以清除之期間的至少一方，將對應於下一個記憶體領域之試驗資料、及前一個記憶體領域的試驗結果的至少一方，在外部記憶體240與內部記憶體235之間進行傳送。在本變化例的動作流程中，試驗部230，在將被試驗記憶體10的一部分的記憶體領域加以清除(S342)之期間，將對應於下一個記憶體領域之試驗圖案資料，從外部記憶體240傳送至內部記憶體235(S344)。

內部記憶體235，也能將被試驗記憶體10的下一個試驗所使用的試驗圖案資料，重寫至用以記憶前一個已實行的試驗圖案資料之領域。試驗部230，因為在被試驗記憶體10的一部分的記憶體領域已清除之後，就把下一個試驗圖案資料重寫至內部記憶體235，所以能迅速地實行下一個試驗。

第5圖係以時間軸作為橫軸之方式來表示關於本實施形態之試驗裝置100的變化例的處理時序。在圖中，分別表示從試驗部230朝向被試驗記憶體10之控制處理、從被試驗記憶體10朝向試驗部230之回應處理、從內部記憶體235朝向外部記憶體240之傳送處理、及從外部記憶體240朝向內部記憶體235之傳送處理。

試驗部230，指示被試驗記憶體10去進行程式化處理，用以將試驗資料加以程式化至被試驗記憶體10。此處，試驗部230，將基於內部記憶體235所記憶的試驗圖案資料之試驗資料，傳送至被試驗記憶體10。此處，試驗部230，作為一例，重複用以將基於試驗圖案資料之試驗資料傳送至被試驗記憶體10並寫入之指示的處理。試驗部230，在指示要進行程式化處理的期間，將前一個已實行的試驗結果，從內部記憶體235傳送至外部記憶體240。

被試驗記憶體10，若完成程式化處理，則通知試驗部230處理已完成。此處，被試驗記憶體10，作為一例，重複資料寫入處理及驗證(verify)處理，直到試驗資料的程式化處理已完成。試驗部230，基於程式化處理已完成的通知，來指示要讀出在被試驗記憶體10中已程式化的結果。

被試驗記憶體10，對應於試驗部230的指示，而將已讀出的結果，傳送至試驗部230。試驗部230，若接收到已讀出的結果，則將其與期待值資料進行比較，並將比較結果作為試驗結果，記憶至內部記憶體。試驗部230，接著，指示被試驗記憶體10，要進行被試驗記憶體10的記憶體清除。試驗部230，在指示要進行記憶體清除之期間，將對應於下一個記憶體領域之試驗圖案資料，從外部記憶體240傳送至內部記憶體235。

被試驗記憶體10，若完成記憶體清除，則通知試驗部230處理已完成。此處，被試驗記憶體10，作為一例，重複記憶體清除處理和驗證處理，直到預定的記憶體量的清除已完成。試驗部230，基於記憶體清除已完成的通知，來指示被試驗記憶體10要進行記憶體已清除結果的讀出。

被試驗記憶體10，對應於試驗部230的指示，而將已讀出結果，傳送至試驗部230。試驗部230，若接收到已讀出結果，則將其與期待值資料進行比較，並將比較結果作為試驗結果，記憶至內部記憶體。試驗部230，重複以上一連串的程式化試驗和記憶體清除試驗，直到試驗結束。藉此，試驗裝置100，能在試驗實行期間，依序傳送試驗資訊。

本變化例，雖然已說明在被試驗記憶體10的一部分的記憶體領域進行清除之期間來傳送下一個試驗圖案資料，但是取代於此，試驗部230，也能在將試驗資料加以程式化至被試驗記憶體10的一部分的記憶體領域之期間來傳送下一個試驗圖案資料。藉此，試驗部230，也能迅速地實行下一個試驗。

在以上的本變化例中，已說明了試驗部230，在試驗期間，實行前一個試驗結果的傳送及/或下一個試驗圖案資料的傳送。取代於此或附加於此，試驗部230，也能在試驗期間，傳送圖案失效資料。例如，試驗部230，在將試驗資料加以程式化至被試驗記憶體10的一部分的記憶體領域之期間、及在被試驗記憶體10的一部分的記憶體領域進行清除之期間的至少一方中，將對應於前一個試驗結果之圖案失效資料，在外部記憶體240與內部記憶體235之間進行傳送。藉此，試驗部230，能在試驗實行期間，依序傳送試驗資訊。

又，試驗部230，在將試驗資料加以程式化至被試驗記憶體10的一部分的記憶體領域中之期間、及在被試驗記憶體10的一部分的記憶體領域進行清除之期間的至少一方，將對應於下一個記憶體領域之圖案失效資料、及前一個記憶體領域的圖案失效資料的至少一方，在外部記憶體240與內部記憶體235之間進行傳送。藉此，試驗部230，能在試驗實行期間，一邊依序傳送試驗資訊，一邊迅速地實行下一個試驗。

已說明了試驗部230，在將試驗資料加以程式化至被試驗記憶體10的一部分的記憶體領域中之期間、及在被試驗記憶體10的一部分的記憶體領域進行清除之期間的至少一方，將下一個試驗圖案資料及圖案失效資料，進行傳送。取代於此，試驗部230，也能在將試驗資料加以程式化至被試驗記憶體10的一部分的記憶體領域中之期間、及在被試驗記憶體10的一部分的記憶體領域進行清除之期間的至少一方，將下一次以後所要使用的試驗圖案資料及圖案失效資料，進行傳送。

在關於以上實施例之試驗裝置100中，已說明了試驗部230，通過子控制器250來存取外部記憶體240、及在外部記憶體240與內部記憶體235之間傳送試驗資訊之例子。取代於此，在試驗裝置100中，子控制器250，也能通過試驗部230來存取內部記憶體235、及在外部記憶體240與內部記憶體235之間傳送試驗資訊。試驗裝置100，也能藉由在試驗站220內部，分配試驗資訊，來依序傳送試驗資訊。

以上，雖然使用實施形態來說明本發明，但是本發明的技術範圍並不受限於上述實施形態所記載的範圍。業者係明白能夠將各種變更或改良施加至上述實施形態中。從申請專利範圍的記載能夠明白，施加有這樣的變更或改良之形態也能構包含在本發明的技術範圍中。

在申請專利範圍、說明書、及圖式中所示的裝置、系統、程式、以及方法中的動作、程序、步驟、及階段等各個處理的實行順序，只要不特別明示「更前」、「以前」等，或沒有將前面處理的輸出用在後面處理，則應該留意係能夠以任意順序加以實現。關於在申請專利範圍、說明書、及圖式中的動作流程，即使在方便上係使用「首先」、「接著」等來進行說明，但是並不意味必須以這個順序來實施。

10．．．被試驗記憶體

100．．．試驗裝置

110．．．試驗控制器

120．．．網路部

130．．．控制板

140．．．元件連接部

150．．．試驗板

210．．．板控制器

220．．．試驗站

230．．．試驗部

235．．．內部記憶體

240．．．外部記憶體

250．．．子控制器

第1圖係一起表示關於本實施形態之試驗裝置100的構成例及被試驗記憶體10。

第2圖係表示關於本實施形態之試驗板150的構成例。

第3圖係表示關於本實施形態之試驗裝置100的動作流程。

第4圖係表示關於本實施形態之試驗裝置100的變化例的動作流程。

第5圖係以時間軸作為橫軸之方式來表示關於本實施形態之試驗裝置100的變化例的處理時序。

10．．．被試驗記憶體

100．．．試驗裝置

110．．．試驗控制器

120．．．網路部

130．．．控制板

140．．．元件連接部

150．．．試驗板

Claims (8)

1. 一種試驗裝置，是試驗被試驗記憶體之試驗裝置，其具備：試驗用積體電路元件，用以試驗前述被試驗記憶體，並具有內部記憶體，該內部記憶體記憶對應於前述被試驗記憶體的一部分的記憶體領域之試驗資料和試驗結果的至少一方之試驗資訊；外部記憶體，用以記憶對應於前述被試驗記憶體的全部記憶體領域之前述記憶體資訊；以及記憶體控制器，其被連接至前述外部記憶體，用以將對應於試驗對象的記憶體領域之前述試驗資訊，在前述外部記憶體和前述內部記憶體之間進行傳送；前述外部記憶體，儲存用以表示前述被試驗記憶體的各個區塊的好壞之區塊失效資料；前述記憶體控制器，將作為試驗對象之區塊的前述區塊失效資料，從前述外部記憶體讀出並傳送至前述內部記憶體；前述試驗用積體電路元件，由已儲存在前述內部記憶體中之前述區塊失效資料，來特定出已檢出為不良之不良區塊，並省略前述不良區塊的試驗。
2. 如申請專利範圍第1項所述之試驗裝置，其中：前述內部記憶體，用以記憶對應於前述被試驗記憶體 的一部分的記憶體領域之前述試驗結果；前述記憶體控制器，用以從前述內部記憶體，取得對應於前述一部分的記憶體領域之前述試驗結果，並儲存至前述外部記憶體。
3. 如申請專利範圍第1項所述之試驗裝置，其中：前述內部記憶體，記憶用以表示前述被試驗記憶體的一部分的記憶體領域所對應的每個位址位置的好壞之失效資料，作為前述試驗結果；前述記憶體控制器，將作為試驗對象之記憶體領域所對應的前述失效資料，從前述外部記憶體讀出並傳送至前述內部記憶體；前述試驗用積體電路元件，試驗作為試驗對象的記憶體領域，並更新已儲存在前述內部記憶體中之前述失效資料；前述記憶體控制器，從前述內部記憶體，取得更新後的前述失效資料，並儲存至前述外部記憶體。
4. 如申請專利範圍第1項所述之試驗裝置，其中：前述被試驗記憶體，是快閃記憶體；前述記憶體控制器，在將前述試驗資料加以程式化至前述被試驗記憶體的一部分的記憶體領域中之期間、以及將被前述試驗記憶體的一部分的記憶體領域加以清除之期間的至少一方，將前述試驗資訊在前述外部記憶體和前述 內部記憶體之間進行傳送。
5. 如申請專利範圍第4項所述之試驗裝置，其中：前述記憶體控制器，在將前述試驗資料加以程式化至前述被試驗記憶體的一部分的記憶體領域中之期間、以及將前述被試驗記憶體的一部分的記憶體領域加以清除之期間的至少一方，將對應於下一個記憶體領域之前述試驗資料、及前一個記憶體領域的前述試驗結果的至少一方，在前述外部記憶體和前述內部記憶體之間進行傳送。
6. 如申請專利範圍第1項至第5項中任一項所述之試驗裝置，其中具備：複數個試驗站，其具有前述試驗用積體電路元件、前述外部記憶體及前述記憶體控制器；以及試驗控制器，其被連接至前述複數個試驗站各自的前述記憶體控制器，並控制前述複數個試驗站去進行試驗。
7. 如申請專利範圍第6項所述之試驗裝置，其中：前述複數個試驗站各自的前述記憶體控制器，將前述試驗資訊在前述試驗控制器和前述外部記憶體之間進行傳送。
8. 一種試驗方法，是試驗被試驗記憶體之試驗方法，其具備下列階段： 試驗階段，其藉由試驗用積體電路元件來試驗前述被試驗記憶體，該試驗用積體電路元件具有內部記憶體，該內部記憶體記憶對應於前述被試驗記憶體的一部分的記憶體領域之試驗資料和試驗結果的至少一方之試驗資訊；外部記憶階段，其將對應於前述被試驗記憶體的全部記憶體領域之前述試驗資訊，記憶至外部記憶體；以及記憶體控制階段，其藉由被連接至前述外部記憶體之記憶體控制器，將對應於試驗對象的記憶體領域之前述試驗資訊，在前述外部記憶體和前述內部記憶體之間進行傳送；在前述外部記憶階段中，儲存用以表示前述被試驗記憶體的各個區塊的好壞之區塊失效資料至外部記憶體；在前述記憶體控制階段中，將作為試驗對象之區塊的前述區塊失效資料，從前述外部記憶體讀出並傳送至前述內部記憶體；在前述試驗階段中，由已儲存在前述內部記憶體中之前述區塊失效資料，來特定出已檢出為不良之不良區塊，並省略前述不良區塊的試驗。