WO2009144838A1 - 試験装置、情報処理システムおよびデータ伝送方法 - Google Patents
試験装置、情報処理システムおよびデータ伝送方法 Download PDFInfo
- Publication number
- WO2009144838A1 WO2009144838A1 PCT/JP2008/064347 JP2008064347W WO2009144838A1 WO 2009144838 A1 WO2009144838 A1 WO 2009144838A1 JP 2008064347 W JP2008064347 W JP 2008064347W WO 2009144838 A1 WO2009144838 A1 WO 2009144838A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- unit
- read
- test
- data
- control device
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2733—Test interface between tester and unit under test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/50—Testing arrangements
Abstract
Description
1.米国特許出願第61/057206号 出願日 2008年5月30日
Claims (8)
- 被試験デバイスを試験する試験装置であって、
前記被試験デバイスとの間で信号を授受する試験ユニットと、
前記試験ユニットを制御する制御装置と、
前記制御装置と前記試験ユニットとの間を中継する中継装置と、
を備え、
前記中継装置は、
前記制御装置からコマンドを受けて、前記試験ユニットが有する記憶装置内の、前記制御装置により指定されたアドレスに記憶された読出データを読み出す読出コマンドを発行する読出発行部と、
前記読出コマンドに応じて前記試験ユニットから返送された前記読出データをバッファリングするバッファ部と、
前記制御装置から読出コマンドを受けて、前記バッファ部にバッファリングされた前記読出データを返送するデータ返送部と、
を有する試験装置。 - 前記中継装置は、前記制御装置からの前記コマンドによりデータが書き込まれるレジスタを更に有し、
前記読出発行部は、前記レジスタにデータが書き込まれたことに応じて、前記読出コマンドを発行する
請求項1に記載の試験装置。 - 前記制御装置は、前記試験ユニットが有する前記記憶装置内のアドレスを指定するデータを、前記レジスタに書き込み、
前記読出発行部は、前記レジスタに書き込まれたデータに示されたアドレスに記憶された読出データを読み出す前記読出コマンドを発行する
請求項2に記載の試験装置。 - 前記中継装置は、
前記データ返送部は、前記制御装置から確認コマンドを受けて、前記バッファ部による前記読出データのバッファリング状態を示すステータス情報を返送し、
請求項1から3の何れかに記載の試験装置。 - 前記データ返送部は、前記制御装置から前記読出コマンドを受けたときに、前記バッファ部に前記読出データがバッファリングされていない場合には、前記バッファ部に前記読出データがバッファリングされるまで前記読出コマンドを完了させない
請求項1から3の何れかに記載の試験装置。 - 複数の前記試験ユニットを備え、
前記中継装置は、前記複数の試験ユニットのそれぞれに対応して設けられ、それぞれが対応する前記試験ユニットから返送された前記読出データをバッファリングする複数の前記バッファ部を有する
請求項1から5の何れかに記載の試験装置。 - 処理ユニットと、
前記処理ユニットを制御する制御装置と、
前記制御装置と前記処理ユニットとの間を中継する中継装置と、
を備え、
前記中継装置は、
前記制御装置からコマンドを受けて、前記処理ユニットが有する記憶装置内の、前記制御装置により指定されたアドレスに記憶された読出データを読み出す読出コマンドを発行する読出発行部と、
前記読出コマンドに応じて前記処理ユニットから返送された前記読出データをバッファリングするバッファ部と、
前記制御装置から読出コマンドを受けて、前記バッファ部にバッファリングされた前記読出データを返送するデータ返送部と、
を有する情報処理システム。 - 被試験デバイスを試験する試験装置により実行されるデータ伝送方法であって、
前記試験装置は、
前記被試験デバイスとの間で信号を授受する試験ユニットと、
前記試験ユニットを制御する制御装置と、
前記制御装置と前記試験ユニットとの間を中継する中継装置と、
を備え、
前記中継装置の読出発行部が、前記制御装置からコマンドを受けて、前記試験ユニットが有する記憶装置内の、前記制御装置により指定されたアドレスに記憶された読出データを読み出す読出コマンドを発行し、
前記中継装置のバッファ部が、前記読出コマンドに応じて前記試験ユニットから返送された前記読出データをバッファリングし、
前記中継装置のデータ返送部が、前記制御装置から読出コマンドを受けて、前記バッファ部にバッファリングされた前記読出データを返送する
データ伝送方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020107025609A KR101138198B1 (ko) | 2008-05-30 | 2008-08-08 | 시험 장치, 정보 처리 시스템 및 데이터 전송 방법 |
JP2010514325A JP4674274B2 (ja) | 2008-05-30 | 2008-08-08 | 試験装置、情報処理システムおよびデータ伝送方法 |
US12/942,915 US20110196638A1 (en) | 2008-05-30 | 2010-11-09 | Test apparatus, information processing system and data transfer method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US5720608P | 2008-05-30 | 2008-05-30 | |
US61/057,206 | 2008-05-30 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US12/942,915 Continuation US20110196638A1 (en) | 2008-05-30 | 2010-11-09 | Test apparatus, information processing system and data transfer method |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2009144838A1 true WO2009144838A1 (ja) | 2009-12-03 |
Family
ID=41376735
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2008/064251 WO2009144837A1 (ja) | 2008-05-30 | 2008-08-07 | 試験装置および情報処理システム |
PCT/JP2008/064349 WO2009144839A1 (ja) | 2008-05-30 | 2008-08-08 | 試験装置および情報処理システム |
PCT/JP2008/064347 WO2009144838A1 (ja) | 2008-05-30 | 2008-08-08 | 試験装置、情報処理システムおよびデータ伝送方法 |
PCT/JP2008/065598 WO2009144844A1 (ja) | 2008-05-30 | 2008-08-29 | 試験装置および試験方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2008/064251 WO2009144837A1 (ja) | 2008-05-30 | 2008-08-07 | 試験装置および情報処理システム |
PCT/JP2008/064349 WO2009144839A1 (ja) | 2008-05-30 | 2008-08-08 | 試験装置および情報処理システム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2008/065598 WO2009144844A1 (ja) | 2008-05-30 | 2008-08-29 | 試験装置および試験方法 |
Country Status (4)
Country | Link |
---|---|
US (4) | US20110196638A1 (ja) |
JP (4) | JP4674273B2 (ja) |
KR (4) | KR101137537B1 (ja) |
WO (4) | WO2009144837A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10288685B2 (en) * | 2014-04-30 | 2019-05-14 | Keysight Technologies, Inc. | Multi-bank digital stimulus response in a single field programmable gate array |
TWI615619B (zh) * | 2016-06-24 | 2018-02-21 | 致伸科技股份有限公司 | 與受測物通訊之方法以及應用該方法之系統 |
TWI653519B (zh) * | 2017-05-03 | 2019-03-11 | 和碩聯合科技股份有限公司 | 配置單元、檢測系統及檢測方法 |
CN114968365B (zh) * | 2022-07-27 | 2022-10-28 | 广州智慧城市发展研究院 | 适配器寄存器单元及包含其的主机适配器电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63213018A (ja) * | 1987-02-28 | 1988-09-05 | Ricoh Co Ltd | 外部記憶制御装置 |
JPH0581165A (ja) * | 1991-09-19 | 1993-04-02 | Fujitsu Ltd | データ転送回路 |
WO2008044421A1 (fr) * | 2006-10-12 | 2008-04-17 | Advantest Corporation | Testeur et procédé de commande |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5460537A (en) | 1977-10-24 | 1979-05-16 | Nec Corp | Interruption control unit |
JPS5556259A (en) | 1978-10-19 | 1980-04-24 | Nec Corp | Interruption circuit |
US4949333A (en) * | 1987-04-02 | 1990-08-14 | Advanced Micro Devices, Inc. | Enhanced universal asynchronous receiver-transmitter |
JPH06295268A (ja) * | 1993-04-07 | 1994-10-21 | Fujitsu Ltd | バスインタフェース回路 |
US5875293A (en) * | 1995-08-08 | 1999-02-23 | Dell Usa, L.P. | System level functional testing through one or more I/O ports of an assembled computer system |
US5894484A (en) * | 1997-04-28 | 1999-04-13 | Credence Systems Corporation | Integrated circuit tester with distributed instruction processing |
KR100295559B1 (ko) * | 1998-05-14 | 2001-07-12 | 박종섭 | 램버스디램의번인테스트보드 |
US6263395B1 (en) * | 1999-01-06 | 2001-07-17 | Compaq Computer Corp. | System and method for serial interrupt scanning |
US6499121B1 (en) * | 1999-03-01 | 2002-12-24 | Formfactor, Inc. | Distributed interface for parallel testing of multiple devices using a single tester channel |
US6467007B1 (en) * | 1999-05-19 | 2002-10-15 | International Business Machines Corporation | Processor reset generated via memory access interrupt |
JP2002071762A (ja) * | 2000-06-13 | 2002-03-12 | Advantest Corp | 半導体試験装置及びそのモニタ装置 |
WO2002056541A2 (en) * | 2000-10-27 | 2002-07-18 | Tekelec Us | Methods and systems for testing comminications network components |
US6862703B2 (en) * | 2001-08-13 | 2005-03-01 | Credence Systems Corporation | Apparatus for testing memories with redundant storage elements |
US7035755B2 (en) * | 2001-08-17 | 2006-04-25 | Credence Systems Corporation | Circuit testing with ring-connected test instrument modules |
ATE379811T1 (de) * | 2002-10-15 | 2007-12-15 | Socket Communications Inc | Softwarekompatible parallele schnittstelle mit bidirektionalem handshaking für serielle peripherien |
US7340364B1 (en) * | 2003-02-26 | 2008-03-04 | Advantest Corporation | Test apparatus, and control method |
JP4124345B2 (ja) * | 2003-05-30 | 2008-07-23 | シャープ株式会社 | 試験装置 |
DE602004017327D1 (de) | 2003-08-06 | 2008-12-04 | Advantest Corp | Testvorrichtung, korrekturwert-verwaltungsverfahren und entsprechendes computerprogramm |
JP2006119802A (ja) * | 2004-10-20 | 2006-05-11 | Hitachi Ltd | マルチプロセッサシステム |
US7454681B2 (en) * | 2004-11-22 | 2008-11-18 | Teradyne, Inc. | Automatic test system with synchronized instruments |
JP2006275986A (ja) * | 2005-03-30 | 2006-10-12 | Advantest Corp | 診断プログラム、切替プログラム、試験装置、および診断方法 |
KR100735920B1 (ko) * | 2005-12-28 | 2007-07-06 | 삼성전자주식회사 | 디바이스 테스트 장치 및 방법과, 그 인터페이스 장치 |
US7650555B2 (en) * | 2006-07-27 | 2010-01-19 | International Business Machines Corporation | Method and apparatus for characterizing components of a device under test using on-chip trace logic analyzer |
US7502708B2 (en) * | 2006-10-12 | 2009-03-10 | Advantest Corporation | Test apparatus, and control method |
US20090063085A1 (en) * | 2007-09-05 | 2009-03-05 | Teradyne,Inc. | Pmu testing via a pe stage |
-
2008
- 2008-08-07 JP JP2010514324A patent/JP4674273B2/ja active Active
- 2008-08-07 KR KR1020107025746A patent/KR101137537B1/ko active IP Right Grant
- 2008-08-07 WO PCT/JP2008/064251 patent/WO2009144837A1/ja active Application Filing
- 2008-08-08 KR KR1020107025609A patent/KR101138198B1/ko active IP Right Grant
- 2008-08-08 JP JP2010514325A patent/JP4674274B2/ja not_active Expired - Fee Related
- 2008-08-08 JP JP2010514326A patent/JPWO2009144839A1/ja active Pending
- 2008-08-08 WO PCT/JP2008/064349 patent/WO2009144839A1/ja active Application Filing
- 2008-08-08 WO PCT/JP2008/064347 patent/WO2009144838A1/ja active Application Filing
- 2008-08-08 KR KR1020107025469A patent/KR101215387B1/ko not_active IP Right Cessation
- 2008-08-29 JP JP2010514329A patent/JP4674275B2/ja active Active
- 2008-08-29 KR KR1020107026131A patent/KR101137539B1/ko active IP Right Grant
- 2008-08-29 WO PCT/JP2008/065598 patent/WO2009144844A1/ja active Application Filing
-
2010
- 2010-11-09 US US12/942,915 patent/US20110196638A1/en not_active Abandoned
- 2010-11-12 US US12/945,736 patent/US8942946B2/en active Active
- 2010-11-12 US US12/945,758 patent/US20110208448A1/en not_active Abandoned
- 2010-11-12 US US12/945,731 patent/US8805634B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63213018A (ja) * | 1987-02-28 | 1988-09-05 | Ricoh Co Ltd | 外部記憶制御装置 |
JPH0581165A (ja) * | 1991-09-19 | 1993-04-02 | Fujitsu Ltd | データ転送回路 |
WO2008044421A1 (fr) * | 2006-10-12 | 2008-04-17 | Advantest Corporation | Testeur et procédé de commande |
Also Published As
Publication number | Publication date |
---|---|
JP4674274B2 (ja) | 2011-04-20 |
KR20110005271A (ko) | 2011-01-17 |
JP4674275B2 (ja) | 2011-04-20 |
KR101215387B1 (ko) | 2012-12-26 |
US20110208448A1 (en) | 2011-08-25 |
KR20110005273A (ko) | 2011-01-17 |
JPWO2009144839A1 (ja) | 2011-09-29 |
JPWO2009144837A1 (ja) | 2011-09-29 |
KR101137539B1 (ko) | 2012-04-23 |
KR20110005265A (ko) | 2011-01-17 |
JP4674273B2 (ja) | 2011-04-20 |
US20110208465A1 (en) | 2011-08-25 |
KR20110005283A (ko) | 2011-01-17 |
US20110282616A1 (en) | 2011-11-17 |
JPWO2009144844A1 (ja) | 2011-09-29 |
US20110196638A1 (en) | 2011-08-11 |
WO2009144839A1 (ja) | 2009-12-03 |
KR101137537B1 (ko) | 2012-04-23 |
WO2009144837A1 (ja) | 2009-12-03 |
US8942946B2 (en) | 2015-01-27 |
KR101138198B1 (ko) | 2012-05-14 |
JPWO2009144838A1 (ja) | 2011-09-29 |
WO2009144844A1 (ja) | 2009-12-03 |
US8805634B2 (en) | 2014-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4674274B2 (ja) | 試験装置、情報処理システムおよびデータ伝送方法 | |
JP2007251947A (ja) | マルチマスタのチェーン接続された二線シリアルバス | |
US11100733B2 (en) | Vehicle inspection device and vehicle inspection method | |
TW200817702A (en) | Test device and control method | |
CN103903651A (zh) | 双线串行端口内建自测电路及其通讯方法 | |
CN109992556A (zh) | 一种i2c驱动方法和装置 | |
JP5080580B2 (ja) | システム、中継装置、および試験装置 | |
JP2010009557A (ja) | メモリコントローラ | |
US7472212B2 (en) | Multi CPU system | |
JP2012212360A (ja) | 入出力制御装置、コンピュータ、及び制御方法 | |
US8341301B2 (en) | Device and method for testing a direct memory access controller | |
JP4892406B2 (ja) | 情報処理装置のトランザクション管理方法及び情報処理装置 | |
CN117577164A (zh) | 存储器控制器测试方法及装置 | |
JP2563082Y2 (ja) | 疑似通信制御装置 | |
KR100825663B1 (ko) | 시스템 버스를 점유하지 않는 디바이스/메모리 전용디엠에이 전송 방법 및 장치 | |
JPS60178556A (ja) | 状態表示方式 | |
JP2005084820A (ja) | 入出力装置の模擬機能を備えた制御装置 | |
JP2012174054A (ja) | セット機器及びセット機器の制御方法 | |
JP2011233043A (ja) | キャリブレーション処理制御装置及びキャリブレーション処理制御方法 | |
JPH0468455A (ja) | 端末制御装置のテスト方式 | |
JPS5961339A (ja) | 回線および回線制御装置の試験方式 | |
JPWO2012073394A1 (ja) | 通信システムおよび試験装置 | |
JP2011095040A (ja) | 試験装置および試験モジュール | |
JP2002207594A (ja) | マイクロプログラムロード方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 08808867 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 20107025609 Country of ref document: KR Kind code of ref document: A |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2010514325 Country of ref document: JP |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 08808867 Country of ref document: EP Kind code of ref document: A1 |