JP4124345B2 - 試験装置 - Google Patents
試験装置 Download PDFInfo
- Publication number
- JP4124345B2 JP4124345B2 JP2003155827A JP2003155827A JP4124345B2 JP 4124345 B2 JP4124345 B2 JP 4124345B2 JP 2003155827 A JP2003155827 A JP 2003155827A JP 2003155827 A JP2003155827 A JP 2003155827A JP 4124345 B2 JP4124345 B2 JP 4124345B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- unit
- board
- units
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F19/00—Complete banking systems; Coded card-freed arrangements adapted for dispensing or receiving monies or the like and posting such transactions to existing accounts, e.g. automatic teller machines
- G07F19/20—Automatic teller machines [ATMs]
- G07F19/201—Accessories of ATMs
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07D—HANDLING OF COINS OR VALUABLE PAPERS, e.g. TESTING, SORTING BY DENOMINATIONS, COUNTING, DISPENSING, CHANGING OR DEPOSITING
- G07D2211/00—Paper-money handling devices
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩウエハのような半導体集積回路等の被試験デバイスを試験する装置に関し、特に、多数の被試験デバイスに対して同時に独立した試験を行える試験装置に関する。
【０００２】
【従来の技術】
複数の被試験デバイス夫々に対して同時に独立した試験を行うことが従来からなされている（例えば、特許文献１参照）。図４は、特許文献１に開示された従来の試験装置の構成図である。この試験装置は、単独で動作する試験プログラムを内蔵したマイクロプロセッサ制御の複数の試験部31〜33と、各試験部31〜33の動作状態の監視機能及びマンマシンインターフェース機能を有するプロセッサ部１と、各試験部31〜33とプロセッサ部１との通信ルートの制御を行うインターフェース制御部２とを備えている。各試験部31〜33と各被試験装置41〜43とは１対１で接続されている。各試験部31〜33は、同一の内部構成をなしており、内部動作を制御するマイクロプロセッサ51〜53と、対応する被試験装置41〜43に対する試験を行う試験回路61〜63と、インターフェース制御部２との通信を行うインターフェース71〜73とを有する。
【０００３】
このような構成にて複数の被試験装置を試験する場合、まず、プロセッサ部１は、インターフェース制御部２を介して試験部31へ通信要求を出力する。インターフェース制御部２は、通信要求を認識した後、試験部31へ通信ルートを確保し、プロセッサ部１からの通信要求を試験部31内にあるインターフェース71を介してマイクロプロセッサ51に伝える。マイクロプロセッサ51は、状況に応じて通信が可能であれば通信可能の通知を、通信不可能であれば通信不可能の通知をインターフェース71及びインターフェース制御部２を介してプロセッサ部１に返す。
【０００４】
プロセッサ部１は、マイクロプロセッサ51から返されてきた通知が通信可能であれば、試験開始の要求をインターフェース制御部２及びインターフェース71を介してマイクロプロセッサ51へ伝える。マイクロプロセッサ51は、試験開始の要求を認識した後、試験プログラムの実行を行い、試験回路61を動作させて被試験装置41に対する試験を開始する。プロセッサ部１は、この動作を順次試験部32，33に対しても同様に行い、被試験装置42，43の試験を開始する。また、プロセッサ部１はインターフェース制御部２を介して各試験部31〜33の動作状態をポーリングして、各試験部31〜33からの要求に対応できるようになっている。
【０００５】
試験部31から試験完了のデータ転送を行う場合、まず、マイクロプロセッサ51は、試験部31内のインターフェース71を介してインターフェース制御部２に対して転送要求を行う。インターフェース制御部２は、転送要求を確認した後、プロセッサ１に転送要求を出力し、プロセッサ部１とマイクロプロセッサ51との通信ルートを確保する。プロセッサ部１は、ポーリングによってマイクロプロセッサ51からの転送要求を認識した場合、インターフェース制御部２及びインターフェース71を介して、データ転送可能の通知をマイクロプロセッサ51へ返す。マイクロプロセッサ51は、データ転送可能なことを認識し、プロセッサ部１に試験完了のデータ転送を行う。
【０００６】
その後、プロセッサ部１は、インターフェース制御部２のプロセッサ部１とマイクロプロセッサ51との通信ルートを開放し、マイクロプロセッサ51から送られてきたデータを処理した後、他の試験部32，33からの試験完了のデータ転送要求がないかポーリングして監視する。プロセッサ部１は、この動作を繰り返し行い、全ての試験部31〜33から試験完了のデータ転送が行われて試験は終了する。
【０００７】
また、各試験部31〜33からプロセッサ部１へ測定データも含めた試験結果を転送する場合も、試験完了のデータ転送と同様に、プロセッサ部１と各プロセッサ51〜53とは順次に通信を行い、各プロセッサ51〜53にて試験結果の転送が行われ、プロセッサ部１内では送られてきたデータの処理が行われる。
【０００８】
【特許文献１】
実開昭６４−４７１４８号公報
【０００９】
【発明が解決しようとする課題】
近年、複数の被試験デバイスに対する試験処理効率を向上させるために、ウエハ一括試験が行われ始めている。上記の従来技術の構成及び試験方法にてウエハ一括試験のように、多数の被試験装置に対して同時に独立した試験を行う場合、各被試験装置に１対１に試験部が接続されるため、同時に試験する被試験装置と同数の試験部数及び試験部内のマイクロプロセッサを設けており、１つのプロセッサ部からインターフェース制御部を介して各試験部内にある多数のマイクロプロセッサ１個ずつと順番に通信を行って、試験開始要求を出していく必要がある。また、１つのプロセッサ部にて、多数のマイクロプロセッサからの試験完了のデータ転送要求、試験結果の転送要求に全て対応する必要がある。
【００１０】
つまり、１つのプロセッサ部で全てのマイクロプロセッサの制御（試験開始等の要求）、並びに管理（各マイクロプロセッサからの試験完了要求、試験結果の転送要求、及び転送されてきた試験結果の処理等）を行わなければならないので、同時に試験する被試験装置の数が増えれば増えるほどプロセッサ部と各マイクロプロセッサとの通信時間、及びプロセッサ部内の処理時間が増加する。また、その影響により各試験部で得られた試験結果の転送時間、及び転送するまでの待ち時間が増加する。その結果、試験処理効率が低下して量産生産に影響を及ぼすことになるという問題がある。
【００１１】
本発明は斯かる事情に鑑みてなされたものであり、多数の被試験デバイスに対する独立した試験を同時に行うことができ、試験処理効率の大幅な向上を図れる試験装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の試験装置は、複数の被試験デバイス夫々を独立して試験する試験装置において、前記被試験デバイスに対する試験の要求を発すると共に、前記被試験デバイスにおける試験結果を受け取る制御装置と、夫々が前記被試験デバイス夫々に対する試験を実行して前記試験結果を得る複数のテスト部と、前記制御装置と前記テスト部との間に設けられており、前記制御装置からの試験の要求に応じて前記テスト部夫々での試験処理を制御すると共に、前記テスト部で得られた前記試験結果を前記制御装置へ転送する複数のコントロール部とを備えており、前記コントロール部は、自身に接続されている複数のテスト部の中の１つのテスト部を選択するための選択信号を発生する選択手段と、前記複数のテスト部夫々から試験結果を取得して各テスト部単位で格納する手段と、前記制御装置からの試験の要求に対応した前記テスト部へのコマンドを発生するコマンド手段と、前記テスト部での試験処理が完了したか否かを識別する識別データを格納する手段と、各テスト部へロードするテストプログラムを格納する手段とを有することを特徴とする。
【００１４】
本発明の試験装置は、上記構成に加えて、前記テスト部が、前記選択手段が発生した選択信号に応じて自身をイネーブルにする手段と、前記コマンド手段が発生したコマンドを認識する認識手段と、前記コマンドに基づいて対応する被試験デバイスの試験を実行する試験手段とを有することを特徴とする。
【００１５】
本発明の試験装置は、上記構成に加えて、前記テスト部が、前記試験手段にて取得された試験結果を格納する第１格納手段と、前記コントロール部からロードされたテストプログラムを格納する第２格納手段と、前記コントロール部からの指示に基づいて、前記認識手段、前記第１格納手段及び前記第２格納手段のいずれか１つをイネーブルにする手段とを更に有することを特徴とする。
【００１８】
本発明の試験装置にあっては、制御装置と複数のテストボードとの間に、制御装置からの要求を認識し、各テストボードの制御及び管理を行って整理した試験結果を制御装置へ転送するマルチテストボード制御部を設け、各テストボードによって対応する被試験デバイスの試験処理をパラレルに行う。これにより、多数の半導体集積回路などの被試験デバイスに対する独立した試験を同時に行えて、試験処理効率は非常に高くなる。なお、このようなマルチテストボード制御部を複数設けて、それらをパラレルに動作させる場合には、より多数の被試験デバイスに対する独立した試験を同時に行えて、試験処理効率は更に高くなる。
【００１９】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。図１〜図３は、本発明による試験装置を説明するための図であり、具体的に、図１は本発明の全体構成を示す図であり、図２は図１におけるマルチテストボードコントローラ及びテストボードの内部構成を示す図であり、図３はマルチテストボードコントローラとテストボードとの接続状態を示す図である。
【００２０】
半導体集積回路などの被試験デバイスに対する本発明の試験装置は、図１に示すように、１つの制御装置1101と、コントロール部としての複数のマルチテストボードコントローラ1201〜1203と、各マルチテストボードコントローラ1201〜1203に接続されたテスト部としての複数のテストボード1301〜1303、1401〜1403、1501〜1503とを備えている。制御装置1101は、各マルチテストボードコントローラ1201〜1203の制御及び管理を行う機能とマンマシンインターフェース機能を有するプロセッサである。
【００２１】
制御装置1101と各マルチテストボードコントローラ1201〜1203とは、イーサネット1102で接続され、また、各マルチテストボードコントローラ1201〜1203と各テストボード1301〜1303、1401〜1403、1501〜1503とは、テストボード制御バス1901〜1903で接続されており、制御装置1101からの要求に対して各マルチテストボードコントローラ1201、1202、1203はパラレルに動作し、そして、パラレルに各テストボード1301〜1303、1401〜1403、1501〜1503の制御及び管理を行えるようになっている。各テストボード1301〜1303、1401〜1403、1501〜1503に対応して、試験対象である各半導体集積回路などの被試験デバイス（以下、ＤＵＴ（Device Under Test)という）1601〜1603、1701〜1703、1801〜1803が１つずつ設けられている。
【００２２】
マルチテストボードコントローラ1201は、図２及び図３に示すように、通信部2201と、制御部2203と、テストプログラムローダ部2204と、テストボード選択部2205と、データログ格納部2206と、コマンド発生部2207と、テスト完了認識部2208と、制御インターフェース2209とを有している。
【００２３】
通信部2201は、イーサネット1102を介する制御装置1101との通信制御を行う。制御部2203は、テストボードコントローラ1201の全体を制御する。テストプログラムローダ部2204は、各テストボード1301〜1303へロードするテストプログラムのデータを格納する。テストボード選択部2205は、テストボード1301〜1303のいずれかを選択するテストボード選択信号と、テストボード1301，1302，1303上にあるコマンド認識部2405，2505，2605、アップロード用メモリ2404，2504，2604、ダウンロード用メモリ2410，2510，2610のいずれかを選択するテストボード内選択信号とを発生する。
【００２４】
データログ格納部2206は、各テストボード1301〜1303内のアップロード用メモリ2404，2504，2604から測定データも含めた試験結果を順次吸い上げ、各ボード1301〜1303単位に整理して格納する。コマンド発生部2207は、制御装置1101からの要求に対応したコマンドを発生する。テスト完了認識部2208は、どのテストボードにおける試験が完了したか、または全てのテストボード1301〜1303における試験が完了したかを認識する。制御インターフェース2209は、各テストボード1301〜1303とのインターフェースであって、各テストボード1301〜1303との通信制御を行う。
【００２５】
以上のような構成により、マルチテストボードコントローラ1201は、制御装置1101からの要求を認識でき、その要求に従って各テストボード1301〜1303の制御及び管理を行い、各テストボード1301〜1303単位に整理した試験結果を含むデータを制御装置1101へ転送することができるようになっている。
【００２６】
なお、図２及び図３にはマルチテストボードコントローラ1201の内部構成のみを示しているが、他のマルチテストボードコントローラ1202，1203もマルチテストボードコントローラ1201と同一の内部構成を有しており、その各構成部材の作用も同一であるため、マルチテストボードコントローラ1202，1203における内部構成の図示及び説明は省略する。
【００２７】
また、各テストボード1301〜1303は、図２及び図３に示すように、制御インターフェース2402，2502，2602と、テストボードイネーブル認識部2403，2503，2603と、アップロード用メモリ2404，2504，2604と、コマンド認識部2405，2505，2605と、マイクロプロセッサ2407，2507，2607と、テストプログラム格納部2408，2508，2608と、テスト用回路2409，2509，2609と、ダウンロード用メモリ2410，2510，2610と、ＣＰＵバス2411とを有する。
【００２８】
各制御インターフェース2402，2502，2602は、テストボード制御バス1901を介したマルチテストボードコントローラ1201とのインターフェースである。各テストボードイネーブル認識部2403，2503，2603は、マルチテスタボードコントローラ1201のテストボード選択部2205から発生されたテストボード選択信号に基づいて該当するテストボードまたは全てのテストボード1301〜1303をイネーブルにすると共に、テストボード内選択信号に基づいてコマンド認識部2405，2505，2605、アップロード用メモリ2404，2504，2604、またはダウンロード用メモリ2410，2510，2610のいずれか１つをイネーブルにする。
【００２９】
各テスト用回路2409，2509，2609は、対応するＤＵＴ1601，1602，1603に対して試験を実施する。各マイクロプロセッサ2407，2507，2607は、テスト用回路2409，2509，2609を制御する。
【００３０】
各ダウンロード用メモリ2410，2510，2610は、マルチテストボードコントローラ1201のテストプログラムローダ部2204から送られてきたテストプログラムのデータを一時的に格納する。各アップロード用メモリ2404，2504，2604は、各テストボード1301，1302，1303で取得された試験結果を一時的に格納する。テストプログラム格納部2408，2508，2608は、テストプログラムのデータを格納する。テストプログラムデータは、ダウンロード用メモリ2410，2510，2610に一旦格納された後、テストプログラム格納部2408，2508，2608に転送されて格納される。そして、マイクロプロセッサ2407，2507，2607の制御に基づいて、テストプログラム格納部2408，2508，2608のテストプログラムにより試験が実行される。
【００３１】
このような構成を有することにより、マルチテストボードコントローラ1201から各テストボード1301〜1303の制御及び管理が行え、各テストボード1301〜1303で取得された試験結果を吸い上げることができる。
【００３２】
なお、図２及び図３にはマルチテストボードコントローラ1201に連なるテストボード1301〜1303の内部構成のみを示しているが、他のマルチテストボードコントローラ1202，1203に連なるテストボード1401〜1403，1501〜1503もテストボード1301〜1303と同一の内部構成を有しており、その各構成部材の作用も同一であるため、テストボード1401〜1403，1501〜1503における内部構成の図示及び説明は省略する。
【００３３】
制御装置1101からの要求に対して各マルチテストボードコントローラ1201，1202，1203はパラレルに動作し、パラレルに各テストボード1301〜1303，1401〜1403，1501〜1503の制御及び管理を行える。制御装置1101は、適度な数のマルチテストボードコントローラ1201，1202，1203の制御及び管理を行うだけで良いため、通信時間は短くなる。また、各マルチコントローラ1201，1202，1203は、各テストボード1301〜1303，1401〜1403，1501〜1503から試験結果を整理して制御装置1101に転送するため、制御装置1101内での処理時間は短くなる。これにより、通信にかかる時間は短く、制御装置1101内の処理時間も短いため、ウエハ一括試験のように多数のＤＵＴ（半導体集積回路などの被試験デバイス）に対して同時に独立した試験を行っても、試験処理効率を低下させることがない。
【００３４】
次に、本発明における実際の試験手順の動作について説明する。まず、制御装置1101から各テストボード1301〜1303，1401〜1403，1501〜1503へ試験開始要求を行い、各テストボード1301〜1303，1401〜1403，1501〜1503が同時に試験を開始するまでの動作について説明する。
【００３５】
まず、制御装置1101は、各マルチテストコントローラ1201〜1203と順次通信を行い、制御装置1101内にあるテストプログラムのデータを順次各マルチテストコントローラ1201〜1203に転送する。各マルチテストコントローラ1201〜1203は、制御装置1101から送られてきたテストプログラムのデータをテストプログラムローダ部2204に格納し、格納が完了したことを制御装置1101に通知する。
【００３６】
次いで、制御装置1101は、各マルチテストコントローラ1201〜1203の制御部2203に対して、テストボード選択部2205からテストボード選択信号とテストボード内選択信号とをテストボード1301〜1303，1401〜1403，1501〜1503に送り、該当するテストボード1301〜1303，1401〜1403，1501〜1503及びダウンロード用メモリ2410〜2610を選択する。各テストボード1301〜1303，1401〜1403，1501〜1503のテストプログラムが同じ場合は、全てのテストボード1301〜1303，1401〜1403，1501〜1503が選択され、マルチテストボードコントローラ1201〜1203から全てのテストボード1301〜1303，1401〜1403，1501〜1503のダウンロード用メモリ2410〜2610に同時に書き込みが行われる。各テストボード1301〜1303，1401〜1403，1501〜1503でテストプログラムが異なる場合は、順次、該当するテストプログラムが各テストボード1301〜1303，1401〜1403，1501〜1503のダウンロード用メモリ2410〜2610に書き込まれることになる。これらの動作はテストプログラムのデータが変更された場合であり、変更がない限り、この動作は行われない。
【００３７】
次に、制御装置1101は、各マルチテストコントローラ1201〜1203と順次通信を行い、順次各マルチテストコントローラ1201〜1203に試験開始要求を出す。
【００３８】
なお、以下の説明はマルチテストコントローラ1201を例として行うが、各マルチテストコントローラ1201〜1203は、制御装置1101からの試験開始要求を認識した後、パラレルに動作し、各テストボード1301〜1303，1401〜1403，1501〜1503もパラレルに動作する。
【００３９】
マルチテストコントローラ1201は、制御装置1101からの試験開始要求を認識した後、テストボード選択部2205から全テストボード1301〜1303を選択する信号とコマンド認識部2405，2505，2605を選択する信号とを発生すると共に、コマンド発生部2207から試験開始のコマンド信号を発生する。これらの信号は、制御インターフェース2209及びテストボード制御バス1901を介して、各テストボード1301〜1303のテストイネーブル認識部2403，2503，2603に入力され、テストイネーブル認識部2403，2503，2603は、コマンド認識部2405，2505，2605を有効にする。
【００４０】
一方、各マイクロプロセッサ2407，2507，2607は、コマンド認識部2405，2505，2605を監視しているため、試験開始要求であることを認識し、各テストプログラム格納部2408，2508，2608に格納されているテストプログラムに基づき各テスト用回路2409，2509，2609を制御して各ＤＵＴ1601〜1603に対する試験を同時に独立して開始する。
【００４１】
次に、各テストボード1301〜1303，1401〜1403，1501〜1503で行われた試験結果を制御装置1101に格納する動作と、制御装置1101が全テストボード1301〜1303，1401〜1403，1501〜1503の試験が完了したことを認識するまでの動作とについて説明する。なお、以下の説明はマルチテストコントローラ1201及びこれに連なるテストボード1301〜1303を例として行うが、各マルチテストコントローラ1201〜1203は、パラレルに動作し、各テストボード1301〜1303，1401〜1403，1501〜1503もパラレルに動作する。
【００４２】
各テストボード1301〜1303では、得られた試験結果を各アップロード用メモリ2404，2504，2604に順次格納し、試験完了時には試験が完了したことを識別できる完了識別データを各アップロード用メモリ2404，2504，2604に格納する。
【００４３】
一方、マルチテストボードコントローラ1201は、テストボード選択部2205から１つのテストボード1301を選択するテストボード選択信号とアップロード用メモリ2404を選択するテストボード内選択信号とを発生する。これらの信号は、制御インターフェース2209及びテストボード制御バス1901を介してテストボード1301に入力される。これによりテストボード1301はイネーブルになり、アップロード用メモリ2404が選択されてアクセス可能になる。
【００４４】
マルチテストボードコントローラ1201は、その時点でアップロード用メモリ2404に格納されている試験結果を吸い上げ、吸い上げられたデータ内にテスト完了を識別する完了識別データがあるか否かを確認すると共に、吸い上げた試験結果をデータログ格納部2206の予め決められた領域に格納する。データログ格納部2206の格納領域は、各テストボード1301〜1303毎に分割されており、テストボード1301からの試験結果は、テストボード1301に割り当てられている領域に格納される。また、吸い上げられたデータ内にテスト完了の完了識別データがある場合は、テスト完了認識部2208にテストボード1301の試験が完了したという結果を保存する。
【００４５】
このように、マルチテストボードコントローラ1201は、順次各テストボード1301〜1303を選択して各アップロード用メモリ2404，2504，2604に格納させている試験結果を吸い上げ、吸い上げられたデータ内にテスト完了を識別する完了識別データがあるか否かを確認すると共に、吸い上げた試験結果をデータログ格納部2206の予め決められた領域に格納し、吸い上げられたデータ内にテスト完了の完了識別データがある場合は、テスト完了認識部2208に試験が完了したという結果を保存する動作を繰り返して行う。
【００４６】
ある一定以上のデータがデータログ格納部2206に格納されると、制御装置1101と通信を行ってデータログ格納部2206に格納されているデータを制御装置1101に転送する。
【００４７】
また、テスト完了認識部2208で全てのテストボード1301〜1303の試験が完了したことを認識すると、制御装置1101と通信を行って全てのテストボード1301〜1303の試験が終了したことを通知する。
【００４８】
このようにして制御装置1101は、全てのマルチテストボードコントローラ1201〜1203から試験が終了した通知を受けた時点で、全てのテストボード1301〜1303，1401〜1403，1501〜1503の試験が完了したことを認識して終了する。
【００４９】
なお、各テストボードのアップロード用メモリからマルチテストボードコントローラのデータログ格納部へ試験結果を転送する際に、各テストボードから開始から完了までのデータをまとめて転送しても良いし、また、ある一定量のデータに分割して順次転送しても良い。転送された試験結果は、データログ格納部の予め割り振られている領域に整理されて書き込まれるため、データをまとめて転送する場合、データを分割して転送する場合のいずれにも容易に対応できる。
【００５０】
また、１つのテストボードからの全てまたは分割した試験結果の転送が終了して、他のテストボードからのマルチテストボードコントローラへのデータ転送に移った際、転送を終了したテストボードは次のテストプログラムによりテスト用回路を動作させ、ＤＵＴのテストを実行することができる。また、転送を行っていないテストボードもテストを実行していくことができる。
【００５１】
【発明の効果】
以上のように、本発明による半導体集積回路の試験装置は、制御装置と複数のテストボード間に、制御装置からの要求を認識し各テストボードの制御及び管理を行い整理した試験結果を制御装置へ転送できるマルチテストボードコントローラを設け、各テストボード上にはこのマルチテストボードコントローラから制御及び管理できる手段を設けたので、ウエハ一括試験のような超多数個の被試験デバイスを同時に独立して試験が行え、生産効率が良くなり生産性を向上することができる。
【００５２】
また、各テストボードにテストボードイネーブル認識部とアップロード用メモリとを設けたので、マルチテストボードコントローラは各マイクロプロセッサと通信することなく、テストボードで取得された試験結果を吸い上げれるため、マルチテストボードコントローラの負荷は減り、マルチテストボードコントローラに接続できるテストボードの数も増やすことができる。
【００５３】
更に、ウエハ一括試験のような多数個の被試験デバイスに対して同時に独立した試験を行う場合は、テストボードの数も被試験デバイスと同じ数が必要になるため、テストボードは小さく安価にする必要があるが、本発明では、マイクロプロセッサもマルチテストボードコントローラと通信しなくてよいために低機能でよく、プロセッサ周辺のデバイスも少なくなり、テストボードのサイズを小さくできる効果がある。更に、結果として試験装置も安価にできるという効果を奏する。
【図面の簡単な説明】
【図１】本発明による半導体集積回路の試験装置の全体構成を示す図である。
【図２】マルチテストボードコントローラ及びテストボードの内部構成を示す図である。
【図３】マルチテストボードコントローラとテストボードとの接続状態を示す図である。
【図４】従来の試験装置の構成例を示す図である。
【符号の説明】
1101 制御装置
1201，1202，1203 マルチテストボードコントローラ（コントロール部）
1301，1302，1303，1401，1402，1403，1501，1502，1503 テストボード（テスト部）
1601，1602，1603，1701，1702，1703，1801，1802，1803 ＤＵＴ（被試験デバイス）
2201 通信部
2203 制御部
2204 テストプログラムローダ部
2205 テストボード選択部
2206 データログ格納部
2207 コマンド発生部
2208 テスト完了認識部
2209 制御インターフェース
2402，2502，2602 制御インターフェース
2403，2503，2603 テストボードイネーブル認識部
2404，2504，2604 アップロード用メモリ
2405，2505，2605 コマンド認識部
2407，2507，2607 マイクロプロセッサ
2408，2508，2608 テストプログラム格納部
2409，2509，2609 テスト用回路
2410，2510，2610 ダウンロード用メモリ
【発明の属する技術分野】
本発明は、ＬＳＩウエハのような半導体集積回路等の被試験デバイスを試験する装置に関し、特に、多数の被試験デバイスに対して同時に独立した試験を行える試験装置に関する。
【０００２】
【従来の技術】
複数の被試験デバイス夫々に対して同時に独立した試験を行うことが従来からなされている（例えば、特許文献１参照）。図４は、特許文献１に開示された従来の試験装置の構成図である。この試験装置は、単独で動作する試験プログラムを内蔵したマイクロプロセッサ制御の複数の試験部31〜33と、各試験部31〜33の動作状態の監視機能及びマンマシンインターフェース機能を有するプロセッサ部１と、各試験部31〜33とプロセッサ部１との通信ルートの制御を行うインターフェース制御部２とを備えている。各試験部31〜33と各被試験装置41〜43とは１対１で接続されている。各試験部31〜33は、同一の内部構成をなしており、内部動作を制御するマイクロプロセッサ51〜53と、対応する被試験装置41〜43に対する試験を行う試験回路61〜63と、インターフェース制御部２との通信を行うインターフェース71〜73とを有する。
【０００３】
このような構成にて複数の被試験装置を試験する場合、まず、プロセッサ部１は、インターフェース制御部２を介して試験部31へ通信要求を出力する。インターフェース制御部２は、通信要求を認識した後、試験部31へ通信ルートを確保し、プロセッサ部１からの通信要求を試験部31内にあるインターフェース71を介してマイクロプロセッサ51に伝える。マイクロプロセッサ51は、状況に応じて通信が可能であれば通信可能の通知を、通信不可能であれば通信不可能の通知をインターフェース71及びインターフェース制御部２を介してプロセッサ部１に返す。
【０００４】
プロセッサ部１は、マイクロプロセッサ51から返されてきた通知が通信可能であれば、試験開始の要求をインターフェース制御部２及びインターフェース71を介してマイクロプロセッサ51へ伝える。マイクロプロセッサ51は、試験開始の要求を認識した後、試験プログラムの実行を行い、試験回路61を動作させて被試験装置41に対する試験を開始する。プロセッサ部１は、この動作を順次試験部32，33に対しても同様に行い、被試験装置42，43の試験を開始する。また、プロセッサ部１はインターフェース制御部２を介して各試験部31〜33の動作状態をポーリングして、各試験部31〜33からの要求に対応できるようになっている。
【０００５】
試験部31から試験完了のデータ転送を行う場合、まず、マイクロプロセッサ51は、試験部31内のインターフェース71を介してインターフェース制御部２に対して転送要求を行う。インターフェース制御部２は、転送要求を確認した後、プロセッサ１に転送要求を出力し、プロセッサ部１とマイクロプロセッサ51との通信ルートを確保する。プロセッサ部１は、ポーリングによってマイクロプロセッサ51からの転送要求を認識した場合、インターフェース制御部２及びインターフェース71を介して、データ転送可能の通知をマイクロプロセッサ51へ返す。マイクロプロセッサ51は、データ転送可能なことを認識し、プロセッサ部１に試験完了のデータ転送を行う。
【０００６】
その後、プロセッサ部１は、インターフェース制御部２のプロセッサ部１とマイクロプロセッサ51との通信ルートを開放し、マイクロプロセッサ51から送られてきたデータを処理した後、他の試験部32，33からの試験完了のデータ転送要求がないかポーリングして監視する。プロセッサ部１は、この動作を繰り返し行い、全ての試験部31〜33から試験完了のデータ転送が行われて試験は終了する。
【０００７】
また、各試験部31〜33からプロセッサ部１へ測定データも含めた試験結果を転送する場合も、試験完了のデータ転送と同様に、プロセッサ部１と各プロセッサ51〜53とは順次に通信を行い、各プロセッサ51〜53にて試験結果の転送が行われ、プロセッサ部１内では送られてきたデータの処理が行われる。
【０００８】
【特許文献１】
実開昭６４−４７１４８号公報
【０００９】
【発明が解決しようとする課題】
近年、複数の被試験デバイスに対する試験処理効率を向上させるために、ウエハ一括試験が行われ始めている。上記の従来技術の構成及び試験方法にてウエハ一括試験のように、多数の被試験装置に対して同時に独立した試験を行う場合、各被試験装置に１対１に試験部が接続されるため、同時に試験する被試験装置と同数の試験部数及び試験部内のマイクロプロセッサを設けており、１つのプロセッサ部からインターフェース制御部を介して各試験部内にある多数のマイクロプロセッサ１個ずつと順番に通信を行って、試験開始要求を出していく必要がある。また、１つのプロセッサ部にて、多数のマイクロプロセッサからの試験完了のデータ転送要求、試験結果の転送要求に全て対応する必要がある。
【００１０】
つまり、１つのプロセッサ部で全てのマイクロプロセッサの制御（試験開始等の要求）、並びに管理（各マイクロプロセッサからの試験完了要求、試験結果の転送要求、及び転送されてきた試験結果の処理等）を行わなければならないので、同時に試験する被試験装置の数が増えれば増えるほどプロセッサ部と各マイクロプロセッサとの通信時間、及びプロセッサ部内の処理時間が増加する。また、その影響により各試験部で得られた試験結果の転送時間、及び転送するまでの待ち時間が増加する。その結果、試験処理効率が低下して量産生産に影響を及ぼすことになるという問題がある。
【００１１】
本発明は斯かる事情に鑑みてなされたものであり、多数の被試験デバイスに対する独立した試験を同時に行うことができ、試験処理効率の大幅な向上を図れる試験装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の試験装置は、複数の被試験デバイス夫々を独立して試験する試験装置において、前記被試験デバイスに対する試験の要求を発すると共に、前記被試験デバイスにおける試験結果を受け取る制御装置と、夫々が前記被試験デバイス夫々に対する試験を実行して前記試験結果を得る複数のテスト部と、前記制御装置と前記テスト部との間に設けられており、前記制御装置からの試験の要求に応じて前記テスト部夫々での試験処理を制御すると共に、前記テスト部で得られた前記試験結果を前記制御装置へ転送する複数のコントロール部とを備えており、前記コントロール部は、自身に接続されている複数のテスト部の中の１つのテスト部を選択するための選択信号を発生する選択手段と、前記複数のテスト部夫々から試験結果を取得して各テスト部単位で格納する手段と、前記制御装置からの試験の要求に対応した前記テスト部へのコマンドを発生するコマンド手段と、前記テスト部での試験処理が完了したか否かを識別する識別データを格納する手段と、各テスト部へロードするテストプログラムを格納する手段とを有することを特徴とする。
【００１４】
本発明の試験装置は、上記構成に加えて、前記テスト部が、前記選択手段が発生した選択信号に応じて自身をイネーブルにする手段と、前記コマンド手段が発生したコマンドを認識する認識手段と、前記コマンドに基づいて対応する被試験デバイスの試験を実行する試験手段とを有することを特徴とする。
【００１５】
本発明の試験装置は、上記構成に加えて、前記テスト部が、前記試験手段にて取得された試験結果を格納する第１格納手段と、前記コントロール部からロードされたテストプログラムを格納する第２格納手段と、前記コントロール部からの指示に基づいて、前記認識手段、前記第１格納手段及び前記第２格納手段のいずれか１つをイネーブルにする手段とを更に有することを特徴とする。
【００１８】
本発明の試験装置にあっては、制御装置と複数のテストボードとの間に、制御装置からの要求を認識し、各テストボードの制御及び管理を行って整理した試験結果を制御装置へ転送するマルチテストボード制御部を設け、各テストボードによって対応する被試験デバイスの試験処理をパラレルに行う。これにより、多数の半導体集積回路などの被試験デバイスに対する独立した試験を同時に行えて、試験処理効率は非常に高くなる。なお、このようなマルチテストボード制御部を複数設けて、それらをパラレルに動作させる場合には、より多数の被試験デバイスに対する独立した試験を同時に行えて、試験処理効率は更に高くなる。
【００１９】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。図１〜図３は、本発明による試験装置を説明するための図であり、具体的に、図１は本発明の全体構成を示す図であり、図２は図１におけるマルチテストボードコントローラ及びテストボードの内部構成を示す図であり、図３はマルチテストボードコントローラとテストボードとの接続状態を示す図である。
【００２０】
半導体集積回路などの被試験デバイスに対する本発明の試験装置は、図１に示すように、１つの制御装置1101と、コントロール部としての複数のマルチテストボードコントローラ1201〜1203と、各マルチテストボードコントローラ1201〜1203に接続されたテスト部としての複数のテストボード1301〜1303、1401〜1403、1501〜1503とを備えている。制御装置1101は、各マルチテストボードコントローラ1201〜1203の制御及び管理を行う機能とマンマシンインターフェース機能を有するプロセッサである。
【００２１】
制御装置1101と各マルチテストボードコントローラ1201〜1203とは、イーサネット1102で接続され、また、各マルチテストボードコントローラ1201〜1203と各テストボード1301〜1303、1401〜1403、1501〜1503とは、テストボード制御バス1901〜1903で接続されており、制御装置1101からの要求に対して各マルチテストボードコントローラ1201、1202、1203はパラレルに動作し、そして、パラレルに各テストボード1301〜1303、1401〜1403、1501〜1503の制御及び管理を行えるようになっている。各テストボード1301〜1303、1401〜1403、1501〜1503に対応して、試験対象である各半導体集積回路などの被試験デバイス（以下、ＤＵＴ（Device Under Test)という）1601〜1603、1701〜1703、1801〜1803が１つずつ設けられている。
【００２２】
マルチテストボードコントローラ1201は、図２及び図３に示すように、通信部2201と、制御部2203と、テストプログラムローダ部2204と、テストボード選択部2205と、データログ格納部2206と、コマンド発生部2207と、テスト完了認識部2208と、制御インターフェース2209とを有している。
【００２３】
通信部2201は、イーサネット1102を介する制御装置1101との通信制御を行う。制御部2203は、テストボードコントローラ1201の全体を制御する。テストプログラムローダ部2204は、各テストボード1301〜1303へロードするテストプログラムのデータを格納する。テストボード選択部2205は、テストボード1301〜1303のいずれかを選択するテストボード選択信号と、テストボード1301，1302，1303上にあるコマンド認識部2405，2505，2605、アップロード用メモリ2404，2504，2604、ダウンロード用メモリ2410，2510，2610のいずれかを選択するテストボード内選択信号とを発生する。
【００２４】
データログ格納部2206は、各テストボード1301〜1303内のアップロード用メモリ2404，2504，2604から測定データも含めた試験結果を順次吸い上げ、各ボード1301〜1303単位に整理して格納する。コマンド発生部2207は、制御装置1101からの要求に対応したコマンドを発生する。テスト完了認識部2208は、どのテストボードにおける試験が完了したか、または全てのテストボード1301〜1303における試験が完了したかを認識する。制御インターフェース2209は、各テストボード1301〜1303とのインターフェースであって、各テストボード1301〜1303との通信制御を行う。
【００２５】
以上のような構成により、マルチテストボードコントローラ1201は、制御装置1101からの要求を認識でき、その要求に従って各テストボード1301〜1303の制御及び管理を行い、各テストボード1301〜1303単位に整理した試験結果を含むデータを制御装置1101へ転送することができるようになっている。
【００２６】
なお、図２及び図３にはマルチテストボードコントローラ1201の内部構成のみを示しているが、他のマルチテストボードコントローラ1202，1203もマルチテストボードコントローラ1201と同一の内部構成を有しており、その各構成部材の作用も同一であるため、マルチテストボードコントローラ1202，1203における内部構成の図示及び説明は省略する。
【００２７】
また、各テストボード1301〜1303は、図２及び図３に示すように、制御インターフェース2402，2502，2602と、テストボードイネーブル認識部2403，2503，2603と、アップロード用メモリ2404，2504，2604と、コマンド認識部2405，2505，2605と、マイクロプロセッサ2407，2507，2607と、テストプログラム格納部2408，2508，2608と、テスト用回路2409，2509，2609と、ダウンロード用メモリ2410，2510，2610と、ＣＰＵバス2411とを有する。
【００２８】
各制御インターフェース2402，2502，2602は、テストボード制御バス1901を介したマルチテストボードコントローラ1201とのインターフェースである。各テストボードイネーブル認識部2403，2503，2603は、マルチテスタボードコントローラ1201のテストボード選択部2205から発生されたテストボード選択信号に基づいて該当するテストボードまたは全てのテストボード1301〜1303をイネーブルにすると共に、テストボード内選択信号に基づいてコマンド認識部2405，2505，2605、アップロード用メモリ2404，2504，2604、またはダウンロード用メモリ2410，2510，2610のいずれか１つをイネーブルにする。
【００２９】
各テスト用回路2409，2509，2609は、対応するＤＵＴ1601，1602，1603に対して試験を実施する。各マイクロプロセッサ2407，2507，2607は、テスト用回路2409，2509，2609を制御する。
【００３０】
各ダウンロード用メモリ2410，2510，2610は、マルチテストボードコントローラ1201のテストプログラムローダ部2204から送られてきたテストプログラムのデータを一時的に格納する。各アップロード用メモリ2404，2504，2604は、各テストボード1301，1302，1303で取得された試験結果を一時的に格納する。テストプログラム格納部2408，2508，2608は、テストプログラムのデータを格納する。テストプログラムデータは、ダウンロード用メモリ2410，2510，2610に一旦格納された後、テストプログラム格納部2408，2508，2608に転送されて格納される。そして、マイクロプロセッサ2407，2507，2607の制御に基づいて、テストプログラム格納部2408，2508，2608のテストプログラムにより試験が実行される。
【００３１】
このような構成を有することにより、マルチテストボードコントローラ1201から各テストボード1301〜1303の制御及び管理が行え、各テストボード1301〜1303で取得された試験結果を吸い上げることができる。
【００３２】
なお、図２及び図３にはマルチテストボードコントローラ1201に連なるテストボード1301〜1303の内部構成のみを示しているが、他のマルチテストボードコントローラ1202，1203に連なるテストボード1401〜1403，1501〜1503もテストボード1301〜1303と同一の内部構成を有しており、その各構成部材の作用も同一であるため、テストボード1401〜1403，1501〜1503における内部構成の図示及び説明は省略する。
【００３３】
制御装置1101からの要求に対して各マルチテストボードコントローラ1201，1202，1203はパラレルに動作し、パラレルに各テストボード1301〜1303，1401〜1403，1501〜1503の制御及び管理を行える。制御装置1101は、適度な数のマルチテストボードコントローラ1201，1202，1203の制御及び管理を行うだけで良いため、通信時間は短くなる。また、各マルチコントローラ1201，1202，1203は、各テストボード1301〜1303，1401〜1403，1501〜1503から試験結果を整理して制御装置1101に転送するため、制御装置1101内での処理時間は短くなる。これにより、通信にかかる時間は短く、制御装置1101内の処理時間も短いため、ウエハ一括試験のように多数のＤＵＴ（半導体集積回路などの被試験デバイス）に対して同時に独立した試験を行っても、試験処理効率を低下させることがない。
【００３４】
次に、本発明における実際の試験手順の動作について説明する。まず、制御装置1101から各テストボード1301〜1303，1401〜1403，1501〜1503へ試験開始要求を行い、各テストボード1301〜1303，1401〜1403，1501〜1503が同時に試験を開始するまでの動作について説明する。
【００３５】
まず、制御装置1101は、各マルチテストコントローラ1201〜1203と順次通信を行い、制御装置1101内にあるテストプログラムのデータを順次各マルチテストコントローラ1201〜1203に転送する。各マルチテストコントローラ1201〜1203は、制御装置1101から送られてきたテストプログラムのデータをテストプログラムローダ部2204に格納し、格納が完了したことを制御装置1101に通知する。
【００３６】
次いで、制御装置1101は、各マルチテストコントローラ1201〜1203の制御部2203に対して、テストボード選択部2205からテストボード選択信号とテストボード内選択信号とをテストボード1301〜1303，1401〜1403，1501〜1503に送り、該当するテストボード1301〜1303，1401〜1403，1501〜1503及びダウンロード用メモリ2410〜2610を選択する。各テストボード1301〜1303，1401〜1403，1501〜1503のテストプログラムが同じ場合は、全てのテストボード1301〜1303，1401〜1403，1501〜1503が選択され、マルチテストボードコントローラ1201〜1203から全てのテストボード1301〜1303，1401〜1403，1501〜1503のダウンロード用メモリ2410〜2610に同時に書き込みが行われる。各テストボード1301〜1303，1401〜1403，1501〜1503でテストプログラムが異なる場合は、順次、該当するテストプログラムが各テストボード1301〜1303，1401〜1403，1501〜1503のダウンロード用メモリ2410〜2610に書き込まれることになる。これらの動作はテストプログラムのデータが変更された場合であり、変更がない限り、この動作は行われない。
【００３７】
次に、制御装置1101は、各マルチテストコントローラ1201〜1203と順次通信を行い、順次各マルチテストコントローラ1201〜1203に試験開始要求を出す。
【００３８】
なお、以下の説明はマルチテストコントローラ1201を例として行うが、各マルチテストコントローラ1201〜1203は、制御装置1101からの試験開始要求を認識した後、パラレルに動作し、各テストボード1301〜1303，1401〜1403，1501〜1503もパラレルに動作する。
【００３９】
マルチテストコントローラ1201は、制御装置1101からの試験開始要求を認識した後、テストボード選択部2205から全テストボード1301〜1303を選択する信号とコマンド認識部2405，2505，2605を選択する信号とを発生すると共に、コマンド発生部2207から試験開始のコマンド信号を発生する。これらの信号は、制御インターフェース2209及びテストボード制御バス1901を介して、各テストボード1301〜1303のテストイネーブル認識部2403，2503，2603に入力され、テストイネーブル認識部2403，2503，2603は、コマンド認識部2405，2505，2605を有効にする。
【００４０】
一方、各マイクロプロセッサ2407，2507，2607は、コマンド認識部2405，2505，2605を監視しているため、試験開始要求であることを認識し、各テストプログラム格納部2408，2508，2608に格納されているテストプログラムに基づき各テスト用回路2409，2509，2609を制御して各ＤＵＴ1601〜1603に対する試験を同時に独立して開始する。
【００４１】
次に、各テストボード1301〜1303，1401〜1403，1501〜1503で行われた試験結果を制御装置1101に格納する動作と、制御装置1101が全テストボード1301〜1303，1401〜1403，1501〜1503の試験が完了したことを認識するまでの動作とについて説明する。なお、以下の説明はマルチテストコントローラ1201及びこれに連なるテストボード1301〜1303を例として行うが、各マルチテストコントローラ1201〜1203は、パラレルに動作し、各テストボード1301〜1303，1401〜1403，1501〜1503もパラレルに動作する。
【００４２】
各テストボード1301〜1303では、得られた試験結果を各アップロード用メモリ2404，2504，2604に順次格納し、試験完了時には試験が完了したことを識別できる完了識別データを各アップロード用メモリ2404，2504，2604に格納する。
【００４３】
一方、マルチテストボードコントローラ1201は、テストボード選択部2205から１つのテストボード1301を選択するテストボード選択信号とアップロード用メモリ2404を選択するテストボード内選択信号とを発生する。これらの信号は、制御インターフェース2209及びテストボード制御バス1901を介してテストボード1301に入力される。これによりテストボード1301はイネーブルになり、アップロード用メモリ2404が選択されてアクセス可能になる。
【００４４】
マルチテストボードコントローラ1201は、その時点でアップロード用メモリ2404に格納されている試験結果を吸い上げ、吸い上げられたデータ内にテスト完了を識別する完了識別データがあるか否かを確認すると共に、吸い上げた試験結果をデータログ格納部2206の予め決められた領域に格納する。データログ格納部2206の格納領域は、各テストボード1301〜1303毎に分割されており、テストボード1301からの試験結果は、テストボード1301に割り当てられている領域に格納される。また、吸い上げられたデータ内にテスト完了の完了識別データがある場合は、テスト完了認識部2208にテストボード1301の試験が完了したという結果を保存する。
【００４５】
このように、マルチテストボードコントローラ1201は、順次各テストボード1301〜1303を選択して各アップロード用メモリ2404，2504，2604に格納させている試験結果を吸い上げ、吸い上げられたデータ内にテスト完了を識別する完了識別データがあるか否かを確認すると共に、吸い上げた試験結果をデータログ格納部2206の予め決められた領域に格納し、吸い上げられたデータ内にテスト完了の完了識別データがある場合は、テスト完了認識部2208に試験が完了したという結果を保存する動作を繰り返して行う。
【００４６】
ある一定以上のデータがデータログ格納部2206に格納されると、制御装置1101と通信を行ってデータログ格納部2206に格納されているデータを制御装置1101に転送する。
【００４７】
また、テスト完了認識部2208で全てのテストボード1301〜1303の試験が完了したことを認識すると、制御装置1101と通信を行って全てのテストボード1301〜1303の試験が終了したことを通知する。
【００４８】
このようにして制御装置1101は、全てのマルチテストボードコントローラ1201〜1203から試験が終了した通知を受けた時点で、全てのテストボード1301〜1303，1401〜1403，1501〜1503の試験が完了したことを認識して終了する。
【００４９】
なお、各テストボードのアップロード用メモリからマルチテストボードコントローラのデータログ格納部へ試験結果を転送する際に、各テストボードから開始から完了までのデータをまとめて転送しても良いし、また、ある一定量のデータに分割して順次転送しても良い。転送された試験結果は、データログ格納部の予め割り振られている領域に整理されて書き込まれるため、データをまとめて転送する場合、データを分割して転送する場合のいずれにも容易に対応できる。
【００５０】
また、１つのテストボードからの全てまたは分割した試験結果の転送が終了して、他のテストボードからのマルチテストボードコントローラへのデータ転送に移った際、転送を終了したテストボードは次のテストプログラムによりテスト用回路を動作させ、ＤＵＴのテストを実行することができる。また、転送を行っていないテストボードもテストを実行していくことができる。
【００５１】
【発明の効果】
以上のように、本発明による半導体集積回路の試験装置は、制御装置と複数のテストボード間に、制御装置からの要求を認識し各テストボードの制御及び管理を行い整理した試験結果を制御装置へ転送できるマルチテストボードコントローラを設け、各テストボード上にはこのマルチテストボードコントローラから制御及び管理できる手段を設けたので、ウエハ一括試験のような超多数個の被試験デバイスを同時に独立して試験が行え、生産効率が良くなり生産性を向上することができる。
【００５２】
また、各テストボードにテストボードイネーブル認識部とアップロード用メモリとを設けたので、マルチテストボードコントローラは各マイクロプロセッサと通信することなく、テストボードで取得された試験結果を吸い上げれるため、マルチテストボードコントローラの負荷は減り、マルチテストボードコントローラに接続できるテストボードの数も増やすことができる。
【００５３】
更に、ウエハ一括試験のような多数個の被試験デバイスに対して同時に独立した試験を行う場合は、テストボードの数も被試験デバイスと同じ数が必要になるため、テストボードは小さく安価にする必要があるが、本発明では、マイクロプロセッサもマルチテストボードコントローラと通信しなくてよいために低機能でよく、プロセッサ周辺のデバイスも少なくなり、テストボードのサイズを小さくできる効果がある。更に、結果として試験装置も安価にできるという効果を奏する。
【図面の簡単な説明】
【図１】本発明による半導体集積回路の試験装置の全体構成を示す図である。
【図２】マルチテストボードコントローラ及びテストボードの内部構成を示す図である。
【図３】マルチテストボードコントローラとテストボードとの接続状態を示す図である。
【図４】従来の試験装置の構成例を示す図である。
【符号の説明】
1101 制御装置
1201，1202，1203 マルチテストボードコントローラ（コントロール部）
1301，1302，1303，1401，1402，1403，1501，1502，1503 テストボード（テスト部）
1601，1602，1603，1701，1702，1703，1801，1802，1803 ＤＵＴ（被試験デバイス）
2201 通信部
2203 制御部
2204 テストプログラムローダ部
2205 テストボード選択部
2206 データログ格納部
2207 コマンド発生部
2208 テスト完了認識部
2209 制御インターフェース
2402，2502，2602 制御インターフェース
2403，2503，2603 テストボードイネーブル認識部
2404，2504，2604 アップロード用メモリ
2405，2505，2605 コマンド認識部
2407，2507，2607 マイクロプロセッサ
2408，2508，2608 テストプログラム格納部
2409，2509，2609 テスト用回路
2410，2510，2610 ダウンロード用メモリ
Claims (3)
- 複数の被試験デバイス夫々を独立して試験する試験装置において、前記被試験デバイスに対する試験の要求を発すると共に、前記被試験デバイスにおける試験結果を受け取る制御装置と、夫々が前記被試験デバイス夫々に対する試験を実行して前記試験結果を得る複数のテスト部と、前記制御装置と前記テスト部との間に設けられており、前記制御装置からの試験の要求に応じて前記テスト部夫々での試験処理を制御すると共に、前記テスト部で得られた前記試験結果を前記制御装置へ転送する複数のコントロール部とを備えており、前記コントロール部は、自身に接続されている複数のテスト部の中の１つのテスト部を選択するための選択信号を発生する選択手段と、前記複数のテスト部夫々から試験結果を取得して各テスト部単位で格納する手段と、前記制御装置からの試験の要求に対応した前記テスト部へのコマンドを発生するコマンド手段と、前記テスト部での試験処理が完了したか否かを識別する識別データを格納する手段と、各テスト部へロードするテストプログラムを格納する手段とを有することを特徴とする試験装置。
- 前記テスト部は、前記選択手段が発生した選択信号に応じて自身をイネーブルにする手段と、前記コマンド手段が発生したコマンドを認識する認識手段と、前記コマンドに基づいて対応する被試験デバイスの試験を実行する試験手段とを有することを特徴とする請求項１に記載の試験装置。
- 前記テスト部は、前記試験手段にて取得された試験結果を格納する第１格納手段と、前記コントロール部からロードされたテストプログラムを格納する第２格納手段と、前記コントロール部からの指示に基づいて、前記認識手段、前記第１格納手段及び前記第２格納手段のいずれか１つをイネーブルにする手段とを更に有することを特徴とする請求項２に記載の試験装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003155827A JP4124345B2 (ja) | 2003-05-30 | 2003-05-30 | 試験装置 |
| TW093112674A TWI286214B (en) | 2003-05-30 | 2004-05-05 | Device test apparatus and test method |
| US10/853,237 US7042243B2 (en) | 2003-05-30 | 2004-05-26 | Device test apparatus and test method including control unit(s) between controller and test units |
| KR1020040037742A KR100629412B1 (ko) | 2003-05-30 | 2004-05-27 | 디바이스 시험 장치 및 시험 방법 |
| MYPI20042069A MY135912A (en) | 2003-05-30 | 2004-05-28 | Device test apparatus and test method including control unit(s) between controller and test units |
| CNB2004100464356A CN1291471C (zh) | 2003-05-30 | 2004-05-31 | 器件测试设备和测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003155827A JP4124345B2 (ja) | 2003-05-30 | 2003-05-30 | 試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004354357A JP2004354357A (ja) | 2004-12-16 |
| JP4124345B2 true JP4124345B2 (ja) | 2008-07-23 |
Family
ID=33447905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003155827A Expired - Fee Related JP4124345B2 (ja) | 2003-05-30 | 2003-05-30 | 試験装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7042243B2 (ja) |
| JP (1) | JP4124345B2 (ja) |
| KR (1) | KR100629412B1 (ja) |
| CN (1) | CN1291471C (ja) |
| MY (1) | MY135912A (ja) |
| TW (1) | TWI286214B (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7543200B2 (en) * | 2005-02-17 | 2009-06-02 | Advantest Corporation | Method and system for scheduling tests in a parallel test system |
| JP2006266835A (ja) * | 2005-03-23 | 2006-10-05 | Advantest Corp | 試験装置、試験方法、及び試験制御プログラム |
| KR100989588B1 (ko) * | 2005-07-07 | 2010-10-25 | 가부시키가이샤 어드밴티스트 | 시험 장치 |
| US7765450B2 (en) * | 2005-10-20 | 2010-07-27 | Jon Udell | Methods for distribution of test generation programs |
| US8397173B2 (en) * | 2006-01-31 | 2013-03-12 | Advantest (Singapore) Pte Ltd | Methods and apparatus using a service to launch and/or monitor data formatting processes |
| US7743304B2 (en) * | 2006-02-17 | 2010-06-22 | Verigy (Singapore) Pte. Ltd. | Test system and method for testing electronic devices using a pipelined testing architecture |
| KR100850280B1 (ko) * | 2007-01-04 | 2008-08-04 | 삼성전자주식회사 | 초정밀 검사가 가능한 적층형 테스트 보드 |
| KR100891328B1 (ko) * | 2007-01-04 | 2009-03-31 | 삼성전자주식회사 | 병렬 타입 반도체 집적회로 테스트 시스템 및 병렬 타입반도체 집적회로 테스트 방법 |
| US7739637B2 (en) * | 2007-08-31 | 2010-06-15 | International Business Machines Corporation | Partial good schema for integrated circuits having parallel execution units |
| CN101435853B (zh) * | 2007-11-16 | 2012-09-05 | 普诚科技股份有限公司 | 测试系统 |
| US8219349B1 (en) * | 2007-12-21 | 2012-07-10 | Intermolecular, Inc. | Test management system |
| WO2009141907A1 (ja) | 2008-05-21 | 2009-11-26 | 株式会社アドバンテスト | 試験用ウエハユニットおよび試験システム |
| JP4674273B2 (ja) * | 2008-05-30 | 2011-04-20 | 株式会社アドバンテスト | 試験装置および情報処理システム |
| CN102077102B (zh) * | 2008-07-02 | 2013-06-19 | 爱德万测试株式会社 | 测试装置和方法 |
| US7679391B2 (en) | 2008-07-11 | 2010-03-16 | Advantest Corporation | Test equipment and semiconductor device |
| US8185339B2 (en) * | 2008-11-26 | 2012-05-22 | Advantest Corporation | Test method and program product used therefor |
| US8694845B2 (en) * | 2010-04-25 | 2014-04-08 | Ssu-Pin Ma | Methods and systems for testing electronic circuits |
| CN102375112A (zh) * | 2010-08-17 | 2012-03-14 | 华东科技股份有限公司 | 半导体元件测试方法 |
| WO2012073395A1 (ja) * | 2010-11-29 | 2012-06-07 | 株式会社アドバンテスト | 通信システムおよび試験装置 |
| CN103135026A (zh) * | 2011-12-01 | 2013-06-05 | 联咏科技股份有限公司 | 测试装置与其测试方法 |
| TWI451106B (zh) | 2012-03-26 | 2014-09-01 | Silicon Motion Inc | 晶圓測試系統及其測試方法 |
| US9013202B2 (en) * | 2012-05-23 | 2015-04-21 | International Business Machines Corporation | Testing structure and method of using the testing structure |
| CN104931086A (zh) * | 2014-03-18 | 2015-09-23 | 光宝电子(广州)有限公司 | 平行多工测试系统及测试方法 |
| WO2015147861A1 (en) * | 2014-03-28 | 2015-10-01 | Hewlett-Packard Development Company, L.P. | Testing electronic devices |
| CN104090185A (zh) * | 2014-06-30 | 2014-10-08 | 深圳市英威腾电气股份有限公司 | 测试系统及测试方法 |
| CN104316731B (zh) * | 2014-10-29 | 2017-09-29 | 上海华岭集成电路技术股份有限公司 | 芯片测试板及芯片测试系统 |
| US20160146873A1 (en) * | 2014-11-25 | 2016-05-26 | Alifecom Technology Corp. | Testing device of signaling mode and testing method thereof |
| CN106093745B (zh) * | 2016-05-30 | 2019-04-16 | 南京国电南自电网自动化有限公司 | 一种电力自动化装置智能插件自动测试系统 |
| CN109313228B (zh) * | 2016-07-08 | 2022-04-08 | 伊顿智能动力有限公司 | 电气网络检查装置 |
| US10520544B2 (en) * | 2016-08-29 | 2019-12-31 | Xilinx, Inc. | Versatile testing system |
| KR102478111B1 (ko) | 2016-07-27 | 2022-12-14 | 삼성전자주식회사 | 테스트 장치 |
| US20180128872A1 (en) * | 2016-11-08 | 2018-05-10 | Xcerra Corporation | Multi-node testing system and method |
| CN106500879A (zh) * | 2016-12-02 | 2017-03-15 | 深圳市华宇半导体有限公司 | 微功耗皮秒级时差信号捕捉与测量控制系统及方法 |
| CN109994010B (zh) * | 2017-12-30 | 2021-06-22 | 无锡虹业自动化工程有限公司 | 一种集成式仿真实训系统 |
| CN110161977B (zh) * | 2018-02-13 | 2022-04-12 | 京元电子股份有限公司 | 测量系统及其测量方法 |
| CN109375006A (zh) * | 2018-09-30 | 2019-02-22 | 京信通信系统（中国）有限公司 | 设备的测试方法、测试系统、控制设备及存储介质 |
| KR20200038040A (ko) * | 2018-10-02 | 2020-04-10 | (주)테크윙 | 전자부품 테스트용 핸들러 |
| KR102176051B1 (ko) * | 2019-06-18 | 2020-11-09 | 제이제이티솔루션 주식회사 | 챔버리스 고온 테스트 장치 |
| CN110531252A (zh) * | 2019-09-18 | 2019-12-03 | 四川豪威尔信息科技有限公司 | 一种集成电路测试设备机时管理系统 |
| CN111508550B (zh) * | 2020-04-16 | 2022-07-15 | 苏州浪潮智能科技有限公司 | 一种Nand Flash测试方法、系统及装置 |
| CN112578758B (zh) * | 2020-12-24 | 2022-05-27 | 深圳市得一微电子有限责任公司 | 一种多电源测试控制系统和装置 |
| CN112816851A (zh) * | 2020-12-31 | 2021-05-18 | 上海移远通信技术股份有限公司 | 芯片可靠性测试装置及方法 |
| CN113514759B (zh) * | 2021-09-07 | 2021-12-17 | 南京宏泰半导体科技有限公司 | 一种多核测试处理器及集成电路测试系统与方法 |
| CN115453326A (zh) * | 2022-09-29 | 2022-12-09 | 北京华峰测控技术股份有限公司 | 测试机、测试控制装置及方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6447148A (en) | 1987-08-17 | 1989-02-21 | Fujitsu Ltd | Relay line data control system between packet exchange and packet composing/ decomposing device |
| JP3613036B2 (ja) * | 1998-11-10 | 2005-01-26 | 松下電器産業株式会社 | 半導体検査装置および半導体検査方法 |
| US6779140B2 (en) * | 2001-06-29 | 2004-08-17 | Agilent Technologies, Inc. | Algorithmically programmable memory tester with test sites operating in a slave mode |
-
2003
- 2003-05-30 JP JP2003155827A patent/JP4124345B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-05 TW TW093112674A patent/TWI286214B/zh not_active IP Right Cessation
- 2004-05-26 US US10/853,237 patent/US7042243B2/en not_active Expired - Fee Related
- 2004-05-27 KR KR1020040037742A patent/KR100629412B1/ko not_active IP Right Cessation
- 2004-05-28 MY MYPI20042069A patent/MY135912A/en unknown
- 2004-05-31 CN CNB2004100464356A patent/CN1291471C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040239359A1 (en) | 2004-12-02 |
| US7042243B2 (en) | 2006-05-09 |
| MY135912A (en) | 2008-07-31 |
| CN1291471C (zh) | 2006-12-20 |
| CN1574268A (zh) | 2005-02-02 |
| TW200426381A (en) | 2004-12-01 |
| KR100629412B1 (ko) | 2006-09-27 |
| TWI286214B (en) | 2007-09-01 |
| KR20040103338A (ko) | 2004-12-08 |
| JP2004354357A (ja) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4124345B2 (ja) | 試験装置 | |
| TWI403736B (zh) | 用以控制複數個裝置的測試之方法及裝置、測試系統及測試設備 | |
| EP0646801B1 (en) | Testing apparatus for testing and handling a multiplicity of devices | |
| US7230417B2 (en) | Test system of semiconductor device having a handler remote control and method of operating the same | |
| US6505138B1 (en) | Function-based control interface for integrated circuit tester prober and handler devices | |
| JP2005513444A (ja) | マイクロプロセッサに基づく集積回路検査のための測定 | |
| CN113608940B (zh) | 智能网卡的生产测试方法、系统、装置及可读存储介质 | |
| CN108259895A (zh) | 机顶盒测试方法、系统及终端设备 | |
| US20090024324A1 (en) | Method and System for GRR Testing | |
| US7408339B2 (en) | Test system of semiconductor device having a handler remote control and method of operating the same | |
| KR20170088604A (ko) | 웨이퍼 테스트 장치 및 그 테스트 방법 | |
| KR100636404B1 (ko) | 자동화 제어 프로그램을 이용한 테스트 방법 및 시스템 | |
| CN112505520B (zh) | 一种芯片测试方法、设备及系统 | |
| CN110161977B (zh) | 测量系统及其测量方法 | |
| JP2001004716A (ja) | Ｌｓｉの検査方法 | |
| US11379210B2 (en) | Circuit board and method for delivering program to plurality of circuit boards | |
| JP4585685B2 (ja) | 半導体デバイス試験装置の制御方法・半導体デバイス試験装置 | |
| CN115469204A (zh) | 测试方法与测试系统 | |
| JP2008090776A (ja) | 試験装置、試験方法、試験プログラム、ｆｐｇａ、及びｃｐｌｄ | |
| CN117896302A (zh) | 一种基于设备运状态监听的及时应答方法 | |
| JP2001228209A (ja) | 基板検査装置 | |
| KR20070012967A (ko) | 반도체 테스트 설비의 데이터 처리 방법 | |
| KR20220091848A (ko) | 이종의 피검사 디바이스를 테스트하는 테스트 시스템 | |
| JP2851496B2 (ja) | 半導体試験装置 | |
| JP2001051865A (ja) | 電子制御装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070814 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080430 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |