KR20110005283A - 시험 장치 및 시험 방법 - Google Patents

시험 장치 및 시험 방법 Download PDF

Info

Publication number
KR20110005283A
KR20110005283A KR1020107026131A KR20107026131A KR20110005283A KR 20110005283 A KR20110005283 A KR 20110005283A KR 1020107026131 A KR1020107026131 A KR 1020107026131A KR 20107026131 A KR20107026131 A KR 20107026131A KR 20110005283 A KR20110005283 A KR 20110005283A
Authority
KR
South Korea
Prior art keywords
test
buffer
access request
unit
control device
Prior art date
Application number
KR1020107026131A
Other languages
English (en)
Other versions
KR101137539B1 (ko
Inventor
카즈모토 타무라
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20110005283A publication Critical patent/KR20110005283A/ko
Application granted granted Critical
Publication of KR101137539B1 publication Critical patent/KR101137539B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Information Transfer Systems (AREA)

Abstract

반도체 등의 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스의 시험을 제어하는 제어 장치와, 피시험 디바이스와의 사이에 신호를 주고 받는 시험 유닛과, 제어 장치로부터 시험 유닛으로 송신되는 액세스 요구를 버퍼링하여, 제어 장치로부터 미리 정해진 버퍼 제어용 어드레스에의 라이트 요구의 완료에 앞서, 선행하여 버퍼링한 액세스 요구를 시험 유닛측으로 발행하는 버퍼부를 포함하는 시험 장치를 제공한다.

Description

시험 장치 및 시험 방법{TEST DEVICE AND TEST METHOD}
본 발명은, 피시험 디바이스를 시험하는 시험 장치 및 시험 방법에 관한 것이다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는, 아래의 출원에 기재된 내용을 참조에 의해 본 출원에 편입하여, 본 출원의 일부로 한다.
1. 미국 특허 출원 제61/057206호 출원일 2008년 5월 30일
반도체 장치 등을 시험하는 시험 장치는, 하나 또는 복수의 시험 유닛과 제어 장치를 구비한다. 각 시험 유닛은, 피시험 디바이스에 대해서 시험 신호를 준다.
제어 장치는, 각 시험 유닛과 시리얼 통신 케이블 등으로 접속된 컴퓨터에 의해 실현된다. 제어 장치는, 복수의 시험 유닛의 각각에 대해 액세스 요구를 주어, 이러한 복수의 시험 유닛을 제어한다. 또한, 제어 장치에 의해 발행된 액세스 요구는, 버퍼에 일시적으로 격납된 후에, 버스 등을 통해서 각 시험 유닛에 주어진다.
또한, 제어 장치는, 버퍼 안을 클리어하는 경우, 시험 유닛에 대한 리드 요구를 발행하고, 해당 리드 요구에 대한 응답을 수취할 때까지, 새로운 액세스 요구를 발행하지 않는다. 이에 의해, 리드 요구보다 선행하여 발행된 액세스 요구가 버퍼 내로부터 시험 유닛에 압출되므로, 버퍼 안이 클리어된다. 또한, 제어 장치는, 리드 요구를 발행한 경우에는, 해당 리드 요구에 대응하는 응답을 수취할 때까지, 다른 처리를 실행하지 않고 대기하여야 한다.
그런데, 근래, 시험 장치는, 피시험 디바이스에 시험 신호를 공급하는 시험 유닛을, 보다 원격의 제어 장치로부터 제어하게 되어 있다. 이 결과, 제어 장치가 리드 요구를 발행하고 나서 응답을 취득할 때까지의 왕복 시간이 길어진다. 따라서, 제어 장치는, 버퍼 내의 액세스 요구를 클리어하는 경우의 대기 시간이 장기화되고 있었다.
여기에서 본 발명은, 상기의 과제를 해결할 수 있는 시험 장치 및 시험 방법을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 태양에서는, 피시험 디바이스를 시험하는 시험 장치에 있어서, 상기 피시험 디바이스의 시험을 제어하는 제어 장치와, 상기 피시험 디바이스와의 사이에 신호를 주고 받는 시험 유닛과, 상기 제어 장치로부터 상기 시험 유닛으로 송신되는 액세스 요구를 버퍼링하여, 상기 제어 장치로부터 미리 정해진 버퍼 제어용 어드레스에의 라이트 요구의 완료에 앞서, 선행하여 버퍼링한 액세스 요구를 상기 시험 유닛측으로 발행하는 버퍼부를 포함하는 시험 장치를 제공한다.
본 발명의 제2 태양에서는, 피시험 디바이스를 시험하는 시험 장치에 의한 시험 방법에 있어서, 상기 시험 장치는, 상기 피시험 디바이스의 시험을 제어하는 제어 장치와, 상기 피시험 디바이스와의 사이에 신호를 주고 받는 시험 유닛을 포함하고, 상기 제어 장치로부터 상기 시험 유닛으로 송신되는 액세스 요구를 버퍼링하여, 상기 제어 장치로부터 미리 정해진 버퍼 제어용 어드레스에의 라이트 요구의 완료에 앞서, 선행하여 버퍼링한 액세스 요구를 상기 시험 유닛측으로 발행하는 시험 방법을 제공한다.
또한, 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은, 본 실시 형태에 관한 시험 장치(10)의 구성을 나타낸다.
도 2는, 본 실시 형태에 관한 시험 유닛(12) 및 중계 장치(16)의 구성을 나타낸다.
도 3은, 라이트 액세스 요구 및 리드 액세스 요구의 전파의 일례를 나타낸다.
도 4는, 도 3의 액세스 요구의 열에 버퍼 클리어 요구를 삽입한 액세스 요구의 열에서의, 각 액세스 요구의 전파의 일례를 나타낸다.
도 5는, 도 4의 액세스 요구의 열의 실행 순서를 변경한 액세스 요구의 열에서의, 각 액세스 요구의 전파의 일례를 나타낸다.
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은, 본 실시 형태에 관한 시험 장치(10)의 구성을 나타낸다. 시험 장치(10)는, 반도체 장치 등의 피시험 디바이스를 시험한다. 시험 장치(10)는, 하나 또는 복수의 시험 유닛(12)과, 제어 장치(14)와, 중계 장치(16)를 구비한다.
각 시험 유닛(12)은, 피시험 디바이스와의 사이에 신호를 주고 받는다. 시험 유닛(12)은, 일례로서, 피시험 디바이스에 대해서 시험 패턴에 따른 파형의 시험 신호를 공급하여, 피시험 디바이스로부터의 응답 신호와 기대값 패턴에 따른 논리값과 비교하여 피시험 디바이스의 양부를 판정한다.
제어 장치(14)는, 하나 또는 복수의 시험 유닛(12)의 각각에 대해 액세스 요구를 주어, 각 시험 유닛(12)을 제어한다. 제어 장치(14)는, 일례로서, 프로그램을 실행함으로써 해당 제어 장치(14)로서 기능하는 컴퓨터에 의해 실현되어도 된다.
중계 장치(16)는, 제어 장치(14)와 하나 또는 복수의 시험 유닛(12)의 각각의 사이에 전송되는 액세스 요구 및 응답을 중계한다. 제어 장치(14)와 중계 치(16)의 사이는, 패러럴 데이터를 전송하는 테스터 버스(24)에 의해 접속되어도 된다. 중계 장치(16)와 하나 또는 복수의 시험 유닛(12)의 사이는, 일례로서, 시리얼 데이터를 전송하는 수미터 정도의 하나 또는 복수의 전송로(22)에 의해 접속되어도 된다.
도 2는, 본 실시 형태에 관한 시험 유닛(12) 및 중계 장치(16)의 구성을 나타낸다. 중계 장치(16)는, 하나 또는 복수의 버퍼부(32)와, 하나 또는 복수의 버스 IF부(34)를 가진다.
하나 또는 복수의 버퍼부(32)의 각각은, 해당 중계 장치(16)에 접속된 하나 또는 복수의 시험 유닛(12)의 각각에 대응하여 설치된다. 각 버퍼부(32)는, 제어 장치(14)로부터 대응하는 시험 유닛(12)으로 송신되는 액세스 요구를 수신하여, 버퍼링한다. 그리고, 각 버퍼부(32)는, 버퍼링한 액세스 요구를 대응하는 시험 유닛(12)에 송신한다. 각 버퍼부(32)는, 선행하여 수취한 액세스 요구를 선행하여 출력하는 버퍼링 방식(즉, FIFO(First In First Out) 방식)에 의해 액세스 요구를 버퍼링한다. 또한, 각 버퍼부(32)는, 대응하는 시험 유닛(12)으로부터 액세스 요구에 따른 응답을 수신하여, 제어 장치(14)에 전송한다.
중계 장치(16) 내의 하나 또는 복수의 버스 IF부(34)의 각각은, 해당 중계 장치(16)에 접속된 하나 또는 복수의 시험 유닛(12)의 각각에 대응해 설치된다. 각 버스 IF부(34)는, 해당 중계 장치(16)로부터 시험 유닛(12)에 전송되는 데이터를, 해당 중계 장치(16)가 취급하는 형식(예를 들면 패러럴 데이터)으로부터, 전송로(22)의 전송 형식(예를 들면 시리얼 데이터)으로 변환한다. 또한, 각 버스 IF부(34)는, 시험 유닛(12)으로부터 해당 중계 장치(16)에 전송되는 데이터를, 전송로(22)의 전송 형식(예를 들면 시리얼 데이터)으로부터, 해당 중계 장치(16)가 취급하는 형식(예를 들면 패러럴 데이터)으로 변환한다.
하나 또는 복수의 시험 유닛(12)의 각각은, 기능 시험부(42)와, 직류 시험부(44)와, 버스 IF부(46)와, 송수신부(48)를 가진다. 기능 시험부(42)는, 피시험 디바이스에 대해서 기능 시험을 실행한다. 기능 시험부(42)는, 제어 장치(14)로부터 주어진 액세스 요구에 따라 동작한다.
직류 시험부(44)는, 피시험 디바이스에 대해서, 직류 전원 전압을 공급한다. 또한, 직류 시험부(44)는, 피시험 디바이스에 대해서 직류 시험을 실행한다. 직류 시험부(44)는, 제어 장치(14)로부터 주어진 액세스 요구에 따라 동작한다.
버스 IF부(46)는, 중계 장치(16)로부터 해당 시험 유닛(12)에 전송되는 데이터를, 전송로(22)의 전송 형식(예를 들면 시리얼 데이터)으로부터 해당 시험 유닛(12)이 취급하는 형식(예를 들면 패러럴 데이터)으로 변환한다. 또한, 버스 IF부(46)는, 해당 시험 유닛(12)으로부터 중계 장치(16)에 전송하는 데이터를, 해당 시험 유닛(12)이 취급하는 형식(예를 들면 패러럴 데이터)으로부터 전송로(22)의 전송 형식(예를 들면 시리얼 데이터)에 변환한다.
송수신부(48)는, 제어 장치(14)로부터 해당 시험 유닛(12)으로 송신된 액세스 요구를, 버스 IF부(46)를 통해서 중계 장치(16)로부터 수신한다. 송수신부(48)는, 수신한 액세스 요구를, 기능 시험부(42) 또는 직류 시험부(44)에 보낸다. 또한, 송수신부(48)는, 제어 장치(14)로 송신해야 할 응답을, 기능 시험부(42) 또는 직류 시험부(44)로부터 수취한다. 송수신부(48)는, 수취한 응답을, 버스 IF부(46)를 통해서 중계 장치(16)로 송신한다.
도 3은, 라이트 액세스 요구 및 리드 액세스 요구의 전파의 일례를 나타낸다. 또한, 도 3은, 종축이 시각을 나타내고, 횡축이 각 시각에서의 액세스 요구의 전파 위치를 나타낸다. 또한, 도 4 및 도 5에서도 마찬가지이다.
도 3에서, 선두에 "swt"라고 기술된 액세스 요구는, 기억 장치의 지정된 어드레스에 데이터를 기입하는 라이트 액세스 요구를 나타낸다. 또한, 라이트 액세스 요구에서, "swt"에 계속되는, "TH1, PG" 등은, 데이터를 기입하는 장소를 지정하는 어드레스를 나타낸다. 또한, 라이트 액세스 요구에서, 어드레스("TH1 PG")에 계속되는 "DATA1" 등은, 기입해야 할 데이터를 나타낸다.
또한, 도 3에서, 선두에 "srd"라고 기술된 액세스 요구는, 기억 장치의 지정 된 어드레스로부터 데이터를 독출하는 리드 액세스 요구 및 해당 리드 액세스 요구의 응답을 나타낸다. 또한, 리드 액세스 요구에서, "srd"에 계속되는, "TH1 PG" 등은, 데이터를 독출하는 장소를 지정하는 어드레스를 나타낸다.
또한, 라이트 액세스 요구 및 리드 액세스 요구의 어드레스로서 표시된 "TH1"는, 제1 시험 유닛(12)을 나타내고, TH2는, 제2 시험 유닛(12)을 나타낸다. 또한, "TH1" 또는 "TH2"에 계속되는 "PG"는 기능 시험부(42)를 나타내고, "DPU"는 직류 시험부(44)를 나타낸다. 또한, 이들은, 도 4 및 도 5에서도 마찬가지이다.
도 3에 도시된 라이트 액세스 요구는, 제어 장치(14)에 의해 발행된다. 제어 장치(14)에 의해 발행된 라이트 액세스 요구는, 제어 장치(14) → 중계 장치(16) → 시험 유닛(12)의 송수신부(48) → 시험 유닛(12)의 기능 시험부(42) 또는 직류 시험부(44)로 순차적으로 전송된다. 그리고, 시험 유닛(12)의 기능 시험부(42) 또는 직류 시험부(44)는, 라이트 액세스 요구를 수취하면, 해당 라이트 액세스 요구에 포함되는 데이터를, 지정된 어드레스에 기입한다.
또한, 제어 장치(14)는, 라이트 액세스 요구를 발행하면, 해당 라이트 액세스 요구를 발행한 후, 곧바로 다음의 처리를 실행할 수 있다. 따라서, 제어 장치(14)는, 라이트 액세스 요구를 연속하여 발행할 수 있다.
도 3에 도시된 리드 액세스 요구는, 제어 장치(14)에 의해 발행된다. 제어 장치(14)에 의해 발행된 리드 액세스 요구는, 제어 장치(14) → 중계 장치(16) → 시험 유닛(12)의 송수신부(48) → 시험 유닛(12)의 기능 시험부(42) 또는 직류 시험부(44)로 순차적으로 전송된다. 시험 유닛(12)의 기능 시험부(42) 또는 직류 시험부(44)는, 리드 액세스 요구를 받으면, 해당 리드 액세스 요구에 의해 표시된 어드레스로부터 데이터를 독출하여, 독출한 데이터를 포함한 응답을 발행한다. 그리고, 시험 유닛(12)의 기능 시험부(42)에 의해 발행된 응답은, 시험 유닛(12)의 기능 시험부(42) 또는 직류 시험부(44) → 시험 유닛(12)의 송수신부(48) → 중계 장치(16) → 제어 장치(14)로 순차적으로 전송된다.
또한, 제어 장치(14)는, 리드 액세스 요구를 발행하면, 응답을 수취할 때까지, 다음의 처리를 실행할 수 없다. 따라서, 본 예에서는, 제어 장치(14)는, 시각 5로부터 시각 9의 사이는 처리를 실행할 수 없다.
도 4는, 도 3의 액세스 요구의 열에 버퍼 클리어 요구를 삽입한 액세스 요구의 열에서의, 각 액세스 요구의 전파의 일례를 나타낸다. 제어 장치(14)는, 미리 정해진 버퍼 제어용 어드레스에의 라이트 액세스 요구를 발행함으로써, 중계 장치(16) 내의 버퍼부(32) 내에 축적된 액세스 요구를 시험 유닛(12) 측에 압출하여, 버퍼부(32)의 기억 영역의 일부 또는 전부를 클리어할 수 있다. 또한, 버퍼부(32)의 기억 영역의 일부 또는 전부를 클리어한다는 것은, 버퍼부(32) 내의 액세스 요구를 삭제하는 것이 아니라, 버퍼부(32) 내의 액세스 요구를 시험 유닛(12) 측에 송신해 버퍼부(32) 내에 빈 영역을 형성하는 것을 말한다. 본 실시 형태에서, 이러한 라이트 액세스 요구를, 버퍼 클리어 요구라고 부른다.
또한, 도 4에서, "Push Buffer1"이라고 기술된 액세스 요구는, 중계 장치(16) 내의 제1 버퍼부(32) 내의 기억 영역의 일부 또는 전부를 클리어하는 버퍼 클리어 요구를 나타낸다. 또한, "Push Buffer2"라고 기술된 액세스 요구는, 중계 장치(16) 내의 제2 버퍼부(32) 내의 기억 영역의 일부 또는 전부를 클리어하는 버퍼 클리어 요구를 나타낸다. 또한, 이들은, 도 5에서도 마찬가지이다.
중계 장치(16)의 각각의 버퍼부(32) 내의 기억 영역을 클리어시키는 경우, 제어 장치(14)는, 각각의 버퍼부(32)에 대해, 미리 정해진 버퍼 제어용 어드레스에의 라이트 액세스 요구인 버퍼 클리어 요구를 중계 장치(16)에 대해서 발행한다.
각각의 버퍼부(32)는, 버퍼 클리어 요구를 받으면, 해당 버퍼 클리어 요구에 선행하여 버퍼링한 액세스 요구를 시험 유닛(12)에 송신한다. 그리고, 버퍼부(32)는, 선행하여 버퍼링한 액세스 요구의 송신을 끝내면, 해당 버퍼 클리어 요구의 완료 처리를 실행한다.
버퍼부(32)는, 완료 처리로서, 예를 들면, 완료를 나타내는 인터럽트를 제어 장치(14)에 대해서 발행하여도 된다. 또한, 버퍼부(32)는, 완료 처리로서, 예를 들면, 제어 장치(14)에 의해 액세스 가능한 레지스터에 대해서 완료한 취지를 나타내는 값을 기입하여도 된다.
이와 같이, 버퍼부(32)는, 버퍼 클리어 요구를 받으면, 해당 버퍼 클리어 요구의 완료에 앞서, 선행하여 버퍼링한 액세스 요구를 시험 유닛(12) 측으로 발행한다. 바꾸어 말하면, 버퍼부(32)는, 선행하여 버퍼링한 액세스 요구의 시험 유닛(12)에의 송신 처리를 추월하지 않도록, 해당 버퍼 클리어 요구의 완료 처리를 실시한다.
이와 같이, 제어 장치(14)는, 시험 유닛(12)에 대한 리드 액세스 요구를 발행하지 않고 , 라이트 액세스 요구를 발행하여 버퍼부(32) 내를 클리어 할 수 있다. 이에 의해, 제어 장치(14)는, 리드 액세스 요구를 발행하는 경우와는 달리, 버퍼 클리어 요구를 발행한 후, 버퍼부(32) 내의 클리어의 완료를 기다리지 않고, 다음의 처리를 실행할 수 있다. 예를 들면, 도 4에 도시된 예에서는, 제어 장치(14)는, 시각 4 이후, 또는, 시각 15 이후에서 다른 처리를 실행할 수 있다.
또한, 제어 장치(14)는, 복수의 버퍼부(32)의 각각에 대하여, 클리어 지정 정보를 포함한 비트맵을 버퍼 제어용 어드레스로 기입하는 버퍼 클리어 요구를 발행해도 된다. 여기서, 클리어 지정 정보는, 해당 버퍼부(32) 내에서의 선행하여 버퍼링한 액세스 요구를, 접속처의 시험 유닛(12) 측으로 발행 종료하는 것을 보증하는지 여부를 지정하는 정보이다.
그리고, 선행하는 액세스 요구를 발행 종료하는 것을 보증하는 클리어 지정 정보가 지정된 각각의 버퍼부(32)는, 버퍼 클리어 요구를 받은 것에 따라, 선행하는 액세스 요구를 시험 유닛(12) 측으로 발행을 종료할 때까지, 새로운 액세스 요구를 버퍼링하지 않아도 된다. 버퍼부(32)는, 일례로서, 버퍼 클리어 요구를 받은 것에 따라, 주어진 액세스 요구를 리트라이시키는 응답을 제어 장치(14)에 대하여 수행하여도 된다. 이에 의해, 제어 장치(14)는, 버퍼부(32) 내의 액세스 요구가 확실히 클리어될 때까지, 처리를 대기할 수 있다.
또한, 제어 장치(14)는, 하나의 버퍼부(32)를 통해서 시험 유닛(12)으로 송신해야 할 액세스 요구가, 해당 버퍼부(32)가 풀 상태인 것에 의해 미리 정해진 기준 리트라이 회수 이상 리트라이된 것에 따라, 해당 하나의 버퍼부(32) 내의 선행하는 액세스 요구를 발행 종료하는 것을 보증하는 클리어 지정 정보를 포함한 비트맵을 버퍼 제어용 어드레스로 기입하여도 된다. 이 경우에 있어서, 제어 장치(14)는, 해당 하나의 버퍼부(32)를 통한 액세스 요구를 중지한다.
이러한 선행하는 액세스 요구를 발행 종료하는 것을 보증하는 클리어 지정 정보가 지정된 하나의 버퍼부(32)는, 선행하는 미발행의 액세스 요구의 수(즉, 해당 버퍼부(32)에서 버퍼링하고 있는 액세스 요구의 수)가 미리 정해진 기준 미만이 된 것에 따라, 제어 장치(14)에 대해서 인터럽트를 발행한다. 그리고, 해당 하나의 버퍼부(32)로부터, 선행하는 미발행의 액세스 요구의 수가 기준 미만이 된 것을 나타내는 인터럽트를 받은 것에 따라, 해당 하나의 버퍼부(32)를 통한 액세스 요구를 재개한다. 이에 의해, 제어 장치(14)는, 버퍼부(32) 내의 액세스 요구가 풀 상태이고, 새로운 액세스 요구를 발행할 수 없는 경우에 있어서는, 소정 시간 경과하여 버퍼부(32)가 새로운 액세스 요구를 받아들이는 것이 가능해지고 나서, 액세스 요구를 기입할 수 있다. 따라서, 제어 장치(14)는, 불필요한 리트라이를 줄일 수 있다.
도 5는, 도 4의 액세스 요구의 열의 실행 순서를 변경한 액세스 요구의 열에서의, 각 액세스 요구의 전파의 일례를 나타낸다. 제어 장치(14)는, 하나의 버퍼부(32)에 대해서 버퍼 클리어 요구를 발행한 후, 해당 하나의 버퍼부(32)가 버퍼 클리어 요구에 따른 처리를 완료하기 전에, 다른 버퍼부(32)에 대해서 다른 액세스 요구를 발행하여도 된다.
예를 들면, 도 5에 도시된 바와 같이, 제어 장치(14)는, 시각 5에서 제2 버퍼부(32)에 대해서 버퍼 클리어 요구를 발행한다(도 5의 Push Buffer2). 이 경우 에 있어서, 제어 장치(14)는, 제2 버퍼부(32)에 대한 해당 버퍼 클리어 요구가 완료하기 전의 시각 6에서, 제1 버퍼부(32)에 대해서 리드 액세스 요구를 발행한다(도 5의 srd TH1, PG).
이와 같이, 제어 장치(14)는, 버퍼 클리어 요구가 라이트 액세스이므로, 요구 발행 후, 곧바로 다른 버퍼부(32)에 대해서 액세스 요구를 발행할 수 있다. 이에 의해, 제어 장치(14)는, 양호한 효율로 처리할 수 있다.
또한, 중계 장치(16)는, 하나의 시험 유닛(12)에 대응해 설치된, 복수의 버퍼부(32)를 가지는 구성이어도 된다. 예를 들면, 중계 장치(16)는, 하나의 시험 유닛(12)에 대응하여, 싱글 액세스용의 버퍼부(32)와 버스트 액세스용의 버퍼부(32)를 가지는 구성이어도 된다. 싱글 액세스용의 버퍼부(32)는, 하나의 액세스 요구에 의해 하나의 어드레스에 대해서 액세스하는 액세스 요구를 버퍼링한다. 버스트 액세스용의 버퍼부(32)는, 하나의 액세스 요구에 의해 복수의 어드레스에 대해서 액세스하는 액세스 요구를 버퍼링한다.
이러한 경우, 제어 장치(14)는, 액세스 요구를 버퍼링시키는 버퍼부(32)의 전환시에 있어서, 복수의 버퍼부(32) 내를 버퍼 클리어 요구에 의해 클리어하여도 된다. 예를 들면, 제어 장치(14)는, 싱글 액세스 요구의 후에 버스트 액세스 요구를 발행하는 경우, 버스트 액세스 요구의 전에 싱글 액세스용의 버퍼부(32)에 대해서 버퍼 클리어 요구를 발행하여도 된다. 또한, 이에 대신하여, 제어 장치(14)는, 버스트 액세스 요구의 후에 싱글 액세스 요구를 발행하는 경우, 싱글 액세스 요구의 전에 버스트 액세스용의 버퍼부(32)에 대해서 버퍼 클리어 요구를 발행하여도 된다. 이에 의해, 제어 장치(14)는, 하나의 시험 유닛(12)에 대응해 복수의 버퍼부(32)가 설치되는 경우이어도, 해당 제어 장치(14)에 의한 액세스 요구의 발행순서대로, 하나의 시험 유닛(12)에 대해서 액세스 요구를 줄 수 있다.
이상, 본 발명을 실시 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이, 청구의 범위의 기재로부터 분명하다.
예를 들면, 시험 장치(10)에 한정되지 않는 일반적인 정보 처리 시스템에, 상기 실시의 형태를 통해서 설명한 기술을 적용할 수도 있다. 예를 들면, 정보를 처리 하는 하나 또는 처리 유닛과, 처리 유닛을 제어하는 제어 장치와, 제어 장치와 처리 유닛의 사이를 중계하는 중계 장치를 구비한 정보 처리 시스템에 상기의 실시 형태를 통해서 설명한 기술을 적용할 수 있다. 이 경우, 정보 처리 시스템의 처리 유닛이, 상기의 실시 형태의 시험 유닛(12)과 같은 기능 및 구성을 가지고, 정보 처리 시스템의 제어 장치가, 상기의 실시 형태의 제어 장치(14)와 같은 기능 및 구성을 가지고, 정보 처리 시스템의 중계 장치가, 상기의 실시 형태의 중계 장치(16)와 같은 기능 및 구성을 가진다.
또한, 청구의 범위, 명세서, 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리로 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의하여야 한다. 청구의 범위, 명세서, 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음에,」등을 이용하여 설명했다고 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.

Claims (6)

  1. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스의 시험을 제어하는 제어 장치;
    상기 피시험 디바이스와의 사이에 신호를 주고 받는 시험 유닛; 및
    상기 제어 장치로부터 상기 시험 유닛으로 송신되는 액세스 요구를 버퍼링하여, 상기 제어 장치로부터 미리 정해진 버퍼 제어용 어드레스에의 라이트 요구의 완료에 앞서, 선행하여 버퍼링한 액세스 요구를 상기 시험 유닛측으로 발행하는 버퍼부
    를 포함하는,
    시험 장치.
  2. 제1항에 있어서,
    상기 버퍼부는, 상기 버퍼 제어용 어드레스에의 라이트 요구를 받은 것에 따라, 선행하여 버퍼링한 액세스 요구를 상기 시험 유닛측으로 발행 종료할 때까지, 새로운 액세스 요구를 버퍼링하지 않는,
    시험 장치.
  3. 제2항에 있어서,
    각각이 적어도 하나의 상기 시험 유닛에 접속되는 복수의 상기 버퍼부를 포함하고,
    상기 제어 장치는, 상기 복수의 버퍼부의 각각에 대하여 선행하여 버퍼링한 액세스 요구를 접속처의 상기 시험 유닛측으로 발행 종료하는 것을 보증하는지 여부를 지정하는 클리어 지정 정보를 포함한 비트맵을 상기 버퍼 제어용 어드레스로 기입하는 라이트 요구를 발행하고,
    상기 제어 장치로부터 상기 버퍼 제어용 어드레스에 대한 상기 라이트 요구를 수취한 것에 따라, 선행하는 액세스 요구를 발행 종료하는 것을 보증하는 클리어 지정 정보가 지정된 각각의 상기 버퍼부는, 선행하는 액세스 요구를 상기 시험 유닛측으로 발행 종료할 때까지, 새로운 액세스 요구를 버퍼링하지 않는,
    시험 장치.
  4. 제3항에 있어서,
    선행하는 액세스 요구를 발행 종료하는 것을 보증하는 클리어 지정 정보가 지정된 상기 버퍼부는, 선행하는 미발행의 액세스 요구의 수가 미리 정해진 기준 미만이 된 것에 따라, 상기 제어 장치에 대해서 인터럽트를 발행하는,
    시험 장치.
  5. 제4항에 있어서,
    상기 제어 장치는,
    하나의 상기 버퍼부를 통해서 상기 시험 유닛으로 송신해야 할 액세스 요구가, 해당 버퍼부가 풀 상태인 것으로 미리 정해진 기준 리트라이 회수 이상 리트라이 된 것에 따라, 해당 하나의 버퍼부 내의 선행하는 액세스 요구를 발행 종료하는 것을 보증하는 클리어 지정 정보를 포함한 비트맵을 상기 버퍼 제어용 어드레스로 기입하고,
    해당 하나의 버퍼부를 통한 액세스 요구를 중지하고,
    상기 하나의 버퍼부로부터, 선행하는 미발행의 액세스 요구의 수가 상기 기준 미만이 된 것을 나타내는 인터럽트를 받은 것에 따라, 해당 하나의 버퍼부를 통한 액세스 요구를 재개하는,
    시험 장치.
  6. 피시험 디바이스를 시험하는 시험 장치에 의한 시험 방법에 있어서,
    상기 시험 장치는,
    상기 피시험 디바이스의 시험을 제어하는 제어 장치; 및
    상기 피시험 디바이스와의 사이에 신호를 주고 받는 시험 유닛
    을 포함하고,
    상기 제어 장치로부터 상기 시험 유닛으로 송신되는 액세스 요구를 버퍼링하여, 상기 제어 장치로부터 미리 정해진 버퍼 제어용 어드레스에의 라이트 요구의 완료에 앞서, 선행하여 버퍼링한 액세스 요구를 상기 시험 유닛측으로 발행하는,
    시험 방법.
KR1020107026131A 2008-05-30 2008-08-29 시험 장치 및 시험 방법 KR101137539B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US5720608P 2008-05-30 2008-05-30
US61/057,206 2008-05-30
PCT/JP2008/065598 WO2009144844A1 (ja) 2008-05-30 2008-08-29 試験装置および試験方法

Publications (2)

Publication Number Publication Date
KR20110005283A true KR20110005283A (ko) 2011-01-17
KR101137539B1 KR101137539B1 (ko) 2012-04-23

Family

ID=41376735

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020107025746A KR101137537B1 (ko) 2008-05-30 2008-08-07 시험 장치 및 정보 처리 시스템
KR1020107025609A KR101138198B1 (ko) 2008-05-30 2008-08-08 시험 장치, 정보 처리 시스템 및 데이터 전송 방법
KR1020107025469A KR101215387B1 (ko) 2008-05-30 2008-08-08 시험 장치 및 정보 처리 시스템
KR1020107026131A KR101137539B1 (ko) 2008-05-30 2008-08-29 시험 장치 및 시험 방법

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020107025746A KR101137537B1 (ko) 2008-05-30 2008-08-07 시험 장치 및 정보 처리 시스템
KR1020107025609A KR101138198B1 (ko) 2008-05-30 2008-08-08 시험 장치, 정보 처리 시스템 및 데이터 전송 방법
KR1020107025469A KR101215387B1 (ko) 2008-05-30 2008-08-08 시험 장치 및 정보 처리 시스템

Country Status (4)

Country Link
US (4) US20110196638A1 (ko)
JP (4) JP4674273B2 (ko)
KR (4) KR101137537B1 (ko)
WO (4) WO2009144837A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10288685B2 (en) * 2014-04-30 2019-05-14 Keysight Technologies, Inc. Multi-bank digital stimulus response in a single field programmable gate array
TWI615619B (zh) * 2016-06-24 2018-02-21 致伸科技股份有限公司 與受測物通訊之方法以及應用該方法之系統
TWI653519B (zh) * 2017-05-03 2019-03-11 和碩聯合科技股份有限公司 配置單元、檢測系統及檢測方法
CN114968365B (zh) * 2022-07-27 2022-10-28 广州智慧城市发展研究院 适配器寄存器单元及包含其的主机适配器电路

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5460537A (en) 1977-10-24 1979-05-16 Nec Corp Interruption control unit
JPS5556259A (en) 1978-10-19 1980-04-24 Nec Corp Interruption circuit
JPS63213018A (ja) 1987-02-28 1988-09-05 Ricoh Co Ltd 外部記憶制御装置
US4949333A (en) * 1987-04-02 1990-08-14 Advanced Micro Devices, Inc. Enhanced universal asynchronous receiver-transmitter
JPH0581165A (ja) * 1991-09-19 1993-04-02 Fujitsu Ltd データ転送回路
JPH06295268A (ja) * 1993-04-07 1994-10-21 Fujitsu Ltd バスインタフェース回路
US5875293A (en) * 1995-08-08 1999-02-23 Dell Usa, L.P. System level functional testing through one or more I/O ports of an assembled computer system
US5894484A (en) * 1997-04-28 1999-04-13 Credence Systems Corporation Integrated circuit tester with distributed instruction processing
KR100295559B1 (ko) * 1998-05-14 2001-07-12 박종섭 램버스디램의번인테스트보드
US6263395B1 (en) * 1999-01-06 2001-07-17 Compaq Computer Corp. System and method for serial interrupt scanning
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
US6467007B1 (en) * 1999-05-19 2002-10-15 International Business Machines Corporation Processor reset generated via memory access interrupt
JP2002071762A (ja) * 2000-06-13 2002-03-12 Advantest Corp 半導体試験装置及びそのモニタ装置
WO2002056541A2 (en) * 2000-10-27 2002-07-18 Tekelec Us Methods and systems for testing comminications network components
US6862703B2 (en) * 2001-08-13 2005-03-01 Credence Systems Corporation Apparatus for testing memories with redundant storage elements
US7035755B2 (en) * 2001-08-17 2006-04-25 Credence Systems Corporation Circuit testing with ring-connected test instrument modules
ATE379811T1 (de) * 2002-10-15 2007-12-15 Socket Communications Inc Softwarekompatible parallele schnittstelle mit bidirektionalem handshaking für serielle peripherien
US7340364B1 (en) * 2003-02-26 2008-03-04 Advantest Corporation Test apparatus, and control method
JP4124345B2 (ja) * 2003-05-30 2008-07-23 シャープ株式会社 試験装置
DE602004017327D1 (de) 2003-08-06 2008-12-04 Advantest Corp Testvorrichtung, korrekturwert-verwaltungsverfahren und entsprechendes computerprogramm
JP2006119802A (ja) * 2004-10-20 2006-05-11 Hitachi Ltd マルチプロセッサシステム
US7454681B2 (en) * 2004-11-22 2008-11-18 Teradyne, Inc. Automatic test system with synchronized instruments
JP2006275986A (ja) * 2005-03-30 2006-10-12 Advantest Corp 診断プログラム、切替プログラム、試験装置、および診断方法
KR100735920B1 (ko) * 2005-12-28 2007-07-06 삼성전자주식회사 디바이스 테스트 장치 및 방법과, 그 인터페이스 장치
US7650555B2 (en) * 2006-07-27 2010-01-19 International Business Machines Corporation Method and apparatus for characterizing components of a device under test using on-chip trace logic analyzer
US7502708B2 (en) * 2006-10-12 2009-03-10 Advantest Corporation Test apparatus, and control method
KR20090077822A (ko) * 2006-10-12 2009-07-15 가부시키가이샤 어드밴티스트 시험장치 및 제어방법
US20090063085A1 (en) * 2007-09-05 2009-03-05 Teradyne,Inc. Pmu testing via a pe stage

Also Published As

Publication number Publication date
JP4674274B2 (ja) 2011-04-20
KR20110005271A (ko) 2011-01-17
JP4674275B2 (ja) 2011-04-20
KR101215387B1 (ko) 2012-12-26
US20110208448A1 (en) 2011-08-25
KR20110005273A (ko) 2011-01-17
JPWO2009144839A1 (ja) 2011-09-29
JPWO2009144837A1 (ja) 2011-09-29
KR101137539B1 (ko) 2012-04-23
KR20110005265A (ko) 2011-01-17
JP4674273B2 (ja) 2011-04-20
WO2009144838A1 (ja) 2009-12-03
US20110208465A1 (en) 2011-08-25
US20110282616A1 (en) 2011-11-17
JPWO2009144844A1 (ja) 2011-09-29
US20110196638A1 (en) 2011-08-11
WO2009144839A1 (ja) 2009-12-03
KR101137537B1 (ko) 2012-04-23
WO2009144837A1 (ja) 2009-12-03
US8942946B2 (en) 2015-01-27
KR101138198B1 (ko) 2012-05-14
JPWO2009144838A1 (ja) 2011-09-29
WO2009144844A1 (ja) 2009-12-03
US8805634B2 (en) 2014-08-12

Similar Documents

Publication Publication Date Title
US8700866B2 (en) Data transfer apparatus, data transfer device, and data transfer method in a data transfer device
US6839777B1 (en) System and method for transferring data over a communication medium using data transfer links
KR101137539B1 (ko) 시험 장치 및 시험 방법
CN110941578B (zh) 一种具有dma功能的lio的设计方法及装置
US20060236001A1 (en) Direct memory access controller
US6061757A (en) Handling interrupts by returning and requeuing currently executing interrupts for later resubmission when the currently executing interrupts are of lower priority than newly generated pending interrupts
CN103903651A (zh) 双线串行端口内建自测电路及其通讯方法
US7409486B2 (en) Storage system, and storage control method
CN110990310B (zh) 一种设备端sd控制器、控制方法及电子设备
JP2008015876A (ja) データアクセスシステム、データアクセス装置、データアクセス集積回路及びデータアクセス方法
JP5414209B2 (ja) メモリコントローラおよびその制御方法
US7039730B2 (en) Storage device control apparatus and method
CN101976230B (zh) 通用序列总线传输转译器及输入请求同步传输方法
CN100365606C (zh) 安全数字存储卡数据的存储器直接存取方法及其接口电路
CN109992560B (zh) 一种通信方法及通信系统
CN112214434A (zh) 处理电路、信息处理设备和信息处理方法
CN110399322B (zh) 一种数据传输方法及乒乓dma架构
US9703730B2 (en) Arbitration circuit and processing method of arbitration circuit
KR100460994B1 (ko) 직접 메모리 액세스 기능을 구비한 광대역 입출력 장치 및그 방법
CN116340217A (zh) 数据处理方法及相关装置
CN117667798A (zh) 一种PCIe-USBTMC转接系统及方法
CN117251396A (zh) 一种多路慢速总线桥接装置及方法
CN117349103A (zh) 基于fpga验证soc芯片pcie控制器的系统
KR20150034493A (ko) 캐시를 이용한 데이터 복사 방법 및 그 장치
JP2012094081A (ja) バス調停回路及びバス調停方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 8