JP2002071762A - 半導体試験装置及びそのモニタ装置 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、リレーの動作回数などの試験履歴
をモニタできる半導体試験装置及びそのモニタ装置を提
供する。 【解決手段】 各試験回路をバスの信号情報により制御
して被測定デバイスの試験をする半導体試験装置におい
て、前記バスの信号情報を交互に書き込む複数のバッフ
ァと、該複数のバッファの信号情報を交互に読み出して
ファイルとして保存し、解析するコンピュータとを設け
て、試験履歴をモニタできる解決手段。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、リレーの動作回数
などの試験履歴を個別にモニタして保守を容易にした半
導体試験装置及びそのモニタ装置並びにフィルタ装置に
関する。

【０００２】

【従来の技術】従来技術の例について、図５〜図７を参
照して構成と動作について説明する。最初に半導体試験
装置の概要構成例について説明する。図７に示すよう
に、半導体試験装置は、ワークステーション１０と、メ
インフレーム２０と、テストヘッド３０と、パフォーマ
ンスボード８０と、ＩＣソケット９０とで構成してい
る。

【０００３】ワークステーション１０は、半導体試験装
置と人とのインタフェースとなる入出力手段である。

【０００４】メインフレーム２０は、半導体試験装置の
電源部と、テスタプロセッサと、各試験ユニット等を内
蔵している。

【０００５】テストヘッド３０は、試験チャンネル数に
対応した電子回路のピンエレクトロニクス４０の基板を
多数内蔵している。

【０００６】パフォーマンスボード８０は、被測定デバ
イス対応したＩＣソケット９０を実装して、試験する被
測定デバイス（以下、ＤＵＴと記す）により交換搭載で
きるボードである。

【０００７】ＩＣソケット９０は、ＤＵＴ９１のピン数
やパッケージに対応したソケットである。

【０００８】次に、半導体試験装置の試験方法につい
て、図５のブロック図を参照して説明する。但し、図を
簡明とするため、試験チャンネル数は１チャンネルの場
合で示しているが、試験チャンネル数が５１２チャンネ
ルある場合、ピンエレクトロニクス４０も５１２チャン
ネル分ある。

【０００９】ＤＣパラメトリック試験の電圧印加電流測
定を行う場合は、リレーＳ１２をＯＦＦ（ブレーク）、
リレーＳ１１をＯＮ（メーク）として、直流試験器８か
ら試験電圧を発生してＤＵＴ９１のピンに印加し流れる
電流を測定している。

【００１０】ファンクション試験をＤＵＴ９１のＩ／Ｏ
ピンに対しておこなう場合について以下説明する。パタ
ーン発生器５において、タイミング発生器４から出力さ
れた基本クロック信号に同期して論理データを発生す
る。

【００１１】波形整形器６において、パターン発生器５
からの論理データと、タイミング発生器４からのクロッ
ク信号とで試験パターンを生成する。

【００１２】ピンエレクトロニクス４０において、リレ
ーＳ１１、Ｓ１３をＯＦＦ、リレーＳ１２をＯＮとし
て、試験パターンはドライバＤ１１により所定の電圧レ
ベル（ＶＩＨ／ＶＩＬ）に増幅してＤＵＴ９１のピンに
出力する。

【００１３】また、ＤＵＴ９１のピンからの出力信号
は、リレーＳ１１をＯＦＦ、リレーＳ１３をＯＮとして
抵抗Ｒ１で終端し、リレーＳ１２をＯＮとしてコンパレ
ータＣ１１により電圧比較して論理信号として出力す
る。

【００１４】論理比較器７において、タイミング発生器
４からのストローブ信号のタイミングで、ＤＵＴ９１の
論理出力信号と、パターン発生器５からの期待値とを論
理比較してパス／フェイル判定をおこなう。

【００１５】次に、ピンエレクトロニクス４０のリレー
制御と、各試験回路の制御の一例について図６を参照し
て説明する。但し、リレーＳ１１〜Ｓ１ｎは、ピンエレ
クトロニクスのすべてのチャンネル分のリレーとする。

【００１６】図６に示すように、制御用のテスタプロセ
ッサ２と、制御部３と、タイミング発生器４と、パター
ン発生器５と、波形整形器６と、論理比較器７と、直流
試験器８などの試験回路がテスタバス２００に接続され
て制御される。

【００１７】テスタバス２００は、例えばデータ８ビッ
ト、クロック等の制御信号などで構成され、３２ビット
データを８ビット毎に区切ってシリアル転送している。

【００１８】制御部３は、ピンエレクトロニクス４０の
ドライバＤ１１に与える電圧レベル（ＶＩＨ／ＶＩＬ）
や、リレー制御回路３１などに与える制御信号をテスト
ヘッドバス１００により供給する。但し、図６のブロッ
ク図は、制御部３他を１つのユニットとして表示してい
るが合体または分散して回路構成している場合もある。

【００１９】リレー制御回路３１は、どのチャンネルの
どのリレーを制御するかの信号を発生する。

【００２０】リレーＳ１１〜Ｓ１ｎは、ドライバＤ２１
〜Ｄ２ｎにより電磁コイルをＯＮ／ＯＦ制御してリード
をＯＮ（メーク）／ＯＦＦ（ブレーク）するリードリレ
ー等である。

【００２１】ここで、リレーＳ１１〜Ｓ１ｎの数は、例
えば５１２チャンネルで、１チャンネル分として３個使
用すれば合計１５３６個となる。実際に使用されるリレ
ーの数は、ピンエレクトロニクスの種類により３〜８個
であるので非常に多数となる。

【００２２】一方、リレーＳ１１〜Ｓ１ｎは、接点を通
電しないドライ状態でＯＮ／ＯＦＦする場合と、通電さ
せたウェット状態でＯＮ／ＯＦＦする場合がある。一般
に、リレーＳ１１〜Ｓ１ｎは、寿命の関係で接点を通電
しないドライ状態でＯＮ／ＯＦＦするが、試験目的によ
っては通電させたウェット状態でＯＮ／ＯＦＦすること
もある。

【００２３】次に、半導体試験装置の保守について説明
する。半導体試験装置は、リードリレーや、モータなど
の寿命部品や、経時的に劣化するコンデンサ等を使用し
ている。そのため、例えばリレーの動作回数をチェック
するため、ＯＮ／ＯＦＦ制御信号をカウンタ１に接続し
て積算している。しかし、試験プログラムによりＯＮ／
ＯＦＦする回数はリレー毎に異なるし、ドライ状態とウ
ェット状態でのＯＮ／ＯＦＦかにより寿命に差がある
し、リレーの数も多く交換時期の把握が困難であった。

【００２４】

【発明が解決しようとする課題】上記説明のように、従
来の半導体試験装置は、寿命部品や、経時的に劣化する
部品などの動作が個別に把握できず保守が困難であっ
た。そこで、本発明は、こうした問題に鑑みなされたも
ので、その目的は、リレーの動作回数などの試験履歴を
バスの制御データから個別にモニタできる半導体試験装
置及びそのモニタ装置を提供することにある。一方、テ
スタバスからモニタ情報を取り出す検索は、従来ソフト
ウェアで行っているが、コンピュータが検索処理する時
間以外に試験データをコンピュータに取り込んで検索結
果を出力するまでの時間が１０μｓ位必要としていた。
そのため、どんなに高速のコンピュータを使用しても、
従来の方法では検索時間の短縮が容易にできなかった。
そこで、さらにテスタバス情報からモニタ情報の高速検
索ができるフィルタ装置を提供することにある。

【００２５】

【課題を解決するための手段】即ち、上記目的を達成す
るためになされた本発明の第１は、制御信号を書き込む
記憶手段と、該記憶手段から読み出した信号の情報を解
析する解析手段と、該解析手段により得られた解析情報
により寿命部品の寿命予測をする寿命予測手段と、を設
けた半導体試験装置。

【００２６】また、上記目的を達成するためになされた
本発明の第２は、半導体試験装置において、制御信号を
書き込む記憶手段と、該記憶手段から読み出した信号の
情報を解析する解析手段と、を設けて、試験履歴をモニ
タできる半導体試験装置を要旨としている。

【００２７】また、上記目的を達成するためになされた
本発明の第３は、制御信号を書き込む記憶手段と、該記
憶手段から読み出した信号の情報を検索データにより検
索するフィルタ手段と、該フィルタ手段により検索した
信号の情報を解析する解析手段と、該解析手段により得
られた解析情報により寿命部品の寿命予測をする寿命予
測手段と、を設けた半導体試験装置を要旨としている。

【００２８】また、上記目的を達成するためになされた
本発明の第４は、各試験回路をバスの信号により制御し
て被測定デバイスの試験をする半導体試験装置におい
て、前記バスの信号情報を書き込む複数のバッファと、
該複数のバッファの信号情報を読み出してファイルとし
て保存し、解析するコンピュータと、を設けて、試験履
歴をモニタできる半導体試験装置を要旨としている。

【００２９】また、上記目的を達成するためになされた
本発明の第５は、各試験回路をバスの信号情報により制
御して被測定デバイスの試験をする半導体試験装置にお
いて、前記バスの信号情報を書き込み又は読み出す第１
のバッファと、前記バスの信号情報を書き込み又は読み
出す第２のバッファと、第１のバッファまたは第２のバ
ッファに切り換えて交互にバスの信号を接続する第１の
切換手段と、該第１の切り換え手段が第１のバッファに
切り換えているときは第２のバッファを選択し、該第１
の切り換え手段が第２のバッファに切り換えているとき
は第１のバッファを選択して切り換え、読み出した信号
を出力する第２の切換手段と、該第２の切換手段で交互
に選択して転送したバッファの信号情報をファイルとし
て保存し、解析するコンピュータと、を設けて、該ファ
イルから試験履歴をモニタできる半導体試験装置を要旨
としている。

【００３０】また、上記目的を達成するためになされた
本発明の第６は、モニタする試験履歴は、リレー動作の
積算値である本発明の第３、４または５記載の半導体試
験装置。

【００３１】また、上記目的を達成するためになされた
本発明の第７は、モニタする試験履歴は、リレーのウェ
ット及びドライの動作の積算値である本発明の第６記載
の半導体試験装置を要旨としている。

【００３２】また、上記目的を達成するためになされた
本発明の第８は、リレー動作の積算値にリミット値を設
けて、警告表示する本発明の第６または７記載の半導体
試験装置を要旨としている。

【００３３】また、上記目的を達成するためになされた
本発明の第９は、バスの信号情報から所定の信号情報の
みを通過させるフィルタ手段を設けて、バッファに出力
する本発明の第３、４または５記載の半導体試験装置を
要旨としている。

【００３４】また、上記目的を達成するためになされた
本発明の第１０は、半導体試験装置の制御信号情報を書
き込むバッファと、該バッファの信号情報をファイルと
して保存し、解析するコンピュータと、を設けて、試験
履歴をモニタできる半導体試験装置のモニタ装置を要旨
としている。

【００３５】また、上記目的を達成するためになされた
本発明の第１１は、半導体試験装置の試験回路を制御す
るバスに接続して、該バスの信号情報を交互に書き込む
複数のバッファと、該複数のバッファの信号情報を交互
に読み出してファイルとして保存し、解析するコンピュ
ータと、を設けて、試験履歴をモニタできる半導体試験
装置のモニタ装置。

【００３６】また、上記目的を達成するためになされた
本発明の第１２は、半導体試験装置の試験回路を制御す
るバスに接続して、該バスの信号情報を書き込み又は読
み出す第１のバッファと、該バスの信号情報を書き込み
又は読み出す第２のバッファと、第１のバッファまたは
第２のバッファに切り換えて交互にバスの信号を接続す
る第１の切換手段と、該第１の切り換え手段が第１のバ
ッファに切り換えているときは第２のバッファを選択
し、該第１の切り換え手段が第１のバッファに切り換え
ているときは第１のバッファを選択して切り換え、読み
出した信号を出力する第２の切換手段と、該第２の切換
手段で交互に選択して転送したバッファの信号情報をフ
ァイルとして保存し、解析するコンピュータと、を設け
て、該ファイルから試験履歴をモニタできる半導体試験
装置のモニタ装置を要旨としている。

【００３７】また、上記目的を達成するためになされた
本発明の第１３は、モニタする試験履歴は、リレー動作
の積算値である本発明の第１０、１１または１２記載の
半導体試験装置のモニタ装置を要旨としている。

【００３８】また、上記目的を達成するためになされた
本発明の第１４は、モニタする試験履歴は、リレーのウ
ェット及びドライの動作の積算値である本発明の第１３
記載の半導体試験装置のモニタ装置を要旨としている。

【００３９】また、上記目的を達成するためになされた
本発明の第１５は、リレー動作の積算値にリミット値を
設けて、警告表示する本発明の第１３または１４記載の
半導体試験装置のモニタ装置を要旨としている。

【００４０】また、上記目的を達成するためになされた
本発明の第１６は、バスの信号情報から所定の信号情報
のみを通過させるフィルタ手段を設けて、バッファに出
力する本発明の第１０、１１または１２記載の半導体試
験装置のモニタ装置を要旨としている。

【００４１】また、上記目的を達成するためになされた
本発明の第１７は、複数のリレーを制御して被測定デバ
イスの試験をする半導体試験装置において、前記リレー
の接点を通電したウェット状態でのＯＮ／ＯＦＦ回数
と、接点を通電しないドライ状態でのＯＮ／ＯＦＦ回数
とを記憶手段に保存して試験履歴を解析する半導体試験
装置のモニタ装置を要旨としている。

【００４２】また、上記目的を達成するためになされた
本発明の第３に記載のフィルタ手段は、検索データを格
納する記憶手段と、該記憶手段の検索データと入力デー
タとを比較するデータ比較手段と、比較結果からアドレ
スを発生するアドレス発生手段と、を設け、バイナリサ
ーチにより検索結果を出力するフィルタ装置を要旨とし
ている。

【００４３】また、上記目的を達成するためになされた
本発明の第３に記載のフィルタ手段は、検索データを格
納する記憶手段は、検索データの個数より大で、かつ一
番近い２のｎ乗の値を格納するレジスタであることを特
徴とするフィルタ装置を要旨としている。

【００４４】また、上記目的を達成するためになされた
本発明の第３に記載のフィルタ手段は、検索スタート信
号を受けて検索のタイミング信号を発生するタイミング
発生手段を更に備えることを要旨としている。

【００４５】また、上記目的を達成するためになされた
本発明の第３に記載のフィルタ手段は、アドレス発生手
段は、データ比較手段の比較結果を受けて、加算又は１
の補数加算の演算をする全加算器と、演算結果を保持す
るレジスタを備えることを要旨としている。

【００４６】また、上記目的を達成するためになされた
本発明の第３に記載のフィルタ手段は、半導体試験装置
のテスタバスの信号を取り込むバッファと、該バッファ
出力のアドレスバス信号とデータバス信号とをそれぞれ
受けて、ゲート出力をコンピュータに転送するゲート手
段と、を設け、バッファ出力のアドレス信号を入力デー
タとして受けて、バイナリサーチにより検索成功したフ
ラグの通知信号を前記ゲート手段のゲート信号とするこ
とを要旨としている。

【００４７】

【発明の実施の形態】本発明の実施の形態は、下記の実
施例において説明する。

【００４８】

【実施例】本発明の実施例について、図１〜図４を参照
して構成と動作について説明する。半導体試験装置の概
要構成例については従来と同様であり、従来技術におい
て説明したので省略する。また、半導体試験装置の試験
方法例も従来と同様であるので説明を省略する。

【００４９】最初に、ピンエレクトロニクス４０のリレ
ー制御と、各試験回路のユニットの制御信号について図
１の例を参照して説明する。図１に示すように、制御す
るテスタプロセッサ２と、制御部３と、タイミング発生
器４と、パターン発生器５と、波形整形器６と、論理比
較器７と、直流試験器８とが、従来同様テスタバス２０
０に接続されて制御される。また、リレー制御回路３１
によるリレーＳ１１〜Ｓ１ｎの制御は、カウンタ１を削
除した以外は従来と同様の構成であるので動作説明を省
略する。そして、本実施例の半導体試験装置では、テス
タバス２００に接続されたバッファ回路５０と、バス３
００で接続されたコンピュータ７０とを追加して構成し
ている。

【００５０】コンピュータ７０は、バスインタフェース
により外部データをファイルに保存し、ソフトウェアに
よりデータ解析表示するパソコン等の解析手段である。

【００５１】次に、バッファ回路５０の構成と各動作に
ついて、図４を参照して説明する。図４に示すように、
バッファ回路５０は、バスインタフェース５７、５８
と、ＡＮＤゲート５１〜５４と、ＯＲゲート５６と、バ
ッファ制御回路６０と、バッファ６１、６２と、アドレ
スカウンタ６３、６４と、で構成している。

【００５２】バスインタフェース５７は、テスタバス２
００に接続して信号情報を取り込むためのインタフェー
スである。バスインタフェース５８は、コンピュータ７
０に接続して信号情報を転送するバスインタフェースで
ある。

【００５３】ＡＮＤゲート５１、５２は、バッファ制御
回路６０からの書き込み選択信号（Write Select）に
より、テスタバス２００からの信号情報をバッファ６１
またはバッファ６２に切り換える切換手段である。ＡＮ
Ｄゲート５３、５４は、バッファ制御回路６０からの読
み出し選択信号（Read Select）により、バッファ６１
またはバッファ６２に取り込んだデータを切り換える出
力する切換手段である。そして、ＯＲゲート５６は、Ａ
ＮＤゲート５３、５４の出力をＯＲしてバスインタフェ
ース５８へ出力する。

【００５４】バッファ６１、６２は、バッファ制御回路
６０からの読み出し／書き込み信号（Ｒ／Ｗ）により、
アドレスカウンタ６３、６４の指定アドレス（Addres
s）の読み出し／書き込みするメモリ等の記憶手段で、
例えば２ＭＢ容量とする。バッファ６１、６２のメモリ
容量は、テスタバス２００の転送速度と、バス３００の
転送速度との関係で決める。

【００５５】バッファ制御回路６０は、テスタバスの同
期クロックを受けてバッファ６１、６２への書き込み同
期信号とし、ＡＮＤゲート５１、５２の切り換え信号
（Write Select）を出力し、バッファ６１、６２を読
み出し／書き込みする信号（Ｒ／Ｗ）を出力し、アドレ
スカウンタ６３、６４のアドレス（Address）を進める
クロック（clk）を出力し、ＡＮＤゲート５３、５４の
切り換え信号（Read Select）を出力する。

【００５６】次に、バッファ６１、６２への書き込み／
読み出しの交互選択動作のタイミングについて説明す
る。バッファ６１が書き込みから読み出し（Write to
Read）に切りかわるタイミングは、バッファ６２の読
み出しが完了で、且つバッファ６１がフル書き込みとな
り、アドレスカウンタ６３から書き込みの桁借り信号
（Borrow）を発生したときおこなう。

【００５７】バッファ６２が読み出しから書き込み（Re
ad to Write）に切りかわるタイミングは、バッファ
６２の読み出しが完了で、且つバッファ６１がフル書き
込みとなり、アドレスカウンタ６３から書き込みの桁借
り信号（Borrow）を発生したときおこなう。

【００５８】バッファ６１が読み出しから書き込み（Re
ad to Write）に切りかわるタイミングは、バッファ
６１の読み出しが完了で、且つバッファ６２がフル書き
込みとなり、アドレスカウンタ６４から書き込みの桁借
り信号（Borrow）を発生したときおこなう。

【００５９】バッファ６２が書き込みから読み出し（Wr
ite to Read）に切りかわるタイミングは、バッファ
６１の読み出しが完了で、且つバッファ６２がフル書き
込みとなり、アドレスカウンタ６４から書き込みの桁借
り信号（Borrow）を発生したときおこなう。

【００６０】バッファ回路５０で取り込んだ情報データ
は、連続して読み出してバスによりコンピュータ７０へ
転送する。コンピュータ７０へ転送する情報データは、
例えば図２に示すように、バッファ６１とバッファ６２
とを２ＭＢごとに交互に選択して読み出した、３２ビッ
ト（ハーフワード）のアドレスと３２ビット（ハーフワ
ード）の３２ビット／ワードの連続データである。そし
て、コンピュータ７０に転送された情報データをファイ
ル化し、マシーンワードをデコード処理してわかりやす
い表現形式に変換し、結果の表示や警告表示等をおこな
う。

【００６１】次に、本発明の半導体試験装置の試験履歴
をモニタする方法について具体例で説明する。図１と図
５に示すリレーＳ１１の動作回数にリミット値を設けて
警告表示する場合について、図３のフローチャートを参
照して以下箇条書きで説明する。

【００６２】（１）半導体試験装置が稼働していればス
テップ４１０へすすみ、稼働していなければ終了（エン
ド）する（ステップ４００）。

【００６３】（２）３２ビット（ハーフワード）のアド
レスを読む（ステップ４１０）。

【００６４】（３）読んだアドレスにリレーの情報が有
ればステップ４３０へすすみ、無ければステップ４２１
へすすむ（ステップ４２０）。

【００６５】（４）アドレスのハーフワードに続くデー
タのハーフワードを空送りしてステップ４００へ戻る
（ステップ４２１）。

【００６６】（５）アドレスに続く３２ビット（ハーフ
ワード）のデータの情報を読む（ステップ４３０）。

【００６７】（６）リレーＳ１１の制御データがＯＮと
なっていればステップ４６０へすすみ、ＯＮでなければ
ステップ４００へ戻る（ステップ４００）。

【００６８】（７）リレーＳ１１がＯＮになる以前の制
御データがＯＦＦであればステップ４７０へすすみ、Ｏ
Ｎになる以前の制御データがＯＮであればステップ４０
０へ戻る（ステップ４６０）。

【００６９】（８）直流試験器８（ＵＤＣ）が通電中な
らばステップ４８０へすすみ、通電中でないならばステ
ップ４８１へすすむ。

【００７０】（９）リレーＳ１１のウェットの動作回数
を積算計数するカウンタを＋１する（ステップ４８
０）。

【００７１】（１０）リレーＳ１１のドライの動作回数
を積算計数するカウンタを＋１する（ステップ４８
１）。

【００７２】（１１）リレーＳ１１のウェットカウンタ
の積算値がリミット値以上ならステップ５００へすす
み、リミット値を越えていなければステップ４００へ戻
る（ステップ４９０）。

【００７３】（１２）リレーＳ１１のドライカウンタの
積算値がリミット値以上ならステップ５００へすすみ、
リミット値を越えていなければステップ４００へ戻る
（ステップ４９１）。

【００７４】（１３）リレーＳ１１がウェットまたはド
ライ状態のそれぞれリミット値を越えた警告表示をする
（ステップ５００）。

【００７５】上記ステップにより、ドライ状態またはウ
ェット状態でのＯＮ／ＯＦＦかにより寿命に差があるリ
ードリレーでも個別にそれぞれモニタできるので交換時
期の把握が容易となる。また、図３のフローチャートは
リレーＳ１１の場合で説明したが、コンピュータ７０に
取り込んだ情報データのファイルには、半導体試験装置
の試験履歴情報が各種含まれているので、他のすべての
リレーＳ１２〜Ｓ１ｎの履歴情報も個別に警告表示させ
たり動作回数をモニタすることも同様にできる。さら
に、半導体試験装置の履歴情報を解析して、稼働状況か
らリレーの寿命予測をおこなうもできる。

【００７６】さらに、モータの動作時間、コンデンサの
リップル等の履歴情報を取得解析してディスプレイに表
示することもできるので、得られた解析結果から寿命部
品の寿命予測や保守管理等が個別に行える。

【００７７】ところで、試験履歴情報をモニタできる半
導体試験装置として説明したが、従来の半導体試験装置
にバッファ回路５０とコンピュータ７０とによるモニタ
装置を接続して試験履歴情報を得ることもできる。ま
た、試験履歴情報として必要でない情報もテスタバス２
００には含まれているので、バッファに書き込む前にあ
らかじめ不要な情報の信号をフィルタリングして除去す
るフィルタ手段を設けることで、記憶手段であるバッフ
ァの容量を少なくすることもできる。

【００７８】なお、本発明の半導体試験装置の履歴情報
のモニタ装置はテスタバスから独立して取り込む方式な
ので、半導体試験装置のスループットに影響を与えない
で実施できる。また、従来のデバイスの試験プログラム
や半導体試験装置のオペレーションに変更を必要としな
いで実施できる。

【００７９】半導体試験装置のテスタバス情報からモニ
タ情報等を検索出力するフィルタ装置について説明す
る。本発明のフィルタ装置は、従来のソフトウェアのバ
イナリサーチによる検索をハードウェア構成により実現
している。そのため、本発明のフィルタ装置の動作は、
ソフトウェアの動作と対応しているので、ソフトウェア
によるバイナリサーチの検索方法について先に説明す
る。

【００８０】最初に、バイナリサーチを行うための前処
理について図１０を参照して説明する。どのデータを検
索するかは、予めコンピュータで前処理して、記憶手段
のメモリ等（例えば、Ｄレジスタ）に検索データとして
格納しておく必要がある。検索データは、説明を簡明と
するため、例えば、１０進数の１４個（１、３、５、・
・・２５、２８）の数値とする。データを数値として、
数値の大きいデータから小さいデータに降順に並び替え
る（２８、２５、・・・５、３、１）。

【００８１】また、検索データの個数１４より大で、か
つ一番近い２のｎ乗のｎＭＡＸを求める。この場合、ｎ
＝４で、ｎＭＡＸ＝１６となる。ここで、メモリ（Ｄレ
ジスタ）のアドレスＪは、１からｎＭＡＸとし、アドレ
スＪのデータをＤ［Ｊ］と表記する。さらに、図１０に
示すように、メモリ（Ｄレジスタ）の最後のアドレスＪ
＝１６から、１４個の検索データを数値の大きいほうか
ら下詰めで格納する。

【００８２】次に、ソフトウェアによるバイナリサーチ
の動作を図１１のフローチャートを参照して箇条書きで
説明する。また、検索データを１１とし、入力データＳ
＝１１の具体例で説明する。

【００８３】（１）Ｊ＝Ｋ＝ｎＭＡＸとし、初期値Ｎ＝
０とする（ステップ５１０）。具体例では、Ｊ＝１６、
Ｋ＝８、またｎ＝４である。

【００８４】（２）Ｎがｎより大でなければステップ５
３０へすすみ、Ｎがｎより大ならステップ５２１へすす
む（ステップ５２０）。具体例では、ｎ＝４なので、Ｎ
＝４以下のときステップ５３０へすすむ。Ｎ＝５のとき
ステップ５２１へすすむ。

【００８５】（３）Ｋを１／２してＫとする（ステップ
５３０）。具体例では、Ｎ＝０のとき、Ｋ＝１６を１／
２すると、Ｋ＝８となる。Ｎ＝１のとき、Ｋ＝８を１／
２すると、Ｋ＝４となる。Ｎ＝２のとき、Ｋ＝４を１／
２すると、Ｋ＝２となる。Ｎ＝３のとき、Ｋ＝２を１／
２すると、Ｋ＝１となる。

【００８６】（４）メモリの最後のＤ［Ｊ］と検索デー
タＳとを比較して、Ｄ［Ｊ］＞Ｓのときステップ５４１
へすすみ、Ｄ［Ｊ］＜Ｓのときステップ５４２へすす
み、Ｄ［Ｊ］＝Ｓのときステップ５５０へすすむ（ステ
ップ５４０）。具体例では、Ｎ＝０のとき、Ｊ＝１６
で、Ｄ［１６］＝２８なので、Ｄ［１６］＞１１とな
り、ステップ５４１へすすむ。Ｎ＝１のとき、Ｊ＝８
で、Ｄ［８］＝１０なので、Ｄ［８］＜１１となり、ス
テップ５４２へすすむ。Ｎ＝２のとき、Ｊ＝１２で、Ｄ
［１２］＝２０なので、Ｄ［１２］＞１１となり、ステ
ップ５４１へすすむ。Ｎ＝３のとき、Ｊ＝１０で、Ｄ
［１０］＝１３なので、Ｄ［１０］＞１１となり、ステ
ップ５４１へすすむ。Ｎ＝４のとき、Ｊ＝９で、Ｄ
［９］＝１１なので、Ｄ［９］＝１１となり、ステップ
５５０へすすむ。

【００８７】（５）Ｄ［Ｊ］＞Ｓのとき、ＪからＫを減
算してＪとする（ステップ５４１）。具体例では、Ｎ＝
０のとき、Ｊ＝１６、Ｋ＝８なので、Ｊ＝８となる。Ｎ
＝２のとき、Ｊ＝１２、Ｋ＝２なので、Ｊ＝１０とな
る。Ｎ＝３のとき、Ｊ＝１０、Ｋ＝１なので、Ｊ＝９と
なる。

【００８８】（６）Ｄ［Ｊ］＜Ｓのとき、ＪとＫを加算
してＪとする（ステップ５４２）。具体例では、Ｎ＝１
のとき、Ｊ＝８、Ｋ＝４なので、Ｊ＝１２となる。

【００８９】（７）Ｎに１を加算してＮとし、ステップ
５２０へもどり、ループ処理動作をする（ステップ５４
３）。具体例では、Ｎ＝０のとき、１を加算してＮ＝１
とし、ステップ５２０へもどる。Ｎ＝１のとき、１を加
算してＮ＝２とし、ステップ５２０へもどる。Ｎ＝２の
とき、１を加算してＮ＝３とし、ステップ５２０へもど
る。Ｎ＝３のとき、１を加算してＮ＝４とし、ステップ
５２０へもどる。

【００９０】（８）Ｄ［Ｊ］＝Ｓのとき、入力データと
検索データとが一致し、検索成功となり、次のステップ
へすすむ（ステップ５５０）。具体例では、Ｎ＝４のと
き、入力データの１１とメモリのデータＤ［９］＝１１
と一致して検索が成功した。

【００９１】（９）ステップ５２０でＮ≦ｎでないと
き、入力データが検索データと一致しなかったので、検
索不成功となり次のステップへすすむ（ステップ５２
１）。具体例では、Ｎ＝５で検索不成功となり、次のス
テップへすすむ。

【００９２】次に、上記のバイナリサーチを本発明のハ
ードウェア構成のフィルタ装置について、図８と図１０
とを参照して構成と動作の説明をする。図８に示すよう
に、本発明のフィルタ装置は、検索データ格納部４１
と、データ比較部４２と、ＥＱレジスタ４３と、タイミ
ング発生部４４と、ｎＭＡＸレジスタ４５と、アドレス
発生部４６とで要部を構成している。

【００９３】検索データ格納部４１は、書き込み読み出
しができるメモリ等の記憶手段である。

【００９４】データ比較部４２は、データの数値比較し
た結果を出力するコンパレータ等の比較手段である。

【００９５】ＥＱレジスタ４３は、２つのデータが一致
したときの結果を記憶し、フラグを出力するレジスタで
ある。

【００９６】タイミング発生部４４は、例えば、数ｎｓ
から数１０ｎｓの遅延素子と論理素子とレジスタ等で構
成し、レジスタの初期化、アドレスラッチのタイミング
制御、及びデータ比較部の制御等を行う。

【００９７】ｎＭＡＸレジスタ４５は、検索データの個
数より大で、かつ一番近い２のｎ乗の値を格納するレジ
スタである。

【００９８】アドレス発生部４６は、Ｋレジスタ４７
と、全加算器４８と、Ｊレジスタ４９と、ゲート素子等
で構成し、アドレスを発生する。

【００９９】次に、フィルタ装置により検索をおこなう
ための前処理の動作を、前記した従来の場合と同じ例で
説明する。どのデータを検索するかの検索データは、予
めコンピュータで前処理してバス３３０を介して記憶手
段の検索データ格納部４１に格納しておく必要がある。
例えば、検索データは、説明を簡明とするため、１０進
数の１４個（１、３、５、・・・２５、２８）とする。
データを数値として、数値の大きいデータから小さいデ
ータに降順に並び替える（２８、２５、・・・５、３、
１）。

【０１００】また、検索データの個数１４より大で、か
つ一番近い２のｎ乗のｎＭＡＸを求める。この場合、ｎ
＝４と、ｎＭＡＸ＝１６となり、コンピュータからタイ
ミング発生部４４のレジスタと、ｎＭＡＸレジスタ４５
とに予め格納する。さらに、図１０に示すように、検索
データ格納部４１の最後のアドレスＪ＝１６から、１４
個の検索データを数値の大きいほうから下詰めで格納す
る。

【０１０１】次に、図８に示す本発明のフィルタ装置の
バイナリサーチの動作を箇条書きで以下説明する。

【０１０２】（１）入力データは、バス３２０を介して
データ比較部４２のＳ入力として確定する。

【０１０３】（２）外部のコンピュータ等から検索スタ
ート信号をタイミング発生部４４に与える。

【０１０４】（３）タイミング発生部４４のタイミング
で、Ｊレジスタ４９と、Ｋレジスタ４７とをアドレスバ
ス３５０を介してｎＭＡＸの値で初期化する。

【０１０５】（４）検索データ格納部４１から、Ｊレジ
スタ４９で指定したアドレスＪのデータＤ［Ｊ］を読み
出す。

【０１０６】（５）読み出したデータＤ［Ｊ］と、入力
データＳとは、データ比較部４２で比較する。

【０１０７】（６）データ比較部４２の比較結果がＤ
［Ｊ］＞Ｓのとき、全加算器４８でＪ＝Ｊ＋Ｋとする。

【０１０８】（７）データ比較部４２の比較結果がＤ
［Ｊ］＜Ｓのとき、全加算器４８でＪ＝Ｊ−Ｋを実行す
る。但し、全加算器４８により直接加算できないので、
Ｊ＝Ｊ−Ｋの演算は、Ｋに対する１の補数としてＪに加
算する（Ｊ＝Ｊ＋（／Ｋ＋１））。演算結果のアドレス
Ｊは、Ｊレジスタ４９へ転送する。

【０１０９】（８）データ比較部４２の比較結果が、Ｄ
［Ｊ］＜ＳかつＤ［Ｊ］＞Ｓ、すなわちＤ［Ｊ］＝Ｓな
ら検索成功となり、ＥＱレジスタ４３から次の処理回路
へ検索成功フラグを立てて通知し、次の検索スタート信
号を待つ。

【０１１０】（９）タイミング発生部４４からのシフト
信号により、Ｋレジスタ４７を右に毎回１ビットシフト
して、Ｋ＝Ｋ／２を実行する。

【０１１１】（１０）タイミング発生部４４内のレジス
タを１ビットシフトして、Ｎ＝Ｎ＋１を実行する。

【０１１２】（１１）以下、Ｎがｎより大となるまで、
（４）から（１０）迄のループを繰り返す。

【０１１３】（１２）Ｎがｎより大なら、検索の不成功
を次の処理回路へ通知し、次の検索スタート信号を待
つ。

【０１１４】上記説明した本発明のフィルタ装置を使用
して検索することにより、検索データから検索結果を出
力する迄の時間が短縮できる。例えば、２の１９乗のデ
ータ群から検索完了までの時間は、従来のソフトウェア
による方法では、検索データをコンピュータに取り込ん
で、検索結果を外部回路へ通知する時間の合計で１０μ
ｓかかっていたが、本発明のフィルタ装置を使用するこ
とにより１．５μｓに短縮できた。

【０１１５】次に、本発明のフィルタ装置を半導体試験
装置のモニタ装置に追加して高速のデータ処理を行う構
成と方法について図９を参照して説明する。

【０１１６】図９に示すように、半導体試験装置のテス
タバス２００にバッファ回路５０を接続し、本発明のフ
ィルタ装置７１を介してコンピュータ７０と接続してい
る。また、アドレス信号のバス３２０信号とデータバス
信号のバス３１０信号とを受けて、それぞれのゲート出
力をコンピュータ７０に転送するゲート手段５９を設け
ている。

【０１１７】ここで、コンピュータ７０からは、検索デ
ータをバス３３０を介して、アドレスバス信号をバス３
４０を介して、フィルタ装置７１の検索データ格納部４
１にそれぞれ転送している。また、フィルタ装置７１の
検索成功したフラグの通知信号を、前記ゲート手段５９
のゲート信号としている。

【０１１８】そして、バッファ回路５０出力のアドレス
バス信号は、本フィルタ装置における入力データとして
バス３２０から取り込んでいる。そのため、フィルタ装
置７１により、バッファ回路５０出力は、検索データと
一致するアドレスとそのアドレスのデータのみがゲート
手段５９からコンピュータ７０へ出力される。

【０１１９】従って、コンピュータ７０は、フィルタ装
置７１により予めフィルタがかけられて検索データとし
て所定のデータが得られているのでデータバス情報の解
析処理が高速におこなえる。

【０１２０】

【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。即ち、
コンピュータ７０に取り込んだ情報データのファイルに
は、半導体試験装置の履歴情報が含まれているので、リ
レー等の履歴情報も個別に警告表示させたりモニタでき
る効果がある。また、ドライ状態とウェット状態でのＯ
Ｎ／ＯＦＦかにより寿命に差があるリードリレーでも個
別にそれぞれモニタできるので交換時期の把握が容易と
なり保守の費用も削減できる。さらに、半導体試験装置
に使用しているモータの動作時間、コンデンサのリップ
ル等の試験履歴情報を解析して個別に表示することもで
きるので、寿命部品の保守管理が容易となる効果があ
る。また、フィルタ装置により、入力データを検索デー
タにより高速に検索して出力できる効果がある。さら
に、半導体試験装置のモニタ装置にフィルタ装置を追加
することによりデータバス情報の高速解析ができる。

【図面の簡単な説明】

【図１】本発明の半導体試験装置のブロック図である。

【図２】本発明の半導体試験装置の読み出し情報データ
の図である。

【図３】本発明の半導体試験装置のフローチャートであ
る。

【図４】本発明の半導体試験装置のバファ回路図であ
る。

【図５】半導体試験装置の試験信号系のブロック図であ
る。

【図６】従来の半導体試験装置のブロック図である。

【図７】半導体試験装置の概要構成図である。

【図８】本発明のフィルタ装置のブロック図である。

【図９】本発明のフィルタ装置の使用例のブロック図で
ある。

【図１０】バイナリサーチの動作例の説明図である。

【図１１】従来のバイナリサーチの基本フローチャート
である。

【符号の説明】

１ カウンタ ２ テスタプロセッサ ３ 制御部 ４ タイミング発生器 ５ パターン発生器 ６ 波形整形器 ７ 論理比較器 ８ 直流試験器 １０ ワークステーション ２０ メインフレーム ３０ テストヘッド ３１ リレー制御回路 ４０ ピンエレクトロニクス ４１ 検索データ格納部 ４２ データ比較部 ４３ ＥＱレジスタ ４４ タイミング発生部 ４５ ｎＭＡＸレジスタ ４６ アドレス発生部 ４７ Ｋレジスタ ４８ 全加算器 ４９ Ｊレジスタ ５０ バッファ回路 ５１、５２、５３、５４ ＡＮＤゲート ５６ ＯＲゲート ５７、５８ バスインタフェース ５９ ゲート手段 ６０ バッファ制御回路 ６１、６２ バッファ ６３、６４ アドレスカウンタ ７０ コンピュータ ７１ フィルタ装置 ８０ パフォーマンスボード ９０ ＩＣソケット ９１ ＤＵＴ １００ テストヘッドバス ２００ テスタバス ３００、３１０、３２０、３３０、３４０、３５０ バ
ス

フロントページの続き Ｆターム(参考） 2G003 AF02 AG01 AG12 AH01 AH02 AH06 AH07 AH10 2G032 AE06 AE07 AE08 AE10 AE12 AF10 AG02 AG07 AH04 AJ07 AL03

Claims (17)

【特許請求の範囲】
1. 【請求項１】 制御信号を書き込む記憶手段と、 該記憶手段から読み出した信号の情報を解析する解析手
   段と、 該解析手段により得られた解析情報により寿命部品の寿
   命予測をする寿命予測手段と、 を設けた半導体試験装置。
2. 【請求項２】 半導体試験装置において、 制御信号を書き込む記憶手段と、 該記憶手段から読み出した信号の情報を解析する解析手
   段と、 を設けて、試験履歴をモニタできる半導体試験装置。
3. 【請求項３】 半導体試験装置において、 制御信号を書き込む記憶手段と、 該記憶手段から読み出した信号の情報を検索データによ
   り検索するフィルタ手段と、 該フィルタ手段により検索した信号の情報を解析する解
   析手段と、 該解析手段により得られた解析情報により寿命部品の寿
   命予測をする寿命予測手段と、 を設けた半導体試験装置。
4. 【請求項４】 各試験回路をバスの信号により制御して
   被測定デバイスの試験をする半導体試験装置において、 前記バスの信号情報を書き込む複数のバッファと、 該複数のバッファの信号情報を読み出してファイルとし
   て保存し、解析するコンピュータと、 を設けて、試験履歴をモニタできる半導体試験装置。
5. 【請求項５】 各試験回路をバスの信号情報により制御
   して被測定デバイスの試験をする半導体試験装置におい
   て、 前記バスの信号情報を書き込み又は読み出す第１のバッ
   ファと、 前記バスの信号情報を書き込み又は読み出す第２のバッ
   ファと、 第１のバッファまたは第２のバッファに切り換えて交互
   にバスの信号を接続する第１の切換手段と、 該第１の切り換え手段が第１のバッファに切り換えてい
   るときは第２のバッファを選択し、該第１の切り換え手
   段が第２のバッファに切り換えているときは第１のバッ
   ファを選択して切り換え、読み出した信号を出力する第
   ２の切換手段と、 該第２の切換手段で交互に選択して転送したバッファの
   信号情報をファイルとして保存し、解析するコンピュー
   タと、 を設けて、該ファイルから試験履歴をモニタできる半導
   体試験装置。
6. 【請求項６】 モニタする試験履歴は、リレー動作の積
   算値である請求項３、４または５記載の半導体試験装
   置。
7. 【請求項７】 モニタする試験履歴は、リレーのウェッ
   ト及びドライの動作の積算値である請求項６記載の半導
   体試験装置。
8. 【請求項８】 リレー動作の積算値にリミット値を設け
   て、警告表示する請求項６または７記載の半導体試験装
   置。
9. 【請求項９】 バスの信号情報から所定の信号情報のみ
   を通過させるフィルタ手段を設けて、バッファに出力す
   る請求項３、４または５記載の半導体試験装置。
10. 【請求項１０】 半導体試験装置の制御信号情報を書き
    込むバッファと、 該バッファの信号情報をファイルとして保存し、解析す
    るコンピュータと、 を設けて、試験履歴をモニタできる半導体試験装置のモ
    ニタ装置。
11. 【請求項１１】 半導体試験装置の試験回路を制御する
    バスに接続して、該バスの信号情報を交互に書き込む複
    数のバッファと、 該複数のバッファの信号情報を交互に読み出してファイ
    ルとして保存し、解析するコンピュータと、 を設けて、試験履歴をモニタできる半導体試験装置のモ
    ニタ装置。
12. 【請求項１２】 半導体試験装置の試験回路を制御する
    バスに接続して、 該バスの信号情報を書き込み又は読み出す第１のバッフ
    ァと、 該バスの信号情報を書き込み又は読み出す第２のバッフ
    ァと、 第１のバッファまたは第２のバッファに切り換えて交互
    にバスの信号を接続する第１の切換手段と、 該第１の切り換え手段が第１のバッファに切り換えてい
    るときは第２のバッファを選択し、該第１の切り換え手
    段が第１のバッファに切り換えているときは第１のバッ
    ファを選択して切り換え、読み出した信号を出力する第
    ２の切換手段と、 該第２の切換手段で交互に選択して転送したバッファの
    信号情報をファイルとして保存し、解析するコンピュー
    タと、 を設けて、該ファイルから試験履歴をモニタできる半導
    体試験装置のモニタ装置。
13. 【請求項１３】 モニタする試験履歴は、リレー動作の
    積算値である請求項１０、１１または１２記載の半導体
    試験装置のモニタ装置。
14. 【請求項１４】 モニタする試験履歴は、リレーのウェ
    ット及びドライの動作の積算値である請求項１３記載の
    半導体試験装置のモニタ装置。
15. 【請求項１５】 リレー動作の積算値にリミット値を設
    けて、警告表示する請求項１３または１４記載の半導体
    試験装置のモニタ装置。
16. 【請求項１６】 バスの信号情報から所定の信号情報の
    みを通過させるフィルタ手段を設けて、バッファに出力
    する請求項１０、１１または１２記載の半導体試験装置
    のモニタ装置。
17. 【請求項１７】 複数のリレーを制御して被測定デバイ
    スの試験をする半導体試験装置において、 前記リレーの接点を通電したウェット状態でのＯＮ／Ｏ
    ＦＦ回数と、接点を通電しないドライ状態でのＯＮ／Ｏ
    ＦＦ回数とを記憶手段に保存して試験履歴を解析する半
    導体試験装置のモニタ装置。