KR101138198B1 - 시험 장치, 정보 처리 시스템 및 데이터 전송 방법 - Google Patents

시험 장치, 정보 처리 시스템 및 데이터 전송 방법 Download PDF

Info

Publication number
KR101138198B1
KR101138198B1 KR1020107025609A KR20107025609A KR101138198B1 KR 101138198 B1 KR101138198 B1 KR 101138198B1 KR 1020107025609 A KR1020107025609 A KR 1020107025609A KR 20107025609 A KR20107025609 A KR 20107025609A KR 101138198 B1 KR101138198 B1 KR 101138198B1
Authority
KR
South Korea
Prior art keywords
unit
read
test
control device
command
Prior art date
Application number
KR1020107025609A
Other languages
English (en)
Other versions
KR20110005271A (ko
Inventor
카즈모토 타무라
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20110005271A publication Critical patent/KR20110005271A/ko
Application granted granted Critical
Publication of KR101138198B1 publication Critical patent/KR101138198B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31907—Modular tester, e.g. controlling and coordinating instruments in a bus based architecture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Information Transfer Systems (AREA)

Abstract

피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스와의 사이에 신호를 주고 받는 시험 유닛과, 시험 유닛을 제어하는 제어 장치와, 제어 장치와 시험 유닛의 사이를 중계하는 중계 장치를 포함하고, 중계 장치는, 제어 장치로부터 커맨드를 받아, 시험 유닛이 가지는 기억 장치 내의, 제어 장치에 의해 지정된 어드레스에 기억된 독출 데이터를 독출하는 독출 커맨드를 발행하는 독출 발행부와, 독출 커맨드에 따라 시험 유닛으로부터 반송된 독출 데이터를 버퍼링하는 버퍼부와, 제어 장치로부터 독출 커맨드를 받아, 버퍼부에 버퍼링된 독출 데이터를 반송하는 데이터 반송부를 포함하는 시험 장치를 제공한다.

Description

시험 장치, 정보 처리 시스템 및 데이터 전송 방법{TESTER, INFORMATION PROCESSING SYSTEM, AND DATA TRANSMISSION METHOD}
본 발명은, 피시험 디바이스를 시험하는 시험 장치, 정보 처리 시스템 및 데이터 전송 방법에 관한 것이다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는, 아래의 출원에 기재된 내용을 참조에 의해 본 출원에 편입하고, 본 출원의 일부로 한다.
1. 미국 특허 출원 제61/057206호 출원일 2008년 5월 30일
반도체 장치 등을 시험하는 시험 장치는, 하나 또는 복수의 시험 유닛과 제어 장치를 구비한다. 각 시험 유닛은, 피시험 디바이스에 대하여 시험 신호를 준다.
제어 장치는, 각 시험 유닛과 시리얼 통신 케이블 등으로 접속된 컴퓨터에 의해 실현된다. 제어 장치는, 복수의 시험 유닛의 각각에 대해 커맨드를 주어, 이들 복수의 시험 유닛을 제어한다.
예를 들면, 제어 장치는, 시험 유닛 내의 기억 장치로부터 시험 결과 등의 데이터를 독출하는 경우에는, 독출 커맨드를 시험 유닛에 발행하고, 해당 독출 커맨드의 응답을 수취한다. 또한, 제어 장치는, 독출 커맨드를 시험 유닛에 발행한 경우에는, 해당 독출 커맨드에 대응하는 응답을 수취할 때까지, 다른 처리를 실행하지 않고 대기해야 한다.
그런데, 근래, 시험 장치는, 피시험 디바이스에 시험 신호를 공급하는 시험 유닛을, 보다 원격의 제어 장치로부터 제어하게 되었다. 이 결과, 제어 장치가 독출 커맨드를 발행하고 나서 응답을 취득할 때까지의 왕복 시간이 길어져, 제어 장치의 처리 시간이 장기화된다.
여기에서, 본 발명은, 상기의 과제를 해결할 수 있는 시험 장치, 정보 처리 시스템 및 데이터 전송 방법을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 태양에서는, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스와의 사이에 신호를 주고 받는 시험 유닛과, 시험 유닛을 제어하는 제어 장치와, 제어 장치와 시험 유닛의 사이를 중계하는 중계 장치를 포함하고, 중계 장치는, 제어 장치로부터 커맨드를 받아, 시험 유닛이 가지는 기억 장치 내의, 제어 장치에 의해 지정된 어드레스에 기억된 독출 데이터를 독출하는 독출 커맨드를 발행하는 독출 발행부와, 독출 커맨드에 따라 시험 유닛으로부터 반송된 독출 데이터를 버퍼링하는 버퍼부와, 제어 장치로부터 독출 커맨드를 받아, 버퍼부에 버퍼링된 독출 데이터를 반송하는 데이터 반송부를 포함하는 시험 장치를 제공한다.
본 발명의 제2 태양에서는, 처리 유닛과, 처리 유닛을 제어하는 제어 장치와, 제어 장치와 처리 유닛의 사이를 중계하는 중계 장치를 포함하고, 중계 장치는, 제어 장치로부터 커맨드를 받아, 처리 유닛이 가지는 기억 장치 내의, 제어 장치에 의해 지정된 어드레스에 기억된 독출 데이터를 독출하는 독출 커맨드를 발행하는 독출 발행부와, 독출 커맨드에 따라 처리 유닛으로부터 반송된 독출 데이터를 버퍼링하는 버퍼부와, 제어 장치로부터 독출 커맨드를 받아, 버퍼부에 버퍼링된 독출 데이터를 반송하는 데이터 반송부를 포함하는 정보 처리 시스템을 제공한다.
본 발명의 제3 태양에서는, 피시험 디바이스를 시험하는 시험 장치에 의해 실행되는 데이터 전송 방법에 있어서, 시험 장치는, 피시험 디바이스와의 사이에 신호를 주고 받는 시험 유닛과, 시험 유닛을 제어하는 제어 장치와, 제어 장치와 시험 유닛의 사이를 중계하는 중계 장치를 포함하고, 중계 장치의 독출 발행부가, 제어 장치로부터 커맨드를 받아, 시험 유닛이 가지는 기억 장치 내의, 제어 장치에 의해 지정된 어드레스에 기억된 독출 데이터를 독출하는 독출 커맨드를 발행하고, 중계 장치의 버퍼부가, 독출 커맨드에 따라 시험 유닛으로부터 반송된 독출 데이터를 버퍼링하고, 중계 장치의 데이터 반송부가, 제어 장치로부터 독출 커맨드를 받아, 버퍼부에 버퍼링된 독출 데이터를 반송하는 데이터 전송 방법을 제공한다.
또한, 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은, 본 실시 형태에 관한 시험 장치(10)의 구성을 나타낸다.
도 2는, 본 실시 형태에 관한 시험 유닛(12) 및 중계 장치(16)의 구성을 나타낸다.
도 3은, 제어 장치(14)가 시험 유닛(12)에 대해서, 통상의 독출 커맨드를 발행한 경우에 있어서의, 해당 통상의 독출 커맨드의 전파의 일례를 나타낸다.
도 4는, 제어 장치(14)가, 도 3에 나타난 통상의 독출 커맨드와는 다른 커맨드를 발행하여, 시험 유닛(12)으로부터 데이터를 독출하는 경우에 있어서의, 커맨드의 전파의 일례를 나타낸다.
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것이 아니고, 또한 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은, 본 실시 형태에 관한 시험 장치(10)의 구성을 나타낸다. 시험 장치(10)는, 반도체 장치 등의 피시험 디바이스를 시험한다. 시험 장치(10)는, 하나 또는 복수의 시험 유닛(12)과, 제어 장치(14)와, 중계 장치(16)를 구비한다.
각 시험 유닛(12)은, 피시험 디바이스와의 사이에 신호를 주고 받는다. 시험 유닛(12)은, 일례로서, 피시험 디바이스에 대해서 시험 패턴에 따른 파형의 시험 신호를 공급하고, 피시험 디바이스로부터의 응답 신호와 기대값 패턴에 따른 논리값과 비교하여 피시험 디바이스의 양부를 판정한다.
제어 장치(14)는, 하나 또는 복수의 시험 유닛(12)의 각각에 대해 커맨드를 주어, 각 시험 유닛(12)을 제어한다. 제어 장치(14)는, 일례로서, 프로그램을 실행함으로써 해당 제어 장치(14)로서 기능하는 컴퓨터에 의해 실현되어도 된다.
중계 장치(16)는, 제어 장치(14)와 하나 또는 복수의 시험 유닛(12)의 각각의 사이에 전송되는 커맨드 및 응답을 중계한다. 제어 장치(14)와 하나 또는 복수의 중계 장치(16)의 각각의 사이는, 일례로서, 시리얼 데이터를 전송하는 수 미터 정도의 하나 또는 복수의 전송로(22)에 의해 접속되어도 된다. 또한, 중계 장치(16)와 각 시험 유닛(12)의 사이는, 패러럴 데이터를 전송하는 테스트 버스(24)에 의해 접속되어도 된다.
도 2는, 본 실시 형태에 관한 시험 유닛(12) 및 중계 장치(16)의 구성을 나타낸다. 중계 장치(16)는, 레지스터(26)와, 독출 발행부(28)와, 제1 통신부(30)와, 제2 통신부(32)와, 버퍼부(34)와, 데이터 반송부(36)와, 버스 IF부(38)를 가진다.
레지스터(26)는, 제어 장치(14)로부터의 커맨드에 의해 데이터가 기입된다. 본 예에서는, 레지스터(26)는, 시험 유닛(12)이 가지는 기억 장치 내의 어드레스를 지정하는 데이터가 기입된다.
독출 발행부(28)는, 제어 장치(14)로부터 커맨드를 받아, 시험 유닛(12)이 가지는 기억 장치 내의, 제어 장치(14)에 의해 지정된 어드레스에 기억된 독출 데이터를 독출하는 독출 커맨드를 발행한다. 본 예에서는, 독출 발행부(28)는, 레지스터(26)에 데이터가 기입된 것에 따라, 레지스터(26)에 기입된 데이터에 나타난 어드레스에 기억된 독출 데이터를 독출하는 독출 커맨드를 발행한다.
제1 통신부(30)는, 제어 장치(14)로부터 시험 유닛(12)으로 송신되는 커맨드를, 제어 장치(14)로부터 수취한다. 또한, 제1 통신부(30)는, 독출 발행부(28)로부터 발행된 독출 커맨드도 수취한다. 제1 통신부(30)는, 수취한 커맨드를 포함한 패킷을 생성한다. 그리고, 제1 통신부(30)는, 생성한 패킷을, 버스 IF부(38)를 통해서, 해당 패킷을 송신해야 할 시험 유닛(12)에 접속된 전송로(22)로 송신한다.
제2 통신부(32)는, 하나 또는 복수의 시험 유닛(12)의 각각으로부터 송신된 패킷을, 버스 IF부(38)를 통해서 수신한다. 제2 통신부(32)는, 패킷에 포함되는 커맨드 또는 송신한 커맨드에 대한 응답을 취출한다. 그리고, 제2 통신부(32)는, 취출한 커맨드 또는 응답을 제어 장치(14)에 보낸다. 또한, 제2 통신부(32)는, 독출 발행부(28)에 의해 발행된 독출 커맨드에 따라 시험 유닛(12)으로부터 반송된 응답인 독출 데이터를 취출한 경우에는, 제어 장치(14)에 보내는데 대신하여, 해당 독출 데이터를 버퍼부(34)에 기입한다.
버퍼부(34)는, 제2 통신부(32)에 의해 기입된 독출 데이터를 버퍼링한다. 데이터 반송부(36)는, 제어 장치(14)로부터 독출 커맨드를 받아, 버퍼부(34)에 버퍼링된 독출 데이터를 반송한다.
또한, 중계 장치(16)는, 복수의 시험 유닛(12)의 각각에 대응하여 설치된 복수의 버퍼부(34)를 가져도 된다. 이 경우, 복수의 버퍼부(34)는, 각각이, 대응하는 시험 유닛(12)으로부터 반송된 독출 데이터를 버퍼링한다. 또한, 이 경우, 데이터 반송부(36)는, 독출 커맨드에 의해 지정된 시험 유닛(12)에 대응하는 버퍼부(34)로부터, 독출 데이터를 독출하여 제어 장치(14)에 반송한다.
버스 IF부(38)는, 해당 중계 장치(16)로부터 시험 유닛(12)에 전송되는 데이터를, 해당 중계 장치(16)가 취급하는 형식(예를 들면 패러럴 데이터)으로부터, 전송로(22)의 전송 형식(예를 들면 시리얼 데이터)으로 변환한다. 또한, 버스 IF부(38)은, 시험 유닛(12)으로부터 해당 중계 장치(16)에 전송되는 데이터를, 전송로(22)의 전송 형식(예를 들면 시리얼 데이터)으로부터, 해당 중계 장치(16)가 취급하는 형식(예를 들면 패러럴 데이터)으로 변환한다.
하나 또는 복수의 시험 유닛(12)의 각각은, 기능 시험부(42)와, 직류 시험부(44)와, 버스 IF부(46)와, 송수신부(48)를 가진다. 기능 시험부(42)는, 피시험 디바이스에 대해서 기능 시험을 실행한다. 기능 시험부(42)는, 제어 장치(14)로부터 주어진 커맨드에 따라 동작한다.
직류 시험부(44)는, 피시험 디바이스에 대해서, 직류 전원 전압을 공급한다. 또한, 직류 시험부(44)는, 피시험 디바이스에 대해서 직류 시험을 실행한다. 직류 시험부(44)는, 제어 장치(14)로부터 주어진 커맨드에 따라 동작한다.
버스 IF부(46)는, 해당 시험 유닛(12)으로부터 중계 장치(16)에 전송되는 데이터를, 해당 시험 유닛(12)이 취급하는 형식(예를 들면 패러럴 데이터)으로부터, 전송로(22)의 전송 형식(예를 들면 시리얼 데이터)으로 변환한다. 또한, 버스 IF부(46)는, 중계 장치(16)로부터 해당 시험 유닛(12)에 전송되는 데이터를, 전송로(22)의 전송 형식(예를 들면 시리얼 데이터)으로부터, 해당 시험 유닛(12)이 취급하는 형식(예를 들면 패러럴 데이터)으로 변환한다.
송수신부(48)는, 제어 장치(14)로부터 해당 시험 유닛(12)으로 송신된 커맨드 또는 응답을 포함한 패킷을, 버스 IF부(46)를 통해서 중계 장치(16)로부터 수신한다. 송수신부(48)는, 패킷에 포함되는 커맨드 또는 응답을 취출한다. 그리고, 송수신부(48)는, 취출한 커맨드 또는 응답을, 기능 시험부(42) 또는 직류 시험부(44)에 보낸다.
또한, 송수신부(48)는, 기능 시험부(42) 및 직류 시험부(44)로부터 제어 장치(14)로 송신해야 할 커맨드 또는 응답을 수취한다. 송수신부(48)는, 수취한 커맨드 또는 응답을 포함한 패킷을 생성한다. 그리고, 송수신부(48)는, 생성한 패킷을, 버스 IF부(46)를 통해서 중계 장치(16)로 송신한다.
도 3은, 제어 장치(14)가 시험 유닛(12)에 대해서, 통상의 독출 커맨드를 발행한 경우에 있어서의, 해당 통상의 독출 커맨드의 전파의 일례를 나타낸다. 도 3에서, 선두에 "srd"라고 기술된 커맨드는, 기억 장치의 지정된 어드레스로부터 데이터를 독출하는 독출 커맨드를 나타낸다. 또한, 독출 커맨드에서, "srd"에 계속되는, "TH1 PG"는, 데이터를 독출하는 장소를 지정하는 어드레스를 나타낸다. 또한, 도 3에서, "srd TH1, PG"에 이어 "DATA"가 포함된 커맨드는, 독출 커맨드에 대응하는 응답을 나타낸다. 또한, 도 4에서도 마찬가지이다.
도 3에 나타나는 독출 커맨드는, 제어 장치(14)에 의해 발행된다. 제어 장치(14)에 의해 발행된 독출 커맨드는, 제어 장치(14) → 중계 장치(16) → 시험 유닛(12)의 송수신부(48) → 시험 유닛(12)의 기능 시험부(42)로 순차적으로 전송된다. 시험 유닛(12)의 기능 시험부(42)는, 독출 커맨드를 받으면, 해당 독출 커맨드에 의해 나타난 어드레스로부터 데이터를 독출하여, 독출한 데이터를 포함한 응답을 발행한다. 그리고, 시험 유닛(12)의 기능 시험부(42)에 의해 발행된 응답은, 시험 유닛(12)의 기능 시험부(42) → 시험 유닛(12)의 송수신부(48) → 중계 장치(16) → 제어 장치(14)로 순차적으로 전송된다.
또한, 제어 장치(14)는, 독출 커맨드를 발행하면, 해당 독출 커맨드에 대한 응답을 수취할 때까지, 다음의 처리를 실행할 수가 없다. 따라서, 본 예에서는, 제어 장치(14)는, 시각 2로부터, 시각 12까지는 처리를 실행할 수 없다.
도 4는, 제어 장치(14)가, 도 3에 도시된 통상의 독출 커맨드와는 다른 커맨드를 발행하여, 시험 유닛(12)으로부터 데이터를 독출하는 경우에 있어서의, 커맨드의 전파의 일례를 나타낸다. 본 실시 형태에 관한 제어 장치(14)는, 도 3에 나타난 통상의 독출 커맨드와는 다른 커맨드를 중계 장치(16)에 대해서 발행하여, 중계 장치(16)에 시험 유닛(12)으로부터 데이터를 독출시켜 일시적으로 유지시킨다. 본 실시 형태에서, 이러한 처리를, 이하, 포스티드 리드라 한다.
또한, 도 4에서, 선두에 "swt PRD"라고 기술된 커맨드는, 중계 장치(16)에 포스티드 리드를 시키는 것을 지시하는, 제어 장치(14)가 중계 장치(16)에 발행하는 기입 커맨드를 나타낸다. "swt PRD"에 계속되는, "TH1 PG(X)"는, 포스티드 리드에 의해, 데이터를 독출하는 장소를 지정하는 어드레스를 나타낸다.
또한, 도 4에서, "srd TP Buf"라고 기술된 커맨드는, 중계 장치(16)가 포스티드 리드에 의해 일시적으로 유지하는 데이터의 독출을 지시하는 독출 커맨드를 나타낸다. 또한, 도 4에 있어서, "srd TP Buf"에 이어 "DATA"가 포함된 커맨드는, 해당독출 커맨드에 대한 응답을 나타낸다.
중계 장치(16)에 포스티드 리드를 시키는 경우, 우선, 제어 장치(14)는, 쓰기 커맨드를 중계 장치(16)에 대해서 발행한다. 이 경우에 있어서, 제어 장치(14)는, 레지스터(26)에, 시험 유닛(12)이 가지는 기억 장치 내의 어드레스를 지정하는 데이터를 기입한다.
중계 장치(16)의 독출 발행부(28)는, 레지스터(26)에 데이터가 기입된 것을 트리거로 하여, 레지스터(26)에 기입된 데이터에 나타난 어드레스에 기억된 독출 데이터를 독출하는 통상의 독출 커맨드를 생성한다. 계속하여, 중계 장치(16)의 제1 통신부(30)는, 독출 발행부(28)가 생성한 독출 커맨드를 포함한 패킷을 생성하여, 대응하는 시험 유닛(12)에 전송한다.
계속하여, 시험 유닛(12)의 송수신부(48)는, 중계 장치(16)로부터 독출 커맨드를 수취한다. 시험 유닛(12)의 송수신부(48)는, 수취한 독출 커맨드를 대응하는 처리부(예를 들면, 기능 시험부(42) 또는 직류 시험부(44))에게 준다. 독출 커맨드를 받은 처리부는, 해당 독출 커맨드에 의해 지정된 기억 장치 내의 어드레스에 격납된 데이터를, 독출 데이터로서 송수신부(48)에 답장한다. 계속하여, 시험 유닛(12)의 송수신부(48)는, 독출 데이터를 받으면, 해당 독출 데이터를 포함한 패킷을 생성하여 중계 장치(16)에 답장한다.
계속하여, 중계 장치(16)의 제2 통신부(32)는, 시험 유닛(12)으로부터 독출 데이터를 포함한 패킷을 수취한다. 중계 장치(16)의 제2 통신부(32)는, 수취한 패킷으로부터 독출 데이터를 추출하여 버퍼부(34)에 기입한다. 이에 의해, 중계 장치(16)는, 시험 유닛(12)으로부터 데이터를 독출하여, 일시적으로 유지할 수 있다.
또한, 포스티드 리드에 의해 일시적으로 유지되는 독출 데이터를 독출하는 경우, 제어 장치(14)는, 독출 커맨드를 중계 장치(16)에 대해서 발행한다. 중계 장치(16)의 데이터 반송부(36)는, 제어 장치(14)로부터 독출 커맨드를 수취하면, 버퍼부(34)에 버퍼링되는 독출 데이터를 제어 장치(14)에 답신한다.
또한, 데이터 반송부(36)는, 제어 장치(14)로부터 확인 커맨드를 받고, 버퍼부(34)에 의한 독출 데이터의 버퍼링 상태를 나타내는 스테이터스 정보를 반송하는 구성이어도 된다. 데이터 반송부(36)는, 일례로서, 버퍼부(34)가 독출 데이터를 버퍼링하는지 여부를 나타내는 플래그, 또는, 버퍼부(34) 내에 버퍼링 되는 독출 데이터의 수 등을, 스테이터스 정보로서 반송하여도 된다. 이에 의해, 제어 장치(14)는, 버퍼부(34)에 독출 데이터가 버퍼링되는 것을 확인하고 나서, 중계 장치(16)에 대해서 독출 커맨드를 발행할 수 있다.
또한, 데이터 반송부(36)는, 제어 장치(14)로부터 독출 커맨드를 받은 때에, 버퍼부(34)에 독출 데이터가 버퍼링되지 않은 경우에는, 버퍼부(34)에 독출 데이터가 버퍼링될 때까지 독출 커맨드를 완료시키지 않아도 된다. 즉, 데이터 반송부(36)는, 버퍼부(34)에 독출 데이터가 버퍼링되지 않은 경우에는, 제어 장치(14)로부터 받은 독출 커맨드에 대한 데이터의 답신을 대기시켜도 된다. 이에 의해, 데이터 반송부(36)는, 제어 장치(14)로부터 독출 커맨드를 받은 때에, 독출 데이터를 확실히 제어 장치(14)에 답신할 수 있다.
이와 같이, 제어 장치(14)는, 시험 유닛(12)에 대한 독출 커맨드를 발행하지 않고 , 시험 유닛(12)가 가지는 기억 장치 내 데이터를 독출할 수 있다. 또한, 제어 장치(14)는, 독출 커맨드를 발행하는 경우와는 달리, 해당 기입 커맨드를 발행 후, 곧바로 다음의 처리를 실행할 수 있다. 따라서, 도 4의 예에서는, 제어 장치(14)는, 시각 5 이후에서, 다른 처리를 실행할 수 있다. 이에 의해, 시험 장치(10)에 의하면, 제어 장치(14)에서의 데이터 독출을 위한 대기 시간을 없게 하여, 시험 유닛(12)으로부터 양호한 효율로 데이터를 독출할 수 있다.
또한, 제어 장치(14)는, 기입 커맨드에 대신하여 독출 커맨드에 의해, 중계 장치(16)에 포스티드 리드시키는 것을 지시하여도 된다. 이 경우에 있어서, 제어 장치(14)는, 레지스터(26)로부터 데이터를 독출하는 독출 커맨드를 발행한다. 그리고, 독출 발행부(28)는, 레지스터(26)로부터 데이터가 독출된 것을 트리거로 하여, 시험 유닛(12)가 가지는 기억 장치 내의 어드레스로부터 데이터를 독출하는 통상의 독출 커맨드를 발행하여도 된다.
이상, 본 발명을 실시 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 청구의 범위의 기재로부터 분명하다.
예를 들면, 시험 장치(10)에 한정되지 않는 일반적인 정보 처리 시스템에, 상기 실시 형태를 통해서 설명한 기술을 적용할 수도 있다. 예를 들면, 정보를 처리하는 하나 또는 처리 유닛과, 처리 유닛을 제어하는 제어 장치와, 제어 장치와 처리 유닛과의 사이를 중계하는 중계 장치를 구비한 정보 처리 시스템에 상기의 실시 형태를 통해서 설명한 기술을 적용할 수가 있다. 이 경우, 정보 처리 시스템의 처리 유닛이, 상기의 실시 형태의 시험 유닛(12)과 같은 기능 및 구성을 가지고, 정보 처리 시스템의 제어 장치가, 상기의 실시 형태의 제어 장치(14)와 같은 기능 및 구성을 가지고, 정보 처리 시스템의 중계 장치가, 상기의 실시 형태의 중계 장치(16)와 같은 기능 및 구성을 가진다.

Claims (9)

  1. 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스와의 사이에 신호를 주고 받는 시험 유닛;
    상기 시험 유닛을 제어 하는 제어 장치; 및
    상기 제어 장치와 상기 시험 유닛의 사이를 중계하는 중계 장치
    를 포함하고,
    상기 중계 장치는,
    상기 제어 장치로부터 통상의 독출 커맨드와는 다른 커맨드를 받아, 상기 시험 유닛이 가지는 기억 장치 내의, 상기 제어 장치에 의해 지정된 어드레스에 기억된 독출 데이터를 독출하는 독출 커맨드를 발행하는 독출 발행부;
    상기 독출 커맨드에 따라 상기 시험 유닛으로부터 반송된 상기 독출 데이터를 버퍼링하는 버퍼부; 및
    상기 제어 장치로부터 독출 커맨드를 받아, 상기 버퍼부에 버퍼링된 상기 독출 데이터를 반송하는 데이터 반송부
    를 포함하는,
    시험 장치.
  2. 제1항에 있어서,
    상기 중계 장치는, 상기 제어 장치로부터의 상기 커맨드에 의해 데이터가 기입되는 레지스터를 더 포함하며,
    상기 독출 발행부는, 상기 레지스터에 데이터가 기입된 것에 따라, 상기 독출 커맨드를 발행하는,
    시험 장치.
  3. 제2항에 있어서,
    상기 제어 장치는, 상기 시험 유닛이 가지는 상기 기억 장치 내의 어드레스를 지정하는 데이터를, 상기 레지스터에 기입하고,
    상기 독출 발행부는, 상기 레지스터에 기입된 데이터에 나타난 어드레스에 기억된 독출 데이터를 독출하는 상기 독출 커맨드를 발행하는,
    시험 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 중계 장치는,
    상기 데이터 반송부가, 상기 제어 장치로부터 확인 커맨드를 받아, 상기 버퍼부에 의한 상기 독출 데이터의 버퍼링 상태를 나타내는 스테이터스 정보를 반송하는,
    시험 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 데이터 반송부는, 상기 제어 장치로부터 상기 독출 커맨드를 받은 때에, 상기 버퍼부에 상기 독출 데이터가 버퍼링되지 않은 경우에는, 상기 버퍼부에 상기 독출 데이터가 버퍼링될 때까지 상기 독출 커맨드를 완료시키지 않는,
    시험 장치.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서,
    복수의 상기 시험 유닛을 구비하고,
    상기 중계 장치는, 상기 복수의 시험 유닛의 각각 대응하여 설치되어, 각각이 대응하는 상기 시험 유닛으로부터 반송되는 상기 독출 데이터를 버퍼링하는 복수의 상기 버퍼부를 가지는,
    시험 장치.
  7. 처리 유닛;
    상기 처리 유닛을 제어하는 제어 장치; 및
    상기 제어 장치와 상기 처리 유닛의 사이를 중계하는 중계 장치
    를 포함하고,
    상기 중계 장치는,
    상기 제어 장치로부터 통상의 독출 커맨드와는 다른 커맨드를 받아, 상기 처리 유닛이 가지는 기억 장치 내의, 상기 제어 장치에 의해 지정된 어드레스에 기억된 독출 데이터를 독출하는 독출 커맨드를 발행하는 독출 발행부;
    상기 독출 커맨드에 따라 상기 처리 유닛으로부터 반송된 상기 독출 데이터를 버퍼링하는 버퍼부; 및
    상기 제어 장치로부터 독출 커맨드를 받아, 상기 버퍼부에 버퍼링된 상기 독출 데이터를 반송하는 데이터 반송부
    를 포함하는,
    정보 처리 시스템.
  8. 피시험 디바이스를 시험하는 시험 장치에 의해 실행되는 데이터 전송 방법에 있어서,
    상기 시험 장치는,
    상기 피시험 디바이스와의 사이에 신호를 주고 받는 시험 유닛;
    상기 시험 유닛을 제어하는 제어 장치; 및
    상기 제어 장치와 상기 시험 유닛의 사이를 중계하는 중계 장치
    를 포함하고,
    상기 중계 장치의 독출 발행부가, 상기 제어 장치로부터 통상의 독출 커맨드와는 다른 커맨드를 받아, 상기 시험 유닛이 가지는 기억 장치 내의, 상기 제어 장치에 의해 지정된 어드레스에 기억된 독출 데이터를 독출하는 독출 커맨드를 발행하고,
    상기 중계 장치의 버퍼부가, 상기 독출 커맨드에 따라 상기 시험 유닛으로부터 반송된 상기 독출 데이터를 버퍼링하고,
    상기 중계 장치의 데이터 반송부가, 상기 제어 장치로부터 독출 커맨드를 받아, 상기 버퍼부에 버퍼링된 상기 독출 데이터를 반송하는
    데이터 전송 방법.
  9. 제1항에 있어서,
    상기 독출 발행부는 상기 제어 장치로부터 쓰기 커맨드를 받아, 상기 시험 유닛이 가지는 상기 기억 장치 내의, 상기 제어 장치에 의해 지정된 어드레스에 기억된 독출 데이터를 독출하는 독출 커맨드를 발행하는,
    시험 장치.
KR1020107025609A 2008-05-30 2008-08-08 시험 장치, 정보 처리 시스템 및 데이터 전송 방법 KR101138198B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US5720608P 2008-05-30 2008-05-30
US61/057,206 2008-05-30
PCT/JP2008/064347 WO2009144838A1 (ja) 2008-05-30 2008-08-08 試験装置、情報処理システムおよびデータ伝送方法

Publications (2)

Publication Number Publication Date
KR20110005271A KR20110005271A (ko) 2011-01-17
KR101138198B1 true KR101138198B1 (ko) 2012-05-14

Family

ID=41376735

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020107025746A KR101137537B1 (ko) 2008-05-30 2008-08-07 시험 장치 및 정보 처리 시스템
KR1020107025469A KR101215387B1 (ko) 2008-05-30 2008-08-08 시험 장치 및 정보 처리 시스템
KR1020107025609A KR101138198B1 (ko) 2008-05-30 2008-08-08 시험 장치, 정보 처리 시스템 및 데이터 전송 방법
KR1020107026131A KR101137539B1 (ko) 2008-05-30 2008-08-29 시험 장치 및 시험 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020107025746A KR101137537B1 (ko) 2008-05-30 2008-08-07 시험 장치 및 정보 처리 시스템
KR1020107025469A KR101215387B1 (ko) 2008-05-30 2008-08-08 시험 장치 및 정보 처리 시스템

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020107026131A KR101137539B1 (ko) 2008-05-30 2008-08-29 시험 장치 및 시험 방법

Country Status (4)

Country Link
US (4) US20110196638A1 (ko)
JP (4) JP4674273B2 (ko)
KR (4) KR101137537B1 (ko)
WO (4) WO2009144837A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10288685B2 (en) * 2014-04-30 2019-05-14 Keysight Technologies, Inc. Multi-bank digital stimulus response in a single field programmable gate array
TWI615619B (zh) * 2016-06-24 2018-02-21 致伸科技股份有限公司 與受測物通訊之方法以及應用該方法之系統
TWI653519B (zh) * 2017-05-03 2019-03-11 和碩聯合科技股份有限公司 配置單元、檢測系統及檢測方法
CN114968365B (zh) * 2022-07-27 2022-10-28 广州智慧城市发展研究院 适配器寄存器单元及包含其的主机适配器电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0581165A (ja) * 1991-09-19 1993-04-02 Fujitsu Ltd データ転送回路
JPH06295268A (ja) * 1993-04-07 1994-10-21 Fujitsu Ltd バスインタフェース回路
KR20070121020A (ko) * 2005-03-30 2007-12-26 가부시키가이샤 어드밴티스트 진단 프로그램, 교체 프로그램, 시험 장치, 및 진단 방법
WO2008044421A1 (fr) 2006-10-12 2008-04-17 Advantest Corporation Testeur et procédé de commande

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5460537A (en) * 1977-10-24 1979-05-16 Nec Corp Interruption control unit
JPS5556259A (en) * 1978-10-19 1980-04-24 Nec Corp Interruption circuit
JPS63213018A (ja) 1987-02-28 1988-09-05 Ricoh Co Ltd 外部記憶制御装置
US4949333A (en) * 1987-04-02 1990-08-14 Advanced Micro Devices, Inc. Enhanced universal asynchronous receiver-transmitter
US5875293A (en) * 1995-08-08 1999-02-23 Dell Usa, L.P. System level functional testing through one or more I/O ports of an assembled computer system
US5894484A (en) * 1997-04-28 1999-04-13 Credence Systems Corporation Integrated circuit tester with distributed instruction processing
KR100295559B1 (ko) * 1998-05-14 2001-07-12 박종섭 램버스디램의번인테스트보드
US6263395B1 (en) * 1999-01-06 2001-07-17 Compaq Computer Corp. System and method for serial interrupt scanning
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
US6467007B1 (en) * 1999-05-19 2002-10-15 International Business Machines Corporation Processor reset generated via memory access interrupt
JP2002071762A (ja) * 2000-06-13 2002-03-12 Advantest Corp 半導体試験装置及びそのモニタ装置
US7117411B2 (en) * 2000-10-27 2006-10-03 Tekelec Methods and systems for testing communications network components
US6862703B2 (en) * 2001-08-13 2005-03-01 Credence Systems Corporation Apparatus for testing memories with redundant storage elements
US7035755B2 (en) * 2001-08-17 2006-04-25 Credence Systems Corporation Circuit testing with ring-connected test instrument modules
DE60317816D1 (de) * 2002-10-15 2008-01-10 Socket Communications Inc Softwarekompatible parallele schnittstelle mit bidirektionalem handshaking für serielle peripherien
US7340364B1 (en) * 2003-02-26 2008-03-04 Advantest Corporation Test apparatus, and control method
JP4124345B2 (ja) * 2003-05-30 2008-07-23 シャープ株式会社 試験装置
EP1655614B1 (en) * 2003-08-06 2008-10-22 Advantest Corporation Test apparatus, correction value managing method, and corresponding computer program
JP2006119802A (ja) * 2004-10-20 2006-05-11 Hitachi Ltd マルチプロセッサシステム
US7454681B2 (en) * 2004-11-22 2008-11-18 Teradyne, Inc. Automatic test system with synchronized instruments
KR100735920B1 (ko) * 2005-12-28 2007-07-06 삼성전자주식회사 디바이스 테스트 장치 및 방법과, 그 인터페이스 장치
US7650555B2 (en) * 2006-07-27 2010-01-19 International Business Machines Corporation Method and apparatus for characterizing components of a device under test using on-chip trace logic analyzer
US7502708B2 (en) * 2006-10-12 2009-03-10 Advantest Corporation Test apparatus, and control method
US20090063085A1 (en) * 2007-09-05 2009-03-05 Teradyne,Inc. Pmu testing via a pe stage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0581165A (ja) * 1991-09-19 1993-04-02 Fujitsu Ltd データ転送回路
JPH06295268A (ja) * 1993-04-07 1994-10-21 Fujitsu Ltd バスインタフェース回路
KR20070121020A (ko) * 2005-03-30 2007-12-26 가부시키가이샤 어드밴티스트 진단 프로그램, 교체 프로그램, 시험 장치, 및 진단 방법
WO2008044421A1 (fr) 2006-10-12 2008-04-17 Advantest Corporation Testeur et procédé de commande

Also Published As

Publication number Publication date
KR20110005273A (ko) 2011-01-17
US20110208465A1 (en) 2011-08-25
JPWO2009144839A1 (ja) 2011-09-29
KR101215387B1 (ko) 2012-12-26
JP4674275B2 (ja) 2011-04-20
US20110196638A1 (en) 2011-08-11
WO2009144839A1 (ja) 2009-12-03
JPWO2009144837A1 (ja) 2011-09-29
JP4674274B2 (ja) 2011-04-20
JPWO2009144844A1 (ja) 2011-09-29
WO2009144838A1 (ja) 2009-12-03
WO2009144844A1 (ja) 2009-12-03
KR20110005265A (ko) 2011-01-17
US8942946B2 (en) 2015-01-27
KR20110005283A (ko) 2011-01-17
KR20110005271A (ko) 2011-01-17
US20110208448A1 (en) 2011-08-25
US8805634B2 (en) 2014-08-12
WO2009144837A1 (ja) 2009-12-03
KR101137537B1 (ko) 2012-04-23
KR101137539B1 (ko) 2012-04-23
US20110282616A1 (en) 2011-11-17
JP4674273B2 (ja) 2011-04-20
JPWO2009144838A1 (ja) 2011-09-29

Similar Documents

Publication Publication Date Title
KR101138198B1 (ko) 시험 장치, 정보 처리 시스템 및 데이터 전송 방법
US11100733B2 (en) Vehicle inspection device and vehicle inspection method
US8407532B2 (en) Test apparatus and transmission device
CN101605081B (zh) 数据传输装置、数据接收装置以及控制数据传输的方法
EP0955590A1 (en) Data interface and high-speed communication using the same
CN101488892A (zh) 对设备的转发时延进行测试的方法和装置
JP5080580B2 (ja) システム、中継装置、および試験装置
CN100460876C (zh) 测试系统及其数据接口转换装置
CN110096002A (zh) 一种基于canfd总线的自动化测试系统及测试方法
JP4736135B2 (ja) カード間通信を行う内部バス解析システム、その方法及びそのプログラム
CN107710690A (zh) 主机侧收发装置和收发系统
CN109992560B (zh) 一种通信方法及通信系统
CN110314864A (zh) 基于机械手的芯片测试方法和装置
CN218481822U (zh) 数据传输装置及系统
EP2800003A1 (en) Method and device for realizing end-to-end hardware message passing
CN117573588A (zh) 并行apb协议转串行scom协议的装置、方法及芯片
CN115078852A (zh) 一种多探头球面近场自动化测试系统中转测试装置
CN117251396A (zh) 一种多路慢速总线桥接装置及方法
CN110320458A (zh) 自动化芯片测试系统
KR20060083991A (ko) 다중 데이터 속도 메모리 장치 및 그의 클록킹 회로, 다중 데이터 속도 메모리 장치 및 그 제어 회로의 동작 벙법
WO2006004163A1 (ja) データ伝送方法、データ伝送装置
JPS6123448A (ja) ル−プ伝送制御方法
JP2006059247A (ja) 非接触通信媒体の書き込み装置およびシステム
JP2008158747A (ja) データ転送装置
JP2011065583A (ja) 処理システムおよび試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160324

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 8