JP2011233043A - キャリブレーション処理制御装置及びキャリブレーション処理制御方法 - Google Patents

キャリブレーション処理制御装置及びキャリブレーション処理制御方法 Download PDF

Info

Publication number
JP2011233043A
JP2011233043A JP2010104396A JP2010104396A JP2011233043A JP 2011233043 A JP2011233043 A JP 2011233043A JP 2010104396 A JP2010104396 A JP 2010104396A JP 2010104396 A JP2010104396 A JP 2010104396A JP 2011233043 A JP2011233043 A JP 2011233043A
Authority
JP
Japan
Prior art keywords
calibration
sampling
phase
data
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010104396A
Other languages
English (en)
Inventor
Takao Chiba
崇生 千葉
Kyosuke Takahashi
享祐 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010104396A priority Critical patent/JP2011233043A/ja
Publication of JP2011233043A publication Critical patent/JP2011233043A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】処理ラインの状況や伝送条件等に適合させて受信データのサンプリングに使用可能なクロックの位相範囲を設定可能として、実用に適したキャリブレーション処理を実現することができるようにしたキャリブレーション処理制御装置及びキャリブレーション処理制御方法を提供する。
【解決手段】キャリブレーションコマンドに対するキャリブレーションデータについて、サンプリングクロックの位相を順次可変してサンプリングした結果の正当性に基づいてサンプリングクロックの位相設定を決定する第1の状態と、キャリブレーションコマンドに対するコマンドレスポンス及びキャリブレーションデータについて、サンプリングクロックの位相を順次可変してサンプリングした結果の正当性に基づいてサンプリングクロックの位相設定を決定する第2の状態とを、外部条件に応じて選択的に切り替える。
【選択図】図3

Description

この発明の実施の形態は、デバイス相互間でデータ伝送を確立する際のキャリブレーション処理を行なうキャリブレーション処理制御装置及びキャリブレーション処理制御方法に関する。
周知のように、例えばPC(personal computer)等でなるホスト装置が、それに内蔵されたホストコントローラを制御してメモリカードとの間でデータ伝送を行なう場合、ホストコントローラは、メモリカードとの相互間でデータ伝送を確立するためにキャリブレーション処理を実行している。
そして、このようなキャリブレーション処理を実行するにあたり、近年では、ホストコントローラに対して、メモリカードから受信したデータをサンプリングするためのクロックの位相を可変に制御することができるようにした仕様が規格化され、その規格に対応したホストコントローラが実用化されている。
このため、ホストコントローラは、メモリカードからの受信データに対し、サンプリング用クロックの位相を順次シフトさせてサンプリングを行ない、各位相のクロックでのサンプリング後のデータの正当性を逐一確認することにより、データサンプリングに使用可能なサンプリング用クロックの位相設定範囲(サンプリングウィンドウ)を検出し、その検出された位相設定範囲を基に最終的な位相設定を決定している。
ところで、ホストコントローラがサンプリング用クロックの位相を順次シフトし、各位相のクロックでサンプリングしたデータの正当性を逐一確認することによりサンプリング用位相設定を決定する技術は、まだまだ開発途上にある段階であり、種々の点で改良すべき余地が多々残されている。
特開2007−233998号公報
そこで、この発明は上記事情を考慮してなされたもので、処理ラインの状況や伝送条件等に適合させて受信データのサンプリングに使用可能なクロックの位相範囲を設定可能として、実用に適したキャリブレーション処理を実現することができるようにしたキャリブレーション処理制御装置及びキャリブレーション処理制御方法を提供することを目的とする。
この発明の実施の形態に係るキャリブレーション処理制御装置は、キャリブレーション要求に基づいてキャリブレーションコマンドを発行する発行手段と、発行手段で発行されたキャリブレーションコマンドに対するコマンドレスポンスデータについて、サンプリングクロックの位相を順次可変してサンプリングを行なった結果の正当性を確認する第1の確認手段と、発行手段で発行されたキャリブレーションコマンドに対するキャリブレーションデータについて、サンプリングクロックの位相を順次可変してサンプリングを行なった結果の正当性を確認する第2の確認手段と、第2の確認手段による正当性の確認結果を用いて、受信データのサンプリングに使用するサンプリングクロックの位相設定を決定する第1の状態と、第1及び第2の確認手段による正当性の確認結果を用いて、受信データのサンプリングに使用するサンプリングクロックの位相設定を決定する第2の状態とに切り替え可能な設定手段と、外部条件に基づいて設定手段を第1の状態と第2の状態とに選択的に切り替える制御手段とを備えるようにしたものである。
また、この発明の実施の形態に係るキャリブレーション処理制御方法は、キャリブレーション要求に基づいてキャリブレーションコマンドを発行する第1の工程と、第1の工程で発行されたキャリブレーションコマンドに対するコマンドレスポンスデータについて、サンプリングクロックの位相を順次可変してサンプリングを行なった結果の正当性を確認する第2の工程と、第1の工程で発行されたキャリブレーションコマンドに対するキャリブレーションデータについて、サンプリングクロックの位相を順次可変してサンプリングを行なった結果の正当性を確認する第3の工程と、第3の工程による正当性の確認結果を用いて、受信データのサンプリングに使用するサンプリングクロックの位相設定を決定する第4の工程と、第2及び第3の工程による正当性の確認結果を用いて、受信データのサンプリングに使用するサンプリングクロックの位相設定を決定する第5の工程と、外部条件に基づいて第4の工程及び第5工程のいずれを実施するかを選択する第6の工程とを有するようにしたものである。
この発明の実施の形態を示すもので、PCの信号処理系の一例を概略的に説明するために示すブロック構成図。 同実施の形態におけるPC内のホストコントローラの一例を説明するために示すブロック構成図。 同実施の形態におけるホストコントローラ内のキャリブレーション処理制御部の一例を説明するために示すブロック構成図。 同実施の形態におけるキャリブレーション処理制御部が行なう処理動作の一例を説明するために示す図。 同実施の形態におけるキャリブレーション処理制御部が行なう処理動作の一例を説明するために示すフローチャート。 同実施の形態におけるキャリブレーション処理制御部によって奏される効果の一例を説明するために示す図。
以下、この発明の実施の形態について図面を参照して詳細に説明する。図1は、この実施の形態で説明するホスト装置としてのPC11の信号処理系を概略的に示している。このPC11は、図示しないCPU(central processing unit)を内蔵したPC本体部12に、例えば液晶パネル等を用いた表示部13、操作部としてのキーボード14、ポインティングデバイスとしてのマウス15等が接続される構成となっている。
また、このPC本体部12には、ホストコントローラ16が接続されている。このホストコントローラ16には、例えばSD(secure digital)カード等のメモリカード17が着脱可能となされている。メモリカード17がホストコントローラ16に装着されたとき、両者は、コマンドラインとデータラインとで接続される。そして、このホストコントローラ16は、PC本体部12にインストールされたホストドライバ18の制御に基づき、装着されたメモリカード17に対してキャリブレーション処理やデータ伝送等を実行することができる。
図2は、上記ホストコントローラ16の一例を示している。このホストコントローラ16は、ホストドライバ18から出力される各種のコマンドやデータ等が供給される制御部19を備えている。この制御部19は、ホストドライバ18から供給されたコマンドを解析し、その解析結果をI(input)/O(output)コントローラ20に出力している。そして、このI/Oコントローラ20は、制御部19が解析したコマンドの解析結果を、メモリカード17との伝送バスプロトコルに従ったコマンドに変換してメモリカード17に送信する。
すなわち、ホストドライバ18からメモリカード17に対するデータ書き込みコマンドが供給された場合、制御部19は、そのコマンドの解析結果を、I/Oコントローラ20により、メモリカード17との伝送バスプロトコルに従ったコマンドに変換してメモリカード17に送信させる。そして、制御部19は、データ書き込みコマンドの後にホストドライバ18から供給される書き込み用のデータをI/Oコントローラ20に送り、メモリカード17に書き込ませる。
また、ホストドライバ18からメモリカード17に対するデータ読み出しコマンドが供給された場合、制御部19は、そのコマンドの解析結果を、I/Oコントローラ20により、メモリカード17との伝送バスプロトコルに従ったコマンドに変換してメモリカード17に送信させ、データの読み出しを行なわせる。この場合、メモリカード17から読み出されたデータは、I/Oコントローラ20内の同期回路21により、クロックジェネレータ22から供給されるサンプリングクロックに基づいてサンプリングされた後、制御部19に供給され、制御部19がホストドライバ18に出力する。
ここで、ホストドライバ18からメモリカード17に対するキャリブレーションコマンド発行要求コマンドが供給された場合には、制御部19内のキャリブレーション処理制御部23が、そのコマンドを解析し、キャリブレーションコマンドを発行する。また、このキャリブレーション処理制御部23は、クロックジェネレータ22に対して、出力サンプリングクロックの位相を制御するための位相設定値を通知する信号を出力している。
そして、上記キャリブレーションコマンドは、I/Oコントローラ20によりメモリカード17との伝送バスプロトコルに従ったコマンドに変換され、コマンドラインを介してメモリカード17に送信される。メモリカード17は、キャリブレーションコマンドを受信すると、それに対するコマンドレスポンスデータとキャリブレーションデータとを出力する。このコマンドレスポンスデータは、コマンドラインを介してI/Oコントローラ20内の同期回路21に供給され、クロックジェネレータ22から供給されるサンプリングクロックに基づいてサンプリングされキャリブレーション処理制御部23に供給される。
また、上記したキャリブレーションデータは、データラインを介してI/Oコントローラ20内の同期回路21に供給され、クロックジェネレータ22から供給されるサンプリングクロックに基づいてサンプリングされキャリブレーション処理制御部23に供給される。
そして、このキャリブレーション処理制御部23では、キャリブレーションコマンド発行要求毎にクロックジェネレータ22から出力されるサンプリングクロックの位相を順次シフトさせてサンプリングを行ない、サンプリングされたキャリブレーションデータの各位相クロックでの正当性確認を逐次行なう。これにより得られた正当性確認結果からサンプリングクロックの使用可能な位相設定範囲(サンプリングウィンドウ)を検出する。この検出されたサンプリングウィンドウに対し、キャリブレーション処理の成否を判定するために必要となる受信データサンプリング用クロックの位相設定範囲の幅を有しているか否かを判定することにより、キャリブレーション処理の成否判定を行なう。そして、この結果より、メモリカード17から受信したデータをサンプリングするためのクロックの位相設定を決定する状態を第1の状態とする。
また、このキャリブレーション処理制御部23では、キャリブレーションコマンド発行要求毎にクロックジェネレータ22から出力されるサンプリングクロックの位相を順次シフトさせてサンプリングを行ない、サンプリングされたコマンドレスポンスデータ及びキャリブレーションデータの各位相クロックでの正当性確認を逐次行なう。コマンドレスポンスデータのサンプリング及びキャリブレーションデータのサンプリング結果がいずれも正当であった場合をその位相設定において正当であったと判断することにより得られた正当性確認結果からサンプリングクロックの使用可能な位相設定範囲(サンプリングウィンドウ)を検出する。この検出されたサンプリングウィンドウに対し、キャリブレーション処理の成否を判定するために必要となる受信データサンプリング用クロックの位相設定範囲の幅を有しているか否かを判定することにより、キャリブレーション処理の成否判定を行なう。そして、この結果より、メモリカード17から受信したデータをサンプリングするためのクロックの位相設定を決定する状態を第2の状態とする。
第1の状態と第2の状態とは選択的に制御されうる。
このことは、換言すれば、メモリカード17からの受信データサンプリング用クロックの使用可能な位相範囲(サンプリングウィンドウ)を検出する際に、キャリブレーションデータに対するサンプリングの正当性の確認結果に加えて、レスポンスデータのサンプリングの正当性の確認結果を反映させるか否かを選択的に切り替えていることになる。
この第1の状態と第2の状態とは、ホストコントローラ16とメモリカード17との間の処理ラインの状況によるサンプリングウィンドウの幅の変化や、データの伝送品質と伝送レートとのどちらを優先させるかという伝送条件等に応じて、ホストデバイス18が選択的に切り替えている。
図3は、上記キャリブレーション処理制御部23の一例を示している。すなわち、サンプリングクロック位相設定値制御部24は、ホストドライバ18からのキャリブレーションコマンド発行要求コマンドを受けて、クロックジェネレータ22に対して、出力サンプリングクロックの位相を選択し切り替えるための位相設定値を通知する。
また、キャリブレーションコマンド発行処理部25は、ホストドライバ18からのキャリブレーションコマンド発行要求コマンドを受けて、サンプリングクロック位相設定値制御部24によるサンプリングクロックの位相設定後、キャリブレーションコマンドをI/Oコントローラ20に発行する。
さらに、キャリブレーションコマンド受信レスポンス正当性確認部26は、キャリブレーションコマンドに対してメモリカード17から返信されるコマンドレスポンスデータの正当性、つまり、現在選択されているサンプリングクロックの位相でコマンドレスポンスデータが正しく受信できたか否かを確認する。
また、キャリブレーションコマンド受信データ正当性確認部27は、キャリブレーションコマンドに対してメモリカード17から返信されるキャリブレーションデータの正当性、つまり、現在選択されているサンプリングクロックの位相でキャリブレーションデータが正しく受信できたか否かを確認する。
なお、キャリブレーションコマンド受信レスポンス正当性確認部26及びキャリブレーションコマンド受信データ正当性確認部27による確認動作は、サンプリングクロックの位相を順次シフトさせて複数回実行される。そして、これらのキャリブレーションコマンド受信レスポンス正当性確認部26及びキャリブレーションコマンド受信データ正当性確認部27による確認結果は、キャリブレーションコマンド処理正当性確認部30で各キャリブレーションコマンド処理正当性結果判定に反映されて、各キャリブレーションコマンド処理正当性結果保持部28に保持される。
データサンプリングウィンドウサーチ部29は、各キャリブレーションコマンド処理正当性結果保持部28に保持された正当性結果に基づいて、メモリカード17からの受信データを正しく受信することができたサンプリング用クロックの位相範囲(サンプリングウィンドウ)を検出する。
この場合、キャリブレーションコマンド処理正当性確認部30は、キャリブレーションコマンド受信データ正当性確認部27による確認結果から受信データサンプリング用クロックの位相範囲(サンプリングウィンドウ)を設定する第1の状態と、キャリブレーションコマンド受信データ正当性確認部27による確認結果から生成した受信データサンプリング用クロックの位相範囲(サンプリングウィンドウ)と、キャリブレーションコマンド受信レスポンス正当性確認部26による確認結果から生成した受信データサンプリング用クロックの位相範囲(サンプリングウィンドウ)とが重なり合う範囲を、受信データサンプリング用クロックの位相範囲(サンプリングウィンドウ)として設定する第2の状態とに切り替えられる。
第1の状態と第2の状態との切り替えは、ホストデバイス18から供給される切り替え制御信号を受けてキャリブレーションコマンド処理正当性確認部30が実行する。ホストデバイス18は、先に述べたように、ホストコントローラ16とメモリカード17との間の処理ラインの状況によるサンプリングウィンドウの幅の変化や、データの伝送品質と伝送レートとのどちらを優先させるかという伝送条件等に応じて、第1の状態と第2の状態とを切り替えるための切り替え制御信号を生成し、キャリブレーションコマンド処理正当性確認部30に出力している。
キャリブレーション成否判定部31は、ホストドライバ18からキャリブレーションコマンド発行要求コマンドが出力された後の、上記した一連のキャリブレーション処理結果に基づいてキャリブレーション処理の成否を判定する。
ステータスレジスタ32は、一連のキャリブレーション処理結果を示す各種のステータス(例えば、キャリブレーションの完了を示すキャリブリーション完了ステータス、キャリブレーションの結果の正当性を示すキャリブレーション正当性ステータス、キャリブレーションの続行を示すキャリブリーション継続要求ステータス等)を保持するレジスタである。
システムバスインターフェース33は、ホストドライバ18からのキャリブレーションコマンド発行要求や各種設定要求を受信するとともに、ホストドライバ18に各種のステータス(データ受信完了フラグ、キャリブレーション開始フラグ、サンプリングクロック選択等の必要な情報)や、ステータス確認タイミング等の通知を送信している。
キャリブレーション処理管理部34は、キャリブレーション処理制御部23の処理動作を統括的に制御するもので、ホストデバイス18から供給される各種の要求を受けて、その内容が反映されるように各部をそれぞれ制御している。
ここで、図4(a)は、キャリブレーションコマンド受信レスポンス正当性確認部26による確認結果から検出した受信データサンプリング用クロックの位相範囲(サンプリングウィンドウ)を示し、図4(b)は、キャリブレーションコマンド受信データ正当性確認部27による確認結果から検出した受信データサンプリング用クロックの位相範囲(サンプリングウィンドウ)を示している。
両者の位相範囲(サンプリングウィンドウ)が異なっているのは、ホストコントローラ16に装着されたメモリカード17の品質のばらつき等に応じて、コマンド系に対する処理ラインの処理状況や伝送状況と、データ系に対する処理ラインの処理状況や伝送状況とにばらつきが生じるからである。
そして、図4(b)に示した受信データサンプリング用クロックの位相範囲(サンプリングウィンドウ)が、キャリブレーションコマンド処理正当性確認部30が第1の状態に設定されたときに検出されるサンプリングウィンドウであり、図4(a)及び(b)に示した各サンプリングウィンドウが重なり合う、図4(c)に示す受信データサンプリング用クロックの位相範囲(サンプリングウィンドウ)が、キャリブレーションコマンド処理正当性確認部30が第2の状態に設定されたときに検出されるサンプリングウィンドウである。
この場合、図4(b)に示した受信データサンプリング用クロックの位相範囲(サンプリングウィンドウ)に比べて、図4(c)に示した受信データサンプリング用クロックの位相範囲(サンプリングウィンドウ)を用いる方が、メモリカード17からの受信データをより正しくサンプリングすることができデータの品質を向上させることができる。
ここにおいて、キャリブレーション成否判定部31がキャリブレーションの成否を判定するために必要となる受信データサンプリング用クロックの位相範囲(サンプリングウィンドウ)の幅が、図4(d)に示す範囲であるとする。なお、図4(d)は、キャリブレーションの成否を判定するために必要となるサンプリングウィンドウの幅のみを示し、設定位置は示していないものとする。
すると、図4(c)に示したサンプリングウィンドウでは、この必要なサンプリングウィンドウの幅を全てカバーすることができない、つまり、サンプリングウィンドウに十分なマージンが確保できず、ホストデバイス18は、メモリカード17に対するデータ伝送レートを低いモードに切り替えてデータ伝送を行なう必要が生じることになる。
このような場合、ホストデバイス18は、図4(b)に示したサンプリングウィンドウ、つまり、図4(d)に示したサンプリングウィンドウの幅に対して十分なマージンを有するサンプリングウィンドウを用いて、データ伝送レートが低いモードに切り替えられることを防止している。
また、図4(c)に示したサンプリングウィンドウが、キャリブレーション成否判定部31がキャリブレーションの成否を判定するために必要となる受信データサンプリング用クロックの位相範囲(サンプリングウィンドウ)の幅をカバーしていれば、つまり、図4(c)に示したサンプリングウィンドウが、図4(d)に示すサンプリングウィンドウの幅に対して十分なマージンを有していれば、ホストデバイス18は、図4(c)に示したサンプリングウィンドウを使用し、メモリカード17からの受信データの品質を向上させるようにしている。
図5は、上記したキャリブレーション処理制御部23を用いたキャリブレーション処理の一例をまとめたフローチャートを示している。すなわち、処理が開始(ステップS11)されると、ステップS12で、ホストドライバ18よりも上位層において、キャリブレーション処理の成否判定モードA,Bが決定される。成否判定モードAは、キャリブレーションコマンドに対して返信されるキャリブレーションデータをサンプリングした結果の正当性確認結果から、キャリブレーション処理の成否を判定するモードである。また、成否判定モードBは、キャリブレーションコマンドに対して返信されるコマンドレスポンスデータとキャリブレーションデータとをそれぞれサンプリングした結果の正当性確認結果から、キャリブレーション処理の成否を判定するモードである。
そして、ホストコントローラ16は、ホストドライバ18とともに、ステップS13で、キャリブレーション処理を実行する。その後、ホストコントローラ16は、ステップS14で、キャリブレーション処理の成否を判定し、成功したと判定された場合、ステップS12で決定された成否判定モードで処理を終了(ステップS17)する。
一方、上記ステップS14でキャリブレーション処理が失敗したと判定された場合、ホストドライバ18は、ステップS15で、キャリブレーション処理をリトライする際の成否判定モードを判別し、現在の成否判定モードがAである場合、または、現在の成否判定モードがBでデータ転送品質がデータ転送レートよりも優先する場合には、そのままの成否判定モードで処理を終了(ステップS17)する。
また、上記ステップS15で現在の成否判定モードがBでデータ転送レートがデータ転送品質よりも優先する場合、ホストドライバ18は、ステップS16で、キャリブレーション処理の成否判定モードをAに設定し、ステップS13の処理に移行する。
上記した実施の形態によれば、キャリブレーションデータの正当性確認結果に基づいて受信データをサンプリングするために使用可能なクロックの位相範囲(サンプリングウィンドウ)を設定する第1の状態と、キャリブレーションデータの正当性確認結果に基づいて設定された、受信データをサンプリングするために使用可能なクロックの位相範囲(サンプリングウィンドウ)と、コマンド受信レスポンスデータの正当性確認結果に基づいて設定された、受信データをサンプリングするために使用可能なクロックの位相範囲(サンプリングウィンドウ)との重なり合う範囲を、受信データサンプリング用クロックの位相範囲(サンプリングウィンドウ)として設定する第2の状態とに切り替えるようにしている。
そして、ホストコントローラ16とメモリカード17との間の処理ラインの状況によるサンプリングウィンドウの幅の変化や、データの伝送品質と伝送レートとのどちらを優先させるかという伝送条件等に応じて、第1の状態と第2の状態とを切り替えるようにしたので、処理ラインの状況や伝送条件等に適合させて受信データのサンプリングに使用可能なクロックの位相範囲を設定することができるようになり、実用に適したキャリブレーション処理を実現することができるようになる。
また、先に述べたように、キャリブレーションコマンド受信データ正当性確認部27による確認結果から生成された受信データサンプリング用クロックの位相範囲(サンプリングウィンドウ)に比べて、キャリブレーションコマンド受信データ正当性確認部27及びキャリブレーションコマンド受信レスポンス正当性確認部26による確認結果から生成した各受信データサンプリング用クロックの位相範囲(サンプリングウィンドウ)の重なり合う範囲を用いる方が、メモリカード17からの受信データをより正しくサンプリングすることができデータの品質を向上させることができる。
しかしながら、例えば図6に示すように、コマンド処理ラインでコマンド処理フェーズが短時間発生し、それに続く形で、データ処理ラインでデータ処理フェーズがコマンド処理フェーズに比べて長い時間実行される前提の場合、長いデータの伝送コマンド毎にキャリブレーションが実行されるという条件であれば、最初の短時間のコマンド処理が正常に行なえればよいので、キャリブレーションコマンド受信データ正当性確認部27による確認結果から生成された受信データサンプリング用クロックの位相範囲(サンプリングウィンドウ)のみでも、十分に実用的なデータの品質を確保することができる。
なお、この発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。
11…PC、12…PC本体部、13…表示部、14…キーボード、15…マウス、16…ホストコントローラ、17…メモリカード、18…ホストドライバ、19…制御部、20…I/Oコントローラ、21…同期回路、22…クロックジェネレータ、23…キャリブレーション処理制御部、24…サンプリングクロック位相設定値制御部、25…キャリブレーションコマンド発行処理部、26…キャリブレーションコマンド受信レスポンス正当性確認部、27…キャリブレーションコマンド受信データ正当性確認部、28…各キャリブレーションコマンド処理正当性結果保持部、29…データサンプリングウィンドウサーチ部、30…キャリブレーションコマンド処理正当性確認部、31…キャリブレーション成否判定部、32…ステータスレジスタ、33…システムバスインターフェース、34…キャリブレーション処理管理部。

Claims (4)

  1. キャリブレーション要求に基づいてキャリブレーションコマンドを発行する発行手段と、
    前記発行手段で発行されたキャリブレーションコマンドに対するコマンドレスポンスデータについて、サンプリングクロックの位相を順次可変してサンプリングを行なった結果の正当性を確認する第1の確認手段と、
    前記発行手段で発行されたキャリブレーションコマンドに対するキャリブレーションデータについて、サンプリングクロックの位相を順次可変してサンプリングを行なった結果の正当性を確認する第2の確認手段と、
    前記第2の確認手段による正当性の確認結果を用いて、受信データのサンプリングに使用するサンプリングクロックの位相設定を決定する第1の状態と、前記第1及び第2の確認手段による正当性の確認結果を用いて、受信データのサンプリングに使用するサンプリングクロックの位相設定を決定する第2の状態とに切り替え可能な設定手段と、
    外部条件に基づいて前記設定手段を第1の状態と第2の状態とに選択的に切り替える制御手段とを具備することを特徴とするキャリブレーション処理制御装置。
  2. 前記第2の状態は、前記第1の確認手段による正当性の確認結果を用いて検出した、受信データのサンプリングに使用可能なサンプリングクロックの位相範囲と、前記第2の確認手段による正当性の確認結果を用いて検出した、受信データのサンプリングに使用可能なサンプリングクロックの位相範囲とが重なり合う範囲を、受信データのサンプリングに使用可能なサンプリングクロックの位相範囲として検出することを特徴とする請求項1記載のキャリブレーション処理制御装置。
  3. 前記制御手段は、データ転送品質よりもデータ転送レートの優先度が高く設定されている場合、前記設定手段を第1の状態に設定し、データ転送レートよりもデータ転送品質の優先度が高く設定されている場合、前記設定手段を第2の状態に設定することを特徴とする請求項1記載のキャリブレーション処理制御装置。
  4. キャリブレーション要求に基づいてキャリブレーションコマンドを発行する第1の工程と、
    前記第1の工程で発行されたキャリブレーションコマンドに対するコマンドレスポンスデータについて、サンプリングクロックの位相を順次可変してサンプリングを行なった結果の正当性を確認する第2の工程と、
    前記第1の工程で発行されたキャリブレーションコマンドに対するキャリブレーションデータについて、サンプリングクロックの位相を順次可変してサンプリングを行なった結果の正当性を確認する第3の工程と、
    前記第3の工程による正当性の確認結果を用いて、受信データのサンプリングに使用するサンプリングクロックの位相設定を決定する第4の工程と、
    前記第2及び第3の工程による正当性の確認結果を用いて、受信データのサンプリングに使用するサンプリングクロックの位相設定を決定する第5の工程と、
    外部条件に基づいて前記第4の工程及び前記第5の工程のいずれを実施するかを選択する第6の工程とを有することを特徴とするキャリブレーション処理制御方法。
JP2010104396A 2010-04-28 2010-04-28 キャリブレーション処理制御装置及びキャリブレーション処理制御方法 Withdrawn JP2011233043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010104396A JP2011233043A (ja) 2010-04-28 2010-04-28 キャリブレーション処理制御装置及びキャリブレーション処理制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010104396A JP2011233043A (ja) 2010-04-28 2010-04-28 キャリブレーション処理制御装置及びキャリブレーション処理制御方法

Publications (1)

Publication Number Publication Date
JP2011233043A true JP2011233043A (ja) 2011-11-17

Family

ID=45322281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010104396A Withdrawn JP2011233043A (ja) 2010-04-28 2010-04-28 キャリブレーション処理制御装置及びキャリブレーション処理制御方法

Country Status (1)

Country Link
JP (1) JP2011233043A (ja)

Similar Documents

Publication Publication Date Title
JP6341642B2 (ja) ホスト、不揮発性メモリ装置、及び不揮発性メモリカードシステム
TW591410B (en) Method and apparatus for detecting time domains on a communication channel
KR20180017035A (ko) 50 나노초 스파이크 필터를 위한 테스트
US9013421B2 (en) Driving method for touch-sensing display device and touch-sensing device thereof
US9798353B2 (en) Command protocol for adjustment of write timing delay
CN107592250B (zh) 基于航空fc总线多速率自适应测试设备
US10127127B2 (en) Systems and methods for pre-warning a monitoring tool for a communication bus
CN104679471A (zh) 用于检测可听输入中的中止的装置、设备及方法
JP4429331B2 (ja) Pciデバイスのホットプラグにおけるモード設定方法及びpciバスを有するシステム
US20180173651A1 (en) Data storage device access method, device and system
US9570128B2 (en) Managing skew in data signals
CN102254569B (zh) 四倍数据速率qdr控制器及其实现方法
JP2011233042A (ja) キャリブレーション処理制御装置及びキャリブレーション処理制御方法
US20160050301A1 (en) System interconnect dynamic scaling handshake using spare bit-lane
JP2011233043A (ja) キャリブレーション処理制御装置及びキャリブレーション処理制御方法
WO2009144837A1 (ja) 試験装置および情報処理システム
CN113050976B (zh) 基于PCIe总线的FPGA并行升级方法、装置、介质及电子设备
CN103577154A (zh) 基于arinc659协议的指令的译码方法
US7500129B2 (en) Adaptive communication interface
JP7158588B2 (ja) タッチスクリーンの制御方法、装置、機器、記憶媒体及びプロセッサ
JP7336326B2 (ja) 振動情報収集システム
KR102586820B1 (ko) 가상 ecu 검증 시스템 및 이의 오차 보정 방법
CN114721895B (zh) 待测设计的验证方法、平台、设备和介质
WO2023245762A1 (zh) 存储芯片测试方法及装置、介质及设备
CN110362349B (zh) 虚拟输入管理装置及其管理方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130702