CN103577154A - 基于arinc659协议的指令的译码方法 - Google Patents

Abstract

本发明涉及一种基于ARINC659协议的指令的译码方法，该方法包括：1）从通用静态存储器SRAM中对应的起始位置和固定地址空间，依次读取系统参数所对应的机器码，并对需要进行校对的系统参数进行校验；若校验成功，则继续读取下一个系统参数；若校验失败，则将地址指针值赋0；当系统参数全部校验结束后进行步骤2）；2）判断通用同步FIFO的状态，若通用同步FIFO为满时，则地址指针保持不变；若通用同步FIFO不满时，则进行步骤3）；3）根据指令类型对所有指令的机器码进行译码。本发明提供了一种有效解决ARINC659总线上BIU对帧描述语言指令的解析问题、可进行推广完成类似总线自定义指令集的机器码定义、指令译码、译码状态指示等工作的基于ARINC659协议的指令的译码方法。

Description

基于ARINC659协议的指令的译码方法

技术领域

本发明属于计算机控制技术领域，涉及一种译码方法，尤其涉及一种基于ARINC659协议的指令的译码方法。

背景技术

ARINC659底板数据总线是满足高可靠性需求的串行容错总线标准。ARINC659协议规定帧描述语言，定义了总线上在线可更换模块之间通信数据的时序。作为BIU的开发商，需要定义帧描述语言的机器码格式，并对机器码进行解析，完成与总线上其他BIU之间的通信。目前没有同类技术。

发明内容

为了解决背景技术中存在的上述技术问题，本发明提供了一种有效解决ARINC659总线上BIU对帧描述语言指令的解析问题、可进行推广完成类似总线自定义指令集的机器码定义、指令译码、译码状态指示等工作的基于ARINC659协议的指令的译码方法。

本发明的技术解决方案是：本发明提供了一种基于ARINC659协议的指令的译码方法，其特殊之处在于：所述方法包括以下步骤：

1）从通用静态存储器SRAM中对应的起始位置和固定地址空间，依次读取系统参数所对应的机器码，并对需要进行校对的系统参数进行校验；若校验成功，则继续读取下一个系统参数；若校验失败，则将地址指针值赋0；当系统参数全部校验结束后进行步骤2）；

2）判断通用同步FIFO的状态，若通用同步FIFO为满时，则地址指针保持不变；若通用同步FIFO不满时，则进行步骤3）；

3）根据指令类型对所有指令的机器码进行译码。

上述步骤3）的具体实现方式是：

3.1）按指令长度所需要的32位数的个数判断指令类型，对于指令长度所需要的32位数的个数大于1的非跳转指令，对第一个32位数进行译码，将译码的结果存放到通用同步FIFO中，地址指针加1；对于指令长度所需要的32位数的个数大于1的跳转类指令，保存当前指令的地址，根据指令的机器码的格式译码出目的地址，将目的地址值赋给地址指针；若指令长度所需要的32位数的个数等于1时，则进行步骤1）；

3.2）按指令长度所需要的32位数的个数判断指令类型，若指令长度所需要的32位数的个数大于2，则对指令的第二个32位数进行译码，将译码的结果存放到通用同步FIFO中，地址指针加1；若指令长度所需要的32位数的个数等于2时，则进行步骤1）；

3.3）按指令长度所需要的32位数的个数判断指令类型，若指令长度所需要的32位数的个数大于3，则对指令的第三个32位数进行译码，将译码的结果存放到通用同步FIFO中，地址指针加1；若需要的32位数的个数等于3时，则进行步骤1）；

3.4）对指令的第四个32位数进行译码，将译码的结果存放到通用同步FIFO中，地址指针加1。

本发明的优点是：

本发明提供了一种基于ARINC659协议的指令的译码方法，该方法实现了ARINC659协议规定的帧描述语言指令译码功能；根据该电路设计，可进行推广完成类似总线自定义指令集的机器码定义、指令译码、译码状态指示工作。

附图说明

图1是本发明所提供的解析方法中所采用的状态机流程示意图。

具体实施方式

本发明提供了一种基于ARINC659协议的指令的译码方法，该方法包括以下步骤：

1）对ARINC659协议规定的不同系统参数定义机器码，每条系统参数占用若干个32位。以参数GAP为例，机器码格式为：

2）采用数据位宽为32位的通用静态存储器SRAM存放所有指令的机器码；

3）对ARINC659协议规定的指令定义一一对应的指令编码，定义每条指令的机器码格式，每条指令占用若干个32位（最大需要4个32位）。

以FREE命令为例，指令编码为4’b0000，机器码格式为：

4）将SRAM地址空间分为16部分，最大可以存放16个机架的命令表，不同机架的命令表对应不同的起始地址；为命令表内部不同的参数分配固定的地址空间；

5）定义适当位宽的寄存器用来存放译码后的系统参数；定义数据位宽为256位的通用同步FIFO存放译码后的指令（采用位拼接），FIFO的空满指示信号用来启动或停止译码；定义适当位宽的寄存器作为待译码指令的地址指针；

6）指令译码功能采用状态机实现，状态机有7个状态，各状态的操作及跳转条件如下所示：

状态1（参数译码状态）：根据当前的机架号从SRAM中对应的起始位置和固定地址空间，依次读取系统参数的机器码，并对需要进行校对的参数进行校验，检验成功则继续读取下一个系统参数，校验失败跳转到状态6，系统参数译码结束后跳转到状态2；

按照机器码的定义格式对相应寄存器信号赋值，以硬件描述语言verilog为例，参数译码的实现为：

reg[3:0]gap；

gap<=sram_data[3:0]；

状态2（指令译码状态1）：判断FIFO的状态，FIFO为满时跳转到状态8；FIFO不满时开始译码，判断指令类型，按需要的32位数的个数区分，若需要32位数个数大于1，跳转到状态3；个数等于1时，维持在状态1；

对于个数大于1的非跳转指令，对第一个32位数进行译码，将译码的结果存放到FIFO中，地址指针加1；

对于跳转类指令，保存当前指令的地址，根据指令机器码的格式译码出目的地址，将目的地址值赋给地址指针；

以硬件描述语言verilog为例，FREE命令译码实现为：

if（sram_data==4’b0000）

fifo_data[23：0]<=sram_data[31:8]；

ins_addr<=sram_addr+1；

状态3（指令译码状态2）：判断指令类型，按需要的32位数的个数区分，若需要32位数个数大于2，跳转到状态4；否则跳转到状态1；

对指令的第二个32位数进行译码，将译码的结果存放到FIFO中，地址指针加1；

状态4（指令译码状态3）：判断指令类型，按需要的32位数的个数区分，若需要32位数个数大于3，跳转到状态5；否则跳转到状态1；

对指令的第三个32位数进行译码，将译码的结果存放到FIFO中，地址指针加1；

状态5（指令译码状态4）：对指令的第四个32位数进行译码，将译码的结果存放到FIFO中，地址指针加1；无条件跳转到状态1；

状态6（译码失败状态）：地址指针值赋0，无条件维持在状态6；

状态7（译码FIFO满状态）：判断FIFO的状态，FIFO不满时跳转到状态2，否则维持在状态7；地址指针保持不变；

定义2位译码状态指示信号，状态1下给该指示信号赋值为2’b00，表示正在参数译码；状态2~状态5下给该指示信号赋值为2’b11，表示正在指令译码；状态6下给该信号赋值为2’b01，表示译码失败。

基于ARINC659协议的微控制器电路集成在HK659型ARINC659总线协议处理芯片中，目前该芯片已投片成功并经过了大量的应用验证。

Claims (2)

1.一种基于ARINC659协议的指令的译码方法，其特征在于：所述方法包括以下步骤：

1）从通用静态存储器SRAM中对应的起始位置和固定地址空间，依次读取系统参数所对应的机器码，并对需要进行校对的系统参数进行校验；若校验成功，则继续读取下一个系统参数；若校验失败，则将地址指针值赋0；当系统参数全部校验结束后进行步骤2）；

2）判断通用同步FIFO的状态，若通用同步FIFO为满时，则地址指针保持不变；若通用同步FIFO不满时，则进行步骤3）；

3）根据指令类型对所有指令的机器码进行译码。

2.根据权利要求1所述的基于ARINC659协议的指令的译码方法，其特征在于：所述步骤3）的具体实现方式是：

3.1）按指令长度所需要的32位数的个数判断指令类型，对于指令长度所需要的32位数的个数大于1的非跳转指令，对第一个32位数进行译码，将译码的结果存放到通用同步FIFO中，地址指针加1；对于指令长度所需要的32位数的个数大于1的跳转类指令，保存当前指令的地址，根据指令的机器码的格式译码出目的地址，将目的地址值赋给地址指针；若指令长度所需要的32位数的个数等于1时，则进行步骤1）；

3.2）按指令长度所需要的32位数的个数判断指令类型，若指令长度所需要的32位数的个数大于2，则对指令的第二个32位数进行译码，将译码的结果存放到通用同步FIFO中，地址指针加1；若指令长度所需要的32位数的个数等于2时，则进行步骤1）；

3.3）按指令长度所需要的32位数的个数判断指令类型，若指令长度所需要的32位数的个数大于3，则对指令的第三个32位数进行译码，将译码的结果存放到通用同步FIFO中，地址指针加1；若需要的32位数的个数等于3时，则进行步骤1）；

3.4）对指令的第四个32位数进行译码，将译码的结果存放到通用同步FIFO中，地址指针加1。