CN101310255B - 用于检测处理系统中的存储器装置的配置的方法和设备 - Google Patents

用于检测处理系统中的存储器装置的配置的方法和设备 Download PDF

Info

Publication number
CN101310255B
CN101310255B CN2006800425325A CN200680042532A CN101310255B CN 101310255 B CN101310255 B CN 101310255B CN 2006800425325 A CN2006800425325 A CN 2006800425325A CN 200680042532 A CN200680042532 A CN 200680042532A CN 101310255 B CN101310255 B CN 101310255B
Authority
CN
China
Prior art keywords
storage arrangement
page
page size
size parameter
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800425325A
Other languages
English (en)
Other versions
CN101310255A (zh
Inventor
斯里尼瓦斯·马达利
史蒂文·J·德夫勒
伊莱沙·约翰·厄尔默
牛兴辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101310255A publication Critical patent/CN101310255A/zh
Application granted granted Critical
Publication of CN101310255B publication Critical patent/CN101310255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • G06F13/1694Configuration of memory controller to different memory types
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/40Transformation of program code
    • G06F8/54Link editing before load time
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Abstract

本发明描述一种用于检测处理系统中的装置的配置的方法和设备。在一个实施例中,识别与存储器装置相关联的页面大小参数。另外,还识别与所述存储器装置相关联的一个或一个以上配置参数,所述页面大小参数和所述配置参数使得能够存取所述存储器装置。最后,将用以基于所述页面大小参数和所述一个或一个以上配置参数从所述存储器装置下载应用程序数据的请求传输到所述存储器装置。

Description

用于检测处理系统中的存储器装置的配置的方法和设备
技术领域
本发明大体上涉及处理系统,且更具体地说,涉及一种用于检测处理系统中的装置配置的方法和设备。 
背景技术
作为计算装置(例如,移动通信装置)中的启动和起始程序的一部分,处理器存取一个或一个以上存储器装置(例如,非易失性或快闪存储器装置),且下载存储在所述存储器装置内的应用程序代码或数据。若干类型的存储器装置通常可用于在此类计算装置中实施,且因此处理器需要准确且有效地确定每一存储器装置的配置。基于所检测的配置,处理器可进一步产生用以下载所需应用程序代码的命令。 
已经提议若干实施方案以确定连接到处理器的存储器装置的配置。在一个实施方案中,在制造期间将存储器装置信息存储在处理器中。然而,此方法显得限制了所支持的存储器装置的数目且使得更加难以在处理器的使用寿命期间向所述存储器装置引入升级。 
在另一实施方案中,通过多个外部引脚将存储器装置信息供应到处理器。然而,此方法需要专用的额外引脚,因此增加了系统的成本,且还显得限制了所支持的存储器装置的数目。 
在又一已知实施方案中,可指令处理器通过已知的反复试验技术(例如,对分搜索)来检测存储器装置的配置。然而,此方法显得增加了分配用于启动和起始程序的时间,因此影响系统的性能。 
因此,需要一种用于准确且有效地检测耦合到计算装置中的处理器的多个存储器装置的配置的方法和设备。 
发明内容
描述一种用于检测处理系统中的装置配置的方法和设备。在一个实施例中,识别与存储器装置相关联的页面大小参数。另外,还识别与所述存储器装置相关联的一个或一个以上配置参数,所述页面大小参数和所述配置参数使得能够存取所述存储器装置。最后,将用以基于所述页面大小参数和所述一个或一个以上配置参数而从所述存储器装置下载应用程序数据的请求传输到所述存储器装置。 
附图说明
图1根据本发明的一个实施例说明用于检测处理系统中的装置配置的设备; 
图2是根据本发明的一个实施例说明用于检测处理系统中的装置配置的程序的交互图; 
图3是根据本发明的一个实施例说明用于检测处理系统中的装置配置的方法的流程图; 
图4是根据本发明的一个实施例说明在用于检测处理系统中的装置配置的方法内执行复位命令的流程图; 
图5是根据本发明的一个实施例说明在用于检测处理系统中的装置配置的方法内执行自动检测命令序列的流程图; 
图6是根据本发明的一个实施例说明在用于检测处理系统中的装置配置的方法内识别页面大小参数的流程图; 
图7是具有计算机系统的示范性形式的机器的图示,在所述机器内可执行一组指令。 
具体实施方式
图1根据本发明的一个实施例说明用于检测处理系统中的装置配置的设备。如图1中所说明,设备10(例如,移动通信装置)包括耦合到一个或一个以上存储器装置30的处理装置20(例如,微处理器)。 
在一个实施例中,处理装置20进一步包括耦合到处理器模块24的控制器模块22。所述控制器模块22和所述处理器模块24是经配置以执行用于检测设备10内的存储器装置30的配置的操作的硬件和/或软件模块,如下文进一步详细描述。在替代实施例中,控制器模块22和处理器模块24可形成单一处理器以执行用于检测设备10内的存储器装置30的配置的操作。 
在一个实施例中,存储器装置30是例如串行快闪存储器装置(例如,NAND/ORAND/SuperAND存储器装置)的非易失性存储器装置,其存储将在接收到来自处理装置20的命令时下载的应用程序数据。或者,其它非易失性存储器装置可连接到设备10内的处理装置20。 
当系统关闭时,非易失性存储器组件和模块不会丢失数据。快闪存储器装置作为非易失性半导体集成电路的结构基于以下概念:存储器模块将很少被写入,但将经常被读取。应用程序数据驻存在快闪存储器装置30中的由相应地址定义的具体位置处。 
每一存储器装置30内的真实和虚拟存储器模块被分割为相等大小的称为页面的块。一个存储器页面表示可从一个行地址存取的位的数目。每一存储器页面具有页面大小,其取决于列地址的数目。举例来说,具有10个列地址引脚的存储器装置具有1024个位置。 
除页面大小参数外,每一存储器装置30还由接口总线宽度参数表征,所述接口总线宽度参数指示可同时输入或存取的数据位的数目。基于页面大小参数和总线宽度参数,处理器可在启动和起始程序期间可靠地识别每一存储器装置30的类型,如下文进一步详细描述。 
在一个实施例中,如图1所示,控制器模块22维持和存取存储模块26(例如,数据库)以存储存储器装置30的配置参数,例如与每一存储器装置30相关联的页面大小参数和/或接口总线宽度参数。或者,控制器模块22可在设备10内的远端位置中存储与存储器装置30相关联的页面大小参数和/或接口总线宽度参数。 
图2是根据本发明的一个实施例说明用于检测处理系统中的装置配置的程序的交互图。如图2中所说明,所述程序在方框105处开始,其中处理装置20内的控制器模块22将复位命令传输到存储器装置30。在一个实施例中,在设备10的加电序列和随后激活期间,存储器装置30需要在存取存储器之前接收和执行复位命令。或者,当设备10处于待机模式时,存储器装置30可能不支持复位命令且可能忽略所述命令,例如在存储器装置30是SuperAND串行快闪存储器装置的情况下。 
在方框110处,存储器装置30指示所述复位命令的执行和完成。在一个实施例中,存储器装置30传输指示命令执行状态的位信号。控制器模块22监视命令执行的状态并检测复位命令执行的完成,如下文结合图4进一步详细描述。 
随后,在方框115处,控制器模块22将自动检测命令序列传输到存储器装置30,从而指示用以读取和检测存储器装置30的页面大小所需要的预定量数据。在一个实施例中,将复位命令和自动检测命令接连发送到所述存储器装置30。自动检测命令序列是用以检测与存储器装置30相关的页面大小和其它参数的流程。所述自动检测序列使用256/512字节页面快闪存储器装置与具有更高值页面大小的其它快闪存储器装置相对的行为差异,如下文结合图5进一步详细描述。 
在方框120处,存储器装置30接收自动检测命令序列且指示所述命令的执行和完成。在一个实施例中,存储器装置30传输指示所述自动检测序列内的每一命令的执行状态的位信号。控制器模块22监视命令执行的状态且检测自动检测序列的完成,如下文结合图 5进一步详细描述。基于从存储器装置30传输的位信号(其指示对自动检测序列的响应),控制器模块22接着识别存储器装置30是256/512字节页面装置还是大小更大的页面装置(例如,2K字节页面装置),如结合图5进一步详细描述。一旦命令执行完成,存储器装置30便使(例如)驻存在存储器装置30上的内部缓冲器中的数据页面可用于控制器模块22。 
在方框125处,控制器模块22存取可用的页面数据且再次识别存储器装置30的页面大小参数,如结合图6进一步详细描述。 
在方框130处,控制器模块22将与存储器装置30相关联的页面大小参数存储在存储模块26中。 
在方框135处,控制器模块22从可用的页面数据处读取预定量的数据。在方框140处,控制器模块22基于所读取的数据来检测与存储器装置30相关联的一个或一个以上配置参数。在一个实施例中,控制器模块22从所述页面数据处检索并解码多个预定数据序列以识别配置参数,例如存储器装置30的接口总线宽度参数。在替代实施例中,出于安全性原因,可将可用于控制器模块22的页面数据加密,且因此控制器模块22或处理器模块24在解码和识别所述配置参数(例如,接口总线宽度参数或其它需要的配置参数)之前进一步对数据进行解密。 
在一个实施例中,所存储的页面大小参数和所识别的配置参数使处理装置20能够确定存储器装置30的配置。在替代实施例中,页面数据可并入有与存储器装置30相关的其它信息,例如连接到存储器装置30的其它组件。 
在方框145处,控制器模块22将页面数据和配置参数(包括存储在存储模块26内的页面大小参数)传输到存储器模块24或以另外方式使得其可用于处理器模块24。在方框150处,处理器模块24指令控制器模块22从存储器装置30下载应用程序代码。最后,在方框155处,基于页面大小参数和接口总线宽度参数,处理装置20内的控制器模块22传输用以从所述存储器装置30下载应用程序代码的请求。 
图3是根据本发明的一个实施例说明用于检测处理系统中的装置配置的方法的流程图。如图3的实施例中所说明,在处理方框210处,发布复位命令并将其传输到存储器装置30。在处理方框220处,发布自动检测命令序列并将其传输到存储器装置30。 
在处理方框230处,在存储器装置30处存取含有预定量数据的页面数据。在处理方框240处,从可用的页面数据处识别与所述存储器装置30相关联的页面大小参数。 
在处理方框250处,将与所述存储器装置30相关联的页面大小参数存储在存储模块 26中。在处理方框260处,从页面数据处检索并解码多个预定数据序列以识别与存储器装置30相关联的一个或一个以上配置参数,例如存储器装置30的接口总线宽度参数。 
在处理方框270处,检测与存储器装置30相关联的配置参数。最后,在处理方框280处,基于所识别的页面大小参数和配置参数,将用以下载应用程序代码的请求传输到存储器装置30。 
图4是根据本发明的一个实施例说明在用于检测处理系统中的装置配置的方法内执行复位命令的流程图。如图4中所说明,在处理方框310处,接收复位命令的选择。在一个实施例中,控制器模块22从处理器模块24接收复位命令的选择以供进一步传输到存储器装置30。 
在处理方框320处,接收用以传输所述复位命令的指令。在一个实施例中,处理器模块24提示控制器模块22发布复位命令且将所述复位命令传输到存储器装置30。 
在处理方框330处,将所述复位命令传输到存储器装置30且监视所述复位命令的执行状态。在一个实施例中,控制器模块22将复位命令传输到存储器装置30,且通过监视由存储器装置30传输的位信号的断言或解除断言来进一步检查在存储器装置30处的执行状态,所述位信号指示复位命令执行的完成。 
在处理方框340处,判断复位命令的执行是否已完成。如果复位命令的执行未完成,那么重复处理方框330和340。 
否则,如果复位命令的执行已完成,那么在处理方框350处,随后判断是否存在任何执行错误。如果存在执行错误,那么在处理方框360处,控制器模块22发布错误命令且通知处理器模块24具有执行错误。否则,如果复位命令的执行无错误,那么程序跳到方框220,其结合图3进行详细论述。 
图5是根据本发明的一个实施例说明在用于检测处理系统中的装置配置的方法内执行自动检测命令序列的流程图。如图5中所说明,在结合图3详细论述的处理方框210之后,在处理方框405处,接收自动检测命令的选择。在一个实施例中,控制器模块22从处理器模块24接收命令的选择以供进一步传输到存储器装置30。 
在处理方框410处,接收用以传输自动检测命令序列的指令。在一个实施例中,处理器模块24提示控制器模块22发布自动检测命令序列并将相关命令传输到存储器装置30。 
在处理方框415处,将页面读取命令传输到存储器装置30,且随后监视所述页面读取命令的执行状态。在一个实施例中,控制器模块22将页面读取命令传输到存储器装置 30。 
在处理方框420处,将页面地址坐标传输到存储器装置30。在一个实施例中,控制器模块22传输页面地址坐标,例如存储器页面开始的开始列地址和开始行地址。 
在处理方框425处,监视所述页面读取命令的执行状态持续预定时段。在一个实施例中,控制器模块22通过监视由所述存储器装置30传输的位信号的断言或解除断言持续预定时段来进一步检查所述页面读取命令在存储器装置30处的执行状态,所述位信号指示所述页面读取命令执行的开始。在一个实施例中,所述预定时段为300毫微秒。或者,控制器模块22可经编程以等待或监视执行状态持续其它不同时段。 
在处理方框430处,判断页面读取命令的执行是否已经开始。如果控制器模块22检测到页面读取命令的执行已经开始,那么在处理方框460处,控制器模块22将存储器装置30识别为具有256字节/512字节页面大小。 
在一个实施例中,如果控制器模块22检测到页面读取命令的执行尚未开始,那么在处理方框435处,控制器模块22将读取开始命令传输到所述存储器装置30。 
在处理方框440处,监视所述读取开始命令的执行状态持续预定时段。在一个实施例中,控制器模块22通过监视由所述存储器装置30传输的位信号的断言或解除断言持续第二预定时段来进一步检查所述读取开始命令在存储器装置30处的执行状态,所述位信号指示所述读取开始命令的执行。在一个实施例中,所述预定时段为300毫微秒。或者,控制器模块22可经编程以监视所述读取开始命令的执行持续其它不同时段。 
在处理方框445处,判断页面读取命令的执行是否已经开始。如果所述页面读取命令的执行尚未开始,那么在处理方框450处,控制器模块22发布错误命令且通知处理器模块24具有执行错误。否则,在一个实施例中,如果所述页面读取命令的执行已经开始,那么在处理方框455处,控制器模块22将存储器装置30识别为具有更高值字节页面大小,例如2K字节页面大小。 
在已经确定存储器装置30的页面大小参数之后,程序在处理方框465处继续进行,其中在一个实施例中,判断自动检测命令序列执行是否已完成。在替代实施例中,对于某些串行快闪存储器装置(例如,SuperAND快闪存储器装置),必须发布读取停止命令以停止页面读取并完成所述自动检测命令序列。 
在一个实施例中,当自动检测命令序列的执行已完成时,程序跳到方框230,其结合图3进行详细论述。 
图6是根据本发明的一个实施例说明在用于检测处理系统中的装置配置的方法内识 别页面大小参数的流程图。如图6中所说明,在结合图3详细论述的处理方框230随后,在处理方框510处,从可用的页面数据处检索页面大小信息。在一个实施例中,控制器模块22存取使得在存储器装置30处可用的页面数据,对存储器装置30的页面大小执行额外检查,并检测与各自存储器装置30相关联的页面大小参数。 
在一个实施例中,在处理方框520处,判断页面大小是否等于预定值(例如,512字节)。如果控制器模块22认识到存储器装置30的页面大小等于所述预定值(在此情况下为512字节),那么在处理方框530处,控制器模块22经进一步配置以用于512字节页面存储器装置30。否则,如果与存储器装置30相关联的页面大小具有不同值(例如,2K字节),那么在处理方框540处,控制器模块22经进一步配置以用于使得可由存储器装置30利用的页面的适当字节值。最后,程序跳到方框250,其结合图3进行详细论述。 
图7展示具有计算机系统600的示范性形式的机器的图示,在所述机器内可执行一组用于致使所述机器执行上述方法中的任一者的指令。在替代实施例中,所述机器可包含网络路由器、网络交换机、个人数字助理(PDA)、蜂窝式电话、环球网设备或能够执行一序列指定待由所述机器采取的动作的指令的任何机器或计算装置。 
计算机系统600包括处理器602、主存储器604和静态存储器606,其经由总线608彼此通信。计算机系统600可进一步包括视频显示器单元610,例如液晶显示器(LCD)或阴极射线管(CRT)。计算机系统600还包括字母数字输入装置612(例如,键盘)、光标控制装置614(例如,鼠标)、磁盘驱动单元616、信号产生装置620(例如,扬声器)和网络接口装置622。 
磁盘驱动单元616包括机器可读媒体624,其上存储体现上述方法中的任一者或全部的一组指令(即,软件)626。软件626还展示为完全或至少部分驻存在主存储器604内和/或在处理器602内。软件626可进一步经由网络接口装置622传输或接收。 
所属领域的技术人员将了解可使用多种不同技艺和技术中的任一种来表示信息和信号。举例来说,可通过电压、电流、电磁波、磁场或粒子、光场或粒子或者其任意组合来表示整个以上描述中可能引用的数据、指令、命令、信息、信号、位、符号和小片。 
所属领域的技术人员将进一步了解,结合本文所揭示的实施例描述的各种说明性逻辑块、模块、电路和算法步骤可实施为电子硬件、计算机软件或所述两者的组合。为了清楚说明硬件与软件的这种可交换性,上文已经大体上在其功能性方面描述了各种说明性组件、块、模块、电路和步骤。将此类功能性实施为硬件还是软件取决于特定应用和对整个系统施加的设计限制。熟练的技术人员可针对每一特定应用以不同方式实施所描 述的功能性,但不应将此类实施方案决策解释为导致背离本发明的范围。 
结合本文所揭示的实施例描述的各种说明性逻辑块、模块和电路可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑组件、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文描述的功能的其任何组合来实施或执行。通用处理器可以是微处理器,但在替代方案中,所述处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合,例如DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或一个以上微处理器或任何其它此类配置。 
结合本文所揭示的实施例描述的方法或算法的步骤可直接在硬件、由处理器执行的软件或所述两者的组合中实施。应了解,这些实施例可用作软件程序或用于支持软件程序,所述软件程序在某种形式的处理器或处理核心(例如计算机的CPU)上执行或以另外方式在机器或计算机可读媒体上或内实施或实现。机器可读媒体包括用于以可由机器(例如,计算机)读取的形式存储或传输信息的任何机构。举例来说,机器可读媒体包括RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体。示范性存储媒体耦合到处理器,使得处理器可从存储媒体读取信息和向存储媒体写入信息。在替代方案中,存储媒体可与处理器成一体式。处理器和存储媒体可驻存在ASIC中。ASIC可驻存在用户终端中。在替代方案中,处理器和存储媒体可作为离散组件驻存在用户终端中。 
提供先前对所揭示实施例的描述是为了使得所属领域的技术人员能够制作或使用本发明。所属领域的技术人员将容易了解对这些实施例的各种修改,且在不脱离本发明精神或范围的情况下,本文所界定的一般原理可适用于其它实施例。因此,本发明不希望限于本文展示的实施例,而是应符合与本文所揭示的原理和新颖特征一致的最宽范围。 

Claims (38)

1.一种配置检测的方法,其包含:
识别与存储器装置相关联的页面大小参数,其中识别所述页面大小参数进一步包含:
将自动检测命令序列传输到所述存储器装置,所述自动检测命令序列指示检测所述页面大小参数所需要的预定量的数据;和
从所述存储器装置存取可用的页面数据,所述页面数据含有所述预定量的数据;
识别与所述存储器装置相关联的至少一个配置参数,所述页面大小参数和所述至少一个配置参数使得能够检测所述存储器装置;和
传输基于所述页面大小参数和所述至少一个配置参数从所述存储器装置下载应用程序数据的请求。
2.根据权利要求1所述的方法,其中所述页面数据进一步包含所述存储器装置的第一数据页面。
3.根据权利要求1所述的方法,其中识别所述页面大小参数进一步包含将所述页面大小参数存储在存储模块中。
4.根据权利要求2所述的方法,其中传输所述自动检测命令序列进一步包含:
将页面读取命令传输到所述存储器装置;
将所述第一数据页面的页面地址坐标传输到所述存储器装置;和
监视所述页面读取命令的执行状态持续预定时段。
5.根据权利要求4所述的方法,其中所述预定时段为300毫微秒。
6.根据权利要求4所述的方法,其进一步包含:
如果所述存储器装置在所述预定时段内开始执行所述页面读取命令,那么识别所述页面大小参数的256/512字节值,并将所述存储器装置识别为256/512字节页面大小存储器装置。
7.根据权利要求4所述的方法,其中所述监视进一步包含:
监视从所述存储器装置接收的位信号,所述位信号指示所述页面读取命令的执行的开始。
8.根据权利要求4所述的方法,其进一步包含:
如果所述存储器装置在所述预定时段内未能开始执行所述页面读取命令,那么将读取开始命令传输到所述存储器装置;和
监视所述读取开始命令的执行状态持续第二预定时段。
9.根据权利要求8所述的方法,其进一步包含:
如果所述存储器装置在所述预定时段内开始执行所述读取开始命令,那么识别所述页面大小参数的预定值,其高于512字节值。
10.根据权利要求9所述的方法,其中所述预定值为2K字节值。
11.根据权利要求8所述的方法,其中监视所述读取开始命令的执行状态进一步包含:
监视从所述存储器装置接收的位信号,所述位信号指示所述读取开始命令的执行的开始。
12.根据权利要求1所述的方法,其进一步包含:
将复位命令传输到所述存储器装置;和
监视所述复位命令的执行状态。
13.根据权利要求12所述的方法,其中所述监视进一步包含:
监视从所述存储器装置接收的位信号,所述位信号指示所述复位命令的执行的完成。
14.根据权利要求1所述的方法,其中识别所述至少一个配置参数进一步包含:
从所述页面数据检索多个预定数据序列;和
对每一数据序列进行解码,以识别与所述存储器装置相关联的所述至少一个配置参数。
15.根据权利要求1所述的方法,其中所述至少一个配置参数进一步包含与所述存储器装置相关联的接口总线宽度参数。
16.根据权利要求1所述的方法,其中识别所述页面大小参数进一步包含:
确定所述页面大小参数是否具有512字节值。
17.根据权利要求16所述的方法,其进一步包含:
如果所述页面大小参数具有512字节值,加载与所述页面大小参数的所述512字节值相关联的预定配置。
18.根据权利要求16所述的方法,其进一步包含:
如果所述页面大小参数不具有512字节值,那么加载与所述页面大小参数的所检测值相关联的预定配置。
19.根据权利要求1所述的方法,其中传输所述下载应用程序数据的请求进一步包含:
从处理器模块接收下载应用程序数据的指令。
20.一种用于检测存储器装置的配置的设备,其包含:
用于识别与所述存储器装置相关联的页面大小参数的装置;
用于识别与所述存储器装置相关联的至少一个配置参数的装置,所述页面大小参数和所述至少一个配置参数使得能够检测所述存储器装置;
用于传输基于所述页面大小参数和所述至少一个配置参数从所述存储器装置下载应用程序数据的请求的装置;
用于将自动检测命令序列传输到所述存储器装置的装置,所述自动检测命令序列指示检测所述页面大小参数所需要的预定量的数据;和
用于从所述存储器装置存取可用的页面数据的装置,所述页面数据含有所述预定量的数据。
21.根据权利要求20所述的设备,其中所述页面数据进一步包含所述存储器装置的第一数据页面。
22.根据权利要求20所述的设备,其进一步包含用于将所述页面大小参数存储在存储模块中的装置。
23.根据权利要求21所述的设备,其进一步包含:
用于将页面读取命令传输到所述存储器装置的装置;
用于将所述第一数据页面的页面地址坐标传输到所述存储器装置的装置;和
用于监视所述页面读取命令的执行状态持续预定时段的装置。
24.根据权利要求23所述的设备,其中所述预定时段为300毫微秒。
25.根据权利要求23所述的设备,其进一步包含:
用于在所述存储器装置在所述预定时段内开始执行所述页面读取命令的情况下识别所述页面大小参数的256/512字节值并将所述存储器装置识别为256/512字节页面大小存储器装置的装置。
26.根据权利要求23所述的设备,其进一步包含:
用于监视从所述存储器装置接收的位信号的装置,所述位信号指示所述页面读取命令的执行的开始。
27.根据权利要求23所述的设备,其进一步包含:
用于在所述存储器装置在所述预定时段内未能开始执行所述页面读取命令的情况下将读取开始命令传输到所述存储器装置的装置;和
用于监视所述读取开始命令的执行状态持续第二预定时段的装置。
28.根据权利要求27所述的设备,其进一步包含:
用于在所述存储器装置在所述预定时段内开始执行所述读取开始命令的情况下识别所述页面大小参数的预定值的装置,其中所述预定值高于512字节值。
29.根据权利要求28所述的设备,其中所述预定值为2K字节值。
30.根据权利要求27所述的设备,其进一步包含:
用于监视从所述存储器装置接收的位信号的装置,所述位信号指示所述读取开始命令的执行的开始。
31.根据权利要求20所述的设备,其进一步包含:
用于将复位命令传输到所述存储器装置的装置;和
用于监视所述复位命令的执行状态的装置。
32.根据权利要求31所述的设备,其进一步包含:
用于监视从所述存储器装置接收的位信号的装置,所述位信号指示所述复位命令的执行的完成。
33.根据权利要求20所述的设备,其进一步包含:
用于从所述页面数据检索多个预定数据序列的装置;和
用于对每一数据序列进行解码以识别与所述存储器装置相关联的所述至少一个配置参数的装置。
34.根据权利要求20所述的设备,其中所述至少一个配置参数进一步包含与所述存储器装置相关联的接口总线宽度参数。
35.根据权利要求20所述的设备,其进一步包含:
用于确定所述页面大小参数是否具有512字节值的装置。
36.根据权利要求35所述的设备,其进一步包含:
用于在所述页面大小参数具有512字节值的情况下加载与所述页面大小参数的所述512字节值相关联的预定配置的装置。
37.根据权利要求35所述的设备,其进一步包含:
用于在所述页面大小参数不具有512字节值的情况下加载与所述页面大小参数的所检测值相关联的预定配置的装置。
38.根据权利要求20所述的设备,其进一步包含:
用于从处理器模块接收下载应用程序数据的指令的装置。
CN2006800425325A 2005-09-20 2006-09-20 用于检测处理系统中的存储器装置的配置的方法和设备 Active CN101310255B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/231,389 2005-09-20
US11/231,389 US8171192B2 (en) 2005-09-20 2005-09-20 Hardware-assisted device configuration detection
PCT/US2006/036626 WO2007035811A1 (en) 2005-09-20 2006-09-20 Hardware-assisted device configuration detection

Publications (2)

Publication Number Publication Date
CN101310255A CN101310255A (zh) 2008-11-19
CN101310255B true CN101310255B (zh) 2012-11-07

Family

ID=37560907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800425325A Active CN101310255B (zh) 2005-09-20 2006-09-20 用于检测处理系统中的存储器装置的配置的方法和设备

Country Status (7)

Country Link
US (1) US8171192B2 (zh)
EP (1) EP1952232A1 (zh)
JP (1) JP4960364B2 (zh)
KR (1) KR100988157B1 (zh)
CN (1) CN101310255B (zh)
TW (1) TWI330318B (zh)
WO (1) WO2007035811A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7873779B2 (en) * 2007-05-14 2011-01-18 Qualcomm Incorporated Memory page size auto detection
US8549209B2 (en) * 2008-11-04 2013-10-01 Mosaid Technologies Incorporated Bridging device having a configurable virtual page size
CN102279757B (zh) * 2010-06-11 2016-08-17 无锡中感微电子股份有限公司 一种系统程序启动的方法及装置
US8417880B2 (en) 2010-11-01 2013-04-09 Hong Kong Applied Science and Technology Research Institute Company Limited System for NAND flash parameter auto-detection
KR20130134918A (ko) * 2012-05-31 2013-12-10 삼성전자주식회사 불휘발성 메모리를 포함하는 컴퓨터 시스템 및 컴퓨터 시스템의 동작방법
WO2015016926A1 (en) * 2013-07-31 2015-02-05 Hewlett-Packard Development Company, L.P. Versioned memory implementation
US10539989B1 (en) * 2016-03-15 2020-01-21 Adesto Technologies Corporation Memory device alert of completion of internally self-timed power-up and reset operations
CN106648807B (zh) * 2017-01-10 2020-12-01 北京电子工程总体研究所 一种基于flash存储器的dsp软件上传更新方法
US10394456B2 (en) 2017-08-23 2019-08-27 Micron Technology, Inc. On demand memory page size
US11210019B2 (en) 2017-08-23 2021-12-28 Micron Technology, Inc. Memory with virtual page size
CN110554928A (zh) * 2018-05-30 2019-12-10 北京兆易创新科技股份有限公司 一种非易失性半导体存储器参数上电读取方法及装置
US10990319B2 (en) * 2018-06-18 2021-04-27 Micron Technology, Inc. Adaptive watchdog in a memory device
US11137932B2 (en) 2019-12-02 2021-10-05 Western Digital Technologies, Inc. Pad indication for device capability
TWI779610B (zh) * 2021-05-17 2022-10-01 瑞昱半導體股份有限公司 偵測快閃記憶體模組的方法及相關的系統晶片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998029890A1 (en) * 1996-12-26 1998-07-09 Intel Corporation Improved interface for flash eeprom memory arrays
KR20030095820A (ko) * 2002-06-14 2003-12-24 주식회사 포인칩스 메모리 억세스 제어장치 및 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519843A (en) * 1993-03-15 1996-05-21 M-Systems Flash memory system providing both BIOS and user storage capability
US5991849A (en) * 1996-04-10 1999-11-23 Sanyo Electric Co., Ltd Rewriting protection of a size varying first region of a reprogrammable non-volatile memory
US5668760A (en) * 1996-04-23 1997-09-16 Intel Corporation Nonvolatile memory with a write protection circuit
FR2752992B1 (fr) * 1996-08-27 1998-10-30 Sgs Thomson Microelectronics Dispositif de protection de donnees memorisees
US6173382B1 (en) * 1998-04-28 2001-01-09 International Business Machines Corporation Dynamic configuration of memory module using modified presence detect data
US6857058B1 (en) * 1999-10-04 2005-02-15 Intel Corporation Apparatus to map pages of disparate sizes and associated methods
US6687815B1 (en) * 2000-02-01 2004-02-03 Sun Microsystems, Inc. Method and apparatus for storing non-volatile configuration information
US6647482B1 (en) * 2000-04-07 2003-11-11 Intel Corporation Method for optimized representation of page table entries
US6580659B1 (en) * 2000-08-25 2003-06-17 Micron Technology, Inc. Burst read addressing in a non-volatile memory device
US6779099B2 (en) * 2001-07-20 2004-08-17 Chien-Tzu Hou Operation method for controlling access attributes of a memorized page of a memory unit and its structure
US6976073B2 (en) * 2001-11-29 2005-12-13 Hewlett-Packard Development Company, L.P. Transparent remote data storage device and method
TW561353B (en) * 2002-02-05 2003-11-11 Via Tech Inc Automatic reset signal generator integrated into chipset and chipset with reset completion indication function
US7085879B2 (en) * 2002-02-27 2006-08-01 Microsoft Corporation Dynamic data structures for tracking data stored in a flash memory device
US7234052B2 (en) * 2002-03-08 2007-06-19 Samsung Electronics Co., Ltd System boot using NAND flash memory and method thereof
EP1345236B1 (en) * 2002-03-14 2011-05-11 STMicroelectronics Srl A non-volatile memory device
US7039796B2 (en) 2002-06-04 2006-05-02 Hewlett-Packard Development Company, L.P. Method and system of locating a position in memory at which to store incoming firmware image
KR100448905B1 (ko) * 2002-07-29 2004-09-16 삼성전자주식회사 낸드플래쉬메모리를 시스템구동 및 저장용으로 사용하는장치
US20040024941A1 (en) * 2002-07-31 2004-02-05 Compaq Information Technologies Group, L.P. Method and apparatus for supporting hot-plug cache memory
US7155579B1 (en) * 2002-12-27 2006-12-26 Unisys Corporation Memory controller having programmable initialization sequence
US7257703B2 (en) * 2003-11-18 2007-08-14 Toshiba America Electronic Components, Inc. Bootable NAND flash memory architecture
JP2005301591A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 不揮発性メモリを備えた装置及びメモリコントロ−ラ
US7296143B2 (en) * 2004-06-22 2007-11-13 Lenovo (Singapore) Pte. Ltd. Method and system for loading processor boot code from serial flash memory
US7427027B2 (en) * 2004-07-28 2008-09-23 Sandisk Corporation Optimized non-volatile storage systems
EP1681628B1 (en) 2005-01-14 2016-11-02 Telefonaktiebolaget LM Ericsson (publ) Method and device for initializing a booting procedure of a mobile device
WO2006074793A1 (en) 2005-01-14 2006-07-20 Telefonaktiebolaget Lm Ericsson (Publ) Method and device for initializing a booting procedure of a mobile device
US7657696B2 (en) * 2005-02-25 2010-02-02 Lsi Corporation Method to detect NAND-flash parameters by hardware automatically
KR100673027B1 (ko) * 2006-01-31 2007-01-24 삼성전자주식회사 고온 스트레스로 인해 감소된 읽기 마진을 보상할 수 있는불 휘발성 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998029890A1 (en) * 1996-12-26 1998-07-09 Intel Corporation Improved interface for flash eeprom memory arrays
KR20030095820A (ko) * 2002-06-14 2003-12-24 주식회사 포인칩스 메모리 억세스 제어장치 및 방법

Also Published As

Publication number Publication date
US20070067520A1 (en) 2007-03-22
TW200731074A (en) 2007-08-16
JP4960364B2 (ja) 2012-06-27
TWI330318B (en) 2010-09-11
US8171192B2 (en) 2012-05-01
KR100988157B1 (ko) 2010-10-18
WO2007035811A1 (en) 2007-03-29
KR20080048545A (ko) 2008-06-02
JP2009509269A (ja) 2009-03-05
CN101310255A (zh) 2008-11-19
EP1952232A1 (en) 2008-08-06

Similar Documents

Publication Publication Date Title
CN101310255B (zh) 用于检测处理系统中的存储器装置的配置的方法和设备
JP4600518B2 (ja) 情報処理装置、情報処理システム、および情報処理方法、並びにコンピュータ・プログラム
CN101553789A (zh) 管理快闪存储器中挂起请求的方法及系统
US10802742B2 (en) Memory access control
JP4334598B1 (ja) 情報処理装置およびエラー訂正方法
CN110688160B (zh) 一种指令流水线处理方法、系统、设备及计算机存储介质
US20180181384A1 (en) Method and storage system for updating software in a storage system
US20100153622A1 (en) Data Access Controller and Data Accessing Method
CN104106044A (zh) 使用经调用函数的地址的最低有效位来切换处理器模式
CN107798241B (zh) 攻击检测装置、系统及方法
US20090100238A1 (en) Memory card and memory card control changeover method
EP2194458A2 (en) Request processing device, request processing system, and access testing method
EP2856304B1 (en) Issuing instructions to execution pipelines based on register-associated preferences, and related instruction processing circuits, processor systems, methods, and computer-readable media
US8341334B2 (en) Flash memory apparatus and method for operating the same and data storage system
EP3891594B1 (en) Memory control system with a sequence processing unit
KR20180037980A (ko) Pat(punt avoidance table)를 사용하는 컴퓨터 프로세서에서 메모리 명령 펀트들의 예측
CN104252334A (zh) 分支目标地址获取方法和装置
KR102382303B1 (ko) 블루투스 검색 방법 및 장치
JP2014186367A (ja) Icカード及び携帯可能電子装置
CN113239650B (zh) 一种报告生成方法、装置和电子设备
CN117891504A (zh) 在精简指令系统中实现远程转移的方法、装置及计算设备
CN110708749A (zh) 智能终端及其低电自保护方法
CN101887395B (zh) 存储器存取方法与应用其的存储器存取装置及中央处理器
JP5093322B2 (ja) 情報処理装置、情報処理システム、および情報処理方法、並びにコンピュータ・プログラム
CN118055064A (zh) 路由信息同步方法、装置、计算设备及存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant